JP3226115B2 - 制御極付半導体素子を用いた整流回路 - Google Patents
制御極付半導体素子を用いた整流回路Info
- Publication number
- JP3226115B2 JP3226115B2 JP17930792A JP17930792A JP3226115B2 JP 3226115 B2 JP3226115 B2 JP 3226115B2 JP 17930792 A JP17930792 A JP 17930792A JP 17930792 A JP17930792 A JP 17930792A JP 3226115 B2 JP3226115 B2 JP 3226115B2
- Authority
- JP
- Japan
- Prior art keywords
- control electrode
- switching element
- control
- semiconductor element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【産業上の利用分野】本発明は，ＦＥＴのような制御極
付半導体素子をコンバータの整流回路に用いて，整流回
路の高速，低損失化を図るようにした制御極付半導体素
子を用いた整流回路に関する。
付半導体素子をコンバータの整流回路に用いて，整流回
路の高速，低損失化を図るようにした制御極付半導体素
子を用いた整流回路に関する。
【従来の技術】図１１は従来の制御極付半導体素子を用
いた整流回路を説明するための図である。同図におい
て，１はＦＥＴのような第１のスイッチング素子，２は
１次巻線Ｎ1 及び２次巻線Ｎ2 を有するトランス，３は
ＦＥＴのような制御極付半導体素子，４は該制御極付半
導体素子の寄生ダイオード，５はフライホイールダイオ
ード，６はチョークコイル，７はコンデンサ，８は負荷
であり，この回路に，別途外部接続電源９が並列接続さ
れている。次にこの回路の動作を説明する。第１のスイ
ッチング素子１がオンすると，直流電源（図示せず）か
らトランス２の１次巻線Ｎ1 に電圧が印加される。従っ
て２次巻線Ｎ2 に・印側がプラスになるように電圧が誘
起する。制御極付半導体素子の寄生ダイオード４，続い
て制御極付半導体素子３がオンし，チョークコイル６，
コンデンサ７，負荷８にエネルギを供給する。次に，第
１のスイッチング素子１がオフすると，トランス２の２
次巻線Ｎ2 にフライバック電圧が発生する。この電圧に
よって制御極付半導体素子３及び制御極付半導体素子の
寄生ダイオード４がカットオフとなり，フライホイール
ダイオード５がオンし，チョークコイル６の電流を連続
して流す。次に第１のスイッチング素子１がオンし，以
下同様の動作を繰り返す。また，外部接続電源９からも
負荷８にエネルギを供給する。
いた整流回路を説明するための図である。同図におい
て，１はＦＥＴのような第１のスイッチング素子，２は
１次巻線Ｎ1 及び２次巻線Ｎ2 を有するトランス，３は
ＦＥＴのような制御極付半導体素子，４は該制御極付半
導体素子の寄生ダイオード，５はフライホイールダイオ
ード，６はチョークコイル，７はコンデンサ，８は負荷
であり，この回路に，別途外部接続電源９が並列接続さ
れている。次にこの回路の動作を説明する。第１のスイ
ッチング素子１がオンすると，直流電源（図示せず）か
らトランス２の１次巻線Ｎ1 に電圧が印加される。従っ
て２次巻線Ｎ2 に・印側がプラスになるように電圧が誘
起する。制御極付半導体素子の寄生ダイオード４，続い
て制御極付半導体素子３がオンし，チョークコイル６，
コンデンサ７，負荷８にエネルギを供給する。次に，第
１のスイッチング素子１がオフすると，トランス２の２
次巻線Ｎ2 にフライバック電圧が発生する。この電圧に
よって制御極付半導体素子３及び制御極付半導体素子の
寄生ダイオード４がカットオフとなり，フライホイール
ダイオード５がオンし，チョークコイル６の電流を連続
して流す。次に第１のスイッチング素子１がオンし，以
下同様の動作を繰り返す。また，外部接続電源９からも
負荷８にエネルギを供給する。
【発明が解決しようとする課題】しかし，このような従
来の制御極付半導体素子を用いた整流回路にあっては，
制御極付半導体素子３の制御極とチョークコイル６とが
接続されているので，整流回路の出力電圧に比較して並
列接続された外部接続電源９の電圧が高いと，負荷８が
軽くなるに従って，外部接続電源９の負荷分担が多くな
り整流回路の負荷分担が少なくなって，チョークコイル
６がカットオフする。このため，外部接続電源９によっ
て制御極付半導体素子３の制御極が順バイアス状態とな
って，制御極付半導体素子３が誤動作し，オンする。こ
の結果，外部接続電源９からトランス２の２次巻線
Ｎ2 ，制御極付半導体素子３を通して短絡電流Ｉs が通
流して制御極付半導体素子３が破壊すると共に，トラン
ス２が飽和して第１のスイッチング素子１が破壊すると
いう問題があった。
来の制御極付半導体素子を用いた整流回路にあっては，
制御極付半導体素子３の制御極とチョークコイル６とが
接続されているので，整流回路の出力電圧に比較して並
列接続された外部接続電源９の電圧が高いと，負荷８が
軽くなるに従って，外部接続電源９の負荷分担が多くな
り整流回路の負荷分担が少なくなって，チョークコイル
６がカットオフする。このため，外部接続電源９によっ
て制御極付半導体素子３の制御極が順バイアス状態とな
って，制御極付半導体素子３が誤動作し，オンする。こ
の結果，外部接続電源９からトランス２の２次巻線
Ｎ2 ，制御極付半導体素子３を通して短絡電流Ｉs が通
流して制御極付半導体素子３が破壊すると共に，トラン
ス２が飽和して第１のスイッチング素子１が破壊すると
いう問題があった。
【課題を解決するための手段】本発明は以上の欠点を除
去するために，第１のスイッチング素子をオンオフさ
せ，トランスを介して交流電圧を取り出し，該交流電圧
を整流素子で整流し，チョークコイルとコンデンサとで
平滑する回路において，上記整流素子として制御極付半
導体素子を用い，該制御極付半導体素子の制御信号とし
て第２のスイッチング素子を介して上記トランスに生ず
る電圧を用いると共に，上記第２のスイッチング素子を
制御することにより上記制御極付半導体素子をオンまた
はオフさせることを特徴とする制御極付半導体素子を用
いた整流回路を提供するものである。
去するために，第１のスイッチング素子をオンオフさ
せ，トランスを介して交流電圧を取り出し，該交流電圧
を整流素子で整流し，チョークコイルとコンデンサとで
平滑する回路において，上記整流素子として制御極付半
導体素子を用い，該制御極付半導体素子の制御信号とし
て第２のスイッチング素子を介して上記トランスに生ず
る電圧を用いると共に，上記第２のスイッチング素子を
制御することにより上記制御極付半導体素子をオンまた
はオフさせることを特徴とする制御極付半導体素子を用
いた整流回路を提供するものである。
【実施例】図１は本発明の一実施例を説明するための図
であり，図２はその動作を説明するための図である。先
ず，図１により構成を説明すると，トランス２の２次巻
線Ｎ2 とチョークコイル６の接続点と制御極付半導体素
子３の制御極間には，トランジスタのような第２のスイ
ッチング素子１０が接続される。該第２のスイッチング
素子１０のオンオフを制御する信号は，第１のスイッチ
ング素子１の制御極に挿入されている検出回路１１から
制御回路１２及び駆動回路１３を介して，第２のスイッ
チング素子１０の制御極に伝達される。次に図１及び図
２によりこの回路の動作を説明する。第１のスイッチン
グ素子１がオンすると，直流電源（図示せず）からトラ
ンス２の１次巻線Ｎ1 に電圧が印加される。従って２次
巻線Ｎ2 に・印側がプラスになるように電圧が誘起す
る。制御極付半導体素子の寄生ダイオード４，続いて制
御極付半導体素子３がオンし，チョークコイル６，コン
デンサ７，負荷８にエネルギを供給する。次に，第１の
スイッチング素子１がオフすると，トランス２の２次巻
線Ｎ2 にフライバック電圧が発生する。この電圧によっ
て制御極付半導体素子３及び制御極付半導体素子の寄生
ダイオード４がカットオフとなり，フライホイールダイ
オード５がオンし，チョークコイル６の電流を連続して
流す。次に第１のスイッチング素子１がオンし，以下同
様の動作を繰り返す。また，外部接続電源９からも負荷
８にエネルギを供給する。このような動作状態の時に，
負荷８を通流する電流が少なくなると，図２（ａ）に示
すように第１のスイッチング素子１を駆動する駆動信号
のパルス幅が狭くなる。図２（ｂ）に示すように検出回
路１１が検出するパルス幅検出電圧の平均電圧値が制御
基準値に達すると，制御回路１２は図２（ｃ）に示すよ
うな第２のスイッチング素子１０をオフさせる信号を駆
動回路１３に伝達し，該駆動回路１３は図２（ｄ）に示
すように第２のスイッチング素子１０をオフさせる。第
２のスイッチング素子１０がオフすることにより，制御
極付半導体素子３の制御極への信号が図２（ｅ）に示す
ように遮断される。従って，チョークコイル６がカット
オフしても，そのために外部接続電源９によって制御極
付半導体素子３の制御極が順バイアス状態になることは
なく，制御極付半導体素子３の誤動作による制御極付半
導体素子３の破壊が防止されると共に，トランス２の飽
和による第１のスイッチング素子１の破壊も防止され
る。また，負荷８を通流する電流が多くなると，図２
（ａ）に示すように第１のスイッチング素子を駆動する
駆動信号のパルス幅が広くなる。図２（ｂ）に示すよう
に，検出回路１１が検出するパルス幅検出電圧の平均電
圧値が制御基準値に達すると，制御回路１２は図２
（ｃ）に示すような第２のスイッチング素子１０をオン
させる信号を駆動回路１３に伝達し，該駆動回路１３は
図２（ｄ）に示すように第２のスイッチング素子１０を
オンさせる。第２のスイッチング素子１０がオンするこ
とにより，制御極付半導体素子３の制御極へ図２（ｅ）
に示すように信号が再び伝達され，通常の動作状態に復
帰する。図３は本発明の他の一実施例を説明するための
図であり，図４はその動作を説明するための図である。
先ず，図３により構成を説明すると，トランス２の２次
巻線Ｎ2 とチョークコイル６の接続点と制御極付半導体
素子３の制御極間には，第２のスイッチング素子１０が
接続される。該第２のスイッチング素子１０のオンオフ
を制御する信号は，出力電流の通流路に挿入されている
検出回路１１から制御回路１２及び駆動回路１３を介し
て，第２のスイッチング素子１０の制御極に伝達され
る。次に図３及び図４によりこの回路の動作を説明す
る。第１のスイッチング素子１がオンし，トランス２の
２次巻線Ｎ2 に・印側がプラスになるように電圧が誘起
すると，制御極付半導体素子の寄生ダイオード４，続い
て制御極付半導体素子３がオンし，チョークコイル６，
コンデンサ７，負荷８にエネルギを供給する。次に，第
１のスイッチング素子１がオフすると，トランス２の２
次巻線Ｎ2 にフライバック電圧が発生し，この電圧によ
って制御極付半導体素子３及び制御極付半導体素子の寄
生ダイオード４がカットオフとなり，フライホイールダ
イオード５がオンし，チョークコイル６の電流を連続し
て流す。次に第１のスイッチング素子１がオンし，以下
同様の動作を繰り返す。また，外部接続電源９からも負
荷８にエネルギを供給する。このような動作状態の時
に，負荷８を通流する電流が少なくなると，図４（ａ）
に示すように第１のスイッチング素子１を駆動する駆動
信号のパルス幅が狭くなる。図４（ｂ）に示すように検
出回路１１が検出する出力電流検出値が制御基準値に達
すると，制御回路１２は図４（ｃ）に示すような第２の
スイッチング素子１０をオフさせる信号を駆動回路１３
に伝達し，該駆動回路１３は図４（ｄ）に示すように第
２のスイッチング素子１０をオフさせる。第２のスイッ
チング素子１０がオフすることにより，制御極付半導体
素子３の制御極への信号が図４（ｅ）に示すように遮断
される。従って，チョークコイル６がカットオフして
も，そのために外部接続電源９によって制御極付半導体
素子３の制御極が順バイアス状態になることはなく，制
御極付半導体素子３の誤動作による制御極付半導体素子
３の破壊が防止されると共に，トランス２の飽和による
第１のスイッチング素子１の破壊も防止される。また，
負荷８を通流する電流が多くなると，図４（ａ）に示す
ように第１のスイッチング素子を駆動する駆動信号のパ
ルス幅が広くなる。図４（ｂ）に示すように，検出回路
１１が検出する出力電流検出値が制御基準値に達する
と，制御回路１２は図４（ｃ）に示すような第２のスイ
ッチング素子１０をオンさせる信号を駆動回路１３に伝
達し，該駆動回路１３は図４（ｄ）に示すように第２の
スイッチング素子１０をオンさせる。第２のスイッチン
グ素子１０がオンすることにより，制御極付半導体素子
３の制御極へ図４（ｅ）に示すように信号が再び伝達さ
れ，通常の動作状態に復帰する。図５は本発明の他の一
実施例を説明するための図であり，図６はその動作を説
明するための図である。先ず，図５により構成を説明す
ると，トランス２の２次巻線Ｎ2 とチョークコイル６の
接続点と制御極付半導体素子３の制御極間には，第２の
スイッチング素子１０が接続される。チョークコイル６
の２次巻線の電圧を検出して得られる第２のスイッチン
グ素子１０のオンオフを制御する信号は，制御回路１２
及び駆動回路１３を介して，第２のスイッチング素子１
０の制御極に伝達される。次に図５及び図６によりこの
回路の動作を説明する。第１のスイッチング素子１がオ
ンし，トランス２の２次巻線Ｎ2 に・印側がプラスにな
るように電圧が誘起すると，制御極付半導体素子の寄生
ダイオード４，続いて制御極付半導体素子３がオンし，
チョークコイル６，コンデンサ７，負荷８にエネルギを
供給する。次に，第１のスイッチング素子１がオフする
と，トランス２の２次巻線Ｎ2 にフライバック電圧が発
生し，この電圧によって制御極付半導体素子３及び制御
極付半導体素子の寄生ダイオード４がカットオフとな
り，フライホイールダイオード５がオンし，チョークコ
イル６の電流を連続して流す。次に第１のスイッチング
素子１がオンし，以下同様の動作を繰り返す。また，外
部接続電源９からも負荷８にエネルギを供給する。この
ような動作状態の時に，図６（ａ）に示すように負荷８
を通流する電流が少なくなると，図６（ｂ）に示すよう
にチョークコイル６を通流する電流が少なくなり，図６
（ｃ）に示すように第１のスイッチング素子１を駆動す
る駆動信号のパルス幅が狭くなって，図６（ｄ）に示す
ようにチョークコイル６の検出電圧のパルス幅も狭くな
る。図６（ｄ）に示す電圧を波形整形した図６（ｅ）に
示すような電圧の平均電圧値が図６（ｆ）に示すように
制御基準値に達すると，制御回路１２は図６（ｇ）に示
すような第２のスイッチング素子１０をオフさせる信号
を駆動回路１３に伝達し，該駆動回路１３は図６（ｈ）
に示すように第２のスイッチング素子１０をオフさせ
る。第２のスイッチング素子１０がオフすることによ
り，制御極付半導体素子３の制御極への信号が図６
（ｉ）に示すように遮断される。従って，チョークコイ
ル６がカットオフしても，そのために外部接続電源９に
よって制御極付半導体素子３の制御極が順バイアス状態
になることはなく，制御極付半導体素子３の誤動作によ
る制御極付半導体素子３の破壊が防止されると共に，ト
ランス２の飽和による第１のスイッチング素子１の破壊
も防止される。また，図６（ａ）に示すように負荷８を
通流する電流が多くなると，図６（ｂ）に示すようにチ
ョークコイル６を通流する電流が多くなり，図６（ｃ）
に示すように第１のスイッチング素子１を駆動する駆動
信号のパルス幅が広くなって，図６（ｄ）に示すように
チョークコイル６の検出電圧のパルス幅も広くなる。図
６（ｄ）に示す電圧を波形整形した図６（ｅ）に示すよ
うな電圧の平均電圧値が図６（ｆ）に示すように制御基
準値に達すると，制御回路１２は図６（ｇ）に示すよう
な第２のスイッチング素子１０をオンさせる信号を駆動
回路１３に伝達し，該駆動回路１３は図６（ｈ）に示す
ように第２のスイッチング素子１０をオンさせる。第２
のスイッチング素子１０がオンすることにより，制御極
付半導体素子３の制御極へ図６（ｉ）に示すように信号
が再び伝達され，通常の動作状態に復帰する。図７は本
発明の他の一実施例を説明するための図であり，図８は
その動作を説明するための図である。先ず，図７により
構成を説明すると，トランス２の２次巻線Ｎ2 とチョー
クコイル６の接続点と制御極付半導体素子３の制御極間
には，第２のスイッチング素子１０が接続される。該第
２のスイッチング素子１０のオンオフを制御する信号
は，入力電流の通流路に挿入されている検出回路１１か
ら制御回路１２及び駆動回路１３を介して，第２のスイ
ッチング素子１０の制御極に伝達される。次に図７及び
図８によりこの回路の動作を説明する。第１のスイッチ
ング素子１がオンし，トランス２の２次巻線Ｎ2 に・印
側がプラスになるように電圧が誘起すると，制御極付半
導体素子の寄生ダイオード４，続いて制御極付半導体素
子３がオンし，チョークコイル６，コンデンサ７，負荷
８にエネルギを供給する。次に，第１のスイッチング素
子１がオフすると，トランス２の２次巻線Ｎ2 にフライ
バック電圧が発生し，この電圧によって制御極付半導体
素子３及び制御極付半導体素子の寄生ダイオード４がカ
ットオフとなり，フライホイールダイオード５がオン
し，チョークコイル６の電流を連続して流す。次に第１
のスイッチング素子１がオンし，以下同様の動作を繰り
返す。また，外部接続電源９からも負荷８にエネルギを
供給する。第１のスイッチング素子１の制御極には図８
（ａ）に示すようなパルスが印加されており，図８
（ｂ）に示す入力電流値が制御基準値以上の場合に，図
８（ｃ）に示すように入力電流パルスの立ち上がり時に
入力電流よりも僅かにパルス幅の広いワンショットのパ
ルスを発生し，図８（ｄ）に示すように入力電流パルス
の立ち下がり時に入力電流よりも僅かにパルス幅の広い
ワンショットのパルスを発生すると共に，図８（ｃ）及
び図８（ｄ）に示すパルスのＯＲをとって得られた図８
（ｅ）に示す制御信号を制御回路１２が駆動回路１３に
伝達し，駆動回路１３は第２のスイッチング素子１０を
駆動し，制御する。このような動作状態の時に，負荷８
を通流する電流が少なくなると，図８（ａ）に示すよう
に第１のスイッチング素子１を駆動する駆動信号のパル
ス幅が狭くなって，図８（ｂ）に示すように検出回路１
１を通流する入力電流も少なくなる。図８（ｂ）に示す
入力電流値が制御基準値未満になると，図８（ｂ）及び
図８（ｂ）に示すようにワンショットのパルスを発生し
なくなり，制御回路１２は図８（ｅ）に示すような第２
のスイッチング素子１０をオフさせる信号を駆動回路１
３に伝達し，該駆動回路１３は図８（ｆ）に示すように
第２のスイッチング素子１０をオフさせる。第２のスイ
ッチング素子１０がオフすることにより，制御極付半導
体素子３の制御極への信号が図８（ｇ）に示すように遮
断される。従って，チョークコイル６がカットオフして
も，そのために外部接続電源９によって制御極付半導体
素子３の制御極が順バイアス状態になることはなく，制
御極付半導体素子３の誤動作による制御極付半導体素子
３の破壊が防止されると共に，トランス２の飽和による
第１のスイッチング素子１の破壊も防止される。また，
負荷８を通流する電流が多くなると，図８（ａ）に示す
ように第１のスイッチング素子１を駆動する駆動信号の
パルス幅が広くなって，図８（ｂ）に示すように検出回
路１１を通流する入力電流も多くなる。図８（ｂ）に示
す入力電流値が制御基準値以上になると，図８（ｂ）及
び図８（ｂ）に示すようにワンショットのパルスを発生
し始め，制御回路１２は図８（ｅ）に示すような第２の
スイッチング素子１０をオンさせる信号を駆動回路１３
に伝達し，該駆動回路１３は図８（ｆ）に示すように第
２のスイッチング素子１０をオンさせる。第２のスイッ
チング素子１０がオンすることにより，制御極付半導体
素子３の制御極へ図８（ｇ）に示すように信号が再び伝
達され，通常の動作状態に復帰する。図９は本発明の他
の一実施例を説明するための図であり，図１０はその動
作を説明するための図である。先ず，図９により構成を
説明すると，トランス２の２次巻線Ｎ2 とチョークコイ
ル６の接続点と制御極付半導体素子３の制御極間には，
第２のスイッチング素子１０が接続される。該第２のス
イッチング素子１０のオンオフを制御する信号は，第１
のスイッチング素子１の制御極に挿入されている検出回
路１１から駆動回路１３を介して第２のスイッチング素
子１０の制御極に伝達される。次に図９及び図１０によ
りこの回路の動作を説明する。第１のスイッチング素子
１がオンし，トランス２の２次巻線Ｎ2 に・印側がプラ
スになるように電圧が誘起すると，制御極付半導体素子
の寄生ダイオード４，続いて制御極付半導体素子３がオ
ンし，チョークコイル６，コンデンサ７，負荷８にエネ
ルギを供給する。次に，第１のスイッチング素子１がオ
フすると，トランス２の２次巻線Ｎ2 にフライバック電
圧が発生し，この電圧によって制御極付半導体素子３及
び制御極付半導体素子の寄生ダイオード４がカットオフ
となり，フライホイールダイオード５がオンし，チョー
クコイル６の電流を連続して流す。次に第１のスイッチ
ング素子１がオンし，以下同様の動作を繰り返す。ま
た，外部接続電源９からも負荷８にエネルギを供給す
る。このような動作状態の時に，負荷８を通流する電流
が少なくなると，図１０（ａ）に示すように第１のスイ
ッチング素子１を駆動する駆動信号のパルス幅が狭くな
る。検出回路１１は図１０（ａ）に示すパルス幅の狭く
なった駆動信号を検出して駆動回路１３に伝達し，駆動
回路１３はこの信号に従って第２のスイッチング素子１
０を駆動する。このように，負荷８を通流する電流が少
なくなっても，第２のスイッチング素子１０はオンオフ
を繰り返しているので，制御極付半導体素子３の制御極
への信号は図１０（ｃ）に示すようになり，制御極付半
導体素子３はオンオフを繰り返す。従って，チョークコ
イル６がカットオフしても，そのために外部接続電源９
によって制御極付半導体素子３の制御極が順バイアス状
態になることはなく，制御極付半導体素子３の誤動作に
よる制御極付半導体素子３の破壊が防止されると共に，
トランス２の飽和による第１のスイッチング素子１の破
壊も防止される。また，負荷８を通流する電流が多くな
ると，図１０（ａ）に示すように第１のスイッチング素
子１を駆動する駆動信号のパルス幅が広くなる。検出回
路１１は図１０（ａ）に示すパルス幅の広くなった駆動
信号を検出して駆動回路１３に伝達し，駆動回路１３は
この信号に従って第２のスイッチング素子１０を駆動す
る。このようにして，第２のスイッチング素子１０はオ
ンオフを繰り返すので，制御極付半導体素子３の制御極
への信号は図１０（ｃ）に示すようになり，制御極付半
導体素子３はオンオフを繰り返す。
であり，図２はその動作を説明するための図である。先
ず，図１により構成を説明すると，トランス２の２次巻
線Ｎ2 とチョークコイル６の接続点と制御極付半導体素
子３の制御極間には，トランジスタのような第２のスイ
ッチング素子１０が接続される。該第２のスイッチング
素子１０のオンオフを制御する信号は，第１のスイッチ
ング素子１の制御極に挿入されている検出回路１１から
制御回路１２及び駆動回路１３を介して，第２のスイッ
チング素子１０の制御極に伝達される。次に図１及び図
２によりこの回路の動作を説明する。第１のスイッチン
グ素子１がオンすると，直流電源（図示せず）からトラ
ンス２の１次巻線Ｎ1 に電圧が印加される。従って２次
巻線Ｎ2 に・印側がプラスになるように電圧が誘起す
る。制御極付半導体素子の寄生ダイオード４，続いて制
御極付半導体素子３がオンし，チョークコイル６，コン
デンサ７，負荷８にエネルギを供給する。次に，第１の
スイッチング素子１がオフすると，トランス２の２次巻
線Ｎ2 にフライバック電圧が発生する。この電圧によっ
て制御極付半導体素子３及び制御極付半導体素子の寄生
ダイオード４がカットオフとなり，フライホイールダイ
オード５がオンし，チョークコイル６の電流を連続して
流す。次に第１のスイッチング素子１がオンし，以下同
様の動作を繰り返す。また，外部接続電源９からも負荷
８にエネルギを供給する。このような動作状態の時に，
負荷８を通流する電流が少なくなると，図２（ａ）に示
すように第１のスイッチング素子１を駆動する駆動信号
のパルス幅が狭くなる。図２（ｂ）に示すように検出回
路１１が検出するパルス幅検出電圧の平均電圧値が制御
基準値に達すると，制御回路１２は図２（ｃ）に示すよ
うな第２のスイッチング素子１０をオフさせる信号を駆
動回路１３に伝達し，該駆動回路１３は図２（ｄ）に示
すように第２のスイッチング素子１０をオフさせる。第
２のスイッチング素子１０がオフすることにより，制御
極付半導体素子３の制御極への信号が図２（ｅ）に示す
ように遮断される。従って，チョークコイル６がカット
オフしても，そのために外部接続電源９によって制御極
付半導体素子３の制御極が順バイアス状態になることは
なく，制御極付半導体素子３の誤動作による制御極付半
導体素子３の破壊が防止されると共に，トランス２の飽
和による第１のスイッチング素子１の破壊も防止され
る。また，負荷８を通流する電流が多くなると，図２
（ａ）に示すように第１のスイッチング素子を駆動する
駆動信号のパルス幅が広くなる。図２（ｂ）に示すよう
に，検出回路１１が検出するパルス幅検出電圧の平均電
圧値が制御基準値に達すると，制御回路１２は図２
（ｃ）に示すような第２のスイッチング素子１０をオン
させる信号を駆動回路１３に伝達し，該駆動回路１３は
図２（ｄ）に示すように第２のスイッチング素子１０を
オンさせる。第２のスイッチング素子１０がオンするこ
とにより，制御極付半導体素子３の制御極へ図２（ｅ）
に示すように信号が再び伝達され，通常の動作状態に復
帰する。図３は本発明の他の一実施例を説明するための
図であり，図４はその動作を説明するための図である。
先ず，図３により構成を説明すると，トランス２の２次
巻線Ｎ2 とチョークコイル６の接続点と制御極付半導体
素子３の制御極間には，第２のスイッチング素子１０が
接続される。該第２のスイッチング素子１０のオンオフ
を制御する信号は，出力電流の通流路に挿入されている
検出回路１１から制御回路１２及び駆動回路１３を介し
て，第２のスイッチング素子１０の制御極に伝達され
る。次に図３及び図４によりこの回路の動作を説明す
る。第１のスイッチング素子１がオンし，トランス２の
２次巻線Ｎ2 に・印側がプラスになるように電圧が誘起
すると，制御極付半導体素子の寄生ダイオード４，続い
て制御極付半導体素子３がオンし，チョークコイル６，
コンデンサ７，負荷８にエネルギを供給する。次に，第
１のスイッチング素子１がオフすると，トランス２の２
次巻線Ｎ2 にフライバック電圧が発生し，この電圧によ
って制御極付半導体素子３及び制御極付半導体素子の寄
生ダイオード４がカットオフとなり，フライホイールダ
イオード５がオンし，チョークコイル６の電流を連続し
て流す。次に第１のスイッチング素子１がオンし，以下
同様の動作を繰り返す。また，外部接続電源９からも負
荷８にエネルギを供給する。このような動作状態の時
に，負荷８を通流する電流が少なくなると，図４（ａ）
に示すように第１のスイッチング素子１を駆動する駆動
信号のパルス幅が狭くなる。図４（ｂ）に示すように検
出回路１１が検出する出力電流検出値が制御基準値に達
すると，制御回路１２は図４（ｃ）に示すような第２の
スイッチング素子１０をオフさせる信号を駆動回路１３
に伝達し，該駆動回路１３は図４（ｄ）に示すように第
２のスイッチング素子１０をオフさせる。第２のスイッ
チング素子１０がオフすることにより，制御極付半導体
素子３の制御極への信号が図４（ｅ）に示すように遮断
される。従って，チョークコイル６がカットオフして
も，そのために外部接続電源９によって制御極付半導体
素子３の制御極が順バイアス状態になることはなく，制
御極付半導体素子３の誤動作による制御極付半導体素子
３の破壊が防止されると共に，トランス２の飽和による
第１のスイッチング素子１の破壊も防止される。また，
負荷８を通流する電流が多くなると，図４（ａ）に示す
ように第１のスイッチング素子を駆動する駆動信号のパ
ルス幅が広くなる。図４（ｂ）に示すように，検出回路
１１が検出する出力電流検出値が制御基準値に達する
と，制御回路１２は図４（ｃ）に示すような第２のスイ
ッチング素子１０をオンさせる信号を駆動回路１３に伝
達し，該駆動回路１３は図４（ｄ）に示すように第２の
スイッチング素子１０をオンさせる。第２のスイッチン
グ素子１０がオンすることにより，制御極付半導体素子
３の制御極へ図４（ｅ）に示すように信号が再び伝達さ
れ，通常の動作状態に復帰する。図５は本発明の他の一
実施例を説明するための図であり，図６はその動作を説
明するための図である。先ず，図５により構成を説明す
ると，トランス２の２次巻線Ｎ2 とチョークコイル６の
接続点と制御極付半導体素子３の制御極間には，第２の
スイッチング素子１０が接続される。チョークコイル６
の２次巻線の電圧を検出して得られる第２のスイッチン
グ素子１０のオンオフを制御する信号は，制御回路１２
及び駆動回路１３を介して，第２のスイッチング素子１
０の制御極に伝達される。次に図５及び図６によりこの
回路の動作を説明する。第１のスイッチング素子１がオ
ンし，トランス２の２次巻線Ｎ2 に・印側がプラスにな
るように電圧が誘起すると，制御極付半導体素子の寄生
ダイオード４，続いて制御極付半導体素子３がオンし，
チョークコイル６，コンデンサ７，負荷８にエネルギを
供給する。次に，第１のスイッチング素子１がオフする
と，トランス２の２次巻線Ｎ2 にフライバック電圧が発
生し，この電圧によって制御極付半導体素子３及び制御
極付半導体素子の寄生ダイオード４がカットオフとな
り，フライホイールダイオード５がオンし，チョークコ
イル６の電流を連続して流す。次に第１のスイッチング
素子１がオンし，以下同様の動作を繰り返す。また，外
部接続電源９からも負荷８にエネルギを供給する。この
ような動作状態の時に，図６（ａ）に示すように負荷８
を通流する電流が少なくなると，図６（ｂ）に示すよう
にチョークコイル６を通流する電流が少なくなり，図６
（ｃ）に示すように第１のスイッチング素子１を駆動す
る駆動信号のパルス幅が狭くなって，図６（ｄ）に示す
ようにチョークコイル６の検出電圧のパルス幅も狭くな
る。図６（ｄ）に示す電圧を波形整形した図６（ｅ）に
示すような電圧の平均電圧値が図６（ｆ）に示すように
制御基準値に達すると，制御回路１２は図６（ｇ）に示
すような第２のスイッチング素子１０をオフさせる信号
を駆動回路１３に伝達し，該駆動回路１３は図６（ｈ）
に示すように第２のスイッチング素子１０をオフさせ
る。第２のスイッチング素子１０がオフすることによ
り，制御極付半導体素子３の制御極への信号が図６
（ｉ）に示すように遮断される。従って，チョークコイ
ル６がカットオフしても，そのために外部接続電源９に
よって制御極付半導体素子３の制御極が順バイアス状態
になることはなく，制御極付半導体素子３の誤動作によ
る制御極付半導体素子３の破壊が防止されると共に，ト
ランス２の飽和による第１のスイッチング素子１の破壊
も防止される。また，図６（ａ）に示すように負荷８を
通流する電流が多くなると，図６（ｂ）に示すようにチ
ョークコイル６を通流する電流が多くなり，図６（ｃ）
に示すように第１のスイッチング素子１を駆動する駆動
信号のパルス幅が広くなって，図６（ｄ）に示すように
チョークコイル６の検出電圧のパルス幅も広くなる。図
６（ｄ）に示す電圧を波形整形した図６（ｅ）に示すよ
うな電圧の平均電圧値が図６（ｆ）に示すように制御基
準値に達すると，制御回路１２は図６（ｇ）に示すよう
な第２のスイッチング素子１０をオンさせる信号を駆動
回路１３に伝達し，該駆動回路１３は図６（ｈ）に示す
ように第２のスイッチング素子１０をオンさせる。第２
のスイッチング素子１０がオンすることにより，制御極
付半導体素子３の制御極へ図６（ｉ）に示すように信号
が再び伝達され，通常の動作状態に復帰する。図７は本
発明の他の一実施例を説明するための図であり，図８は
その動作を説明するための図である。先ず，図７により
構成を説明すると，トランス２の２次巻線Ｎ2 とチョー
クコイル６の接続点と制御極付半導体素子３の制御極間
には，第２のスイッチング素子１０が接続される。該第
２のスイッチング素子１０のオンオフを制御する信号
は，入力電流の通流路に挿入されている検出回路１１か
ら制御回路１２及び駆動回路１３を介して，第２のスイ
ッチング素子１０の制御極に伝達される。次に図７及び
図８によりこの回路の動作を説明する。第１のスイッチ
ング素子１がオンし，トランス２の２次巻線Ｎ2 に・印
側がプラスになるように電圧が誘起すると，制御極付半
導体素子の寄生ダイオード４，続いて制御極付半導体素
子３がオンし，チョークコイル６，コンデンサ７，負荷
８にエネルギを供給する。次に，第１のスイッチング素
子１がオフすると，トランス２の２次巻線Ｎ2 にフライ
バック電圧が発生し，この電圧によって制御極付半導体
素子３及び制御極付半導体素子の寄生ダイオード４がカ
ットオフとなり，フライホイールダイオード５がオン
し，チョークコイル６の電流を連続して流す。次に第１
のスイッチング素子１がオンし，以下同様の動作を繰り
返す。また，外部接続電源９からも負荷８にエネルギを
供給する。第１のスイッチング素子１の制御極には図８
（ａ）に示すようなパルスが印加されており，図８
（ｂ）に示す入力電流値が制御基準値以上の場合に，図
８（ｃ）に示すように入力電流パルスの立ち上がり時に
入力電流よりも僅かにパルス幅の広いワンショットのパ
ルスを発生し，図８（ｄ）に示すように入力電流パルス
の立ち下がり時に入力電流よりも僅かにパルス幅の広い
ワンショットのパルスを発生すると共に，図８（ｃ）及
び図８（ｄ）に示すパルスのＯＲをとって得られた図８
（ｅ）に示す制御信号を制御回路１２が駆動回路１３に
伝達し，駆動回路１３は第２のスイッチング素子１０を
駆動し，制御する。このような動作状態の時に，負荷８
を通流する電流が少なくなると，図８（ａ）に示すよう
に第１のスイッチング素子１を駆動する駆動信号のパル
ス幅が狭くなって，図８（ｂ）に示すように検出回路１
１を通流する入力電流も少なくなる。図８（ｂ）に示す
入力電流値が制御基準値未満になると，図８（ｂ）及び
図８（ｂ）に示すようにワンショットのパルスを発生し
なくなり，制御回路１２は図８（ｅ）に示すような第２
のスイッチング素子１０をオフさせる信号を駆動回路１
３に伝達し，該駆動回路１３は図８（ｆ）に示すように
第２のスイッチング素子１０をオフさせる。第２のスイ
ッチング素子１０がオフすることにより，制御極付半導
体素子３の制御極への信号が図８（ｇ）に示すように遮
断される。従って，チョークコイル６がカットオフして
も，そのために外部接続電源９によって制御極付半導体
素子３の制御極が順バイアス状態になることはなく，制
御極付半導体素子３の誤動作による制御極付半導体素子
３の破壊が防止されると共に，トランス２の飽和による
第１のスイッチング素子１の破壊も防止される。また，
負荷８を通流する電流が多くなると，図８（ａ）に示す
ように第１のスイッチング素子１を駆動する駆動信号の
パルス幅が広くなって，図８（ｂ）に示すように検出回
路１１を通流する入力電流も多くなる。図８（ｂ）に示
す入力電流値が制御基準値以上になると，図８（ｂ）及
び図８（ｂ）に示すようにワンショットのパルスを発生
し始め，制御回路１２は図８（ｅ）に示すような第２の
スイッチング素子１０をオンさせる信号を駆動回路１３
に伝達し，該駆動回路１３は図８（ｆ）に示すように第
２のスイッチング素子１０をオンさせる。第２のスイッ
チング素子１０がオンすることにより，制御極付半導体
素子３の制御極へ図８（ｇ）に示すように信号が再び伝
達され，通常の動作状態に復帰する。図９は本発明の他
の一実施例を説明するための図であり，図１０はその動
作を説明するための図である。先ず，図９により構成を
説明すると，トランス２の２次巻線Ｎ2 とチョークコイ
ル６の接続点と制御極付半導体素子３の制御極間には，
第２のスイッチング素子１０が接続される。該第２のス
イッチング素子１０のオンオフを制御する信号は，第１
のスイッチング素子１の制御極に挿入されている検出回
路１１から駆動回路１３を介して第２のスイッチング素
子１０の制御極に伝達される。次に図９及び図１０によ
りこの回路の動作を説明する。第１のスイッチング素子
１がオンし，トランス２の２次巻線Ｎ2 に・印側がプラ
スになるように電圧が誘起すると，制御極付半導体素子
の寄生ダイオード４，続いて制御極付半導体素子３がオ
ンし，チョークコイル６，コンデンサ７，負荷８にエネ
ルギを供給する。次に，第１のスイッチング素子１がオ
フすると，トランス２の２次巻線Ｎ2 にフライバック電
圧が発生し，この電圧によって制御極付半導体素子３及
び制御極付半導体素子の寄生ダイオード４がカットオフ
となり，フライホイールダイオード５がオンし，チョー
クコイル６の電流を連続して流す。次に第１のスイッチ
ング素子１がオンし，以下同様の動作を繰り返す。ま
た，外部接続電源９からも負荷８にエネルギを供給す
る。このような動作状態の時に，負荷８を通流する電流
が少なくなると，図１０（ａ）に示すように第１のスイ
ッチング素子１を駆動する駆動信号のパルス幅が狭くな
る。検出回路１１は図１０（ａ）に示すパルス幅の狭く
なった駆動信号を検出して駆動回路１３に伝達し，駆動
回路１３はこの信号に従って第２のスイッチング素子１
０を駆動する。このように，負荷８を通流する電流が少
なくなっても，第２のスイッチング素子１０はオンオフ
を繰り返しているので，制御極付半導体素子３の制御極
への信号は図１０（ｃ）に示すようになり，制御極付半
導体素子３はオンオフを繰り返す。従って，チョークコ
イル６がカットオフしても，そのために外部接続電源９
によって制御極付半導体素子３の制御極が順バイアス状
態になることはなく，制御極付半導体素子３の誤動作に
よる制御極付半導体素子３の破壊が防止されると共に，
トランス２の飽和による第１のスイッチング素子１の破
壊も防止される。また，負荷８を通流する電流が多くな
ると，図１０（ａ）に示すように第１のスイッチング素
子１を駆動する駆動信号のパルス幅が広くなる。検出回
路１１は図１０（ａ）に示すパルス幅の広くなった駆動
信号を検出して駆動回路１３に伝達し，駆動回路１３は
この信号に従って第２のスイッチング素子１０を駆動す
る。このようにして，第２のスイッチング素子１０はオ
ンオフを繰り返すので，制御極付半導体素子３の制御極
への信号は図１０（ｃ）に示すようになり，制御極付半
導体素子３はオンオフを繰り返す。
【発明の効果】以上述べたように，本発明によれば，並
列接続運転を行っても，軽負荷時に外部接続電源によっ
て制御極付半導体素子の制御極が順バイアス状態になる
ことはなく，制御極付半導体素子の誤動作による制御極
付半導体素子の破壊が防止されると共に，トランスの飽
和による第１のスイッチング素子の破壊も防止される。
列接続運転を行っても，軽負荷時に外部接続電源によっ
て制御極付半導体素子の制御極が順バイアス状態になる
ことはなく，制御極付半導体素子の誤動作による制御極
付半導体素子の破壊が防止されると共に，トランスの飽
和による第１のスイッチング素子の破壊も防止される。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の一実施例を説明するための図である。
【図３】本発明の一実施例を説明するための図である。
【図４】本発明の一実施例を説明するための図である。
【図５】本発明の一実施例を説明するための図である。
【図６】本発明の一実施例を説明するための図である。
【図７】本発明の一実施例を説明するための図である。
【図８】本発明の一実施例を説明するための図である。
【図９】本発明の一実施例を説明するための図である。
【図１０】本発明の一実施例を説明するための図であ
る。
る。
【図１１】従来例を説明するための図である。
１…第１のスイッチング素子 ２…トランス ３…制御極付半導体素子 ４…制御極付半導体素子の寄生ダイオード ５…フライホイールダイオード ６…チョークコ
イル ７…コンデンサ ８…負荷 ９…外部接続電源 １０…第２のスイ
ッチング素子 １１…検出回路 １２…制御回路 １３…駆動回路
イル ７…コンデンサ ８…負荷 ９…外部接続電源 １０…第２のスイ
ッチング素子 １１…検出回路 １２…制御回路 １３…駆動回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 直樹 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 審査官 堀川 一郎 (56)参考文献 特開 平１−69382（ＪＰ，Ａ) 特開 平３−218264（ＪＰ，Ａ) 特開 平３−117364（ＪＰ，Ａ) 特開 昭63−92267（ＪＰ，Ａ) 実開 平３−86789（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02J 7/34 H02M 7/217 H03K 17/725
Claims (5)
- 【請求項１】 第１のスイッチング素子をオンオフさ
せ、トランスを介して交流電圧を取り出し、該交流電圧
を制御極付半導体素子で整流し、チョークコイルとコン
デンサとで平滑し、前記チョークコイルに蓄積されたエ
ネルギを流すフライホイール用半導体素子を備える回路
であって、前記制御極付半導体素子の駆動信号として前
記トランスに生ずる電圧を第２のスイッチング素子を介
して与えると共に、前記第２のスイッチング素子をオン
又はオフさせることにより前記制御極付半導体素子をオ
ン又はオフさせる回路の負荷側に並列接続された別電源
を備えた回路において、前記制御極付半導体素子のオン
時に流れる電流とは逆方向の電流が、前記コンデンサ又
は前記別電源から前記制御極付半導体素子を通して流れ
るのを防止するため、第１のスイッチング素子の制御信
号の検出値、又は入力側電流あるいは出力側電流の検出
値が、前記チョークコイルがカットオフする電流値に対
応する制御基準値と同等以下のときに前記制御極付半導
体素子をオフさせる駆動回路を備えたことを特徴とする
制御極付半導体素子を用いた整流回路。 - 【請求項２】 請求項１に記載の制御極付半導体素子を
用いた整流回路において、前記チョークコイルがカット
オフする前に前記制御極付半導体素子をオフさせること
を特徴とする制御極付半導体素子を用いた整流回路。 - 【請求項３】 請求項１又は請求項２に記載の制御極付
半導体素子を用いた整流回路において、前記チョークコ
イルがカットオフする前に、前記第２のスイッチング素
子をオフし、前記別電源から前記制御極付半導体素子を
通して電流が流れるのを防止することを特徴とする制御
極付半導体素子を用いた整流回路。 - 【請求項４】 請求項１ないし請求項３のいずれかに記
載の制御極付半導体素子を用いた整流回路において、前
記第１のスイッチング素子の制御信号の検出値は、その
パルス幅検出電圧の平均電圧値であることを特徴とする
制御極付半導体素子を用いた整流回路。 - 【請求項５】 請求項１ないし請求項３のいずれかに記
載の制御極付半導体素子を用いた整流回路において、前
記出力電流の検出値は前記チョークコイルの２次巻線の
電圧の検出値に相当することを特徴とする制御極付半導
体素子を用いた整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17930792A JP3226115B2 (ja) | 1992-06-12 | 1992-06-12 | 制御極付半導体素子を用いた整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17930792A JP3226115B2 (ja) | 1992-06-12 | 1992-06-12 | 制御極付半導体素子を用いた整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0866023A JPH0866023A (ja) | 1996-03-08 |
| JP3226115B2 true JP3226115B2 (ja) | 2001-11-05 |
Family
ID=16063544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17930792A Expired - Lifetime JP3226115B2 (ja) | 1992-06-12 | 1992-06-12 | 制御極付半導体素子を用いた整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226115B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3543287B2 (ja) * | 1996-05-28 | 2004-07-14 | オリジン電気株式会社 | 電源回路 |
| US7330365B2 (en) | 2003-09-02 | 2008-02-12 | Sanken Electric Co., Ltd. | Synchronous commutation DC-DC converter |
| TWI538553B (zh) * | 2009-08-25 | 2016-06-11 | 皇家飛利浦電子股份有限公司 | 多通道照明單元及供應電流至其光源之驅動器 |
| JP6484529B2 (ja) * | 2015-08-26 | 2019-03-13 | コーセル株式会社 | スイッチング電源装置 |
-
1992
- 1992-06-12 JP JP17930792A patent/JP3226115B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0866023A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6912143B2 (en) | Synchronous rectifier with burst mode control | |
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US10903751B2 (en) | Method and system of driving an electrically controlled switch with a snubber capacitor | |
| JP2007166810A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3226115B2 (ja) | 制御極付半導体素子を用いた整流回路 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JP4265112B2 (ja) | スイッチングコンバータ | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH0150187B2 (ja) | ||
| JP3155715B2 (ja) | 自励式スイッチング電源回路 | |
| JPS5937667B2 (ja) | 電圧変換装置 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3584606B2 (ja) | Ｒｃｃスイッチング方式電源回路 | |
| JPS64917B2 (ja) | ||
| JPH0357708B2 (ja) | ||
| JP3543287B2 (ja) | 電源回路 | |
| JP4318372B2 (ja) | スイッチング電源 | |
| JP2002320382A (ja) | スイッチング電源装置 | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH0442774A (ja) | スイッチング電源装置 | |
| JP3261646B2 (ja) | 自励式スイッチング電源装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JPH0474929B2 (ja) | ||
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JP2600224Y2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |