JP3224407B2 - 液晶装置 - Google Patents
液晶装置Info
- Publication number
- JP3224407B2 JP3224407B2 JP28951291A JP28951291A JP3224407B2 JP 3224407 B2 JP3224407 B2 JP 3224407B2 JP 28951291 A JP28951291 A JP 28951291A JP 28951291 A JP28951291 A JP 28951291A JP 3224407 B2 JP3224407 B2 JP 3224407B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- positive
- negative
- crystal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶テレビやアナログ
液晶シャッターアレーとして用いられる液晶ライトバル
ブ装置に関し、特に、高速応答でかつ無限階調が可能な
液晶ライトバルブ装置に関する。
液晶シャッターアレーとして用いられる液晶ライトバル
ブ装置に関し、特に、高速応答でかつ無限階調が可能な
液晶ライトバルブ装置に関する。
【０００２】
【従来の技術】１）液晶テレビに関する従来技術として
は、現在、薄膜トランジスタ（ＴＦＴと略す）とツイス
テッドネマチック（ＴＮと略す）方式を組合わせたＴＦ
Ｔ／ＴＮ方式が主流であり、これに関する特許出願も非
常に多い。この理由としては、この方式の駆動条件が
ＴＶ信号とのマッチング性が良く、全温度範囲にて３０
Ｈｚまたは６０Ｈｚ駆動が可能である 駆動電圧に対する液晶セル（液晶素子）の透過率特性
（Ｖ−Ｔ特性）が比較的なだらかなために、テレビに必
須な中間調表示が容易である という利点があるためである。
は、現在、薄膜トランジスタ（ＴＦＴと略す）とツイス
テッドネマチック（ＴＮと略す）方式を組合わせたＴＦ
Ｔ／ＴＮ方式が主流であり、これに関する特許出願も非
常に多い。この理由としては、この方式の駆動条件が
ＴＶ信号とのマッチング性が良く、全温度範囲にて３０
Ｈｚまたは６０Ｈｚ駆動が可能である 駆動電圧に対する液晶セル（液晶素子）の透過率特性
（Ｖ−Ｔ特性）が比較的なだらかなために、テレビに必
須な中間調表示が容易である という利点があるためである。
【０００３】一方、ＴＮ方式の応答速度、特に立上り時
間ｔONは次の関係がある。
間ｔONは次の関係がある。
【０００４】
【数１】
【０００５】ここで、Δεは誘電率異方性、Ｖopは印加
電圧、ηは粘性係数、Ｖthは閾値電圧である。
電圧、ηは粘性係数、Ｖthは閾値電圧である。
【０００６】立上り時間ｔONは印加電圧によって大きく
変化し、低電圧の時はより遅くなることが容易に推察で
きる。しかるにＴＦＴ／ＴＮ方式では中間調を得るため
に低電圧領域を用いるため、必然的に応答速度が遅くな
るという欠点を持っている。低粘性液晶組成物であるＺ
Ｌ１−１９５７／５（Ｅ．メルク社製）を用いた液晶素
子の応答速度（立上り時間ｔONおよび立下り時間ｔ
OFF ）を表１に示す。セルは、ＩＴＯ電極上に配向膜と
して日産化学（株）製ポリイミド（ＳＥ−１５０）を２
００Å付け、ナイロン布でラビングした基板２枚を約４
μｍのスペーサを介在させ対向させたものである。この
セルに前記低粘性液晶組成物を充填して９０°ツイスト
セル（液晶素子）を作成した。
変化し、低電圧の時はより遅くなることが容易に推察で
きる。しかるにＴＦＴ／ＴＮ方式では中間調を得るため
に低電圧領域を用いるため、必然的に応答速度が遅くな
るという欠点を持っている。低粘性液晶組成物であるＺ
Ｌ１−１９５７／５（Ｅ．メルク社製）を用いた液晶素
子の応答速度（立上り時間ｔONおよび立下り時間ｔ
OFF ）を表１に示す。セルは、ＩＴＯ電極上に配向膜と
して日産化学（株）製ポリイミド（ＳＥ−１５０）を２
００Å付け、ナイロン布でラビングした基板２枚を約４
μｍのスペーサを介在させ対向させたものである。この
セルに前記低粘性液晶組成物を充填して９０°ツイスト
セル（液晶素子）を作成した。
【０００７】
【表１】
【０００８】表１において、立上り時間ｔONは、輝度
（透過率）０％で電圧を印加してから所定の輝度の９５
％レベルに到達するまでの時間を示し、立下り時間ｔ
OFF は、所定の輝度で電圧が０になってからその輝度の
５％レベルに低下するまでの時間を示す。また、中間調
として透過率１０％と５０％の例を示す。
（透過率）０％で電圧を印加してから所定の輝度の９５
％レベルに到達するまでの時間を示し、立下り時間ｔ
OFF は、所定の輝度で電圧が０になってからその輝度の
５％レベルに低下するまでの時間を示す。また、中間調
として透過率１０％と５０％の例を示す。
【０００９】特にテレビの場合、本来ならば１フレーム
３３ｍＳまたは１７ｍＳ以内で所望の画像が形成される
ことが要求されるが、表１で見るように特に中間調を得
る電圧では数フレーム〜１０フレーム分の時間を要して
いる。よってこの分だけ肉眼での画像の切替わりが遅く
感じられ、あるいは色再現の追随性が悪くなるなど、視
感上問題となっていた。
３３ｍＳまたは１７ｍＳ以内で所望の画像が形成される
ことが要求されるが、表１で見るように特に中間調を得
る電圧では数フレーム〜１０フレーム分の時間を要して
いる。よってこの分だけ肉眼での画像の切替わりが遅く
感じられ、あるいは色再現の追随性が悪くなるなど、視
感上問題となっていた。
【００１０】また、ＴＮ方式に関しては応答速度を改善
するのに、液晶材料の粘性係数を下げることやセルギャ
ップを小さくすることが有効である。しかしいずれも種
々の制約の中で表１程度のレベルの応答時間が現実上下
限であると思われ、液晶材料の改善のみではＴＦＴ／Ｔ
Ｎ方式で応答速度を改善できる可能性は小さいと考えら
れている。
するのに、液晶材料の粘性係数を下げることやセルギャ
ップを小さくすることが有効である。しかしいずれも種
々の制約の中で表１程度のレベルの応答時間が現実上下
限であると思われ、液晶材料の改善のみではＴＦＴ／Ｔ
Ｎ方式で応答速度を改善できる可能性は小さいと考えら
れている。
【００１１】２）また液晶シャッターアレーに関して
は、処理枚数増大の要請から同様に高速応答が要求され
ている。このため、応答速度が数ミリ秒（ｍＳ）以下の
二周波駆動方式が既に実用化されており、また双安定性
強誘電性液晶をＴＦＴ駆動したものも、いくつか試作発
表されている。
は、処理枚数増大の要請から同様に高速応答が要求され
ている。このため、応答速度が数ミリ秒（ｍＳ）以下の
二周波駆動方式が既に実用化されており、また双安定性
強誘電性液晶をＴＦＴ駆動したものも、いくつか試作発
表されている。
【００１２】しかしながら、前者は高周波駆動と低周波
駆動の切替えで、また後者はＦＬＣの２つの安定状態の
みを使い、ＯＮ／ＯＦＦさせているために、いずれも中
間調が出せないという欠点があった。よって近年アナロ
グ液晶シャッターが望まれているが、これら２方式では
原理上対処するのがむずかしい状況であった。
駆動の切替えで、また後者はＦＬＣの２つの安定状態の
みを使い、ＯＮ／ＯＦＦさせているために、いずれも中
間調が出せないという欠点があった。よって近年アナロ
グ液晶シャッターが望まれているが、これら２方式では
原理上対処するのがむずかしい状況であった。
【００１３】３）更に、ＴＦＴ／ＦＬＣの組合わせによ
って中間調を得る試みとしてＰｈｉｌｉｐｓ社によって
提案されたドメイン階調方式（特開昭６３−２４９８９
７およびＵＳＰ４，８４０，４６２）、あるいは螺旋ピ
ッチをもったＦＬＣを用いる方式（Ｊａｐａｎ Ｄｉｓ
ｐｌａｙ ’８９ Ｐ１７４（１９８９））があるが、
いずれもＴＦＴ／ＴＮ方式に比べて問題の多い方式であ
る。
って中間調を得る試みとしてＰｈｉｌｉｐｓ社によって
提案されたドメイン階調方式（特開昭６３−２４９８９
７およびＵＳＰ４，８４０，４６２）、あるいは螺旋ピ
ッチをもったＦＬＣを用いる方式（Ｊａｐａｎ Ｄｉｓ
ｐｌａｙ ’８９ Ｐ１７４（１９８９））があるが、
いずれもＴＦＴ／ＴＮ方式に比べて問題の多い方式であ
る。
【００１４】４）一方、Ａ．Ｄ．Ｌチャンダニらによっ
て１９８８年に発見された反強誘電性液晶（ＡＦＬＣ）
（参考文献：Ａ．Ｄ．Ｌ．ｃｈａｎｄａｎｉ ｅｔ ａ
ｌ．：Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２７（１９８
８）Ｌ ７２９）は、クラークやラガバルによって提案
された表面安定化強誘電性液晶（ＳＳＦＬＣ）が２つの
安定状態を持つ双安定な素子であるのに対して、図４に
示すように、反強誘電相（アンチフェロ状態）とユニホ
ーム１（Ｕ1 ）および２（Ｕ2 ）の２つの強誘電相（フ
ェロ状態）という３つの安定状態を持っている。図４に
おいて、１はアンチフェロ（Ａｎｔｉｆｅｒｏ）状態の
分子位置、２，２’はフェロ（ｆｅｒｏ）状態の分子位
置、ＰとＡはそれぞれ偏光子の配置を示す。ＰまたはＡ
軸は、通常、分子配置１の軸に一致させる。
て１９８８年に発見された反強誘電性液晶（ＡＦＬＣ）
（参考文献：Ａ．Ｄ．Ｌ．ｃｈａｎｄａｎｉ ｅｔ ａ
ｌ．：Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２７（１９８
８）Ｌ ７２９）は、クラークやラガバルによって提案
された表面安定化強誘電性液晶（ＳＳＦＬＣ）が２つの
安定状態を持つ双安定な素子であるのに対して、図４に
示すように、反強誘電相（アンチフェロ状態）とユニホ
ーム１（Ｕ1 ）および２（Ｕ2 ）の２つの強誘電相（フ
ェロ状態）という３つの安定状態を持っている。図４に
おいて、１はアンチフェロ（Ａｎｔｉｆｅｒｏ）状態の
分子位置、２，２’はフェロ（ｆｅｒｏ）状態の分子位
置、ＰとＡはそれぞれ偏光子の配置を示す。ＰまたはＡ
軸は、通常、分子配置１の軸に一致させる。
【００１５】そして最近の山本、山田らの発表（参考文
献：山本典生、山田祐一郎他：第１５回液晶討論会予稿
集 Ｐ３１４）によれば，ＡＦＬＣＤのＤＣ電圧による
透過率変化は、直交配置した偏光子間で液晶素子を第３
の安定状態で消光するように配置すると明確なＤＣ閾値
とヒステリシスを持つことを利用して、ＡＦＬＣＤパネ
ルに適当なＤＣバイアスを印加した上で、パルス電圧印
加により時分割駆動を行なう方法を提案している。この
方法では前述の３状態をメモリ状態として利用している
訳である。
献：山本典生、山田祐一郎他：第１５回液晶討論会予稿
集 Ｐ３１４）によれば，ＡＦＬＣＤのＤＣ電圧による
透過率変化は、直交配置した偏光子間で液晶素子を第３
の安定状態で消光するように配置すると明確なＤＣ閾値
とヒステリシスを持つことを利用して、ＡＦＬＣＤパネ
ルに適当なＤＣバイアスを印加した上で、パルス電圧印
加により時分割駆動を行なう方法を提案している。この
方法では前述の３状態をメモリ状態として利用している
訳である。
【００１６】上記ヒステリシスを持つＡＦＬＣＤを用い
た液晶装置は、書込み時に、前の履歴を消去するための
リセット動作を必須とし、その上、所定のＤＣ電圧でメ
モリー性を保持するため駆動方式を必須としていたた
め、複雑な駆動回路を必要としていた。本発明の課題
は、上記ヒステリシスを持つＡＦＬＣＤを用いた液晶装
置のかかる問題点を解消することにある。
た液晶装置は、書込み時に、前の履歴を消去するための
リセット動作を必須とし、その上、所定のＤＣ電圧でメ
モリー性を保持するため駆動方式を必須としていたた
め、複雑な駆動回路を必要としていた。本発明の課題
は、上記ヒステリシスを持つＡＦＬＣＤを用いた液晶装
置のかかる問題点を解消することにある。
【００１７】
【課題を解決するための手段】上記課題を解決するため
本発明の液晶装置は、一対の基板間に配置した反強誘電
性液晶、及び正電圧と該正電圧印加後の負電圧とからな
る交流電圧を反強誘電性液晶に印加するためのアクティ
ブ回路を有し、前記正及び負電圧は、それぞれ階調情報
に応じた正及び負の階調電圧である液晶装置において、
前記一対の基板のうち、一方の基板のみがラビング処理
された基板であることを特徴とする。
本発明の液晶装置は、一対の基板間に配置した反強誘電
性液晶、及び正電圧と該正電圧印加後の負電圧とからな
る交流電圧を反強誘電性液晶に印加するためのアクティ
ブ回路を有し、前記正及び負電圧は、それぞれ階調情報
に応じた正及び負の階調電圧である液晶装置において、
前記一対の基板のうち、一方の基板のみがラビング処理
された基板であることを特徴とする。
【００１８】本発明の他の液晶装置は、一対の基板間に
配置した反強誘電性液晶、及び正電圧と該正電圧印加後
の負電圧とからなる交流電圧を反強誘電性液晶に印加す
るためのアクティブ回路を有し、前記正及び負電圧は、
それぞれ階調情報に応じた正及び負の階調電圧である液
晶装置において、さらに、一対の偏光子を有し、該一対
の偏光子のうちの一方の偏光子は、前記反強誘電性液晶
の３つの安定状態のうちの反強誘電相の時の分子軸に対
して平行配置していることを特徴とする。
配置した反強誘電性液晶、及び正電圧と該正電圧印加後
の負電圧とからなる交流電圧を反強誘電性液晶に印加す
るためのアクティブ回路を有し、前記正及び負電圧は、
それぞれ階調情報に応じた正及び負の階調電圧である液
晶装置において、さらに、一対の偏光子を有し、該一対
の偏光子のうちの一方の偏光子は、前記反強誘電性液晶
の３つの安定状態のうちの反強誘電相の時の分子軸に対
して平行配置していることを特徴とする。
【００１９】ここで、前記正電圧と負電圧とは、ゼロ電
位を基準として、対称となっていることが好ましい。
位を基準として、対称となっていることが好ましい。
【００２０】
【作用】本発明によれば、一対の基板間に配置した反強
誘電性液晶、及び正電圧と該正電圧印加後の負電圧とか
らなる交流電圧を反強誘電性液晶に印加するためのアク
ティブ回路を有し、前記正及び負電圧は、それぞれ階調
情報に応じた正及び負の階調電圧であるようにしたた
め、前述のメモリ性を利用しないで階調表示を行うこと
ができる。これは、図５に示すようにＡＦＬＣＤがＤＣ
閾値と少しなだらかなＶ−Ｔ特性を持つことから、ＴＦ
Ｔによる画素電極間のチャージアップ電圧により、ＡＦ
ＬＣ分子を電圧規制できるためである。また、交流駆動
の場合、Ｖ−Ｔカーブが＋，−両方向で対称であるた
め、駆動電圧の極性による透過率の差はなく、また極性
反転時の光量ロスもユニホーム１からユニホーム２への
転移速度が高速であるため問題ない。
誘電性液晶、及び正電圧と該正電圧印加後の負電圧とか
らなる交流電圧を反強誘電性液晶に印加するためのアク
ティブ回路を有し、前記正及び負電圧は、それぞれ階調
情報に応じた正及び負の階調電圧であるようにしたた
め、前述のメモリ性を利用しないで階調表示を行うこと
ができる。これは、図５に示すようにＡＦＬＣＤがＤＣ
閾値と少しなだらかなＶ−Ｔ特性を持つことから、ＴＦ
Ｔによる画素電極間のチャージアップ電圧により、ＡＦ
ＬＣ分子を電圧規制できるためである。また、交流駆動
の場合、Ｖ−Ｔカーブが＋，−両方向で対称であるた
め、駆動電圧の極性による透過率の差はなく、また極性
反転時の光量ロスもユニホーム１からユニホーム２への
転移速度が高速であるため問題ない。
【００２１】しかし、このＡＦＬＣＤの問題点は、立上
り時間の挙動が他のモードの液晶と比べて大きく異な
り、印加電圧Ｖopと閾値電圧Ｖthとの関係が、Ｖop−Ｖ
thが大であれば数マイクロ秒であるが、Ｖop≒Ｖthであ
れば数秒であるという具合に極めて大きな印加電圧依存
性を持っていることである。この欠点を駆動の面から改
良することにより、 テレビ放送に対応できること 無限階調が実現できること 中間調を有するいかなる電圧であっても、十分な応答
速度、つまり情報追随性を有すること、そして ＴＦＴ／ＴＮ方式に比べて透過率を犠牲にしないこと を実現することができる。
り時間の挙動が他のモードの液晶と比べて大きく異な
り、印加電圧Ｖopと閾値電圧Ｖthとの関係が、Ｖop−Ｖ
thが大であれば数マイクロ秒であるが、Ｖop≒Ｖthであ
れば数秒であるという具合に極めて大きな印加電圧依存
性を持っていることである。この欠点を駆動の面から改
良することにより、 テレビ放送に対応できること 無限階調が実現できること 中間調を有するいかなる電圧であっても、十分な応答
速度、つまり情報追随性を有すること、そして ＴＦＴ／ＴＮ方式に比べて透過率を犠牲にしないこと を実現することができる。
【００２２】そこで、一対の基板間に配置した反強誘電
性液晶に対し、連続する第１の位相では一定以上の高電
圧を印加し、続く第２の位相では表示情報に応じた階調
電圧を印加すればよい。この電圧は少なくとも一方の基
板上に配置された能動型スイッチング素子である薄膜ト
ランジスタ（ＴＦＴ）を通して印加することができる。
性液晶に対し、連続する第１の位相では一定以上の高電
圧を印加し、続く第２の位相では表示情報に応じた階調
電圧を印加すればよい。この電圧は少なくとも一方の基
板上に配置された能動型スイッチング素子である薄膜ト
ランジスタ（ＴＦＴ）を通して印加することができる。
【００２３】このようにして、液晶装置を駆動する際、
本来の書込み電圧の前に立上りを助ける補助信号を入れ
ることにより応答速度の遅いことを解決している。
本来の書込み電圧の前に立上りを助ける補助信号を入れ
ることにより応答速度の遅いことを解決している。
【００２４】より具体的には、まず第１の位相で前記補
助信号を印加し、第２の位相で本来の中間調電圧を印加
すればよい。
助信号を印加し、第２の位相で本来の中間調電圧を印加
すればよい。
【００２５】
【実施例】以下、実施例に基づいて本発明を説明する。
【００２６】液晶セルおよび液晶素子作成 アクティブ回路を有する基板上に液晶用配向膜としてポ
リイミド（日産化学製・ＳＥ−１５０）を２００Å塗布
し焼成後一方向にナイロン布でラビング処理を行なっ
た。
リイミド（日産化学製・ＳＥ−１５０）を２００Å塗布
し焼成後一方向にナイロン布でラビング処理を行なっ
た。
【００２７】このアクティブ回路を有する基板と対向電
極を有する基板とを対向配置し、常法に従ってマトリッ
クス型液晶セルを作成した。これに下式の液晶化合物
［Ｉ］を約１５０℃で真空注入し、１２０℃まで温調器
の中で徐冷した所、徐々に反強誘電性の相を示す状態に
移行した。これにより、マトリックス型液晶表示素子
（液晶素子）が得られた。
極を有する基板とを対向配置し、常法に従ってマトリッ
クス型液晶セルを作成した。これに下式の液晶化合物
［Ｉ］を約１５０℃で真空注入し、１２０℃まで温調器
の中で徐冷した所、徐々に反強誘電性の相を示す状態に
移行した。これにより、マトリックス型液晶表示素子
（液晶素子）が得られた。
【００２８】
【化１】
【００２９】
【化２】
【００３０】この時の配向状態は両側基板をラビングし
た液晶素子よりも片側基板のみ処理した液晶素子の方が
欠陥が少なくきれいであった。評価の多くは９０℃で行
なった。
た液晶素子よりも片側基板のみ処理した液晶素子の方が
欠陥が少なくきれいであった。評価の多くは９０℃で行
なった。
【００３１】実施例１ この液晶素子の電極に電位ゼロを中心とする矩形波電圧
を印加した時の光学応答を図６に示す。ここでは階調電
圧として±４．４Ｖから±５．４Ｖに切替えた時の光学
応答を示している。
を印加した時の光学応答を図６に示す。ここでは階調電
圧として±４．４Ｖから±５．４Ｖに切替えた時の光学
応答を示している。
【００３２】実施例２ 図１に示すように各フレームの最初にアンチフェロ状態
からフェロ状態に転移するのに十分な電圧パルスを第１
の位相で印加し、その後第２の位相で階調電圧を印加し
た。これにより、それぞれの階調電圧に対する透過率の
応答性が速くなるという効果がある。
からフェロ状態に転移するのに十分な電圧パルスを第１
の位相で印加し、その後第２の位相で階調電圧を印加し
た。これにより、それぞれの階調電圧に対する透過率の
応答性が速くなるという効果がある。
【００３３】この現象はミクロ的に見るとアンチフェロ
からフェロ状態への転移がドメイン反転を伴なうもので
あり、高電圧をかけた方がドメイン反転速度が速く、一
定面積の画素全体が早くフェロ状態の透過率に達するた
めと解釈できる。このアンチフェロからフェロへの転移
速度と印加電圧との関係は表２のような関係があった。
この関係は福田らの論文ＪＪＡＰ，２９（１）１９９
０．Ｌ １１１−１１４に示された関係と同様の挙動で
ある。
からフェロ状態への転移がドメイン反転を伴なうもので
あり、高電圧をかけた方がドメイン反転速度が速く、一
定面積の画素全体が早くフェロ状態の透過率に達するた
めと解釈できる。このアンチフェロからフェロへの転移
速度と印加電圧との関係は表２のような関係があった。
この関係は福田らの論文ＪＪＡＰ，２９（１）１９９
０．Ｌ １１１−１１４に示された関係と同様の挙動で
ある。
【００３４】
【表２】
【００３５】このように±１４Ｖでは２０μＳ程度の高
速が得られる。そこで本実施例では第１の位相の高電圧
（補助パルス）として±１５Ｖを選び図１に示す信号を
印加し、第２の位相で任意の中間調を示す電圧（階調電
圧）をこの場合±４〜±６Ｖの範囲で印加した。補助パ
ルスのパルス幅は２０μＳとした。
速が得られる。そこで本実施例では第１の位相の高電圧
（補助パルス）として±１５Ｖを選び図１に示す信号を
印加し、第２の位相で任意の中間調を示す電圧（階調電
圧）をこの場合±４〜±６Ｖの範囲で印加した。補助パ
ルスのパルス幅は２０μＳとした。
【００３６】この時第２の位相の電圧で得られる透過率
におちつく時間は比較的速く１フレーム時間１７または
３３ｍＳと比べて問題にならない程度であった。
におちつく時間は比較的速く１フレーム時間１７または
３３ｍＳと比べて問題にならない程度であった。
【００３７】補助パルスの印加方法 前記の補助パルスを印加するためには、単純マトリック
スの場合は走査信号に重畳させても良いし、情報信号の
タイミングを分割して印加しても良い。
スの場合は走査信号に重畳させても良いし、情報信号の
タイミングを分割して印加しても良い。
【００３８】また、アクティブ素子を用いる場合には図
２に示すように、液晶素子ＤＳＰにおけるサンプルホー
ルド回路ＳＨからの信号線Ｓ1 ，Ｓ2 ，……Ｓn の延長
上に薄膜トランジスタグループＴＦＴＧＨを作り、固定
電源ラインの電圧をそのまま印加することで作ることが
できる。
２に示すように、液晶素子ＤＳＰにおけるサンプルホー
ルド回路ＳＨからの信号線Ｓ1 ，Ｓ2 ，……Ｓn の延長
上に薄膜トランジスタグループＴＦＴＧＨを作り、固定
電源ラインの電圧をそのまま印加することで作ることが
できる。
【００３９】図２および図３を用いてこれを説明する。
走査信号Ｇk がＯＮしている１走査期間中を第１の時間
と第２の時間に分け、前記第１の時間で補助パルス印加
信号ＧH をＯＮし補助パルス用高電圧ＶH を印加する。
この間はサンプルホールド回路ＳＨは切り離されてい
る。
走査信号Ｇk がＯＮしている１走査期間中を第１の時間
と第２の時間に分け、前記第１の時間で補助パルス印加
信号ＧH をＯＮし補助パルス用高電圧ＶH を印加する。
この間はサンプルホールド回路ＳＨは切り離されてい
る。
【００４０】次に第２の時間で補助パルス印加信号ＧH
をＯＦＦし、回路ＳＨから階調電圧ＶS1またはＶS2を印
加する。
をＯＦＦし、回路ＳＨから階調電圧ＶS1またはＶS2を印
加する。
【００４１】
【発明の効果】以上説明したように、本発明によると、
図５に図示する様に、メモリー特性を持たない、しかも
緩やかな傾斜の電圧(V) 対透過率(T) 特性を付与するこ
とができ、特に、高電圧パルスを印加することによって
反強誘電性液晶素子を電圧制御した時にアンチフェロか
らフェロ状態への転移速度を格段に速くすることが可能
となった。
図５に図示する様に、メモリー特性を持たない、しかも
緩やかな傾斜の電圧(V) 対透過率(T) 特性を付与するこ
とができ、特に、高電圧パルスを印加することによって
反強誘電性液晶素子を電圧制御した時にアンチフェロか
らフェロ状態への転移速度を格段に速くすることが可能
となった。
【図１】 本発明の一実施例に係る高電圧の補助パルス
電圧を乗せた波形の説明図である。
電圧を乗せた波形の説明図である。
【図２】 補助パルスを印加するアクティブ回路の一例
を示す回路図である。
を示す回路図である。
【図３】 高電圧パルス印加の一例を示すタイミングチ
ャートである。
ャートである。
【図４】 反強誘電性液晶素子におけるアンチフェロ位
置１とフェロ位置２，２′および偏光子の配置図であ
る。
置１とフェロ位置２，２′および偏光子の配置図であ
る。
【図５】 反強誘電性液晶素子の矩形波印加電圧と透過
率特性の関係を示すグラフである。
率特性の関係を示すグラフである。
【図６】 反強誘電性液晶素子におけるアンチフェロ位
置からフェロ位置への応答を示すグラフである。
置からフェロ位置への応答を示すグラフである。
ＤＳＰ：液晶素子、ＴＦＴＧＨ：薄膜トランジスタグル
ープ、固定電源ラインのＳ1 ，Ｓ2 ，……，Ｓn ：情報
信号（線）、Ｇ1 ，Ｇ2 ，……，Ｇk ，……，Ｇn ：走
査信号（線）、ＧH ：補助パルス印加信号（線）、Ｖ
H ：補助パルス用高電圧（電源）、ＳH ：サンプルホー
ルド回路、Ｖs1，Ｖs2：階調電圧。
ープ、固定電源ラインのＳ1 ，Ｓ2 ，……，Ｓn ：情報
信号（線）、Ｇ1 ，Ｇ2 ，……，Ｇk ，……，Ｇn ：走
査信号（線）、ＧH ：補助パルス印加信号（線）、Ｖ
H ：補助パルス用高電圧（電源）、ＳH ：サンプルホー
ルド回路、Ｖs1，Ｖs2：階調電圧。
Claims (3)
- 【請求項１】 一対の基板間に配置した反強誘電性液
晶、及び正電圧と該正電圧印加後の負電圧とからなる交
流電圧を反強誘電性液晶に印加するためのアクティブ回
路を有し、前記正及び負電圧は、それぞれ階調情報に応
じた正及び負の階調電圧である液晶装置において、前記
一対の基板のうち、一方の基板のみがラビング処理され
た基板であることを特徴とする液晶装置。 - 【請求項２】 一対の基板間に配置した反強誘電性液
晶、及び正電圧と該正電圧印加後の負電圧とからなる交
流電圧を反強誘電性液晶に印加するためのアクティブ回
路を有し、前記正及び負電圧は、それぞれ階調情報に応
じた正及び負の階調電圧である液晶装置において、さら
に、一対の偏光子を有し、該一対の偏光子のうちの一方
の偏光子は、前記反強誘電性液晶の３つの安定状態のう
ちの反強誘電相の時の分子軸に対して平行配置している
ことを特徴とする液晶装置。 - 【請求項３】 前記正電圧と負電圧とは、ゼロ電位を基
準として、対称となっていることを特徴とする請求項１
または２に記載の液晶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28951291A JP3224407B2 (ja) | 1991-10-09 | 1991-10-09 | 液晶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28951291A JP3224407B2 (ja) | 1991-10-09 | 1991-10-09 | 液晶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4213099A Division JP3027375B2 (ja) | 1999-02-19 | 1999-02-19 | 液晶ライトバルブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05100208A JPH05100208A (ja) | 1993-04-23 |
| JP3224407B2 true JP3224407B2 (ja) | 2001-10-29 |
Family
ID=17744231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28951291A Expired - Fee Related JP3224407B2 (ja) | 1991-10-09 | 1991-10-09 | 液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224407B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2866518B2 (ja) * | 1992-01-17 | 1999-03-08 | シャープ株式会社 | 反強誘電性液晶素子の駆動方法 |
| EP0608556A1 (en) * | 1992-12-23 | 1994-08-03 | Hughes Aircraft Company | Method and system for improving electro-optic response rate of liquid crystal light valves |
| US5973659A (en) | 1995-06-07 | 1999-10-26 | Citizen Watch Co., Ltd. | Method of driving antiferroelectric liquid crystal display |
| US6496170B1 (en) | 1998-04-30 | 2002-12-17 | Canon Kabushiki Kaisha | Liquid crystal apparatus |
| JP3744714B2 (ja) | 1998-12-08 | 2006-02-15 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
-
1991
- 1991-10-09 JP JP28951291A patent/JP3224407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05100208A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652648B2 (en) | Liquid crystal display apparatus and method of driving the same | |
| JPH04362990A (ja) | 液晶電気光学素子の駆動方法 | |
| JP3603904B2 (ja) | 反強誘電性液晶表示素子の駆動方法及び装置 | |
| GB2324899A (en) | Active matrix display | |
| JPH10307304A (ja) | 液晶表示素子とその駆動方法 | |
| JP2002108304A (ja) | 液晶表示素子およびその駆動方法 | |
| JP3224407B2 (ja) | 液晶装置 | |
| JPH11504732A (ja) | 液晶表示装置 | |
| JP2681528B2 (ja) | 液晶ライトバルブ装置 | |
| JP2921577B2 (ja) | 液晶装置 | |
| JP2001019960A (ja) | スメクティック液晶材料及び液晶光学素子 | |
| JP3027375B2 (ja) | 液晶ライトバルブ装置 | |
| JPH0950049A (ja) | 反強誘電性液晶表示素子 | |
| JP3530767B2 (ja) | 液晶素子の駆動方法 | |
| JP2000147576A (ja) | 液晶装置 | |
| JP2000137249A (ja) | 液晶装置の製造方法 | |
| JP3123704B2 (ja) | 自発分極を有する液晶を用いた液晶表示素子 | |
| JP3365587B2 (ja) | 液晶装置 | |
| JPH08152654A (ja) | 液晶装置 | |
| JP2902378B2 (ja) | 液晶素子 | |
| JPH08328046A (ja) | 反強誘電性液晶表示素子 | |
| JP2531683B2 (ja) | 液晶装置 | |
| JP2000347160A (ja) | 強誘電性液晶素子 | |
| JP3535304B2 (ja) | 液晶表示素子 | |
| JPH0950050A (ja) | 反強誘電性液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |