JP3219501B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistorInfo
- Publication number
- JP3219501B2 JP3219501B2 JP32156992A JP32156992A JP3219501B2 JP 3219501 B2 JP3219501 B2 JP 3219501B2 JP 32156992 A JP32156992 A JP 32156992A JP 32156992 A JP32156992 A JP 32156992A JP 3219501 B2 JP3219501 B2 JP 3219501B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- semiconductor thin
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体工業における半
導体薄膜素子の製造方法に関し、特にアクティブマトリ
ックス方式の液晶ディスプレイ等に用いられる薄膜トラ
ンジスタの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor thin film device in the semiconductor industry, and more particularly to a method of manufacturing a thin film transistor used for an active matrix type liquid crystal display or the like.
【０００２】[0002]
【従来の技術】従来、薄膜トランジスタの製造において
は、図３ａに示すように、水素希釈のホスフィン（ＰＨ
3 ）のような価電子制御用の不純物を含む気体を放電分
解し、生成したイオン１９、２０を質量分離せずに大口
径のイオンビームとして半導体薄膜１６に一括して打ち
込み、ドーピング層２１（図３ｂ）を形成するという方
法が採られている。尚、この場合、ドーピング層２１の
形成は、有機材料からなるレジスト１８及び保護膜１７
をマスクとして選択的に行われる［A. Yoshida,et al.
: Jpn J. Appl. Phys. 56(1991)L118］。2. Description of the Related Art Conventionally, in the manufacture of a thin film transistor, as shown in FIG.
The gas containing impurities for controlling valence electrons as in 3 ) is discharged and decomposed, and the generated ions 19 and 20 are collectively implanted into the semiconductor thin film 16 as a large-diameter ion beam without mass separation, and the doping layer 21 ( The method of forming FIG. 3b) has been adopted. In this case, the doping layer 21 is formed by forming the resist 18 and the protective film 17 made of an organic material.
Is selectively performed using the mask as a mask [A. Yoshida, et al.
: Jpn J. Appl. Phys. 56 (1991) L118].
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記の
ような方法を採用した場合、大面積処理は容易である
が、以下のような課題がある。すなわち、図４に示すよ
うに、薄膜トランジスタを形成するために、イオン源開
口部２５から基板台２３上の試料２４に対してイオンを
連続的に打ち込むと、水素及びＰ、Ａｓ、Ｂ等の価電子
制御用の不純物を含むイオン１９、２０の照射によって
（図３ａ）、半導体薄膜１６及びレジスト１８の表面付
近の温度が急激に上昇し、レジスト１８が変質・硬化し
てしまう（図３ｂ）。この変質・硬化層２２の形成は、
例えば、ドーピングガス；Ｈ2 希釈５％ＰＨ3 、イオン
のエネルギー；１５ｋＶ、イオン照射量；５×１０15ｉ
ｏｎｓ／（ｃｍ2 ・分）で確認されている。従って、イ
オン注入処理後は、有機溶媒洗浄、発煙硝酸洗浄、酸素
ラジカルによるアッシング（灰化）ではレジスト１８を
容易に除去することができず、酸素イオンを用いたスパ
ッタエッチングによらなければならないため、レジスト
１８の除去作業が非常に面倒であるという課題があっ
た。However, when the above-described method is adopted, large-area processing is easy, but has the following problems. That is, as shown in FIG. 4, when ions are continuously implanted from the ion source opening 25 into the sample 24 on the substrate stand 23 to form a thin film transistor, the hydrogen and the values of P, As, B, etc. are increased. Irradiation with ions 19 and 20 containing impurities for electronic control (FIG. 3A) causes the temperature near the surface of the semiconductor thin film 16 and the resist 18 to rise sharply, and the resist 18 is altered and hardened (FIG. 3B). The formation of this altered / hardened layer 22
For example, doping gas; H 2 diluted 5% PH 3 , ion energy; 15 kV, ion irradiation amount; 5 × 10 15 i
ons / (cm 2 · min). Therefore, after the ion implantation, the resist 18 cannot be easily removed by washing with an organic solvent, washing with fuming nitric acid, or ashing (ashing) with oxygen radicals, and must be performed by sputter etching using oxygen ions. However, there is a problem that the work of removing the resist 18 is very troublesome.
【０００４】また、イオン照射中の温度上昇により、半
導体薄膜１６の特性が劣化し、薄膜トランジスタの信頼
性を低下させるという課題があった。本発明は、前記従
来技術の課題を解決するため、イオン注入処理後におけ
るレジストの除去を容易とし、かつ、半導体薄膜の特性
を劣化させることのない薄膜トランジスタの製造方法を
提供することを目的とする。Further, there has been a problem that the characteristics of the semiconductor thin film 16 are deteriorated due to a temperature rise during ion irradiation, and the reliability of the thin film transistor is reduced. An object of the present invention is to provide a method of manufacturing a thin film transistor which facilitates removal of a resist after an ion implantation process and does not deteriorate characteristics of a semiconductor thin film in order to solve the problems of the conventional technology. .
【０００５】[0005]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る薄膜トランジスタの第１の製造方法
は、基体上に形成された絶縁体薄膜及び半導体薄膜を少
なくとも備えた薄膜トランジスタの製造方法において、
水素及び価電子制御用の不純物を含むイオンの注入を、
所定の注入量まで複数枚の基体に対して交互に行うこと
を特徴とする。To achieve the above object, a first method of manufacturing a thin film transistor according to the present invention is directed to a method of manufacturing a thin film transistor including at least an insulator thin film and a semiconductor thin film formed on a base. ,
Implantation of ions containing hydrogen and impurities for controlling valence electrons,
It is characterized in that the injection is performed alternately on a plurality of substrates up to a predetermined injection amount.
【０００６】また、本発明に係る薄膜トランジスタの第
２の製造方法は、基体上に形成された絶縁体薄膜及び半
導体薄膜を少なくとも備えた薄膜トランジスタの製造方
法において、水素及び価電子制御用の不純物を含むガス
の放電を連続的に行うと共に、イオンの引き出しを電気
的に制御することにより、水素及び価電子制御用の不純
物を含むイオンの注入を、所定の注入量まで不連続的に
行うことを特徴とする。According to a second method of manufacturing a thin film transistor according to the present invention, there is provided a method of manufacturing a thin film transistor including at least an insulator thin film and a semiconductor thin film formed on a base, wherein the thin film transistor contains hydrogen and impurities for controlling valence electrons. gas
While discharging the ions continuously,
In this case, the implantation of ions containing hydrogen and impurities for controlling valence electrons is discontinuously performed up to a predetermined implantation amount.
【０００７】前記第１又は第２の製造方法においては、
イオンの注入後に、加熱処理を行なうことが好ましい。
また、前記第１又は第２の製造方法においては、半導体
薄膜が非晶質シリコン薄膜であることが好ましい。In the first or second manufacturing method,
After the ion implantation, heat treatment is preferably performed.
In the first or second manufacturing method, the semiconductor thin film is preferably an amorphous silicon thin film.
【０００８】また、前記第１又は第２の製造方法におい
ては、半導体薄膜が微結晶シリコン薄膜であることが好
ましい。また、前記第１又は第２の製造方法において
は、半導体薄膜が多結晶シリコン薄膜であることが好ま
しい。In the first or second manufacturing method, the semiconductor thin film is preferably a microcrystalline silicon thin film. In the first or second manufacturing method, the semiconductor thin film is preferably a polycrystalline silicon thin film.
【０００９】[0009]
【作用】本発明の第１の製造方法によれば、半導体薄膜
及びマスクの表面付近の急激な温度上昇を防ぎ、マスク
の変質・硬化、さらには半導体薄膜の特性劣化を抑制す
ることができるので、レジストをマスクとしてドーピン
グ層を選択的に形成した場合でも、有機溶媒洗浄、発煙
硝酸洗浄、あるいは酸素ラジカルによるアッシング（灰
化）によってレジストを容易に除去することができ、か
つ、良好な特性を示す薄膜トランジスタを作製すること
ができる。さらに、イオン注入工程が中断することがな
いので、処理個数を確保して生産の低減を抑えることが
できる。 According to the first manufacturing method of the present invention, it is possible to prevent a rapid rise in temperature near the surfaces of the semiconductor thin film and the mask, and to suppress the deterioration and hardening of the mask and the deterioration of the characteristics of the semiconductor thin film. Even if the doping layer is selectively formed using the resist as a mask, the resist can be easily removed by organic solvent cleaning, fuming nitric acid cleaning, or ashing (ashing) with oxygen radicals, and good characteristics can be obtained. The thin film transistor shown can be manufactured. Further, the ion implantation process is not interrupted.
Therefore, it is possible to secure the number of products to be processed and suppress the reduction in production.
it can.
【００１０】本発明の第２の製造方法によれば、イオン
を発生させる放電を連続的に行うことにより、処理の再
現性や生産性を低下させることがなく、さらにイオンの
引き出しを電気的に不連続的に行うことにより、イオン
照射による被処理基板の温度上昇を抑制し、特性の劣化
やレジストの変質を抑えることができる。本発明方法に
おいて、イオンの注入後に、加熱処理を行なうという好
ましい構成によれば、ドーピング層の損傷を回復し、イ
オン注入物を活性化させることができるので、より良好
な特性を示す薄膜トランジスタを作製することができ
る。According to the second manufacturing method of the present invention, the ion
Process by continuously performing discharges that generate
Without lowering intuition and productivity,
By conducting the extraction discontinuously electrically,
Deterioration of characteristics by suppressing temperature rise of substrate to be processed due to irradiation
And deterioration of the resist can be suppressed. In the method of the present invention, according to a preferable structure in which heat treatment is performed after ion implantation, damage to the doping layer can be recovered and the ion implant can be activated, so that a thin film transistor having better characteristics can be manufactured. can do.
【００１１】また、本発明方法において、半導体薄膜が
非晶質シリコン薄膜であるという好ましい構成によれ
ば、プラズマ励起ＣＶＤ法等により容易にガラス基板が
使用可能な温度で大面積基板上に均一に薄膜を形成する
ことができるので、低コストで大面積の薄膜トランジス
タを作製することができる。Further, in the method of the present invention, according to the preferable configuration that the semiconductor thin film is an amorphous silicon thin film, the glass substrate can be uniformly formed on a large-area substrate at a temperature at which the glass substrate can be easily used by a plasma-enhanced CVD method or the like. Since a thin film can be formed, a large-area thin film transistor can be manufactured at low cost.
【００１２】また、本発明方法において、半導体薄膜が
微結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。Further, in the method of the present invention, according to the preferable configuration that the semiconductor thin film is a microcrystalline silicon thin film, the characteristics of the thin film transistor can be made more stable.
【００１３】また、本発明方法において、半導体薄膜が
多結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの電界移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタとするこ
とができる。Further, in the method of the present invention, according to the preferred structure that the semiconductor thin film is a polycrystalline silicon thin film, the electric field mobility of the thin film transistor can be made higher and the p-type thin film transistor can be formed. Can be.
【００１４】[0014]
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。図１は本発明に係る薄膜トランジスタの製
造方法の一実施例を示す工程断面図である。EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. FIG. 1 is a process sectional view showing one embodiment of a method for manufacturing a thin film transistor according to the present invention.
【００１５】ガラス等の基板１上に、ゲート電極２を形
成した後、窒化シリコンからなるゲート絶縁膜３、非晶
質シリコンからなる半導体薄膜４、窒化シリコンからな
る保護膜５を、プラズマ励起ＣＶＤ法により形成する。
そして、フォトリソ工程を経てパターニングしたレジス
ト６をマスクとして、保護膜５を図１ａのように部分的
に蝕刻する。この後、レジスト６及び保護膜５をマスク
とし、例えば、ＰＨ3とＨ2 の混合ガスの放電分解によ
って発生するＰを含んだイオン７及び水素イオン８を、
質量分離せずに打ち込んでドーピングすることにより、
半導体薄膜４のうちレジスト６及び保護膜５の直下以外
の領域にｎ型のドーピング層９を形成する（図１ｂ）。
尚、ｐ型のドーピング層を形成する場合には、例えば、
Ｂ2 Ｈ6とＨ2 の混合ガスの放電分解によって発生する
Ｂを含んだイオン及び水素イオンを、質量分離せずに打
ち込んでドーピングすればよい。また、水素及び価電子
制御用の不純物を含むイオンとして、ＰＨ x + イオンの
み、又はＢ y Ｈ z + イオンのみを用いてもよい。 After a gate electrode 2 is formed on a substrate 1 made of glass or the like, a gate insulating film 3 made of silicon nitride, a semiconductor thin film 4 made of amorphous silicon, and a protective film 5 made of silicon nitride are formed by plasma-enhanced CVD. It is formed by a method.
Then, using the resist 6 patterned through the photolithography process as a mask, the protective film 5 is partially etched as shown in FIG. 1A. Thereafter, using the resist 6 and the protective film 5 as a mask, for example, ions 7 containing P and hydrogen ions 8 generated by discharge decomposition of a mixed gas of PH 3 and H 2 are
By doping without mass separation,
An n-type doping layer 9 is formed in a region of the semiconductor thin film 4 other than immediately below the resist 6 and the protective film 5 (FIG. 1B).
When forming a p-type doping layer, for example,
B-containing ions and hydrogen ions generated by the discharge decomposition of a mixed gas of B 2 H 6 and H 2 may be implanted and doped without mass separation. Hydrogen and valence electrons
As ions containing impurities for control, PH x + ions
Or only the B y H z + ion may be used.
【００１６】Ｐを含んだイオン７及び水素イオン８の注
入は、イオンビームの引出しを電気的に制御することに
より、半導体薄膜４に対し１５秒行い、１５秒休止する
という不連続的な照射によって行う。ここで、イオンの
注入は、ドーピングガス；Ｈ 2 希釈５％ＰＨ3 、イオン
のエネルギー；１５ｋＶ、イオンの照射量；２×１０ 15
ｉｏｎｓ／（ｃｍ2 ・分）という条件で行う。Injection of ions 7 containing P and hydrogen ions 8
The input is to electrically control the extraction of the ion beam.
15 seconds on the semiconductor thin film 4 and pause for 15 seconds
By discontinuous irradiation. Where the ion
Injection is doping gas; H Two5% diluted PHThree,ion
Energy: 15 kV, ion irradiation dose: 2 × 10 Fifteen
ions / (cmTwo・ Minute).
【００１７】この注入工程は非質量分離のイオンビ−ム
によるものであるため、装置の構成が簡易で大面積処理
が可能であり、かつ処理時間も短い。また、このように
イオン注入を不連続的に行えば、半導体薄膜４及びマス
クとしてのレジスト６、保護膜５の表面付近の急激な温
度上昇を防ぐことができるので、レジスト６における変
質・硬化層の形成がなくなり、その結果、イオン注入処
理後に、有機溶媒洗浄、発煙硝酸洗浄、あるいは酸素ラ
ジカルによるアッシング（灰化）によってレジスト６を
容易に除去することができる。さらに、この方法を採用
すれば、急激な温度上昇による半導体薄膜４の特性劣化
も抑制することができるので、良好な特性を示す薄膜ト
ランジスタを作製することができる。Since this implantation step is based on non-mass-separated ion beams, the structure of the apparatus is simple, large-area processing is possible, and the processing time is short. If the ion implantation is performed discontinuously in this manner, a rapid rise in temperature near the surface of the semiconductor thin film 4, the resist 6 as a mask, and the protective film 5 can be prevented. As a result, after ion implantation, the resist 6 can be easily removed by washing with an organic solvent, washing with fuming nitric acid, or ashing (ashing) with oxygen radicals. Furthermore, if this method is adopted, the characteristic deterioration of the semiconductor thin film 4 due to a rapid temperature rise can be suppressed, so that a thin film transistor exhibiting good characteristics can be manufactured.
【００１８】また、レジスト６を除去した後に、加熱処
理を行えば、ドーピング層９の損傷を回復し、イオン注
入物を活性化させることができるので、より良好な特性
を示す薄膜トランジスタを作製することができる。Further, if a heat treatment is performed after the resist 6 is removed, the damage of the doping layer 9 can be recovered and the ion implant can be activated, so that a thin film transistor having better characteristics can be manufactured. Can be.
【００１９】尚、上記実施例においては、イオン注入処
理を、１個の半導体薄膜４に対し１５秒行い、１５秒休
止するという不連続的な照射によって行っているが、必
ずしもこの方法に限定されるものではなく、以下のよう
な方法によっても同様の効果を得ることができる。すな
わち、図２に示すように、基板台１１上に４枚の試料１
０をセットし、イオン源開口部１２から引き出されるイ
オンに対し、基板台１１を９０゜ずつのステップで回転
させることにより、各試料１０に対し１５秒ごとに照射
する。そして、この方法を採用すれば、イオン注入工程
が中断することはないので、処理個数を確保して生産の
低減を抑えることができる。In the above embodiment, the ion implantation is performed by discontinuous irradiation of one semiconductor thin film 4 for 15 seconds and a pause of 15 seconds. However, the present invention is not limited to this method. However, the same effect can be obtained by the following method. That is, as shown in FIG.
By setting 0, the sample 10 is irradiated every 15 seconds by rotating the substrate stage 11 in steps of 90 ° with respect to the ions extracted from the ion source opening 12. If this method is adopted, the ion implantation process is not interrupted, so that it is possible to secure the number of processes and suppress a reduction in production.
【００２０】また、半導体薄膜４の材料としては、プラ
ズマ励起ＣＶＤ法等により容易にガラス基板が使用可能
な温度で大面積基板上に均一に形成することができ、低
コストで大面積の薄膜素子を作製することができる点
で、上記実施例に記載した非晶質シリコンが好ましい
が、必ずしもこれに限定されるものではなく、例えば、
微結晶シリコン、多結晶シリコンであってもよい。そし
て、半導体薄膜４の材料として微結晶シリコンを用いれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。また、多結晶シリコンを用いれば、薄膜ト
ランジスタの電界移動度をより高いものとすることがで
き、かつ、ｐ型の薄膜トランジスタとすることができる
というメリットがある。The material of the semiconductor thin film 4 can be easily formed uniformly on a large-area substrate at a temperature at which a glass substrate can be used by a plasma-excited CVD method or the like. In terms of being able to manufacture, amorphous silicon described in the above embodiment is preferable, but is not necessarily limited thereto. For example,
Microcrystalline silicon or polycrystalline silicon may be used. If microcrystalline silicon is used as the material of the semiconductor thin film 4, the characteristics of the thin film transistor can be made more stable. In addition, when polycrystalline silicon is used, there are advantages that the electric field mobility of the thin film transistor can be further increased and a p-type thin film transistor can be obtained.
【００２１】[0021]
【発明の効果】以上説明したように、本発明の第１の製
造方法によれば、半導体薄膜及びマスクの表面付近の急
激な温度上昇を防ぎ、マスクの変質・硬化、さらには半
導体薄膜の特性劣化を抑制することができるので、レジ
ストをマスクとしてドーピング層を選択的に形成した場
合でも、有機溶媒洗浄、発煙硝酸洗浄、あるいは酸素ラ
ジカルによるアッシング（灰化）によってレジストを容
易に除去することができ、かつ、良好な特性を示す薄膜
トランジスタを作製することができる。さらに、イオン
注入工程が中断することがないので、処理個数を確保し
て生産の低減を抑えることができる。 As described above, according to the first manufacturing method of the present invention, a rapid temperature rise near the surface of the semiconductor thin film and the mask is prevented, and the quality of the mask is deteriorated and hardened, and further, the characteristics of the semiconductor thin film are improved. Since deterioration can be suppressed, even when the doping layer is selectively formed using the resist as a mask, the resist can be easily removed by organic solvent cleaning, fuming nitric acid cleaning, or ashing (ashing) by oxygen radicals. Thus, a thin film transistor having favorable characteristics can be manufactured. Furthermore, ion
Since the injection process is not interrupted,
Thus, reduction in production can be suppressed.
【００２２】また、本発明の第２の製造方法によれば、
イオンを発生させる放電を連続的に行うことにより、処
理の再現性や生産性を低下させることがなく、さらにイ
オンの引き出しを電気的に不連続的に行うことにより、
イオン照射による被処理基板の温度上昇を抑制し、特性
の劣化やレジストの変質を抑えることができる。また、
本発明方法において、イオンの注入後に、加熱処理を行
なうという好ましい構成によれば、ドーピング層の損傷
を回復し、イオン注入物を活性化させることができるの
で、より良好な特性を示す薄膜トランジスタを作製する
ことができる。According to the second manufacturing method of the present invention,
By performing discharges that generate ions continuously,
Without reducing the reproducibility and productivity of the process.
By electrically discontinuing the ON drawer,
Suppresses temperature rise of substrate to be processed due to ion irradiation
Of the resist and deterioration of the resist can be suppressed. Also,
In the method of the present invention, according to a preferable structure in which heat treatment is performed after ion implantation, damage to the doping layer can be recovered and the ion implant can be activated, so that a thin film transistor having better characteristics can be manufactured. can do.
【００２３】また、本発明方法において、半導体薄膜が
非晶質シリコン薄膜であるという好ましい構成によれ
ば、プラズマ励起ＣＶＤ法等により容易にガラス基板が
使用可能な温度で大面積基板上に均一に半導体薄膜を形
成することができるので、低コストで大面積の薄膜トラ
ンジスタを作製することができる。Further, in the method of the present invention, according to the preferable structure that the semiconductor thin film is an amorphous silicon thin film, the glass substrate can be uniformly formed on a large-area substrate at a temperature at which the glass substrate can be easily used by a plasma-enhanced CVD method or the like. Since a semiconductor thin film can be formed, a large-area thin film transistor can be manufactured at low cost.
【００２４】また、本発明方法において、半導体薄膜が
微結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの特性をより安定なものとするこ
とができる。Further, in the method of the present invention, according to the preferable configuration that the semiconductor thin film is a microcrystalline silicon thin film, the characteristics of the thin film transistor can be made more stable.
【００２５】さらに、本発明方法において、半導体薄膜
が多結晶シリコン薄膜であるという好ましい構成によれ
ば、薄膜トランジスタの電界移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタとするこ
とができる。Further, in the method of the present invention, according to the preferable configuration that the semiconductor thin film is a polycrystalline silicon thin film, the electric field mobility of the thin film transistor can be made higher and the p-type thin film transistor can be formed. Can be.
【図１】本発明に係る薄膜トランジスタの製造方法の一
実施例を示す工程断面図である。FIG. 1 is a process sectional view showing one embodiment of a method for manufacturing a thin film transistor according to the present invention.
【図２】本発明に係る薄膜トランジスタの製造方法の他
の実施例を示す工程概略図である。FIG. 2 is a schematic process diagram showing another embodiment of the method for manufacturing a thin film transistor according to the present invention.
【図３】従来技術における薄膜トランジスタの製造方法
を示す工程断面図である。FIG. 3 is a process sectional view showing a method for manufacturing a thin film transistor according to a conventional technique.
【図４】従来技術における薄膜トランジスタの製造方法
を示す工程概略図である。FIG. 4 is a process schematic diagram showing a method for manufacturing a thin film transistor according to a conventional technique.
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 非晶質シリコン薄膜 ５ 保護膜 ６ レジスト ７ Ｐを含んだイオン ８ 水素イオン ９ ｎ型のドーピング層 １０ 試料 １１ 基板台 １２ イオン源開口部 DESCRIPTION OF SYMBOLS 1 Base 2 Gate electrode 3 Gate insulating film 4 Amorphous silicon thin film 5 Protective film 6 Resist 7 P-containing ion 8 Hydrogen ion 9 N-type doping layer 10 Sample 11 Substrate base 12 Ion source opening
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−194326（ＪＰ，Ａ) 特開 平１−140716（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/265 H01L 21/336 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-194326 (JP, A) JP-A-1-140716 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/265 H01L 21/336
Claims (6)
体薄膜を少なくとも備えた薄膜トランジスタの製造方法
において、水素及び価電子制御用の不純物を含むイオン
の注入を、所定の注入量まで複数枚の基体に対して交互
に行うことを特徴とする薄膜トランジスタの製造方法。In a method of manufacturing a thin film transistor including at least an insulator thin film and a semiconductor thin film formed on a base, implantation of ions containing hydrogen and impurities for controlling valence electrons is performed by a plurality of sheets up to a predetermined implantation amount . A method for manufacturing a thin film transistor, wherein the method is performed alternately on a substrate .
体薄膜を少なくとも備えた薄膜トランジスタの製造方法
において、水素及び価電子制御用の不純物を含むガスの
放電を連続的に行うと共に、イオンの引き出しを電気的
に制御することにより、水素及び価電子制御用の不純物
を含むイオンの注入を、所定の注入量まで不連続的に行
うことを特徴とする薄膜トランジスタの製造方法。2. A method for manufacturing a thin film transistor including at least an insulator thin film and a semiconductor thin film formed on a substrate, wherein a gas containing hydrogen and an impurity for controlling valence electrons is formed.
While discharging continuously, the extraction of ions is performed electrically.
Manufacturing method of a thin film transistor by controlling, for the injection of ions, including hydrogen and valence impurities electronic control, characterized discontinuously be performed until a predetermined injection amount.
求項１又は２に記載の薄膜トランジスタの製造方法。3. The method of manufacturing a thin film transistor according to claim 1, wherein a heat treatment is performed after the ion implantation.
請求項１又は２に記載の薄膜トランジスタの製造方法。4. The method according to claim 1, wherein the semiconductor thin film is an amorphous silicon thin film.
請求項１又は２に記載の薄膜トランジスタの製造方法。5. The method according to claim 1, wherein the semiconductor thin film is a microcrystalline silicon thin film.
請求項１又は２に記載の薄膜トランジスタの製造方法。6. The method according to claim 1, wherein the semiconductor thin film is a polycrystalline silicon thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32156992A JP3219501B2 (en) | 1992-12-01 | 1992-12-01 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32156992A JP3219501B2 (en) | 1992-12-01 | 1992-12-01 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06168956A JPH06168956A (en) | 1994-06-14 |
| JP3219501B2 true JP3219501B2 (en) | 2001-10-15 |
Family
ID=18134030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32156992A Expired - Fee Related JP3219501B2 (en) | 1992-12-01 | 1992-12-01 | Method for manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219501B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020306A1 (en) * | 2003-08-25 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Method for forming impurity-introduced layer, method for cleaning object to be processed, apparatus for introducing impurity and method for producing device |
| JP5134223B2 (en) * | 2006-09-06 | 2013-01-30 | 株式会社日立国際電気 | Semiconductor device manufacturing method and substrate processing apparatus |
-
1992
- 1992-12-01 JP JP32156992A patent/JP3219501B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06168956A (en) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2796175B2 (en) | Method for manufacturing thin film transistor | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| JP3609131B2 (en) | Cleaning method of ion doping apparatus | |
| JP2516951B2 (en) | Method for manufacturing semiconductor device | |
| JP3219501B2 (en) | Method for manufacturing thin film transistor | |
| US6524958B2 (en) | Method of forming channel in thin film transistor using non-ionic excited species | |
| JPH07273093A (en) | Plasma etching method | |
| JP4987198B2 (en) | Method for manufacturing polycrystalline silicon thin film transistor | |
| JP3260165B2 (en) | Manufacturing method of thin film element | |
| JPH05160022A (en) | Manufacture of semiconductor device | |
| JP2001332509A (en) | Ion implantation apparatus and thin film semiconductor device | |
| JP3428143B2 (en) | Method of activating impurities and method of manufacturing thin film transistor | |
| JP2658535B2 (en) | Method for manufacturing active matrix liquid crystal display panel | |
| JP2653312B2 (en) | Method for manufacturing thin film transistor | |
| JP2753018B2 (en) | Method for manufacturing thin film transistor | |
| JP3967311B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPS6258663A (en) | Manufacture of semiconductor device | |
| JPH07193204A (en) | Manufacture of semiconductor substrate | |
| JPH05243270A (en) | Manufacture of thin-film transistor | |
| JPH08306670A (en) | Plasma ashing device | |
| JP2000031081A (en) | Fabrication of semiconductor device | |
| JPH03242929A (en) | Manufacture of semiconductor device | |
| JP2002231936A (en) | Method of preventing formation of bump on side wall of silicon metal layer of gate electrode and method of manufacturing gate electrode | |
| JPH10270706A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |