JP3217619B2 - 音響反響除去装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信回線、室内音場制
御装置そして高品質な音声通信会議装置に使用され、受
話径路の信号が音響反響経路を介して送話経路に現れる
音響反響成分を除去する音響反響除去装置に関するもの
である。

【０００２】

【従来技術】一般に音響反響除去装置は通信衛星および
海底ケーブルを利用した長距離電話回線において、２線
４線変換器のインピーダンス不整合により生ずる反射を
除去するものと、テレビ会議システムなどの拡声電話に
おいて、話者音声の音響結合による反響を除去するもの
とに大別でき、修正量演算回路、擬似音響反響を発生す
る可変係数フィルタおよび減算回路から構成されてい
る。以下に音響反響除去装置の基本動作を述べる。

【０００３】図７は音響反響除去装置の基本構成を示す
図である。受話信号入力端子１は受話信号出力端子２に
接続され、その受話信号入力端子１の受話信号は可変係
数フィルタ３に分岐供給され、擬似音響反響を生成させ
る。送話信号入力端子４からの送話信号と可変係数フィ
ルタ３の出力である擬似音響反響は減算回路５へ入力さ
れ、送話信号中の音響反響成分が除去され、その減算回
路５の出力は送話信号出力端子６へ出力される。送話信
号出力端子６の出力と受話信号入力端子１の信号が修正
量演算回路７に入力され、係数修正量演算回路７の出力
により可変係数フィルタ３のフィルタ係数が修正され
る。可変係数フィルタ３内で受話信号は受話信号入力レ
ジスタ８に入力され、その受話信号入力レジスタ８の受
話信号と擬似インパルス応答レジスタ９の擬似インパル
ス応答との積和が積和回路１０でとられ、積和回路１０
の出力が擬似音響反響として出力される。受話信号出力
端子２および送話信号入力端子４は長距離電話回線の場
合、２線４線変換器に、拡声電話システムの場合、スピ
ーカとマイクロホンへと接続されている。

【０００４】音響反響経路の信号伝搬特性を線形で、且
つＦＩＲ形ディジタルフィルタで表されると仮定し、そ
のインパルス応答ｈ（ｔ）と入力受話信号ｘ（ｔ）とを
用いれば、サンプル時間間隔をＴとし、時刻ｋＴにおけ
る音響反響ｙ_k は、 ｙ_k ＝ ｈ^T ｘ_k （１） で表される。但し、 ｈ＝［ｈ₁ ，ｈ₂ ，・・・，ｈ_n ］^T （２） ｘ＝［ｘ_k-1 ，・・・，ｘ_k-n ］^{T T} ：べクトルの転置 である。

【０００５】一方、 時刻ｋＴにおけるｈの推定値をｈ
ｓ_k とすれば、ｙ_k の推定値ｙｓ_kは、 ｙｓ_k ＝ ｈｓ_k ^T ｘ_k （３） で与えられる。 音響反響除去装置では、受話信号入力
端子１に音声信号があり、送話信号入力端子４に音声信
号がなく音響反響のみが存在している時、適応動作状態
として反響除去動作を行う。この適応動作アルゴリズム
には、一般に学習同定法（野田淳彦、南雲仁一：“シス
テムの学習同定法”計測と制御、７、９、pp.597-605(1
968)）が採用される。学習同定法によるｈｓk の逐次修
正は、 ｈｓ_k+1 ＝ ｈｓ_k ＋α（ｘ_k ｅ_k ）／ｘ_k ^T ｘ_k （４） によって行われる。但し、 ｅ_K ＝ｙ_K −ｙｓ_K ０＜α≦１ （５） でありｅ_K を残留音響反響と呼ぶ。この様な演算動作が
係数修正量演算回路７において処理実行されている。擬
似インパルス応答レジスタ９の内容には可変係数系列ｈ
ｓ_K が格納されている。αは推定の敏感さを決定する為
の係数更新利得で１．０に近いほど大きな修正量を与え
る事ができ、高速な音響反響除去が可能となるが、実際
に用いる場合には近端雑音や回線状態によって変えて設
定する必要がある。この係数更新利得αの決定は、現在
のところ経験則に依っているのが実態である。又、この
係数更新利得αを残留音響反響の大きさにより可変制御
するものや室内特性に合わせて設定するものがある（例
えば、古川博基、金森丈郎、茨木悟、直野博之、田中和
之：“分割適応型エコーキャンセラを用いたハンズフリ
ー通話回路”、電通学会春期大会、SA-7-8, pp.466-467
(1992) ）。

【０００６】拡声音場における音響反響特性をこの様に
ＦＩＲ形ディジタルフィルタで表記した場合、数１００
〜数１０００タップという長大な構成となり、可変係数
系列ｈｓ_K の修正量更新に関わる演算量が膨大なものに
なり小規模なハードウェアで実現できない為、可変係数
系列ｈｓk を数段階に分割処理を行い１ステップにおい
ての更新演算量を削減させる方法が採られている。一例
として分割更新方式の中で最も簡単な二分割処理の場合
について述べる。擬似インパルス応答レジスタ９に格納
された可変係数系列の総数をＮとした時、係数系列の分
割内容は次の様に表す事が出来る。

【０００７】ｈｓ１_K ：０〜（Ｎ／２）−１ ｈｓ２_K ：（Ｎ／２）〜Ｎ 更新アルゴリズムは上記分割範囲を適用して、式（４）
より、 ｈｓ１_K+1 ＝ ｈｓ１_K ＋α（ｘ_K ｅ_K ）／ｘ_K ^T ｘ_K （６） ｈｓ２_K+1 ＝ ｈｓ２_K ＋α（ｘ_K ｅ_K ）／ｘ_K ^T ｘ_K （７） と表す事が出来、Ｍは２、つまり２ステップで全可変係
数系列ｈｓ_K を更新する適応アルゴリズムである。従っ
て、１ステップにおける演算量は１／２に削減する事が
出来、勿論分割数Ｎを増やせばそれに比例して演算量は
１／Ｎに削減できる。しかしながら、演算量は低減させ
る事ができるが、音響反響を一定量消去させる為の収束
時間が大きくなってしまう。この収束時間を改善する為
に分割された各ブロックを順番に更新処理してやるので
はなく、各ブロックに重み付けを施し更新頻度を変え
る。その結果係数系列全体を更新する為のステップ数Ｍ
は増すが、収束速度をかなり改善さす事が可能となる。
分割された各ブロックに重み付けするのに用いられるの
が音場のインパルス応答特性である。図２にＴＳＰ波形
を用いて観測された音場のインパルス応答特性の一例を
示す。その特性が減衰特性を呈している事が判る。この
特性を利用しインパルス応答の電力の集中している前半
部分を優先して更新処理を行う事で収束速度の改善が図
られるという事である。

【０００８】

【発明が解決しようとする課題】最小二乗法（ＬＭＳ）
を基本とする学習同定法によるパラメータ推定では、係
数更新利得αの量にその推定性能は大きく依存してい
る。式（５）よりαの取る範囲は０から１の間に有れば
それなりの性能は得られるのだが、その値の差により収
束速度と飽和反響除去量が異なってくる。又、分割更新
方式を用いた場合には係数更新に関わる演算量は減少
し、ハードウェアの小型化は図れるものの収束速度が激
減してしまい、同定速度が劣化してしまう。一例を図６
に示す。図中ａは係数更新利得αを０．５に固定し、２
分割した該インパルス応答レジスタを全後半交互に更新
処理を行った場合、同図ｂは室内特性を考慮して前半部
を３回、後半部を１回の割合で更新処理を行った結果で
ある。図中ｂは図中ａに比べ初期適応速度は格段改善さ
れているものの途中で消去性能が逆転している。この様
に演算量の削減を図ろうとすると音響反響消去性能が劣
化する。従って、小型で高性能な音響反響除去装置を構
成する為には、相反する条件を満たさなければならない
という問題点があった。

【０００９】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、高速性と動作安定性に優れ、
高い適応性能を有し、常時大きな音響反響消去量を維持
しながら音響制御を行う音響反響除去装置を提供する事
を目的とする。

【００１０】

【課題を解決するための手段】本発明はこれらの課題を
解決するためのものであり、受話信号入力端子と、受話
信号出力端子と、送話信号入力端子と、送話信号出力端
子と、前記受話信号入力端子を入力とするＮ個のブロッ
クに分割された擬似インパルス応答レジスタを有する可
変係数デジタルフィルタと、前記擬似インパルス応答レ
ジスタの総分割ブロック数Ｎ個の内、１個を選択する係
数系列ブロック選択回路と、前記受話信号出力端子から
音響反響経路を介して前記送話信号入力端子に入力され
る受話信号の音響反響成分から前記可変係数デジタルフ
ィルタで生起された擬似音響反響を減算して求められる
残差信号を最小とするような係数修正量演算回路によっ
て係数系列が逐次更新される音響反響除去装置におい
て、前記擬似インパルス応答レジスタをＮ個のブロック
に分割し、各分割ブロック毎を代表する係数累積加算平
均電力の変動率を算出し、その算出された変動率の値を
回路に内挿された数種類の各閾値と比較し、一定以下に
なったかどうかによって更新演算処理対象ブロックであ
るかを選択することができるブロック係数更新利得選択
回路を有する音響反響除去装置を提供する。

【００１１】

【作用】本発明では、上記手段により推定動作の高速性
と高安定性が確保されるので、通信回線上に反響成分が
混入する事が極めて少なくなり、通信音声音質の劣化を
防ぎ、通話そのものを出来なくしてしまうハウリング発
生の危険性を低く抑える事が出来、高品質な音響制御が
可能となる。

【００１２】

【実施例】以下，本発明の実施例について図面にもとづ
いて詳細に説明する。図１は本発明の音響反響除去装置
の構成を示すブロック図である。図１に示す様に、本発
明は従来の受話信号入力端子１、３受話信号出力端子
２、可変係数ディジタルフィルタ３、送話信号入力端子
４、減算回路５、送話信号出力端子６、係数修正量演算
回路７、受話信号入力レジスタ８、擬似インパルス応答
レジスタ９、積和演算回路１０、そして、係数系列ブロ
ック選択回路１１から構成された適応アルゴリズムとし
て学習同定法を採用した音響反響除去装置と同一構成の
装置に、累積加算平均電力演算回路１２、ブロック平均
累積電力演算回路１３、ブロック電力変動率算出回路１
４、そして、ブロック係数更新利得選択回路１５を追加
した構成となっている。該受話信号入力端子１と、該受
話信号出力端子２と、該送話信号入力端子４と、該送話
信号出力端子６と、該受話信号入力端子１の受話信号を
入力とするＮ個のブロックに分割された該擬似インパル
ス応答レジスタ９を持つ該可変係数ディジタルフィルタ
３と、該擬似インパルス応答レジスタ９の総分割ブロッ
ク数Ｎ個の内、１個を選択する該係数系列ブロック選択
回路１１と、該受話信号出力端子２から音響反響経路を
介して該送話信号入力端子４に入力される受話信号の音
響反響成分から該可変係数ディジタルフィルタ３で生起
された擬似音響反響を減算して求められる残差信号を最
小とする様に該係数修正量演算回路７によって該係数系
列ブロック選択回路１１で選択された毎回１個の分割ブ
ロックが逐次更新される音響反響除去装置において、該
係数系列ブロック選択回路１１により選択させた該擬似
インパルス応答レジスタ９の一つの分割ブロックに格納
された各可変係数のみの累積加算平均電力を算出する該
累積加算平均電力演算回路１２と、該累積加算平均電力
演算回路１２で算出された一つの分割ブロックでの各累
積加算平均電力の代表平均累積加算平均電力を算出する
該ブロック平均累積電力演算回路１３と、選択された一
つの分割ブロック独立の平均累積加算平均電力の変動率
を算出する該ブロック電力変動率算出回路１４と、選択
された一つの分割ブロックの平均累積加算平均電力の変
動率に対応した該ブロック係数更新利得選択回路１５に
記憶された０．０から１．０の範囲の各ブロックに対応
した係数更新利得αを選択して該係数修正量演算回路７
にその選択値を送出し、この値を用いて式（４）によっ
て選択された一つの分割ブロックのみの修正量を算出す
る事を特徴とする音響反響除去装置。該ブロック平均累
積電力演算回路１３において、該擬似インパルス応答レ
ジスタに格納された可変係数の累積加算平均電力の各ブ
ロック毎の平均電力Ｐ_BNを式（６）により算出する。各
平均電力Ｐ_BNの算出演算は、各ブロックが更新された時
のみ実行される。つまり、毎回一つのブロックを対象と
して処理が行われるので演算量は、あまり増加させない
で済む。又、各ブロックのサイズは構成するハードウェ
ア規模により一意的に決定される。

【００１３】 Ｐ_B1＝（ｈｓ₀ ²＋・・・ ＋ｈｓm_1-1 ² ）／ｍ１ （６） Ｐ_B2＝（ｈｓ_m1 ² ＋・・・ ＋ｈｓ_m2-1 ² ）／（ｍ２−ｍ１） Ｐ_BN＝（ｈｓ_mN ² ＋・・・ ＋ｈｓ_L-1 ²）／（Ｌ−ｍＮ） Ｌは可変係数の総数、ｍ１、ｍ２、…、ｍＮは分割する
係数ナンバー、そして、Ｎは分割ブロックの総数であ
る。

【００１４】ここでは評価値としてブロック毎平均を用
いているが、そのブロックを代表できる値ならば、この
値ではなくとも例えば係数累積加算平均電力の最大値、
最小値であってもよい。該ブロック平均累積電力演算回
路１２の構成を０番目のブロックを例に取り図２に示
す。

【００１５】各平均電力Ｐ_BNを用いて該ブロック電力変
動率算出回路１３では、式（７）を用いて算出を行う。

【００１６】 ｄＰ_BN（k+1 ）＝｜Ｐ_BN（k+1 ）−Ｐ_BN（k ）｜／Ｐ_BN（k ） （７） 式（７）に示した変動率は一例であり、決定的な算出法
ではない。例えば分子が過去値ではなくて現在値でもよ
い。又、ｄＰ_BN（k+1 ）とｄＰ_BN（k ）との間での差分
値を用いても本発明は有効に機能する。ここで表記した
（K ）と（k+1 ）の関係は係数更新が行われる前と後で
ある。

【００１７】該ブロック係数更新利得選択回路１５で
は、選択された一つの分割ブロックの代表変動率ｄＰ_BN
の値を回路に内挿された数種類の各閾値と比較し、適合
する閾値範囲に対応させた係数更新利得を選択する動作
を行っている。図３にこの概念図を示す。この時、ブロ
ック代表評価値の変動率が一定以下になったと検出した
場合には、そのブロックの該係数修正量演算回路７での
修正量演算と更新演算を行わない設定にしておけば、演
算量を削減さす事が可能となり、ハードウェアの負担が
軽減でき、演算誤差による誤動作発生の危険性を低く抑
える事ができる。図４に白色雑音を参照入力とした場合
の本発明による適応処理動作の結果ａを示す。比較対象
として係数更新利得を０．５に固定したモデルの結果ｂ
に載せている。両モデルとも該擬似インパルス応答レジ
スタを二つに等分割し、交互に更新を行うものである。
縦軸は音響反響消去量、横軸は時間である。本発明によ
るモデルの係数更新利得の最大設定値は１．０、最小設
定値は０．０５とした。初期の消去過渡領域における応
答速度は音響反響消去量が３０［ｄＢ］の時で比較する
と約１．５倍本発明によるモデルの方が優れている事が
判る。そして、その後は係数更新利得が徐々に小さな値
に設定されているので外乱の影響を受けずに済む。同様
に図５に更新回数を３：１とした場合の結果を示す。図
中ａは本発明によるもの同図ｂは係数更新利得を０．５
に固定した場合である。音響反響除去装置として非常に
重要な性能である初期収束速度は約２倍程度向上してい
る事が見て取れる。その後も従来方式を下回る事はな
い。係数更新利得の切り替え閾値を細かく設定する事で
より一層の向上を図る事が可能である。

【００１８】

【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような優れた効果が期待される。

【００１９】（１）本発明を用いる事で、高速化と高安
定化を同時に実現できるので、高品質な音声通信の維持
を図れ、ハウリング発生の危険性を低く抑える事ができ
る。 （２）適応動作過程において、更新演算を行わずに済む
可変係数が発生する。この事により演算量が削減され、
ハードウェアの負担が低減出来る。

【００２０】（３）音響反響消去特性を劣化させない
で、係数更新に関わる内部演算量を大幅に削減する事が
出来る。

【００２１】（４）必要以上に可変係数の更新を行わな
いのでディジタルシグナルプロセッサ等で構成する場
合、演算誤差や誤動作を生じにくい。

【図面の簡単な説明】

【図１】本発明による音響反響除去装置の一構成例を示
すブロック図である。

【図２】本発明の説明に用いたブロック平均累積電力演
算回路の一構成を示すブロック図である。

【図３】本説明に用いた状態判定制御部の概念を示すブ
ロック図である。

【図４】本説明に用いた本発明による白色雑音を参照入
力とした場合の音響反響消去特性の一例を示した図であ
る。

【図５】本説明に用いた本発明による白色雑音を参照入
力とした場合の音響反響消去特性の一例を示した図であ
る。

【図６】本説明に用いた白色雑音を参照入力とした場合
の従来方式による音響反響消去特性の一例を示した図で
ある。

【図７】従来の一般的な学習同定法を用いた音響反響除
去装置の基本構成の一例を示したブロック図である。

【符号の説明】

１ 受話信号入力端子 ２ 受話信号出力端子 ３ 可変係数フィルタ ４ 送話信号入力端子 ５ 減算回路 ６ 送話信号出力端子 ７ 修正量演算回路 ８ 受話信号入力レジスタ ９ 擬似インパルス応答レジスタ １０ 積和演算回路 １１ 係数系列ブロック選択回路 １２ 累積加算平均電力演算回路 １３ ブロック平均累積電力演算回路 １４ ブロック電力変動率算出回路 １５ ブロック係数更新利得選択回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 受話信号入力端子と、受話信号出力端子
   と、送話信号入力端子と、送話信号出力端子と、前記受
   話信号入力端子を入力とするＮ個のブロックに分割され
   た擬似インパルス応答レジスタを有する可変係数デジタ
   ルフィルタと、前記擬似インパルス応答レジスタの総分
   割ブロック数Ｎ個の内、１個を選択する係数系列ブロッ
   ク選択回路と、前記受話信号出力端子から音響反響経路
   を介して前記送話信号入力端子に入力される受話信号の
   音響反響成分から前記可変係数デジタルフィルタで生起
   された擬似音響反響を減算して求められる残差信号を最
   小とするような係数修正量演算回路によって係数系列が
   逐次更新される音響反響除去装置において、前記擬似イ
   ンパルス応答レジスタをＮ個のブロックに分割し、各分
   割ブロック毎を代表する係数累積加算平均電力の変動率
   を算出し、その算出された変動率の値を回路に内挿され
   た数種類の各閾値と比較し、一定以下になったかどうか
   によって更新演算処理対象ブロックであるかを選択する
   ことができるブロック係数更新利得選択回路を有するこ
   とを特徴とする音響反響除去装置。