JP3210996B2 - 高能率符号化装置及び高能率復号化装置 - Google Patents

高能率符号化装置及び高能率復号化装置

Info

Publication number
JP3210996B2
JP3210996B2 JP13903094A JP13903094A JP3210996B2 JP 3210996 B2 JP3210996 B2 JP 3210996B2 JP 13903094 A JP13903094 A JP 13903094A JP 13903094 A JP13903094 A JP 13903094A JP 3210996 B2 JP3210996 B2 JP 3210996B2
Authority
JP
Japan
Prior art keywords
data
length
run
encoding
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13903094A
Other languages
English (en)
Other versions
JPH0818459A (ja
Inventor
禎之 井上
順子 石本
健 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13903094A priority Critical patent/JP3210996B2/ja
Priority to US08/282,570 priority patent/US5644305A/en
Publication of JPH0818459A publication Critical patent/JPH0818459A/ja
Priority to US08/704,276 priority patent/US5751232A/en
Application granted granted Critical
Publication of JP3210996B2 publication Critical patent/JP3210996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/15—Data rate or code amount at the encoder output by monitoring actual compressed data size at the memory before deciding storage at the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/192—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding the adaptation method, adaptation tool or adaptation type being iterative or recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/93—Run-length coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル映像情報デ
ータを記録するディジタルビデオテープレコーダ（以
下、ディジタルＶＴＲと記す）等のようなディジタル信
号記録再生装置において用いられ、特に、ディジタルデ
ータに対してそのデータ量を圧縮符号化する高能率符号
化装置と、この高能率符号化装置に対応した高能率復号
化装置とに関するものである。
【０００２】
【従来の技術】図101 は、従来の高能率符号化装置の構
成を示すブロック図である。図において、１は輝度信号
と２種類の色差信号とからなるディジタル映像データが
入力されるシャフリング回路であり、シャフリング回路
１は、ディジタル映像データすなわち輝度信号，２種類
の色差信号をそれぞれ８画素×８ラインのブロック（以
下、このブロックをＤＣＴブロックと記す）単位にブロ
ック化を行った後、予め定められた順序にてこのＤＣＴ
ブロック単位にシャフリング処理を行ってＤＣＴ変換器
２へ出力する。ＤＣＴ変換器２は、入力ＤＣＴブロック
に離散的コサイン変換（以下、ＤＣＴ変換と記す）を施
してＤＣＴ係数を量子化器３へ出力する。量子化器３
は、ＤＣＴ係数を予め定められた値にて量子化処理を行
い、ＤＣＴデータをデータ分離回路７へ出力する。デー
タ分離回路７は、量子化器３より出力されるＤＣＴデー
タを０のランレングスデータと係数データとに分離して
可変長符号化器４へ出力する。可変長符号化器４は、デ
ータ分離回路７の出力を可変長符号化し、符号化データ
をバッファ５へ出力する。バッファ５は、可変長符号化
されたデータを一時的に蓄える。レート制御回路６は、
バッファ５に入力されるデータ量を計測しそのデータ量
によって量子化器３の量子化値を制御する。
【０００３】次に、動作について説明をする。入力され
たディジタル映像データはシャフリング回路１で、縦横
それぞれ８（ライン）×８（画素）を１つのブロックと
した形でＤＣＴブロックが形成された後、このＤＣＴブ
ロックを単位としてシャフリング処理が施される。以
下、ＤＣＴブロック内のｉ行ｊ列目のデータ値をｆ
（ｉ，ｊ）で表す（ｉ，ｊ：空間座標）ことにする。シ
ャフリング処理が施されたＤＣＴブロック内の64画素の
データは、ＤＣＴ変換器２でＤＣＴ変換が施される。
【０００４】ここでＤＣＴ変換について簡単に説明をつ
け加えておく。この変換は次式を演算することにより行
われる。
【０００５】
【数１】
【０００６】変換結果は図102 または図103 に示すよう
に、縦横８×８個のデータブロックとして得られ、ｕ行
ｖ列目のデータをＦ（ｕ，ｖ）と記す。データブロック
のうち、左上隅のシーケンス０番のデータをＤＣ係数と
呼び、またシーケンス１から６３までをＡＣ係数と呼
び、中でもシーケンス番号が小さいものは低域係数、大
きいものは高域係数と呼ばれる。一般に、ＤＣＴ変換が
施されたデータは、低域側の成分にパワースペクトラム
が集中する。ＤＣＴ変換後の各変換係数は、ＤＣＴ変換
器２より図103 に示すシーケンス番号順にジグザグスキ
ャニングと呼ばれるスキャニング方式により、パワース
ペクトラムが集中する低域側のデータより順に出力され
る。図102 には、出力順序を矢印で示す。図示された通
りシーケンス０から63まで順次出力が行われる。
【０００７】直交変換後のデータは、それぞれ量子化器
３に入力され量子化が行われる。図104 は、量子化器３
の内部構成を示すブロック図である。図において、量子
化器３は、ＤＣＴ変換器２より出力されるＤＣＴ変換係
数Ｆ（ｕ，ｖ）の入力端子3aと、量子化テーブル値Ｔ
（ｕ，ｖ）が入力される入力端子3bと、乗算器3cと、除
算器3dと、除算器3dの出力を予め定められたビット幅に
丸める丸め回路3eと、出力端子3fとを有する。量子化テ
ーブル値は、図105 に示すように８×８個の数値テーブ
ルとして予め適当な数値が定められている。ＤＣＴ係数
の場合と同様にｕ行ｖ列目の量子化テーブル値をＴ
（ｕ，ｖ）と表記する。
【０００８】次に、図104 を用いて量子化器３の動作を
説明する。まず始めに、入力端子3bより入力された量子
化テーブル値Ｔ（ｕ，ｖ）は乗算器3cで、レート制御回
路６より出力されるレート制御変数Ｋと乗算される。入
力端子3aに入力されたＤＣＴ変換係数Ｆ（ｕ，ｖ）は、
除算器3dにて、乗算器3cより出力される乗算結果で除算
される。この除算結果は丸め回路3eにて適当な有効数字
内に丸め演算が行われ、結果数値を出力端子3fより出力
する。この動作を数式で表現すれば次式の様になる。
【０００９】
【数２】
【００１０】データ分離回路７の動作を説明する。一般
に映像データの圧縮に用いられる高能率符号化装置で
は、可変長符号化器４の符号化方式として２次元のハフ
マン符号化が用いられる。２次元のハフマン符号化と
は、ＤＣＴ変換器２よりジグザグスキャニング方式で読
み出され量子化が施されたＤＣＴデータに対して、０で
ない係数と、０の係数が続く長さ（０ランレングス）と
の２つに分けて符号化する。すなわち符号化は、２つの
０でない係数の間の０の事象数（０ランレングス）と０
に続く係数データとで表される事象の発生確率により適
当な符号長（ビット数）を割り当てた符号化テーブルを
作成し、この符号化テーブルに基づき０ランレングスデ
ータと係数データの組に可変長符号化を施して２次元の
ハフマン符号化を実行する。その際、出現回数が多い事
象は短い符号長、少ない事象には長い符号長が割り当て
られる。よって、データ分離回路７では入力されたＤＣ
Ｔデータを０ランレングスデータと係数データとの組に
変換する。以下、データ分離回路７に示すようにある特
定のＡ係数が続く長さと他の係数（Ａ以外の係数）とに
分離する動作をＡランレングスコーディングまたはＡラ
ンレングス符号化と記す。
【００１１】データ分離回路７で分離された０ランレン
グスデータと係数データとの組は可変長符号化器４に入
力される。以下、可変長符号化器４について説明する。
図106 は従来の一般的な可変長符号化器の内部構成を示
すブロック図である。図において、可変長符号化器４は
符号器4aと符号化テーブル4bとにより構成され、両者は
互いに信号線4c, 4dにより接続されている。データ分離
回路７より出力された０ランレングスデータと係数デー
タとは符号器4aによって読みとられ、入力データ値によ
って符号化テーブル4bを信号線4dを介し参照し、符号を
信号線4cより得て出力ディジタルとして出力動作を行
う。なお、本符号化テーブルは２次元のハフマンコード
が予め記録されているものとする。
【００１２】以下、この従来例で用いられている可変長
符号（ハフマン符号）による符号量削減の原理について
簡単に説明する。符号化テーブル4bは入力データの生起
確率に応じて符号データのビット長を可変とする様に設
定しておく。すなわちデータＤｉの生起確率がＰｉであ
り、その時の符号化後の符号長をＬｉとすると、入力デ
ータＤｊ，Ｄｋに対し、それぞれの場合の生起確率が Ｐｊ ＞ Ｐｋ ならば、符号化後の符号長を Ｌｊ ≦ Ｌｋ となる様に設定しておけば、符号後データ総量は全体と
して入力データより少なくすることが可能となる。
【００１３】仮に入力データが６ビット固定長の０，1
0, 20, 30の４種であり、生起確率がそれぞれ50％，30
％，10％，10％であった場合を想定する。それぞれの、
データに対して、生起確率が大きいものから順に図107
に示すように符号を割り当てるものとする。この場合、
入力データ列が例えば０，20，０，０，30，10，０，1
0，０，10であったとすると、入力データ必要総ビット
数は６（ビット／語）×10（語）＝60（ビット）である
が、図107 に示すテーブルにより符号化を行うと全17ビ
ットで符号化する事が可能であり、結果として総データ
量を減ずる事が可能となる。
【００１４】こうして情報圧縮された符号化データは次
にバッファ５に入力される。ここでは符号化データを一
時的に蓄える。一方、レート制御回路６では、逐次バッ
ファ５に蓄えられているその時点までの符号化データ量
を計測して、最終的に符号量が適切な値になるようにレ
ート制御変数Ｋを量子化器３へ出力する。
【００１５】従来の高能率符号化装置は以上のように構
成されており、上述の高能率符号化装置を用いて１フレ
ームの画像に高能率符号化を施した場合のシミュレーシ
ョン結果を図108,図109 を用いて説明する。
【００１６】図108 は従来の０ランレングスコーディン
グの事象分布をシュミレーションにより求めた図であ
り、輝度信号の２次元の０ランレングスデータと係数デ
ータとの分布状況を示す。以下の説明は、輝度信号につ
いてのみ行う。なお、図において、横軸が係数データ、
縦軸が０ランレングスデータとなっており、係数データ
が０、０ランレングスデータが０の部分がＥＯＢ（END
OF BLOCK）となっている。なお、図において、係数デー
タの発生事象は正負両方の事象をカウントしている。す
なわち、例えば係数１の発生事象数は１及び−１の発生
事象数を加算して表記している。図108 に示す２次元の
データ分布をもとに２次元のハフマンコードを作成した
際のハフマンコード長を図109 に示す。図において横軸
が係数データ、縦軸が０ランレングスデータとなってい
る。なお、本シミュレーションでは、量子化テーブル値
として図105 に示すものを用い、レート制御変数Ｋを一
定の43としてシミュレーションを行った。また、ハフマ
ン符号は出現事象数の99.4％データ数まで１符号語を割
り当て、残りの符号語に関してはエスケープコードを用
いて表現するものとする。上記図109 に示す表はＡＣ係
数のみについてシミュレーションを行った結果を示して
いる。なお、図中101 と記載されているコードは０ラン
レングスコーディングの関係上存在しないコードを便宜
上図に埋めただけである。
【００１７】シミュレーションの結果、本評価画像に用
いた１フレームの輝度信号データを伝送するのに必要と
する伝送データ量はＡＣ係数のみの場合で 701,771ビッ
トとなった。一般にＤＣ係数の場合はハフマン符号化を
施してもデータ量が効率よく削減できないため直接数値
で伝送する場合が多い。本従来例でも直接数値で伝送す
るものとした。
【００１８】この様に従来の高能率符号化装置では、Ｄ
ＣＴ変換及び可変長符号化を用いて入力された１フレー
ムの映像信号の伝送符号量を削減しているが、ディジタ
ルＶＴＲ等に代表される蓄積メディアでは記録容量が限
られており、限られた記録容量で高画質な画像を記録す
るためには更なるデータ量の削減が望まれる。また、特
にＡＣ係数を伝送する際、上述のように 701,771ビット
も１フレームのデータを伝送するのに必要であり、更な
るデータ量の削減が望まれる。
【００１９】次に、従来の高能率復号化装置について説
明する。図110 は従来の高能率復号化装置の構成を示す
ブロック図である。図110 において、301 は入力データ
に可変長復号化を施す可変長復号化器であり、可変長復
号化器301 は復号化データ（ランレングスデータ，係数
データ）をデータ合成回路302 へ出力する。データ合成
回路302 は、ランレングスデータ及び係数データを合成
してＤＣＴデータを逆量子化器303 へ出力する。逆量子
化器303 はＤＣＴデータに逆量子化を施してＤＣＴ係数
を逆ＤＣＴ変換器304 へ出力する。逆ＤＣＴ変換器304
はＤＣＴ係数に逆ＤＣＴを施して元の映像データをデシ
ャフリング回路305 へ出力する。デシャフリング回路30
5 はＤＣＴブロックの順番を戻して元の映像信号を出力
する。
【００２０】図111 は、図110 におけ可変長復号化器30
1 の内部構成を示すブロック図である。可変長復号化器
301 は、データの入力端子310 と、入力された可変長符
号の先頭の位置を指し示す可変長復号開始信号の入力端
子311 と、シフトレジスタ312 と、入力された２次元の
ハフマン符号を元のランレングスデータと係数データと
に変換するコード変換ＲＯＭテーブル313 と、入力され
た２次元のハフマン符号の符号長を出力するコード長Ｒ
ＯＭテーブル314 と、コード長ＲＯＭテーブル314 より
出力される符号長情報を元にシフトレジスタ312 のシフ
ト量を制御するレジスタ制御回路315 と、ランレングス
データの出力端子316 と、係数データの出力端子317
と、出力端子316, 317より出力されるランレングスデー
タ, 係数データの有効エリアを指し示す制御信号、及
び、２次元のハフマン符号より検出したＤＣＴブロック
の先頭信号を指し示す制御信号等（以下、併せてデータ
合成制御信号と記す）を出力する出力端子318 とを有す
る。
【００２１】図112 は図110 におけるデータ合成回路30
2 の内部構成を示すブロック図である。データ合成回路
302 は、係数データの入力端子320 と、ランレングスデ
ータの入力端子321 と、データ合成制御信号の入力端子
322 と、メモリ323 と、メモリ323 の書き込み／読み出
しを制御するメモリ制御回路324 と、データの出力端子
325 とを有する。
【００２２】次に、このような構成の従来の高能率復号
化装置の動作について説明する。１ビットシリアルのデ
ータ列が可変長復号化器301 に入力される。可変長復号
化器301 では、入力されたこの１ビットシリアルのデー
タをランレングスデータ及び係数データに変換する。入
力端子310 を介して入力された１ビットシリアルのデー
タはシフトレジスタ312 へ入力されてパラレルデータに
変換される。シフトレジスタ312 の出力はコード変換Ｒ
ＯＭテーブル313 及びコード長ＲＯＭテーブル314 に入
力される。コード変換ＲＯＭテーブル313 ではシフトレ
ジスタ312 より出力される可変長符号を元のランレング
スデータ, 係数データに変換する。一方、コード長ＲＯ
Ｍテーブル314 では入力された可変長符号のコード長を
レジスタ制御回路315 へ出力する。レジスタ制御回路31
5 では、このコード長情報に基づきシフトレジスタ312
のシフト量を制御するとともに、データ合成制御信号
（出力端子316, 317より出力されるデータの有効エリア
を指し示す信号, ＤＣＴブロックの先頭を指し示す信号
等）を出力する。
【００２３】可変長復号化器301 の出力はデータ合成回
路302 へ入力される。以下、データ合成動作を説明す
る。入力端子322 を介して入力されるデータ合成制御信
号中のＤＣＴブロック先頭信号に基づきメモリ323 内の
所定のメモリブロックのデータをすべて０にセットす
る。なお、本例ではメモリ323 は、64バイトで構成され
るメモリブロック２個を１ペアとし(128バイト）、これ
を複数個（一般には、符号量制御を行う際のＤＣＴブロ
ック数だけ）集めて構成されているものとする。これ
は、一方のメモリブロックでＤＣＴブロックのデータを
合成しているときに、他方のメモリブロックでは合成し
たデータを読み出すように構成する。そして、メモリ制
御回路324 では入力端子322 より入力されるデータ有効
エリア信号に基づきランレングスデータを指し示すアド
レスに係数データを書き込んでいく。
【００２４】図113 は従来の可変長復号化動作を説明す
るための図であり、具体的には、図113 （ａ）にランレ
ングスデータ, 係数データの組を示し、図113 （ｂ）に
は図113 （ａ）に示すデータ列をメモリを用いて合成し
た結果を示す。メモリ制御回路324 では図113 （ｂ）中
の０以外の係数データを書き込むアドレスを、入力され
たランレングスデータに基づき発生することにより復号
を行う。
【００２５】上述の要領で合成したＤＣＴデータは、逆
量子化器303 で逆量子化が施される。なお、レート制御
変数Ｋは一般にＤＣＴデータとともに伝送されてくる。
逆ＤＣＴ変換器304 で逆ＤＣＴ変換が施され元の映像デ
ータが復元される。デシャフリング回路305 では入力さ
れたＤＣＴブロックにデシャフリングを施しブロック化
を解除して映像信号を出力する。
【００２６】
【発明が解決しようとする課題】従来の高能率符号化装
置は以上の様に構成されているので、高能率符号化時の
符号量を抑えようとする場合、量子化器３に入力される
レート制御変数Ｋを大きくして対応していた。しかし、
レート制御変数Ｋを大きくすると符号量は削減されるが
それにともない再生画質が劣化してしまうという問題点
があった。これは、従来の高能率符号化装置において、
高能率符号化後の符号量が必要以上に多いために生じて
いた。
【００２７】本発明は、以上のような問題点を解決する
ためになされたものであり、画質の劣化を発生せず、更
なる符号量の削減を可能とした高能率符号化装置を提供
することを目的とする。
【００２８】また、本発明の他の目的は、画質の劣化を
発生させない、効率が良い符号量削減方法を採用するに
あたっては、使用するメモリ容量の増大を招く場合があ
り、コストが高くなるという問題が生じるのに対し、効
率が良い符号量削減方法を採用する上で更にメモリの容
量を増大させることがない高能率符号化装置を提供する
ことにある。
【００２９】また、本発明の更に他の目的は、誤り発生
時、または、高速再生時に良好な再生画像を得ることが
できる高能率復号化装置を提供することにある。
【００３０】更に、本発明の更に他の目的は、使用する
メモリ容量の増大を極力抑えた構成にて、本発明の高能
率符号化装置で符号化されたデータを復号することがで
きる高能率復号化装置を提供することにある。
【００３１】
【課題を解決するための手段】本願の第１発明に係る高
能率符号化装置は、ブロック化ディジタルデータを一次
元的にスキャンしてランレングスデータと係数データと
に分離するデータ分離手段と、分離されたランレングス
データに発生確率が最も高いデータをランとしてランレ
ングス符号化を行う第１の符号化手段と、分離された係
数データに発生確率が最も高いデータをランとしてラン
レングス符号化を行う第２の符号化手段とを備えたもの
である。
【００３２】本願の第２発明に係る高能率符号化装置
は、第１発明において、ランレングスデータに関しては
０によるランレングス符号化を行い、係数データに関し
ては１によるランレングス符号化を行うように構成した
ものである。
【００３３】本願の第３発明に係る高能率符号化装置
は、第１発明において、ランレングス符号化を施したデ
ータに可変長符号化を施す際に、ランレングスデータに
施す可変長符号化テーブルのテーブルデータと、係数デ
ータに施す可変長符号化テーブルのテーブルデータとが
異なるようにしたものである。
【００３４】本願の第４発明に係る高能率符号化装置
は、第１発明において、第１の符号化手段及び／または
第２の符号化手段により分離されたランレングスデータ
に発生確率が最も高いデータをランとしてランレングス
符号化を行う第３の符号化手段と、第１の符号化手段及
び／または第２の符号化手段により分離された係数デー
タに発生確率が最も高いデータをランとしてランレング
ス符号化を行う第４の符号化手段とを更に備えたもので
ある。
【００３５】本願の第５発明に係る高能率符号化装置
は、第１発明において、第１の符号化手段がランレング
スデータに対してランレングス符号化を行う際に、ラン
レングスデータのスキャン順序を逆にしてランレングス
符号化を行うように構成したものである。
【００３６】本願の第６発明に係る高能率符号化装置
は、ブロック化されたディジタルデータを一次元的にス
キャンして０以外の数値をランとするランレングス符号
化を行ってランレングスデータと係数データとに分離す
るデータ分離手段と、分離されたランレングスデータに
更に０をランとしてランレングス符号化を行う第１の符
号化手段と、分離された係数データに更に０をランとし
てランレングス符号化を行う第２の符号化手段と、第１
の符号化手段の出力に可変長符号化を施す第１の可変長
符号化手段と、第２の符号化手段の出力に可変長符号化
を施す第２の可変長符号化手段とを備えたものである。
【００３７】本願の第７発明に係る高能率符号化装置
は、第６発明において、第１の符号化手段の出力に可変
長符号化を施す際、ブロック終了信号を予め２つ設けて
おき、１をランとするランレングス符号化を行った結
果、ブロックの修了まで１ランレングスが存在する場合
に、一方のブロック修了信号に続き、このランレングス
長を付加し、ブロックを符号化する手段を更に備えたも
のである。
【００３８】本願の第８発明に係る高能率符号化装置
は、第６発明において、入力されるディジタルデータに
対して予めランレングス符号化によりランレングスデー
タと係数データとに分離し、分離した係数データをデー
タ分離手段に出力する手段を更に備えたものである。
【００３９】本願の第９発明に係る高能率符号化装置
は、第６または第８発明において、ディジタルデータを
一次元的にスキャンして０以外の数値をランとしてラン
レングス符号化を行う際にＥＯＢが生じる場合、ＥＯＢ
の後に続くこの０以外の数値の個数をＥＯＢ情報データ
として付加して符号化する手段を更に備えたものであ
る。
【００４０】本願の第10発明に係る高能率符号化装置
は、ブロック化されたディジタルデータを一次元的にス
キャンして発生確率が最も高いデータの一次元スキャン
時の位置データと他の係数データとに分離するデータ分
離手段と、分離された位置データに可変長符号化を施す
第１の可変長符号化手段と、分離された係数データに可
変長符号化を施す第２の可変長符号化手段とを備えたも
のである。
【００４１】本願の第11発明に係る高能率符号化装置
は、第10発明において、第２の可変長符号化手段は、係
数データに対して１をランとするランレングス符号化を
施した後に二次元の可変長符号化を施すように構成した
ものである。
【００４２】本願の第12発明に係る高能率符号化装置
は、ブロック化されたディジタルデータを一次元的にス
キャンして０以外の係数データの一次元スキャン時の位
置データと０以外の係数データとに分離するデータ分離
手段と、分離された位置データに可変長符号化を施す第
１の可変長符号化手段と、分離された係数データに可変
長符号化を施す第２の可変長符号化手段とを備えたもの
である。
【００４３】本願の第13発明に係る高能率符号化装置
は、第10または第12発明において、分離された位置デー
タのデータ配置にもとづきブロック内のデータの水平・
垂直相関を検出する検出手段と、検出手段の検出結果に
応じて、分離された係数データのスキャン順序を変更す
る順序変更手段とを備え、第２の可変長符号化手段が、
順序変更手段の出力にもとづいて、分離された係数デー
タを一次元的にスキャンして発生頻度が最も高いデータ
をランとしてランレングス符号化を行うように構成した
ものである。
【００４４】本願の第14発明に係る高能率符号化装置
は、各直交変換ブロック内の変換係数データの最大振幅
を検出し、各直交変換ブロックを各クラスに判別するク
ラス判別手段と、各直交変換ブロック内の変換係数デー
タを符号化する第１の符号化手段と、各直交変換ブロッ
ク内の変換係数データを符号化する第２の符号化手段
と、第１の符号化手段の出力と第２の符号化手段の出力
とをクラス判別手段のクラス判別結果により切り換える
切り換え手段とを備えたものである。
【００４５】本願の第15発明に係る高能率符号化装置
は、第14発明において、第１の符号化手段の符号量と第
２の符号化手段の符号量とを比較する比較手段を備え、
切り換え手段が、クラス判別手段のクラス判別結果が所
定クラスの場合についてのみ符号量が少ない方の符号化
手段の出力を選択すると共に、選択信号を記録データに
付加するようにしたものである。
【００４６】本願の第16発明に係る高能率符号化装置
は、ブロック化されたディジタルデータｚに対して、 〔方式１〕 ｚ＝０の場合、 ｘはデータ伝送せず ｙ＝０ ｚ＞０の場合時、 ｘ＝［ｚ／ａ＋0.49＊］ ｙ＝ｚ−ａ×ｘ ｚ＜０の場合、 ｘ＝［ｚ／ａ−0.49＊］ ｙ＝ｚ−ａ×ｘ （但し、ａは予め定められた２以上の整数，記号［ｔ］
は実数ｔの整数部分，0.49＊は小数点第２位以下９の循
環小数）により、データｚをデータｘ及びデータｙに分
離するデータ分離手段と、分離されたデータｘに可変長
符号化を施す可変長符号化手段と、分離されたデータｙ
に対して、データｘが同一の値をとる範囲において、デ
ータｙの値を発生頻度が高いものから順に予め定められ
た値を割り当てるデータ変換手段と、データ変換された
データｙに可変長符号化を施す可変長符号化手段とを備
えたものである。
【００４７】本願の第17発明に係る高能率符号化装置
は、ブロック化されたディジタルデータｚに対して、 〔方式２〕 ｚ＝０の場合、 ｘ＝０ ｙはデータ伝送せず ｚ＞０の場合、 ｘ＝［（ｚ−１）／ａ］＋１ ｙ＝ｚ−ａ×ｘ ｚ＜０の場合、 ｘ＝［（ｚ＋１）／ａ］−１ ｙ＝ｚ−ａ×ｘ （但し、ａは２以上の整数、記号［ｔ］は実数ｔの整数
部分）により、データｚをデータｘ及びデータｙに分離
するデータ分離手段と、分離されたデータｘに可変長符
号化を施す可変長符号化手段と、分離されたデータｙに
対して、データｘが同一の値をとる範囲（但し、ｘ＝０
を除く）において、データｙの値を発生頻度が高いもの
から順に予め定められた値を割り当てるデータ変換手段
と、データ変換されたデータｙに可変長符号化を施す可
変長符号化手段とを備えたものである。
【００４８】本願の第18発明に係る高能率符号化装置
は、各ブロック内のデータの最大振幅を検出する振幅検
出手段と、ディジタルデータを振幅方向に２分割する振
幅方向データ分割手段と、振幅方向データ分割手段によ
り分割されたデータを符号化する第１及び第２のデータ
符号化手段と、ディジタルデータを符号化する第３のデ
ータ符号化手段と、振幅検出手段における振幅検出結果
が所定のレベル以上の場合、第１及び第２のデータ符号
化手段で符号化されたデータを選択し、振幅検出結果が
所定のレベル未満の場合は、第３のデータ符号化手段で
符号化されたデータを選択するように制御する符号化制
御手段とを備えたものである。
【００４９】本願の第19発明に係る高能率符号化装置
は、第18発明において、振幅方向データ分割手段の一方
の出力を第３のデータ符号化手段で符号化するように構
成したものである。
【００５０】本願の第20発明に係る高能率符号化装置
は、第18または第19発明において、直交変換後のブロッ
ク内のデータの最大振幅を検出し予め定められたクラス
に分類するクラス判別結果に基づき、符号化制御手段が
切り換え制御するようにしたものである。
【００５１】本願の第21発明に係る高能率符号化装置
は、第18または第19発明において、直交変換後のブロッ
ク内のデータの最大振幅を検出し予め定められたクラス
に分類するクラス判別結果と、直交変換後のディジタル
データに量子化を施す際の量子化値とに基づき、符号化
制御手段を切り換え制御するようにしたものである。
【００５２】本願の第22発明に係る高能率符号化装置
は、直交変換後のデータを振幅方向に２分割する振幅方
向データ分割手段と、振幅方向データ分割手段により分
割された一方のデータに０をランとしてランレングス符
号化を行う第１のランレングス符号化手段と、第１のラ
ンレングス符号化手段の出力データに可変長符号化を施
す第１の可変長符号化手段と、振幅方向データ分割手段
により分割された他方のデータを一次元的にスキャンし
て１をランとするランレングス符号化を行いランレング
スデータと係数データとに分離するデータ分離手段と、
分離したランレングスデータに０をランとしてランレン
グス符号化を行う第２のランレングス符号化手段と、第
２のランレングス符号化手段の出力データに可変長符号
化を施す第２の可変長符号化手段と、分離した係数デー
タに０をランとしてランレングス符号化を行う第３のラ
ンレングス符号化手段と、第３のランレングス符号化手
段の出力データに可変長符号化を施す第３の可変長符号
化手段とを備えたものである。
【００５３】本願の第23発明に係る高能率符号化装置
は、第22発明において、第１，第２及び第３の可変長符
号化手段が、０ランレングス符号化により得られた０ラ
ンレングスデータ，係数データに可変長符号を割り当て
る際、０ランレングスデータの０のデータに割り当てる
コード長が所定のビット長以下である可変長符号テーブ
ルを有するものである。
【００５４】本願の第24発明に係る高能率符号化装置
は、直交変換後のデータに対して直交変換ブロック内の
データの最大振幅を検出し各直交変換ブロックを予め定
められたクラスに分類するクラス判別手段と、直交変換
後のデータを振幅方向にＸデータとＹデータとに分割す
る振幅方向データ分割手段と、振幅方向データ分割手段
により分割されたＸデータに０をランとしてランレング
ス符号化を行う第１のランレングス符号化手段と、第１
のランレングス符号化手段の出力データに可変長符号化
を施す第１の可変長符号化手段と、振幅方向データ分割
手段により分割されたＹデータと直交変換後のデータと
を切り換える切り換え手段と、切り換え手段の出力を一
次元的にスキャンして１をランとするランレングス符号
化を行いランレングスデータと係数データとに分離する
データ分離手段と、分離したランレングスデータに０を
ランとしてランレングス符号化を行う第２のランレング
ス符号化手段と、第２のランレングス符号化手段の出力
データに可変長符号化を施す第２の可変長符号化手段
と、分離した係数データに０をランとしてランレングス
符号化を行う第３のランレングス符号化手段と、第３の
ランレングス符号化手段の出力データに可変長符号化を
施す第３の可変長符号化手段とを備え、切り換え手段の
切り換え動作をクラス判別手段の判別結果に基づき行う
とともに、第３の可変長符号化手段において、第１のエ
スケープコード及び第２のエスケープコードを設け、第
３のランレングス符号化手段の出力データの係数データ
の振幅により係数データのエリアを２分割し、振幅が小
さい部分では第１のエスケープコードを選択し、振幅が
大きい部分では第２のエスケープコードを選択して符号
化するように構成したものである。
【００５５】本願の第25発明に係る高能率符号化装置
は、直交変換後のデータに対して直交変換ブロック内の
データの最大振幅を検出し各直交変換ブロックを予め定
められたクラスに分類するクラス判別手段と、直交変換
後のデータを振幅方向にＸデータとＹデータとに分割す
る振幅方向データ分割手段と、振幅方向データ分割手段
により分割されたＸデータに０をランとしてランレング
ス符号化を行う第１のランレングス符号化手段と、第１
のランレングス符号化手段の出力データに可変長符号化
を施す第１の可変長符号化手段と、振幅方向データ分割
手段により分割されたＹデータと直交変換後のデータと
を切り換える切り換え手段と、切り換え手段の出力を一
次元的にスキャンして１をランとするランレングス符号
化を行いランレングスデータと係数データとに分離する
データ分離手段と、分離したランレングスデータに０を
ランとしてランレングス符号化を行う第２のランレング
ス符号化手段と、第２のランレングス符号化手段の出力
データに可変長符号化を施す第２の可変長符号化手段
と、分離した係数データに０をランとしてランレングス
符号化を行う第３のランレングス符号化手段と、第３の
ランレングス符号化手段の出力データに可変長符号化を
施す第３の可変長符号化手段とを備え、切り換え手段の
切り換え動作をクラス判別手段の判別結果に基づき行う
とともに、第１，第２及び第３の可変長符号化手段が、
第１，第２及び第３のランレングス符号化手段の出力デ
ータに可変長符号化を施す際に、０ランレングスデータ
が０のデータである場合、コード長を所定のビット長以
下にするような可変長符号テーブルを有するものであ
る。
【００５６】本願の第26発明に係る高能率符号化装置
は、第24または第25発明において、直交変換後のデータ
に対して直交変換ブロック内のデータの最大振幅を検出
し予め定められたクラスに分類したクラス判別結果と、
直交変換後のデータに量子化を施す際の量子化値とに基
づいて、切り換え手段を制御するように構成したもので
ある。
【００５７】本願の第27発明に係る高能率符号化装置
は、直交変換後のデータを複数のデータに分割するデー
タ分割手段と、分割された各データに各々異なる可変長
符号化テーブルを用いて可変長符号化を施す可変長符号
化手段と、可変長符号化手段より出力される同一ブロッ
ク内の各可変長符号を先頭の符号より順番に交互に切り
換えて合成したデータ列を出力するデータ合成手段とを
備えたものである。
【００５８】本願の第28発明に係る高能率符号化装置
は、第27発明において、ブロック化されたディジタルデ
ータを一次元的にスキャンしてランレングスデータと係
数データとに分離し、ランレングスデータに対して更に
ランレングス符号化を行った後に可変長符号化を行い、
また係数データに対して更にランレングス符号化を行っ
た後に可変長符号化を行ったブロック化が施されたデー
タを合成する際、係数データの可変長符号より交互にデ
ータを合成するようにデータ合成手段を制御するように
構成したものである。
【００５９】本願の第29発明に係る高能率復号化装置
は、データ列より各可変長符号化データを分離する分離
手段と、分離された各可変長符号化データを復号する可
変長復号化手段と、各可変長復号化手段の後段に設けら
れ、少なくとも１ブロック分のデータを蓄えるメモリ
と、少なくとも１ブロック分の分割されたすべてのデー
タが復号された時点で分割データを合成するように制御
するデータ合成制御手段とを備えたものである。
【００６０】本願の第30発明に係る高能率復号化装置
は、第29発明において、メモリを複数のスタックメモリ
より構成し、分割データにその符号量に応じてこのスタ
ックメモリを割り振って分割データの合成制御を行うよ
うに構成したものである。
【００６１】本願の第31発明に係る高能率復号化装置
は、第29発明において、可変長復号化後のランレングス
データと係数データとの状態で、メモリに記憶するよう
に構成したものである。
【００６２】
【作用】第１発明の高能率符号化装置にあっては、ブロ
ック化されたディジタルデータを一次元的にスキャンし
てランレングスデータと係数データとに分離した後に、
ランレングスデータを更に発生確率が最も高いデータを
ランとしてランレングス符号化を行い、また同様に係数
データに対しても発生確率が最も高いデータをランとし
てランレングス符号化を行うので、可逆過程で符号量が
更に削減される。
【００６３】第２発明の高能率符号化装置にあっては、
ランレングスデータに関しては０によるランレングス符
号化を行うとともに、係数データに関しては１によるラ
ンレングス符号化を行うので、最高の効率で符号量が削
減される。
【００６４】第３発明の高能率符号化装置にあっては、
ランレングスデータに対する可変長符号化テーブルのテ
ーブルデータと、係数データに対する可変長符号化テー
ブルのテーブルデータとが異なっているので、効率良く
符号量が削減される。
【００６５】第４発明の高能率符号化装置にあっては、
第１発明によりランレングス符号化を行って分離したデ
ータに更にランレングス符号化を行うので、符号量が更
に削減される。
【００６６】第５発明の高能率符号化装置にあっては、
ランレングスデータに対して更にランレングス符号化を
行う際に、データのスキャン順序を逆にするので、画像
の性質を利用し最高の効率で符号量が削減される。
【００６７】第６発明の高能率符号化装置にあっては、
ブロック化されたディジタルデータを一次元的にスキャ
ンして０でない数値をランとするランレングス符号化を
行い、ランレングスデータと係数データとに分離した
後、ランレングスデータに更に０をランとしてランレン
グス符号化を行い、また同様に係数データに対しても更
に０をランとしてランレングス符号化を行うので、可逆
過程で符号量が更に削減される。
【００６８】第７発明の高能率符号化装置にあっては、
ブロック化されたディジタルデータを一次元的にスキャ
ンして１をランとするランレングス符号化を行い（１ラ
ンレングス符号化）、ランレングスデータと係数データ
とに分離した後、ランレングスデータに更に０をランと
するランレングス符号化を行い、また同様に係数データ
に対しても更に０をランとしてランレングス符号化を行
う際、ランレングスデータ側のＥＯＢを示す符号語とし
てＥＯＢと異なる符号語ＥＯＢ’を設け、ＥＯＢ’及び
上記１ランレングス符号化時にＥＯＢの後に続いた１の
数を符号化したものにより、ＥＯＢを表現する符号化を
行うので、効率が良い符号化を行えて、確実に可逆過程
で符号量が更に削減される。
【００６９】第８発明の高能率符号化装置にあっては、
入力されるディジタルデータに対して予めランレングス
符号化によりランレングスデータと係数データとに分離
し、分離した係数データを入力として、第６発明のラン
レングス符号化を行うので、符号量が更に削減される。
【００７０】第９発明の高能率符号化装置にあっては、
ブロック化されたディジタルデータに一次元的にスキャ
ンして０以外の数値をランとしてランレングス符号化を
行う際に、ＥＯＢが生じる場合、ＥＯＢの後に続く０以
外の数値の個数をＥＯＢ情報データとして付加して符号
化するので、確実に可逆過程で符号量が更に削減され
る。
【００７１】第10発明の高能率符号化装置にあっては、
ブロック化された直交変換後のディジタルデータを一次
元的にスキャンして発生確率が最も高いデータの一次元
スキャン時の位置データと他の係数データとに分離し、
分離された位置データと係数データとを別々に可変長符
号化するので、可逆過程で符号量が更に削減される。
【００７２】第11発明の高能率符号化装置にあっては、
係数データに対しては１をランとするランレングス符号
化を行った後に二次元の可変長符号化を施すので最高の
効率で符号量が削減される。
【００７３】第12発明の高能率符号化装置にあっては、
ブロック化された直交変換後のディジタルデータを一次
元的にスキャンして０以外の係数データの一次元スキャ
ン時の位置データと０以外の係数データとに分離し、分
離された位置データと係数データとを別々に可変長符号
化するので、可逆過程で符号量が更に削減される。
【００７４】第13発明の高能率符号化装置にあっては、
分離された位置データのデータ配置にもとづき水平・垂
直相関を検出し、係数データのスキャン順序を変更した
後に発生頻度が最も高いデータをランとしてランレング
ス符号化を行うので、最適のスキャニング順序で係数デ
ータが符号化されるため、可逆過程で符号量が更に削減
される。
【００７５】第14発明の高能率符号化装置にあっては、
各直交変換ブロック内のデータの最大振幅を検出して各
ブロックをクラスに分類し、このクラス分類結果に従っ
て、第１の符号化手段の出力と第２の符号化手段の出力
とを切り換えるので、付加情報を必要とせず符号量が更
に削減される。
【００７６】第15発明の高能率符号化装置にあっては、
クラス分類結果が予め定められたクラスの場合のみに第
１, 第２の符号化手段の符号量を比較し符号量が少ない
方の符号化手段の出力を選択すると共に、選択信号を記
録データに付加し伝送するので、効率良くデータ量が削
減される。
【００７７】第16発明の高能率符号化装置にあっては、
ブロック化されて直交変換が施されたディジタルデータ
ｚを、上述の方式１に従って、データｘとデータｙとに
分離し、さらに分離されたデータｘに可変長符号化を施
すとともに、分離されたデータｙに対しては、データｘ
が同一の値をとる範囲において、データｙの値を発生頻
度が高いものから順に予め定められた値を割り当てるよ
うにデータ変換を行い、変換されたデータｙに可変長符
号化を施すので、入力されたデータｚの振幅をデータ分
割することにより効率良く制限できて、可逆過程で符号
量が更に削減される。
【００７８】第17発明の高能率符号化装置にあっては、
ブロック化されて直交変換が施されたディジタルデータ
ｚを、上述の方式２に従って、データｘとデータｙとに
分離し、さらに分離されたデータｘに可変長符号化を施
すとともに、分離されたデータｙに対しては、データｘ
が同一の値をとる範囲において、データｙの値を発生頻
度が高いものから順に予め定められた値を割り当てるよ
うにデータ変換を行い、変換されたデータｙに可変長符
号化を施すので、入力されたデータｚの振幅をデータ分
割することにより効率良く制限できて、可逆過程で符号
量が更に削減される。
【００７９】第18発明の高能率符号化装置にあっては、
ブロック化が施されたディジタルデータに直交変換を施
した後に、ブロック内のデータの最大振幅を検出し、こ
の最大振幅検出結果が所定のレベル以上の場合、直交変
換が施されたデータを振幅方向に２分割し、それぞれの
データを符号化し、この最大振幅検出結果が所定のレベ
ル未満の場合は、直交変換が施されたデータを他の符号
化方式で符号化を行うので、最適なデータ分割を行え
て、可逆過程で符号量が更に削減される。
【００８０】第19発明の高能率符号化装置にあっては、
振幅方向に分割されたデータの一方の出力を第３のデー
タ符号化手段で符号化するので、可逆過程で符号量が更
に削減されるとともに回路規模が小さくて済む。
【００８１】第20発明の高能率符号化装置にあっては、
直交変換後のデータに対してブロック内のデータの最大
振幅を検出し予め定められたクラスに分類し、このクラ
ス判別結果を用いて分割方式の切り換え制御するので、
最終的に得られる圧縮されたデータに、新たなる情報を
付加することなく効果的にデータの分割を行えて、可逆
過程で符号量が更に削減される。
【００８２】第21発明の高能率符号化装置にあっては、
直交変換後のデータに対してブロック内のデータの最大
振幅を検出し予め定められたクラスに分類したクラス判
別結果と、直交変換後のデータに量子化を施す際の量子
化値とを用いて分割方式の切り換え制御するので、新た
なる情報を付加することなく、より効果的にデータの分
割を行えて、振幅弁別精度が更に向上するとともに、可
逆過程で符号量が更に削減される。
【００８３】第22発明の高能率符号化装置にあっては、
ブロック単位で直交変換が施されたデータを振幅方向に
Ｘ，Ｙの２つのデータに分割した後、分割されたＸデー
タに０をランとするランレングス符号化を行った後に可
変長符号化を施すとともに、データ分割されたＹデータ
に関しては更に１をランとするランレングス符号化を行
ってランレングスデータ，係数データに分離した後に、
この分離したランレングスデータに更に０をランとして
ランレングス符号化を行った後に可変長符号化を施すと
ともに、この分離した係数データに対しても更に０をラ
ンとしてランレングス符号化を行った後に可変長符号化
を施し、可変長符号化が施された３つのデータを合成す
るので、可逆過程で効果的に記録データ量が削減され
る。
【００８４】第23発明の高能率符号化装置にあっては、
可変長符号化の際の可変長コードのコード長が０ランレ
ングスデータが０のデータの場合所定のビット長以下に
なるようにするので、可逆過程で符号量が削減され、ま
た、可変長符号化時に用いるメモリの容量、及び周辺回
路の回路規模も削減される。
【００８５】第24発明の高能率符号化装置にあっては、
ブロック単位で直交変換が施されたデータに対して直交
変換ブロック内のデータの最大振幅を検出し予め定めら
れたクラスに分類した後、この直交変換データを振幅方
向にＸデータ, Ｙデータに分割し、分割したＸデータに
０をランとしてランレングス符号化を行った後に可変長
符号化を施すとともに、分割したＹデータと直交変換デ
ータとを上述のクラス判別結果に基づき切り換え、この
出力を一次元的にスキャンして１をランとするランレン
グス符号化を行ってランレングスデータと係数データと
に分離した後に、このランレングスデータに更に０をラ
ンとしてランレングス符号化を行った後に可変長符号化
を施し、またこの係数データにも０をランとしてランレ
ングス符号化を行った後に可変長符号化を施し、クラス
判別結果に基づきこれらの可変長符号化が施されたデー
タを合成する。ここで、１ランレングス符号化後の係数
データに可変長符号化を行う際に、２種類の第１のエス
ケープコードと第２のエスケープコードとを設け、係数
データの振幅により係数データのエリアを２分割し、振
幅が小さい部分では第１のエスケープコードを選択し、
振幅が大きい部分では第２のエスケープコードを選択し
て符号化するので、エスケープコードを効果的に用い
て、可逆過程で記録データ量が更に削減される。
【００８６】第25発明の高能率符号化装置にあっては、
ブロック単位で直交変換が施されたデータに対して直交
変換ブロック内のデータの最大振幅を検出し予め定めら
れたクラスに分類した後、この直交変換データを振幅方
向にＸデータ, Ｙデータに分割し、分割したＸデータに
０をランとしてランレングス符号化を行った後に可変長
符号化を施すとともに、分割したＹデータと直交変換デ
ータとを上述のクラス判別結果に基づき切り換え、この
出力を一次元的にスキャンして１をランとするランレン
グス符号化を行ってランレングスデータと係数データと
に分離した後に、このランレングスデータに更に０をラ
ンとしてランレングス符号化を行った後に可変長符号化
を施し、またこの係数データにも０をランとしてランレ
ングス符号化を行った後に可変長符号化を施し、クラス
判別結果に基づきこれらの可変長符号化が施されたデー
タを合成する。ここで、可変長符号化の際の可変長コー
ドのコード長を０ランレングスデータが０のデータの場
合に所定のビット長以下にするので、可逆過程で符号量
が削減され、更に可変長符号化時に用いるメモリの容量
及び周辺回路の回路規模も削減される。
【００８７】第26発明の高能率符号化装置にあっては、
分割されたＹデータと直交変換データとの切り換え制御
を、直交変換後の出力データに対してブロック内のデー
タの最大振幅を検出し予め定められたクラスに分類した
クラス判別結果と、直交変換後のディジタルデータに量
子化を施す際の量子化値とに基づいて行うので、効果的
にデータ量が更に削減される。
【００８８】第27発明の高能率符号化装置にあっては、
直交変換後のデータを複数のデータに分割し、分割した
各々のデータに各々異なる可変長符号化テーブルを用い
て可変長符号化を施し、同一ブロック内の可変長符号化
が施された符号を伝送、または記録を行う際に、各可変
長符号を先頭の符号より順番に交互に切り換えて合成す
るので、このデータをディジタルＶＴＲのような蓄積メ
ディアに記録する場合、可逆過程で効果的に記録データ
量が削減され、特殊再生時（高速再生時）または誤り検
出時に、良好な再生画像が得られる。
【００８９】第28発明の高能率符号化装置にあっては、
ブロック化されたディジタルデータを一次元的にスキャ
ンしてランレングスデータと係数データとに分離し、ラ
ンレングスデータに対して更にランレングス符号化を行
った後に可変長符号化を行い、また、係数データに対し
て更にランレングス符号化を行った後に可変長符号化を
施したブロック化が施されたデータを合成する際、係数
データの可変長符号より交互にデータを合成するので、
このデータをディジタルＶＴＲのような蓄積メディアに
記録する場合、可逆過程で効果的に記録データ量が削減
されるとともに、特殊再生時 (高速再生時) または誤り
検出時、ブロック化されたデータの重要情報が効率的に
合成されて良好な再生画像が得られる。
【００９０】第29発明の高能率復号化装置にあっては、
高能率符号化装置において符号化された１チャンネルの
データ列より各可変長符号化データを分離し、分離した
各可変長符号化データを復号し、分割されたデータを合
成する際に、少なくとも１ブロック分の分割されたすべ
てのデータが復号された時点で分割データを合成するよ
うに制御して、高能率符号化装置で符号化されたデータ
を復号するので、可変長復号化時に用いるメモリの容量
及び周辺回路の回路規模が削減され、コストも節減され
る。
【００９１】第30発明の高能率復号化装置にあっては、
メモリを複数のスタックメモリより構成し、分割された
データを合成する際、これらのスタックメモリを分割デ
ータの符号量に応じて各分割データに割り振ってデータ
合成制御を行うので、データ合成の際のメモリ容量が削
減され、回路規模が削減される。
【００９２】第31発明の高能率復号化装置にあっては、
可変長復号化後のランレングスデータと係数データとの
状態でメモリに記憶するので、データ合成の際のメモリ
容量が削減され、回路規模が削減される。
【００９３】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
【００９４】実施例１．本発明のランレングス符号化装
置を有する高能率符号化装置の第１の実施例について説
明する。図１は本発明の第１の実施例による高能率符号
化装置の構成を示すブロック図である。図において、従
来例と同一部分は同一符号を付しており、１は輝度信号
と２種類の色差信号とからなるディジタル映像データが
入力されるシャフリング回路であり、シャフリング回路
１は、ディジタル映像データすなわち輝度信号，２種類
の色差信号をそれぞれ８画素×８ラインのＤＣＴブロッ
ク単位にブロック化を行った後、予め定められた順序に
てこのＤＣＴブロック単位にシャフリング処理を行って
ＤＣＴ変換器２へ出力する。ＤＣＴ変換器２は、入力Ｄ
ＣＴブロックにＤＣＴ変換を施してＤＣＴ係数を量子化
器３へ出力する。量子化器３は、ＤＣＴ係数を予め定め
られた値にて量子化処理を行い、ＤＣＴデータをデータ
分離回路11へ出力する。データ分離回路11は、入力デー
タを０ランレングスデータと係数データとに分離し、０
ランレングスデータをデータ分離回路12へ、係数データ
をデータ分離回路13へそれぞれ出力する。データ分離回
路12は、入力データを０ランレングスデータと係数デー
タとに分離して可変長符号化器14へ出力する。データ分
離回路13は、入力データを１ランレングスデータと係数
データとに分離して可変長符号化器15へ出力する。ま
た、データ分離回路13は、１データの正負の符号データ
をデータ合成回路16へ出力する。データ合成回路16は、
可変長符号化器14，15の出力と、データ分離回路13の出
力とを合成してバッファ５へ出力する。バッファ５は、
可変長符号化されたデータを一時的に蓄える。レート制
御回路６は、バッファ５に入力されるデータ量を計測し
そのデータ量によって量子化器３の量子化値を制御す
る。
【００９５】第１の実施例の高能率符号化装置の動作を
説明する前に第１の実施例の原理について説明する。一
般に、ハフマン符号などに代表される可変長符号を用い
て符号量を削減する際（従来例に示す二次元ハフマン符
号化）、可変長符号化後の符号量を決定する重要なパラ
メータは０ランレングスデータと係数データのデータ分
布、及び、実際に符号化を行うこれらのデータの事象数
である。
【００９６】第１の実施例は、ハフマン符号化を行う
際、事象数を削減することにより可逆過程で可変長符号
化時の符号量を削減するものである。以下、図108 を用
いて第１の実施例の概要を説明する。以下、図108 中の
例えば０ランレングスデータが１で、係数データが２の
データを（１，２）のデータと表記する。なお、以下の
例では輝度信号についてのみ説明を行う。２種類の色差
信号に関してはほぼ同様の結果が得られたので省略す
る。
【００９７】図108 に示す０ランレングスデータと係数
データとに分離された映像データの全事象数は 138,078
事象存在する。ここで、図中（０，Ｘ）（Ｘ＝０，１，
２，３，・・・）すなわち０ランレングスデータが０の
事象、及び、（Ｘ，１）（Ｘ＝０，１，２，３，・・
・）すなわち係数データが１の事象に注目する。（０，
Ｘ）の事象は87,372事象、また（Ｘ，１）の事象は80,0
79事象だけ、本シミュレーション画像には存在する。こ
れは、全事象のそれぞれ63.3％（87,372／138,078)、及
び、58.0％(80079／138,078)に相当する。よって、可変
長符号化時の事象数を削減するには、０ランレングスデ
ータに関しては０の事象を、係数データに関しては１の
事象を効率良く削減する必要がある。以下、第１の実施
例の内容を図２に示す符号化アルゴリズムを参照して説
明する。
【００９８】入力されたディジタル映像データはＤＣＴ
変換後、ジグザグスキャニングされ、出力順序が入れ換
えられた後に量子化が施される。なお、量子化とジグザ
グスキャニングとの順序は逆でも良い。ジグザグスキャ
ニングされたデータは従来例と同様に０ランレングスデ
ータ（０が続く長さ）と係数データとに分離される。図
３（ａ）に０ランレングスデータと係数データとに分離
された１ＤＣＴブロック内のデータを示す。図におい
て、（０，０）のデータはＥＯＢを示す。次に、この０
ランレングスデータと係数データとに分離された１ＤＣ
Ｔブロック内のデータを、０ランレングスデータ及び係
数データの事象に分離する（図３（ｂ）参照）。そし
て、０ランレングスデータに関しては発生頻度が非常に
高い０によるランレングスコーディングをもう一度施
す。同様に、係数データに関しては発生頻度が非常に高
い１によるランレングスコーディングを施す。
【００９９】２回のランレングスコーディングが施され
たデータはそれぞれ別々に設けられたハフマン符号テー
ブルによりハフマン符号化されて合成されて出力され
る。符号化されたデータの符号量が計測され、レート制
御変数Ｋが量子化器３へ出力される。なお、以下の説明
では始めの０ランレングスコーディングと、２回目の
０，１ランレングスコーディングとを区別するため、始
めの０ランレングスコーディングを第１の０ランレング
スコーディング、また、２回目の０ランレングスコーデ
ィングを第２のＲ０ランレングスコーディング、２回目
の１ランレングスコーディングを第２のＶ１ランレング
スコーディングとする。
【０１００】すなわち、図108 に示す事象分布に対し
て、これを一旦０ランレングスデータと係数データとの
２つのデータ群に分割する（第１の０ランレングスコー
ディング）。そして、０ランレングスデータに対して
は、発生事象数が最も多い０データによるランレングス
コーディングをもう一度かける（第２のＲ０ランレング
スコーディング）。同様に係数データに対しては発生事
象数が最も多い１データによるランレングスコーディン
グをもう一度かける（第２のＶ１ランレングスコーディ
ング）。これにより、第２のＲ０ランレングスコーディ
ングに関しては、発生事象数が、およそ 138,078−87,3
72＝50,706事象となり、第２のＶ１ランレングスコーデ
ィングに関しては、発生事象数が、およそ 138,078−8
0,079＝57,999事象となる。
【０１０１】以上の結果をふまえて、図２に示すアルゴ
リズムをもとにコンピュータシミュレーションを行った
結果を以下に示す。なお、シミュレーション条件は従来
例と同様に、量子化テーブル値として図105 に示すもの
を用い、レート制御変数Ｋを一定の43としてシミュレー
ションを行った。シミュレーションの結果、各々の場合
の事象数はそれぞれ46,922事象（第２のＲ０ランレング
スコーディング）と58,311事象（第２のＶ１ランレング
スコーディング）となった。なお、若干事象数が上記の
計算結果と異なるのはＥＯＢが発生するブロックの数に
起因している。また、１によるランレングスコーディン
グの際は１と−１の区別をつけず、付加ビットとしてコ
ーディング後に１及び−１の数だけ符号ビットを付加す
るものとした。
【０１０２】よって、全体の事象数は46,922＋58,311＝
105,233 となり、最初の場合と比べて32,845事象だけ減
少している。図４に第２のＲ０ランレングスコーディン
グにより発生する０ランレングスデータと係数データと
の事象分布を、図５に第２のＶ１ランレングスコーディ
ングにより発生する１ランレングスデータと係数データ
との事象分布を示す。なお、各々の図において横軸が係
数データ、縦軸が０または１のランレングスデータとな
っており、係数データが０、ランレングスデータが０の
部分がＥＯＢとなっている。また、従来例と同様に図に
おいて、係数データの発生事象は正負両方の事象をカウ
ントしている。すなわち、例えば係数２の発生事象数は
２及び−２の発生事象数を加算して表記している。従来
例と同様に、ＡＣ係数のみについてシミュレーションは
行った。
【０１０３】図６，図７に、図４，図５に示す二次元の
データ分布をもとに二次元のハフマンコードを作成した
際のハフマンコード長を示す。従来例と同様に図におい
て横軸が係数データ、縦軸が０または１のランレングス
データとなっている。また、ハフマン符号は出現事象数
の99.4％データ数まで１符号語を割り当て、残りの符号
語に関してはエスケープコード（以下、ＥＳＣと略記す
る）を用いて表現するものとする。
【０１０４】シミュレーションの結果、各々の場合のデ
ータ量は第２のＲ０ランレングスコーディングの結果、
１フレームの符号量は 245,020ビットとなり、第２のＶ
１ランレングスコーディングの結果、符号量は 343,700
ビットとなった。よって、トータルの符号量は 245,020
＋343,700 ＋80,079＝668,799 ビットとなり全体の符号
量が95.3％(668,799／701,771)に減少した。
【０１０５】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。
【０１０６】次に、このようなランレングス符号化装置
を採用する高能率符号化装置の動作を図１を用いて説明
する。入力されたディジタル画像データはシャフリング
回路１で、縦横それぞれ８（ライン）×８（画素）を１
つのブロックとした形でＤＣＴブロックが形成された
後、シャフリング処理が施される。シャフリング処理が
施されたＤＣＴブロック内の64画素のデータは、ＤＣＴ
変換器２でＤＣＴ変換が施される。ＤＣＴ変換後の各変
換係数はＤＣＴ変換器２よりジザグスキャニングされパ
ワースペクトラムが集中する低域側のデータより順に出
力される。ＤＣＴ変換器２の出力は量子化器３に入力さ
れ量子化が行われる。量子化器３の構成は、従来例（図
104 参照）と同じである。
【０１０７】量子化器３の出力は、データ分離回路11に
入力される。データ分離回路11ではジグザグスキャニン
グされたデータが、従来例と同様に０ランレングスデー
タと係数データとの組に分離される。データ分離回路11
で分離された０ランレングスデータと係数データとは、
それぞれデータ分離回路12とデータ分離回路13とに入力
される。データ分離回路12では、入力された０ランレン
グスデータに第２のＲ０ランレングスコーディングを施
し、０ランレングスデータと係数データとの組を出力す
る。同様に、データ分離回路13に入力された係数データ
は第２のＶ１ランレングスコーディングが施され、１ラ
ンレングスデータと係数データとに分離される。
【０１０８】そして、データ分離回路12で分離された０
ランレングスデータと係数データとの組は可変長符号化
器14に入力され、予め決められたテーブルデータにもと
づき可変長符号化が施される。同様に、データ分離回路
13で分離された１ランレングスデータと係数データとの
組は可変長符号化器15に入力され、予め決められたデー
ブルデータにもとづき可変長符号化が施される。なお、
各可変長符号化器14,15の構成は図106 に示す従来例の
可変長符号化器４の構成と同じである。また、第１の実
施例では、符号化テーブル4bのハフマンコードの内容
は、可変長符号化器14と可変長符号器15とでは異なるも
のとする。
【０１０９】可変長符号化器14, 15の出力はデータ合成
回路16へ出力される。データ合成回路16では、図８に示
すように、可変長符号化器15の出力データ, データ分離
回路13より出力される１データの正負の符号データ及び
可変長符号化器14の出力データを１ＤＣＴブロック単位
に合成する。なお、図８には２例のデータの合成順序を
示しているが、これらに限定されるものではない。
【０１１０】こうして情報圧縮された符号化データは従
来例と同様に、バッファ５に入力される。ここでは符号
化データを一時的に蓄える。一方、レート制御回路６で
は、逐次バッファ５に蓄えられているその時点までの符
号化データ量を計測して、最終的に符号量が適切な値に
なるようにレート制御変数Ｋを量子化器３へ出力する。
【０１１１】以上の構成により、上述のシミュレーショ
ンと同様に可逆過程で記録データの符号量を従来の高能
率符号化装置と比べ、約５％程度削減することが可能と
なる。これにより、ディジタルＶＴＲ等の蓄積メディア
にこの方式を採用した場合、記録符号量を増加させるこ
となく従来の高能率符号化装置で符号化した場合と比べ
て再生画質を向上することが可能となる。すなわち、レ
ート制御回路６より出力されるレート制御変数Ｋは、従
来例と比べて符号量が減少した分だけ小さく設定するこ
とができ、復号画像のＳ／Ｎ比を向上させることができ
る。
【０１１２】実施例２．以下、本発明のランレングス符
号化装置を採用する高能率符号化装置の第２の実施例に
ついて説明する。図９は本発明の第２の実施例による高
能率符号化装置の構成を示すブロック図である。図９に
おいて、第１の実施例（図１）と同一部分は同一符号を
付してその説明は省略する。また、17，18，19，20はデ
ータ分離回路、21，22は可変長符号化器である。
【０１１３】第２の実施例の動作を説明する前に図10を
用いて第２の実施例の概要を説明する。図10は、１フレ
ームの画像にＤＣＴ変換を施し量子化した時の輝度信号
のＡＣ成分の各係数データのデータ数である。なお、本
実施例で用いた画像は従来例でシミュレーションしたも
のと同一であり、また、量子化テーブル値及びレート制
御変数Ｋも従来例のシミュレーションに用いたものと同
一のものである。なお、上述の第１の実施例と同様に正
及び負の事象は区別していない。
【０１１４】図10に示すように、０，１，２の出現事象
数はそれぞれ 207,210, 80,079, 21,382となっている。
従って、第２のＶ１ランレングスコーディング後の係数
２の事象がかなり存在していることがわかる。以下、第
２の実施例の内容を図11に示す符号化アルゴリズムを参
照して説明する。
【０１１５】入力されたディジタル映像データはＤＣＴ
変換後、ジグザグスキャニングされ、出力順序が入れ換
えられた後に量子化が施される。ジグザグスキャニング
されたデータは第１の実施例と同様に０ランレングスデ
ータと係数データとに分離され、再び第２のＲ０ランレ
ングスコーディングとＶ１ランレングスコーディングと
が施される。次に、１ＤＣＴブロック内の第２のＲ０ラ
ンレングス結果を、再び０ランレングスデータと係数デ
ータとに分離する。そして、０ランレングスデータに関
しては発生頻度が非常に高い０によるランレングスコー
ディングをもう一度施す。同様に、係数データに関して
は発生頻度が非常に高い１によるランレングスコーディ
ングを施す。同様に、１ＤＣＴブロック内の第２のＶ１
ランレングス結果を、再び１ランレングスデータと係数
データとに分離する。そして、１ランレングスデータに
関しては発生頻度が非常に高い０によるランレングスコ
ーディングをもう一度施す。また、係数データに関して
は前述のように、発生頻度が非常に高い２によるランレ
ングスコーディングを施す。
【０１１６】トータル３回のランレングスコーディング
が施されたデータはそれぞれ別々に設けられたハフマン
符号テーブルによりハフマン符号化されて合成されて出
力される。なお、Ｒ０ランレングスコーディングの０ラ
ンレングスデータに施す０ランレングスコーディングを
第３のＲＲ０ランレングスコーディング、また係数デー
タに施す１ランレングスコーディングを第３のＲＶ１ラ
ンレングスコーディングとする。同様にＶ１ランレング
スコーディングの１ランレングスデータに施す０ランレ
ングスコーディングを第３のＶＲ０ランレングスコーデ
ィング、また係数データに施す２ランレングスコーディ
ングを第３のＶＶ２ランレングスコーディングとする。
【０１１７】図11に示すアルゴリズムをもとにコンピュ
ータシミュレーションを行った結果を以下に示す。な
お、シミュレーション条件は第１の実施例と同様のもの
とする。シミュレーションの結果、各々の場合の事象数
はそれぞれ28,794事象（第３のＲＲ０ランレングスコー
ディング）、25,500事象（第３のＲＶ１ランレングスコ
ーディング）、20,096事象（第３のＶＲ０ランレングス
コーディング）、36,929事象（第３のＶＶ２ランレング
スコーディング）となった。１によるランレングスコー
ディングの際は１，−１の区別をつけず、付加ビットと
してコーディング後に１及び−１の数だけ符号ビットを
付加するものとした。また、２についても同様に符号ビ
ットを付加して対応するものとする。
【０１１８】図12に第３のＲＲ０ランレングスコーディ
ングにより発生する０ランレングスデータと係数データ
との事象分布を、図13に第３のＲＶ１ランレングスコー
ディングにより発生する１ランレングスデータと係数デ
ータとの事象分布を、図14に第３のＶＲ０ランレングス
コーディングにより発生する０ランレングスデータと係
数データとの事象分布を、図15に第３のＶＶ２ランレン
グスコーディングにより発生する２ランレングスと係数
データとの事象分布を示す。なお、各図において横軸が
係数データ、縦軸が０，１または２のランレングスデー
タとなっており、係数データが０、ランレングスデータ
が０の部分がＥＯＢとなっている。また、従来例と同様
に、係数データの発生事象は正負両方の事象をカウント
している。すなわち、例えば係数１の発生事象数は１，
−１の発生事象数を加算して表記している。従来例と同
様に、ＡＣ係数のみについてシミュレーションは行っ
た。
【０１１９】シミュレーションの結果、各々の場合のデ
ータ量は第３のＲＲ０ランレングスコーディングの結
果、１フレームの符号量は 125,158ビットとなり、第３
のＲＶ１ランレングスコーディングの結果、符号量は 1
25,429ビットとなり、第３のＶＲ０ランレングスコーデ
ィングの結果、１フレームの符号量は99,898ビットとな
り、第３のＶＶ２ランレングスコーディングの結果、符
号量は 207,095ビットとなった。よって、トータルの符
号量は 125,158＋ 125,429＋99,898＋ 207,095＋80,079
＋21,382＝659,041 ビットとなり全体の符号量が93.1％
に減少した。
【０１２０】上記操作は、第１の実施例と同様に、可逆
過程である可変長符号化を用いて符号量を削減している
ため従来の高能率符号化装置と比較し、画質の劣化を全
く伴わず伝送符号量を削減することが可能となる。
【０１２１】次に、このようなランレングス符号化装置
を採用した高能率符号化装置の動作を図９を用いて説明
する。第１の実施例と同様に、入力されたディジタル画
像データはシャフリング回路１で、縦横それぞれ８（ラ
イン）×８（画素）を１つのブロックとした形でＤＣＴ
ブロックが形成された後、シャフリング処理が施され、
ＤＣＴ変換器２でＤＣＴ変換が施される。ＤＣＴ変換後
の各変換係数はＤＣＴ変換器２よりジザグスキャニング
されパワースペクトラムが集中する低域側のデータより
順に出力される。ＤＣＴ変換器２の出力は量子化器３に
入力され量子化が行われる。
【０１２２】データ分離回路11ではジグザグスキャニン
グされたデータに対して０ランレングスデータと係数デ
ータとの組に分離する。データ分離回路11で分離された
０ランレングスデータと係数データとはそれぞれデータ
分離回路12とデータ分離回路13とに入力される。データ
分離回路12では、入力された０ランレングスデータに第
２のＲ０ランレングスコーディングを施し第２の０ラン
レングスデータと係数データとの組を出力する。同様
に、データ分離回路13に入力された係数データは第２の
Ｖ１ランレングスコーディングが施され、１ランレング
スデータと係数データとの組を出力する。
【０１２３】そして、データ分離回路12で分離された０
ランレングスデータと係数データとは、それぞれデータ
分離回路17とデータ分離回路18とに入力される。データ
分離回路17では、入力された０ランレングスデータに第
３のＲＲ０ランレングスコーディングを施し０ランレン
グスデータと係数データとの組を出力する。同様に、デ
ータ分離回路18に入力された係数データは第３のＲＶ１
ランレングスコーディングが施され、１ランレングスデ
ータと係数データとの組を出力する。同様に、データ分
離回路13で分離された１ランレングスデータと係数デー
タとは、それぞれデータ分離回路19とデータ分離回路20
とに入力される。データ分離回路19では、入力された１
ランレングスデータに第３のＶＲ０ランレングスコーデ
ィングを施し０ランレングスデータと係数データとの組
を出力する。同様に、データ分離回路20に入力された係
数データは第３のＶＶ２ランレングスコーディングが施
され、２ランレングスデータと係数データとの組を出力
する。
【０１２４】そして、データ分離回路17で分離された０
ランレングスデータと係数データとの組は可変長符号化
器14に入力され、予め決められたテーブルデータにもと
づき可変長符号化が施される。同様に、データ分離回路
18で分離された１ランレングスデータと係数データとの
組は可変長符号化器15に入力され、データ分離回路19で
分離された０ランレングスデータと係数データとの組は
可変長符号化器21に入力され、データ分離回路20で分離
された２ランレングスデータと係数データとの組は可変
長符号化器22に入力され、それぞれ予め決められたデー
ブルデータにもとづき可変長符号化が施される。なお、
各可変長符号器14, 15, 21, 22の構成は図106 に示す従
来例と同一の構成である。また、第２の実施例では、符
号化テーブル4bのハフマンコードの内容は各可変長符号
器14, 15, 21, 22で異なるものとする。
【０１２５】可変長符号器14, 15, 21, 22の出力はデー
タ合成回路16へ出力される。データ合成回路16では、可
変長符号化器14の出力データ, 可変長符号化器15の出力
データ, 可変長符号化器21の出力データ, 可変長符号化
器22の出力データ, データ分離回路13より出力される１
データの正負の符号データ, 及びデータ分離回路20より
出力される２データの正負の符号データを予め定められ
た順番に並べて１ＤＣＴブロック単位の記録データを合
成する。
【０１２６】こうして情報圧縮された符号化データは第
１の実施例と同様に、バッファ５に入力される。ここで
は符号化データを一時的に蓄える。一方、レート制御回
路６では、逐次バッファ５に蓄えられているその時点ま
での符号化データ量を計測して、最終的に符号量が適切
な値になるようにレート制御変数Ｋを量子化器３へ出力
する。
【０１２７】以上の構成により、上述のシミュレーショ
ンと同様に可逆過程で記録データの符号量を従来の高能
率符号化装置と比べ、約６％程度削減することが可能と
なる。これにより、ディジタルＶＴＲ等の蓄積メディア
にこの方式を採用した場合、記録符号量を増加させるこ
となく従来の高能率符号化装置で符号化した場合と比べ
て再生画質を向上することが可能となる。すなわち、レ
ート制御回路６より出力されるレート制御変数Ｋは、従
来例と比べて符号量が減少した分だけ小さく設定するこ
とができ復号画像のＳ／Ｎ比を向上させることができ
る。
【０１２８】実施例３．次に、第３の実施例の概念につ
いて説明する。従来例でも述べたように一般に画像デー
タは低域側にパワースペクトラムが集中する。従って、
データ分離回路11で分離された０ランレングスデータと
係数データとは以下の特性を有する。すなわち、上述の
ように低域側に比較的大きなパワースペクトラムが集中
するので、分離された０ランレングスデータに関しては
低域側ではあまり０ランレングスが存在しない。すなわ
ち、低域側で０が連続する確率が高くなる。また、係数
データに関しては、高域側で１の連続数が多くなる。す
なわち、高域側で１が連続する確率が高くなる。
【０１２９】上述したように、ハフマン符号などに代表
される可変長符号を用いて符号量を削減する際、可変長
符号化後の符号量を決定する重要なパラメータは、０ラ
ンレングスと係数データとのデータ分布、及び、実際に
符号化を行うこれらのデータの事象数である。従って、
同一の事象数であった場合に、より符号量を削減するた
めには、符号化するデータが持つ特性を利用して０ラン
レングスデータと係数データとの分布をより効率的に配
置する必要がある。以下、図４を用いて第３の実施例を
説明する。図４は上述のようにＲ０ランレングスコーデ
ィングを行った際のデータ分布である。０ランレングス
が０であるデータが低域側で集中するため、０ランレン
グスが長いデータが数多く存在している。このため、デ
ータがあまり集中せず符号化するハフマンコード数が増
加している。シミュレーションの結果、図４に示すデー
タ分布の場合、ハフマンコードを 162種生成している。
【０１３０】第３の実施例では、画像の性質を利用しラ
ンレングスデータに更に０ランレングスコーディングを
施す際のデータのスキャニング順序を高域側より低域側
にする。これにより、低域側に存在する比較的０ランレ
ングスが長い事象がＥＯＢにおきかわる。このことをふ
まえ、シミュレーションを行った結果のデータ分布を図
16に示す。事象数は50,033事象とＥＯＢの分(3,111事
象）だけ増加しているがデータ分布は左隅に集中してき
ている。
【０１３１】しかし、ハフマンコードは 108種となって
減少している。１フレームＲ０ランレングスコーディン
グのデータ量も 242,361ビットとなり、第１実施例の場
合と比べて 2,659ビット減少している。図17は第３の実
施例におけるデータ分離回路12の内部構成を示すブロッ
ク図である。なお、第３の実施例の全体構成は、第１の
実施例（図１）と同様である。データ分離回路12は、０
ランレングスデータの入力端子23と、メモリ25a, 25b
と、メモリ25a, 25bへ書き込むデータを切り換えるスイ
ッチ24と、メモリ25a, 25bに対する書き込み・読み出し
制御を行うメモリ制御回路26と、メモリ25a, 25bから出
力されるデータを選択するスイッチ27と、０ランレング
スをカウントするランレングスカウンタ28と、入力デー
タが０であるか否かを判別する０判別回路29と、ラッチ
回路30a, 30bと、出力端子31とを有する。
【０１３２】次に、動作について説明する。入力端子23
より入力された０ランレングスデータはスイッチ24へ供
給される。メモリ制御回路26はＤＣＴブロックの先頭デ
ータを検出するとスイッチ24, 27が選択しているメモリ
を反対のメモリに切り換える。例えば、図17に示すよう
にスイッチの接続を行った場合について説明する。メモ
リ25a では、入力０ランレングスデータをメモリ制御回
路26より出力されるアドレスへデータを書き込む。一
方、メモリ25b ではメモリ制御回路26より出力されるア
ドレスにもとづき０ランレングスデータを読み出す。こ
の際、メモリ制御回路26では読み出しアドレスを書き込
みアドレスとは反対の順序に発生する。これにより、０
ランレングスデータに対するスキャニング順序を入れ換
える。メモリ25b より読み出されたデータは０判別回路
29に入力される。０判別回路29では、０であれはランレ
ングスカウンタ28にカウントアップ制御信号を出力し、
０でなければラッチ回路30a, 30bにラッチパルスを出力
するとともにランレングスカウンタ28にリセットパルス
を出力する。ラッチ回路30a, 30bの出力は出力端子31へ
供給される。
【０１３３】以上の構成により、第１の実施例の場合と
比較してのＲ０ランレングスデータを約１％程度削減す
ることが可能となる。また、０ランレングスデータ側の
ＥＯＢの数も増加しているのでＤＣＴブロックの最後を
検出しやすい構成となっている。
【０１３４】実施例４．図18は、本発明の第４の実施例
による高能率符号化装置の構成を示すブロック図であ
る。図18において、図１，図９と同一部分には同一符号
を付して説明を省略する。また図19は、第１の実施例と
第２の実施例との符号量を比較した図である。図19に示
すように係数データを第２のＶ１ランレングスコーディ
ングを施した後に、第３のＶＲ０ランレングスコーディ
ング及び第３のＶＶ２ランレングスコーディングを施し
た場合の符号量は、 408,454ビット（なお、この数値に
は１, ２の正負符号ビットの符号量が加算されている）
となって符号量が減少しているのに対して、第２のＲ０
ランレングスコーディングの結果に対して更に分割した
場合は符号量が若干増加していることがわかる。
【０１３５】図20は、第４の実施例の符号化アルゴリズ
ムを示す図である。以下、第４の実施例の特徴的な部分
について説明する。入力されたディジタル映像データは
ＤＣＴ変換後、ジグザグスキャニングされ、出力順序が
入れ換えられた後に量子化が施される。ジグザグスキャ
ニングされたデータは０ランレングスデータと係数デー
タとに分離され、再び第２のＲ０ランレングスコーディ
ングとＶ１ランレングスコーディングとが施される。そ
して、第２のＲ０ランレングスコーディングの結果に対
してはそのままハフマン符号化が施される。一方、第２
のＶ１ランレングスの結果に対しては、再び１ランレン
グスデータと係数データとに分離され、１ランレングス
データに関しては発生頻度が非常に高い０によるランレ
ングスコーディングを、係数データに関しては発生頻度
が非常に高い２によるランレングスコーディングを施し
た後に、ハフマン符号化を施す。このようなアルゴリズ
ムにより従来例と比べて効果的に符号量を削減できる。
【０１３６】なお、上述した各実施例では帯域圧縮方式
（高能率符号化方式）として離散的コサイン変換（ＤＣ
Ｔ変換）を用いたが、これの限るものではなく、ＤＣＴ
変換に代表される直交変換（一次元または三次元直交変
換）、または予測符号化（ＤＰＣＭ）、動き補償、ＫＬ
変換等の変換係数、ＡＤＲＣあるいはこれら変換の組み
合わせによって変換されたデータを、二次元以上の多次
元に事象配置しなおしたデータに対して可変長符号化を
施す場合であるならば同様の効果を奏することは言うま
でもない。
【０１３７】また、各実施例では輝度信号のシミュレー
ション結果を用いて説明したがこれに限るものではな
く、２種類の各色差信号に関しても同様の効果を奏す
る。
【０１３８】更に、シミュレーションはコンポーネント
信号について説明したが、ＮＴＳＣ，ＰＡＬ，ＳＥＣＯ
Ｍ等のコンポジット信号、またはハイビジョン信号等に
用いても同様の効果を奏する。
【０１３９】実施例５．図21は、本発明の第５の実施例
による高能率符号化装置の構成を示すブロック図であ
る。第５の実施例の構成は、前述した第１の実施例の構
成（図１参照）と基本的に同じであるが、各データ分離
回路におけるランレングスコーディングの種類が異なっ
ている。第１の実施例では、量子化器３の出力にデータ
分離回路11にて０ランレングスコーディングを施して、
０ランレングスデータと係数データとに分離し、分離し
た０ランレングスデータにデータ分離回路12にて更に０
ランレングスコーディングを施して、０ランレングスデ
ータと係数データとの組にし、分離した係数データにデ
ータ分離回路13にて１ランレングスコーディングを施し
て、１ランレングスデータと係数データとの組にした。
【０１４０】第５の実施例では、まず、データ分離回路
111 にて、量子化器３の出力に０以外では最も発生確率
が高いデータ１によるランレングスコーディング（以
下、第１の１ランレングスコーディングという）を施し
て、１ランレングスデータと係数データとに分離する。
そして、データ分離回路112 にて、分離した１ランレン
グスデータに発生確率が最も高いデータ０によるランレ
ングスコーディング（以下、第２のＲ０ランレングスコ
ーディングという）を施して、０ランレングスデータと
係数データとの組にする。また、データ分離回路113 に
て、分離した係数データに発生確率が最も高いデータ０
によるランレングスコーディング（以下、第２のＶ０ラ
ンレングスコーディングという）を施して、０ランレン
グスデータと係数データとの組にする。
【０１４１】そして、各可変長符号化器114, 115の出力
と、データ分離回路111 からの１データの正負の符号デ
ータとをデータ合成回路116 にて合成する。第５の実施
例の他の動作は、第１の実施例と基本的に同じであるの
で説明を省略する。
【０１４２】第５の実施例では、ハフマン符号化を行う
際に、事象数を削減するとともにハフマン符号化を行う
データの分布をかえることにより可逆過程で可変長符号
化時の符号量を削減するものである。図22に、第５の実
施例における符号化アルゴリズムを示す。また、１ＤＣ
Ｔブロックのデータの一例を図23（ａ）に、データ分離
回路111 からの出力例を図23（ｂ），（ｃ）に、データ
分離回路112 からの出力例を図23（ｄ）に、データ分離
回路113 からの出力例を図23（ｅ）にそれぞれ示す。
【０１４３】第５の実施例では、可逆過程で記録データ
の符号量を従来の高能率符号化装置と比べて、約 3.2％
程度削減することが可能となる。以下、第５の実施例の
符号化方式を１ラン０ランランレングス符号化方式と記
す。
【０１４４】実施例６．次に、本発明の第６の実施例に
ついて説明する。第６の実施例による高能率符号化装置
は、上述の第５の実施例に対して前述した第３の実施例
を適用したものである。映像データは低域側にパワース
ペクトラムが集中するので、第６の実施例において、デ
ータ分離回路111 で分離された１ランレングスデータに
おいては低域側に０のデータが集中する。よって、第６
の実施例では、第３の実施例と同様に、１ランレングス
データに０ランレングスコーディングを施す際のデータ
のスキャン順序を高域側より始め、低域側へとスキャン
するようにする。第６の実施例におけるデータ分離回路
112 の構成は、第３の実施例におけるデータ分離回路12
の構成（図17）と同じである。また、その作用，効果も
前述の第３の実施例のものと同様であるので説明を省略
する。
【０１４５】実施例７．図24は、本発明の第７の実施例
における高能率符号化装置の構成を示すブロック図であ
り、図21と同一部分には同一番号を付して説明を省略す
る。上述の第５の実施例において、第１の１ランレング
スコーディングを行い、更に第２のＲ０ランレングスコ
ーディング及び第２のＶ０ランレングスコーディングを
施す際には、符号化されたデータを復号して１ＤＣＴブ
ロック内のすべてのデータを復元するため、第１の１ラ
ンレングスコーディングを施した際にＥＯＢの後にデー
タ１が続く時、この１の数を伝送する必要がある。第５
の実施例における符号化を施す際に、第１の１ランレン
グスコーディングを施した際にＥＯＢの後にデータ１が
続く時、この１の数が１ＤＣＴブロック内のすべてのデ
ータを復元するために必要であることを説明するための
例が、第７の実施例である。
【０１４６】図25は第７の実施例の概念を説明するため
の図であり、図25（ａ）に１ＤＣＴブロック内のデータ
の一例を示す。図25（ｂ）は図25（ａ）のデータが第１
の１ランレングスコーディングを施され、１ランレング
スデータと係数データとに分離された組を示す。図中の
（０，１）はＥＯＢを示す。図25（ｃ）は図25（ｂ）の
１ランレングスデータに第２のＲ０ランレングスコーデ
ィングを施して０ランレングスデータと係数データとに
分離された組を示す。図中の（０，０）はＥＯＢを示
す。図25（ｄ）は図25（ｂ）の係数データに第２のＶ０
ランレングスコーディングを施した際の０ランレングス
データと係数データとに分離された組を示す。図中の
（０，０）はＥＯＢを示す。
【０１４７】次に、図26を用いて、図25（ｃ）, （ｄ）
に示す０ランレングスデータ, 係数データの組に分離さ
れたデータより図25（ａ）を復元する過程を説明する。
図26（ａ）は図25（ｃ）, （ｄ）に示す０ランレングス
データ, 係数データの組の先頭から展開して図25（ｂ）
に示す、第１の１ランレングスコーディングを施された
１ランレングスデータ, 係数データの組を復元する途中
の過程である。図25（ｃ）、すなわち第１の１ランレン
グスコーディングにより生じた１ランレングスデータに
ついては、先頭の０ランレングスデータ, 係数データの
組の（６，１）からＥＯＢの前の組の（２，１）まで展
開して示している。０，０，０，・・・，５，０，０，
１と展開される。一方、図25（ｄ）、すなわち第１の１
ランレングスコーディングにより生じた係数データにつ
いては、先頭の０ランレングスデータ, 係数データの組
の（０，５）からＥＯＢの前の組の（０，２）までを展
開して示している。すなわち、５，３，２，３，・・
・，０，２，２と展開される。ここで、各ＥＯＢの後に
は０が続くが、一般のＥＯＢの性質と同様に０の数は情
報として送らないためその数は不明である。但し、展開
された各データはそれぞれ、１ランレグスコーディング
を行った際の１ランレングスデータ, 係数データである
ので１ランレングスデータがＥＯＢに達するまでのデー
タ数分だけは必ず係数データも存在する。すなわち、１
ランレングスデータより係数データが短い場合、１ラン
レングスデータの数と同一の数だけ係数データも存在
し、この時の係数データは０である。具体的にこの例で
は、展開された係数データの５，３，２，３，・・・，
０，２，２の後も、１ランレングスデータと同一のデー
タ数分の係数データ０が存在するためここにデータ０を
埋めて、５，３，２，３，・・・，０，２，２，０，
０，０と展開される。
【０１４８】更に、図26（ｂ）に図26（ａ）を用いて先
頭の１ランレングスデータ, 係数データの組である
（０，５）から順に展開して、もとのＤＣＴデータを復
元する過程を示す。データは５，３，２，３，４，２，
・・・，２，０，０，１，０と復元される。この後のデ
ータは第２のＶ０ランレングスコーディングにより省略
されたデータ０または第１の１ランレングスコーディン
グにより省略されたデータ１である。１ＤＣＴブロック
のジグザグスキャン順序の最後の画素側から順に、第１
の１ランレングスコーディング時のＥＯＢの後に続く１
の数だけの部分が１となり、残りの画素が０と決まる。
【０１４９】すなわち、全データを復元するためには、
第１の１ランレングスコーディング時のＥＯＢの後に続
く１の数が既知でなければならない。これにより第１の
１ランレングスコーディングにより生じる係数データに
施した第２のＶ０ランレングスコーディング時のＥＯＢ
の後に続く０の数を求めることができる。つまり、未復
元部分のＤＣＴデータが第２のＶ０ランレングスコーデ
ィングにより省略された０であるか、第１の１ランレン
グスコーディングにより省略された１であるかを区別で
きる。本実施例に示した例では１ランレングスコーディ
ングの際のＥＯＢのあとに続く１の数は６である。この
ことを踏まえて、１ＤＣＴブロック内の全データを復元
したものを図26（ｃ）に示す。未復元部分は９個分あ
り、このうちのブロックの最後から６個分のデータが１
となり、残りの３個は０となる。
【０１５０】更に、図27は第７の実施例の概念を説明す
るための図であり、図27（ａ）に１ＤＣＴブロック内の
データの一例を示す。図27（ｂ）は図27（ａ）のデータ
が第１の１ランレングスコーディングを施され、１ラン
レングスデータ, 係数データに分離された組を示す。本
データ例では１ＤＣＴブロックの最後のデータが０であ
り、１ランレングスコーディングを施す際にＥＯＢは生
じない。図27（ｃ）は図27（ｂ）の１ランレングスデー
タに第２のＲ０ランレングスコーディングを施して０ラ
ンレングスデータ, 係数データに分離された組を示す。
図中の（０，０）はＥＯＢを示す。図27（ｄ）は図27
（ｂ）の係数データに第２のＶ０ランレングスコーディ
ングを施した際の０ランレングスデータ, 係数データに
分離された組を示す。図中の（０，０）はＥＯＢを示
す。
【０１５１】次に、図28を用いて、図27（ｃ）, （ｄ）
に示す０ランレングスデータ. 係数データの組に分離さ
れたデータより図27（ａ）を復元する過程を説明する。
図28（ａ）は図27（ｃ）, （ｄ）に示す０ランレングス
データ, 係数データの組の先頭から展開して図27（ｂ）
に示す、第１の１ランレングスコーディングを施された
１ランレングスデータ, 係数データの組を復元する途中
の過程である。図27（ｃ）、すなわち第１の１ランレン
グスコーディングにより生じた１ランレングスデータに
ついては、先頭の０ランレングスデータ, 係数データの
組の（３，１）からＥＯＢの前の組の（４，１）まで展
開して示している。０，０，０，１，・・・，０，０，
０，１と展開される。一方、図27（ｄ）、すなわち第１
の１ランレングスコーディングにより生じた係数データ
については、先頭の０ランレングスデータ, 係数データ
の組の（０，３）からＥＯＢの前の組の（１，２）まで
を展開して示している。すなわち、３，５，２，４，・
・・，２，０，２と展開される。ここで、各ＥＯＢの後
には０が続くが、一般のＥＯＢの性質と同様に０の数は
情報として送らないためその数は不明である。但し、展
開された各データはそれぞれ、１ランレグスコーディン
グを行った際の１ランレングスデータ, 係数データであ
るので１ランレングスデータがＥＯＢに達するまでのデ
ータの数だけは必ず係数データも存在する。すなわち、
１ランレングスデータより係数データが短い場合、１ラ
ンレングスデータの数と同一のデータ数だけ係数データ
も存在し、この時の係数データは０である。具体的にこ
の例では、展開された係数データの３，５，２，４，・
・・，２，０，２の後も、１ランレングスデータと同一
のデータ数分の係数データ０が存在するためここにデー
タ０を埋めて、５，３，２，３，・・・，２，０，２，
０，０，０，０と展開される。
【０１５２】更に、図28（ｂ）に図28（ａ）を用いて先
頭の１ランレングスデータ，係数データの組である
（０，３）から順に展開して、もとのＤＣＴデータを復
元する過程を示す。データは３，５，２，１，４，２，
・・・，２，０，０，０，０，１と復元される。ＤＣＴ
ブロックの空欄部分の値の決め方について説明する。図
25, 図26を用いて示したデータ例においては、第１の１
ランレングスコーディングの際に生じるＥＯＢの後に１
が続くため、第２のＶ０ランレングスコーディングによ
り省略されたデータ０であるか、または第１の１ランレ
ングスコーディングにより省略されたデータ１であるか
を区別することが必要であったが、図27, 図28のデータ
例においては第１の１ランレングスコーディングにおい
てＥＯＢは生じず、すなわちＥＯＢの後にデータ１が続
かないため、空欄部分の値はすべて第２のＶ０ランレン
グスコーディングにより省略されたデータ０である。す
なわち、全データを復元するため、第１の１ランレング
スコーディング時のＥＯＢが存在しない、つまりＥＯＢ
の後に続く１の数が０の時はＥＯＢの後に続く１の数の
情報は必要ない。
【０１５３】第７の実施例は、第５の実施例において符
号化を行う際に、データを復元するための条件を示すも
のである。上述のように、図25, 図26に示すような場
合、すなわち第１の１ランレングスコーディングにおい
てＥＯＢが生じる場合には、第１の１ランレングスコー
ディングにより生じるＥＯＢの後に続く１の数、及び第
２のＲ０ランレングスコーディングにより生じるＥＯＢ
によりデータ復元が可能である。（詳細は後述する。）
なお、第２のＶ０ランレングスコーディングにより生じ
るＥＯＢについては、第１の１ランレングスコーディン
グを施した際のＥＯＢの後に続く１の数、及び第２のＲ
０ランレングスコーディングにより生じるＥＯＢにより
表現されるため、付加しなくても復元可能である。ま
た、図27, 図28に示すような場合、すなわち第１の１ラ
ンレングスコーディングによりＥＯＢが生じない場合に
は、第２のＲ０ランレングスコーディングにより生じる
ＥＯＢのみによりデータ復元が可能である。
【０１５４】図29は、第７の実施例におけるデータ分離
回路111 の内部構成を示すブロック図である。図におい
て、136 は量子化器３において量子化されたデータの入
力端子、142 はＥＯＢ情報データ以外の一般データの出
力端子、143 はＥＯＢ情報データの出力端子である。デ
ータ分離回路111 は、入力データが１であるか否かを判
断する１判別回路137 と、１ランレングスをカウントす
る１ランレングスカウンタ138 と、入力データ数をカウ
ントするシーケンスカウント回路139 と、入力データを
ラッチするラッチ回路140a,140b,141 とを有する。
【０１５５】次に、データ分離回路111 の動作について
説明する。入力端子136 より入力された入力データは１
判別回路137 に出力される。１判別回路137 では、入力
データが１であれば１ランレングスカウンタ138 にカウ
ントアップ制御信号を出力し、１でなければラッチ回路
140a, 140bにラッチパルスを出力するとともに１ランレ
ングスカウンタ138 にリセットパルスを出力する。ラッ
チ回路140a, 140bの出力は出力端子142 へ供給される。
また、１判別回路137 ではデータが入力される度にシー
ケンスカウント回路139 にカウントアップ制御信号を送
る。シーケンスカウント回路139 において入力データ数
が１ＤＣＴブロック画素数の64シーケンスに達すると、
１ランレングスカウンタ138 にＥＯＢ情報パルスを出力
し、ラッチ回路141 にラッチパルスを出力するととも
に、１ランレングスカウンタ138 及びシーケンスカウン
ト回路139 にリセットパルスを出力する。なお、シーケ
ンスカウント回路139 では１ランレングスカウンタ138
のカウント値を確認しＥＯＢ情報をラッチ回路141 に出
力する。ラッチ回路141 の出力はＥＯＢ情報データとし
て出力端子143 へ供給される。
【０１５６】なお、第１の１ランレングスコーディング
の際は１，−１の区別をつけていない。データ分離回路
111 において、カウントされた１ランレングスの正負を
区別するため、正負符号ビットをデータ合成回路116 に
伝送している。但し、ＥＯＢの後に続く１についてはＥ
ＯＢ情報データとして別途伝送するものとする。ＥＯＢ
情報データとしては、第１の１ランレングスコーディン
グの際のＥＯＢの後に続く１の数、及びＥＯＢの後に続
く１の正負を区別するための符号ビットが伝送される。
【０１５７】なお、本実施例の高能率符号化装置の基本
動作は第５の実施例と同一であるので、説明は省略し、
ＥＯＢ情報データの流れに関する動作のみを簡単に述べ
る。データ分離回路111 より出力されるＥＯＢ情報デー
タは可変長符号化器114 に入力される。
【０１５８】可変長符号化器114 では、データ分離回路
112 において第２のＲ０ランレングスコーディングを施
されたデータに対して、可変長符号化を施すが、データ
分離回路111 より、ＥＯＢ情報データが入力される場合
には、第２のＲ０ランレングスコーディングを施す際に
生じるＥＯＢを、ＥＯＢと異なるＥＯＢ’と第１の１ラ
ンレングスコーディングの際に生じたＥＯＢの後に続く
１の数を符号化したものとに変換する。つまりＥＯＢ情
報データが入力される場合には、可変長符号化器114 に
おいては、ＥＯＢをＥＯＢ’＋（第１の１ランレングス
コーディングの際のＥＯＢの後に続く１の数）に変換す
る。一方、データ分離回路111 より、ＥＯＢ情報データ
が入力されない場合には、第２のＲ０ランレングスコー
ディングを施す際に生じるＥＯＢがそのままＥＯＢとな
る。可変長符号化器114 の出力はデータ合成回路116 に
出力され、可変長符号化器115 の出力と合成される。
【０１５９】図30は、第７の実施例におけるＥＯＢの付
加方法を説明するための図であり、ＥＯＢ情報データが
入力された場合（図30（ａ））のＥＯＢの構成、及び、
ＥＯＢ情報データが入力されない場合（図30（ｂ））の
ＥＯＢの構成を示している。なお、構成順序はこれに限
るものではない。
【０１６０】なお、第１の１ランレングスコーディング
のＥＯＢの後に続く１の数の符号化方法については、一
次元ハフマン符号化を施してもよいし、そのままの値で
もよい。
【０１６１】以上のような構成により、第７の実施例に
あっては、第５の実施例における符号化方法において、
効率良くＥＯＢを付加することができ、データを正しく
復元することができる。
【０１６２】実施例８．図31は、本発明の第８の実施例
による高能率符号化装置の構成を示すブロック図であ
る。第８の実施例の構成は、前述した第２の実施例の構
成（図９参照）と基本的に同じであるが、各データ分離
回路におけるランレングスコーディングの種類が異なっ
ている。第２の実施例では、量子化器３の出力にデータ
分離回路11にて０ランレングスコーディングを施して、
０ランレングスデータと係数データとに分離し、分離し
た０ランレングスデータにデータ分離回路12にて更に０
ランレングスコーディングを施して、０ランレングスデ
ータと係数データとに分離し、分離した０ランレングス
データにデータ分離回路17にて更に０ランレングスコー
ディングを施して、０ランレングスデータと係数データ
との組にし、分離した係数データにデータ分離回路18に
て１ランレングスコーディングを施して、１ランレング
スデータと係数データとの組にした。一方、データ分離
回路11にて分離された係数データにデータ分離回路13に
て１ランレングスコーディングを施して、１ランレング
スデータと係数データとに分離し、分離した１ランレン
グスデータにデータ分離回路19にて更に０ランレングス
コーディングを施して、０ランレングスデータと係数デ
ータとの組にし、分離した係数データにデータ分離回路
20にて２ランレングスコーディングを施して、２ランレ
ングスデータと係数データとの組にした。
【０１６３】第８の実施例では、データ分離回路211 に
て、まず量子化器３の出力に発生確率が高いデータ２に
より２ランレングスコーディング（以下、第１の２ラン
レングスコーディングという）を施して、２ランレング
スデータと係数データとに分離する。次に、データ分離
回路212,データ分離回路213 にて、分離した２ランレン
グスデータ, 係数データに発生確率が高いデータ１によ
り１ランレングスコーディング（以下、それぞれ第２の
Ｒ１ランレングスコーディング，第２のＶ１ランレング
スコーディングという）を施して、それぞれを１ランレ
ングスデータと係数データとに分離する。データ分離回
路212 にて分離した１ランレングスデータに、データ分
離回路217 にて、０ランレングスコーディング（以下、
第３のＲＲ０ランレングスコーディングという）を施し
て、０ランレングスデータと係数データとの組にする。
また、データ分離回路212 にて分離した係数データに、
データ分離回路218 にて、０ランレングスコーディング
（以下、第３のＲＶ０ランレングスコーディングとい
う）を施して、０ランレングスデータと係数データとの
組にする。また、データ分離回路213 にて分離した１ラ
ンレングスデータに、データ分離回路219 にて、０ラン
レングスコーディング（以下、第３のＶＲ０ランレング
スコーディングという）を施して、０ランレングスデー
タと係数データとの組にする。また、データ分離回路21
3 にて分離した係数データに、データ分離回路220 に
て、０ランレングスコーディング（以下、第３のＶＶ０
ランレングスコーディングという）を施して、０ランレ
ングスデータと係数データとの組にする。
【０１６４】そして、各可変長符号化器214,215,216,21
7 の出力と、データ分離回路211 からの２データの正負
の符号データと、データ分離回路213 からの１データの
正負の符号データとをデータ合成回路216 にて合成す
る。第８の実施例の他の動作は、第２の実施例と基本的
に同じであるので説明を省略する。
【０１６５】図32に、第８の実施例における符号化のア
ルゴリズムを示す。第８の実施例では、可逆過程で記録
データの符号量を従来の高能率符号化装置と比べて、約
3.5％程度削減することが可能となる。第８の実施例で
は、４つの異なるハフマン符号テーブルを用いる。以
下、第８の実施例の符号化方式を２ラン１ラン０ランラ
ンレングス４テーブル符号化方式と記す。
【０１６６】実施例９．図33は、本発明の第９の実施例
における高能率符号化装置の構成を示すブロック図であ
り、図31と同一部分には同一番号を付して説明を省略す
る。
【０１６７】第５の実施例において第１の１ランレング
スコーディングを施す際に、ＥＯＢの後に続く１の数が
データ復元のための情報として必要であったのと同様
に、第８の実施例においても第１の２ランレングスコー
ディングを施す際にＥＯＢが生じた場合にＥＯＢの後の
２の数、第２のＲ１ランレングスコーディングを施す際
にＥＯＢが生じた場合にＥＯＢの後の１の数、及び、第
２のＶ１ランレングスコーディングを施す際にＥＯＢが
生じた場合にＥＯＢの後の１の数がＥＯＢ情報データと
して、データ復元のために必要である。但し、ＥＯＢが
生じない場合はＥＯＢ情報データは必要ない。
【０１６８】次に、第９の実施例の動作について説明す
るが、その符号化などの基本動作は第８の実施例と同一
であるので、詳細な説明は省略し、ＥＯＢ情報データの
流れに関する動作を中心にして説明する。
【０１６９】データ分離回路211 において第１の２ラン
レングスコーディングを施した際のＥＯＢ情報データが
生成される。ＥＯＢ情報データは、ＥＯＢの後に続く２
の数と、ＥＯＢの後に続く２について２, −２を区別す
るための正負符号ビットとを示す。データ分離回路211
において生成されたＥＯＢ情報データは可変長符号化器
214 に入力される。また、データ分離回路212 において
第２のＲ１ランレングスコーディングを施した際のＥＯ
Ｂ情報データが生成され、ＥＯＢ情報データは、ＥＯＢ
の後に続く１の数を示す。データ分離回路212 において
生成されたＥＯＢ情報データは可変長符号化器214 に入
力される。更に、データ分離回路213 において第２のＶ
１ランレングスコーディングを施した際のＥＯＢ情報デ
ータが生成される。ＥＯＢ情報データは、ＥＯＢの後に
続く１の数と、１, −１を区別するための正負符号ビッ
トとを示す。データ分離回路213 において生成されたＥ
ＯＢ情報データは可変長符号化器221 に入力される。
【０１７０】各可変長符号化器214,215,221,222 に入力
された０ランレングスと係数データとの組は、それぞれ
決められたテーブルデータに基づき可変長符号化が施さ
れるが、上述した第７の実施例と同様にＥＯＢ情報デー
タの有無により、ＥＯＢの符号化方法が異なっている。
ここでＥＯＢ情報データが入力される場合と入力されな
い場合とについての可変長符号化器214 及び可変長符号
化器221 の動作について説明する。
【０１７１】可変長符号化器214 ではデータ分離回路21
7 において第３のＲＲ０ランレングスコーディングを施
されたデータに対して、可変長符号化を施すが、データ
分離回路211 及びデータ分離回路212 よりＥＯＢ情報デ
ータが入力される場合には第３のＲＲ０ランレングスコ
ーディングを施す際に生じるＥＯＢをＥＯＢと異なる符
号に置き換え、これと第１の２ランレングスコーディン
グの際に生じたＥＯＢの後に続く２の数を符号化したも
の、及び、第２のＲ１ランレングスコーディングの際に
生じたＥＯＢの後に続く１の数を符号化したものに変換
する。変換方法としては、次の３つの場合がある。
【０１７２】まず、データ分離回路211 のみからＥＯＢ
情報データ（第１の２ランレングスコーディングによる
ＥＯＢ情報データ）が入力され、データ分離回路212 か
らＥＯＢ情報データ（第２のＲ１ランレングスコーディ
ングによるＥＯＢ情報データ）が入力されない場合に
は、データ分離回路217 において第３のＲＲ０ランレン
グスコーディングを施す際に生じるＥＯＢを、ＥＯＢと
異なるＥＯＢ’と第１の２ランレングスコーディングに
より生じたＥＯＢの後に続く２の数を符号化したものと
に変換する。つまりデータ分離回路211 からのみＥＯＢ
情報データが入力される場合には、可変長符号化器214
においては、ＥＯＢをＥＯＢ' ＋（第１の２ランレング
スコーディングの際のＥＯＢの後に続く２の数）に変換
する。
【０１７３】次に、データ分離回路211 からＥＯＢ情報
データが入力されず、データ分離回路212 からのみＥＯ
Ｂ情報データが入力される場合には、データ分離回路21
7 において第３のＲＲ０ランレングスコーディングを施
す際に生じるＥＯＢを、ＥＯＢと異なるＥＯＢ''と第２
のＲ１ランレングスコーディングにより生じたＥＯＢの
後に続く１の数を符号化したものとに変換する。つまり
データ分離回路212 からのみＥＯＢ情報データが入力さ
れる場合には、可変長符号化器214 においては、ＥＯＢ
をＥＯＢ''＋（第２のＲ１ランレングスコーディングの
際のＥＯＢの後に続く１の数）に変換する。
【０１７４】最後に、データ分離回路211 及びデータ分
離回路212 の何れもからＥＯＢ情報データが入力される
場合には、データ分離回路217 において第３のＲＲ０ラ
ンレングスコーディングを施す際に生じるＥＯＢを、Ｅ
ＯＢと異なるＥＯＢ''' と、第１の２ランレングスコー
ディングにより生じたＥＯＢの後に続く２の数を符号化
したものと、第２のＲ１ランレングスコーディングによ
り生じたＥＯＢの後に続く１の数を符号化したものとに
変換する。つまりデータ分離回路211,データ分離回路21
2 の両方からＥＯＢ情報データが入力される場合には、
可変長符号化器214 においては、ＥＯＢをＥＯＢ''' ＋
（第１の２ランレングスコーディングの際のＥＯＢに続
く２の数）＋（第２のＲ１ランレングスコーディングの
際のＥＯＢの後に続く１の数）に変換する。
【０１７５】なお、上記ＥＯＢ' とＥＯＢ''とＥＯ
Ｂ''' とは互いに異なる符号である。
【０１７６】一方、データ分離回路211 及びデータ分離
回路212 の何れからもＥＯＢ情報データが入力されない
場合は、データ分離回路217 における第３のＲＲ０ラン
レングスコーディングの際に生じるＥＯＢがそのままＥ
ＯＢとなる。
【０１７７】可変長符号化器221 では、データ分離回路
219 において第３のＶＲ０ランレングスコーディングを
施されたデータに対して、可変長符号化を施すが、デー
タ分離回路213 よりＥＯＢ情報データが入力される場合
には第３のＶＲ０ランレングスコーディングを施す際に
生じるＥＯＢを、ＥＯＢと異なる符号と第２のＶ１ラン
レングスコーディングの際に生じたＥＯＢの後に続く１
の数を符号化したものとに変換する。変換方法を以下に
示す。
【０１７８】データ分離回路213 からＥＯＢ情報データ
（第２のＶ１ランレングスコーディングによるＥＯＢ情
報データ）が入力される場合には、データ分離回路219
において第３のＶＲ０ランレングスコーディングを施す
際に生じるＥＯＢを、これと異なるＥＯＢ' と第２のＶ
１ランレングスコーディングにより生じたＥＯＢの後に
続く１の数を符号化したものとに変換する。つまりデー
タ分離回路219 からＥＯＢ情報データが入力される場合
には、可変長符号化器221 においては、ＥＯＢをＥＯ
Ｂ' ＋（第２のＶ１ランレングスコーディングの際のＥ
ＯＢの後に続く１の数）に変換する。一方、データ分離
回路213 からＥＯＢ情報データが入力されない場合は、
データ分離回路219 における第３のＶＲ０ランレングス
コーディングの際に生じるＥＯＢがそのままＥＯＢとな
る。
【０１７９】なお、第１の２ランレングスコーディング
の際は２, −２の区別をつけていない。従って、第１の
２ランレングスコーディングの際のＥＯＢの後の２につ
いても２及び−２の数だけ符号ビットを付加して伝送す
る。また、同様に第２のＶ１ランレングスコーディング
の際は１, −１の区別をつけていない。従って、第２の
Ｖ１ランレングスコーディングの際のＥＯＢの後の１に
ついても１及び−１の数だけ符号ビットを付加して伝送
する。なお、第２のＲ１ランレングスコーディングにつ
いては第１の２ランレングスコーディングによる２ラン
レングス側のデータ（正のデータ）を１ランレングスコ
ーディングするものであるので、１, −１の区別は必要
ない。
【０１８０】図34は、第９の実施例におけるＥＯＢの付
加方法を説明するための図であり、データ分離回路211,
データ分離回路212 からＥＯＢ情報データが入力される
３通りの場合、及び、ＥＯＢ情報データが入力されない
場合に、それぞれ可変長符号化器214 において符号化さ
れるＥＯＢの構成を示している。図34（ａ）にデータ分
離回路211 のみからＥＯＢ情報データが入力された場合
のＥＯＢの構成を示す。また、図34（ｂ）にデータ分離
回路212 のみからＥＯＢ情報データが入力された場合の
ＥＯＢの構成を示す。また、図34（ｃ）にデータ分離回
路211 及びデータ分離回路212 の両方からＥＯＢ情報デ
ータが入力された場合のＥＯＢの構成を示す。また、図
34（ｄ）にデータ分離回路211,データ分離回路212 の何
れもからＥＯＢ情報データが入力されない場合のＥＯＢ
の構成を示す。なお、構成順序はこれに限るものではな
い。
【０１８１】また同様に、図35は、第９の実施例におけ
るＥＯＢの付加方法を説明するための図であり、データ
分離回路213 からＥＯＢ情報データが入力される場合に
可変長符号化器221 において符号化されるＥＯＢの構成
を示している。具体的には、図35（ａ）にデータ分離回
路213 からＥＯＢ情報データが入力された場合のＥＯＢ
の構成を示し、図35（ｂ）にデータ分離回路213 からＥ
ＯＢ情報データが入力されない場合のＥＯＢの構成を示
す。なお、構成順序はこれに限るものではない。
【０１８２】なお、第１の２ランレングスコーディング
のＥＯＢの後に続く２の数、第２のＲ１ランレングスコ
ーディングのＥＯＢの後に続く１の数、及び、第２のＶ
１ランレングスコーディングのＥＯＢの後に続く１の数
の符号化方法であるが、一次元ハフマン符号化を施して
もよいし、またはそのままの値でもよい。
【０１８３】以上の構成により、効率良くＥＯＢを付加
することができ、データを正しく復元することができ
る。また、上述のシミュレーションと同様に可逆過程で
記録データの符号量を従来の高能率符号化装置と比べ、
約３．５％程度削減することが可能となる。
【０１８４】実施例10．図36は、本発明の第10の実施例
による高能率符号化装置の構成を示すブロック図であ
る。図36において、図21, 図31と同一部分には同一符号
を付して説明を省略する。第10の実施例の高能率符号化
装置は、上述の第８の実施例に対して前述した第４の実
施例にて説明した原理を応用したものである。第10の実
施例における符号化アルゴリズムを図37に示す。第８の
実施例の符号化アルゴリズムを示す図32と比較して理解
されるように、第10の実施例では、最初の２ランレング
スコーディング（第１の２ランレングスコーディング）
により分離された２ランレングスデータに１回のみの０
ランレングスコーディング（第２のＲ０ランレングスコ
ーディング）を施して、０ランレングスデータと係数デ
ータとの組にする。第１の２ランレングスコーディング
により分離された係数データに対する処理（第２のＶ１
ランレングスコーディング，第３のＶＲ０ランレングス
コーディング，第３のＶＶ０ランレングスコーディン
グ）は、第８の実施例と同じである。
【０１８５】第10の実施例では、可逆過程で記録データ
の符号量を従来の高能率符号化装置と比べ、約 3.6％程
度削減することが可能となる。第10の実施例では、３つ
の異なるハフマン符号テーブルを用いる。以下、第10の
実施例の符号化方式を２ラン１ラン０ランランレングス
３テーブル符号化方式と記す。
【０１８６】実施例11．図38は、本発明の第11の実施例
における高能率符号化装置の構成を示すブロック図であ
り、図36と同一部分には同一番号を付して説明を省略す
る。
【０１８７】第５の実施例と同様に、第10の実施例にお
いても第１の２ランレングスコーディングを施す際にＥ
ＯＢが生じた場合のＥＯＢの後の２の数、第２のＶ１ラ
ンレングスコーディングを施す際にＥＯＢが生じた場合
のＥＯＢの後の１の数がＥＯＢ情報データとしてデータ
復元のために必要である。但し、ＥＯＢが生じない場合
はＥＯＢ情報データは伝送する必要がない。
【０１８８】次に、第11の実施例の動作について説明す
るが、その符号化などの基本動作は第10の実施例と同一
であるので、詳細な説明は省略し、ＥＯＢ情報データの
流れに関する動作を中心にして説明する。
【０１８９】データ分離回路211 において第１の２ラン
レングスコーディングを施した際のＥＯＢ情報データが
生成される。ＥＯＢ情報データは、第９の実施例と同様
にＥＯＢの後に続く２の数、及び、ＥＯＢの後に続く２
について２，−２を区別するための正負符号ビットを示
す。データ分離回路211 において生成されたＥＯＢ情報
データは可変長符号化器114 に入力される。また、デー
タ分離回路213 において第２のＶ１ランレングスコーデ
ィングを施した際のＥＯＢ情報データが生成され、ＥＯ
Ｂ情報データはＥＯＢの後に続く１の数、及び、１, −
１を区別するための正負符号ビットを示す。データ分離
回路213 において生成されたＥＯＢ情報データは可変長
符号化器221 に入力される。
【０１９０】各可変長符号化器114,221,222 に入力され
た０ランレングス, 係数データの組は、それぞれ決めら
れたテーブルデータに基づき可変長符号化が施される
が、第７，第９の実施例と同様にＥＯＢ情報データの有
無により、ＥＯＢの符号化方法が異なっている。ここで
ＥＯＢ情報データが入力される場合と入力されない場合
との可変長符号化器114 及び可変長符号化器221 の動作
について説明する。
【０１９１】可変長符号化器114 ではデータ分離回路11
2 において第２のＲ０ランレングスコーディングを施さ
れたデータに対して可変長符号化を施すが、データ分離
回路211 よりＥＯＢ情報データが入力される場合には、
第２のＲ０ランレングスコーディングを施す際に生じる
ＥＯＢを、ＥＯＢと異なるＥＯＢ' と第１の２ランレン
グスコーディングを施す際に生じたＥＯＢの後に続く２
の数を符号化したものとに変換する。つまり、データ分
離回路211 からＥＯＢ情報データが入力される場合に
は、可変長符号化器114 においては、ＥＯＢをＥＯＢ'
＋（第１の２ランレングスコーディングの際のＥＯＢの
後に続く２の数）に変換する。一方、データ分離回路21
1 よりＥＯＢ情報データが入力されない場合は、データ
分離回路112 における第２のＲ０ランレングスコーディ
ングの際に生じるＥＯＢがそのままＥＯＢとなる。
【０１９２】また一方、可変長符号化器221 ではデータ
分離回路219 において第３のＶＲ０ランレングスコーデ
ィングを施されたデータに対して可変長符号化を施す
が、データ分離回路213 よりＥＯＢ情報データが入力さ
れる場合には、第３のＶＲ０ランレングスコーディング
を施す際に生じるＥＯＢを、ＥＯＢと異なるＥＯＢ' と
第２のＶ１ランレングスコーディングの際に生じたＥＯ
Ｂの後に続く１の数を符号化したものとに変換する。つ
まりデータ分離回路219 からＥＯＢ情報データが入力さ
れる場合には、可変長符号化器221 においては、ＥＯＢ
をＥＯＢ' ＋（第２のＶ１ランレングスコーディングの
際のＥＯＢの後に続く１の数）に変換する。一方、デー
タ分離回路213 からＥＯＢ情報データが入力されない場
合は、データ分離回路219 における第３のＶＲ０ランレ
ングスコーディングの際に生じるＥＯＢがそのままＥＯ
Ｂとなる。
【０１９３】なお、第１の２ランレングスコーディング
の際は２, −２の区別をつけていない。従って、第１の
２ランレングスコーディングの際のＥＯＢの後の２につ
いても２及び−２の数だけ符号ビットを付加して伝送す
る。また、同様に第２のＶ１ランレングスコーディング
の際は１, −１の区別をつけていない。従って、第２の
Ｖ１ランレングスコーディングの際のＥＯＢの後の１に
ついても１及び−１の数だけ符号ビットを付加して伝送
する。
【０１９４】図39，図40は、第11の実施例におけるＥＯ
Ｂの付加方法を説明するための図である。具体的には、
図39（ａ）にデータ分離回路211 からＥＯＢ情報データ
が入力された場合のＥＯＢの構成を示し、図39（ｂ）に
データ分離回路211 からＥＯＢ情報データが入力されな
い場合のＥＯＢの構成を示す。また、図40（ａ）にデー
タ分離回路213 からＥＯＢ情報データが入力された場合
のＥＯＢの構成を示し、図40（ｂ）にデータ分離回路21
3 からＥＯＢ情報データが入力されない場合のＥＯＢの
構成を示す。なお、構成順序はこれに限るものではな
い。
【０１９５】なお、第１の２ランレングスコーディング
のＥＯＢの後に続く２の数、第２のＲ１ランレングスコ
ーディングのＥＯＢの後に続く１の数、及び、第２のＶ
１ランレングスコーディングのＥＯＢの後に続く１の数
の符号化方法であるが、一次元ハフマン符号化を施して
もよいし、またはそのままの値でもよい。
【０１９６】以上の構成により、上述のシミュレーショ
ンと同様に可逆過程で記録データの符号量を従来の高能
率符号化装置と比べ、約３．４％程度削減することが可
能となる。
【０１９７】実施例12．図41は本発明の第12の実施例に
よる高能率符号化装置の構成を示すブロック図である。
図41において、図１と同一部分には同一符号を付してそ
の説明は省略する。32は入力データを０ポジションデー
タと係数データとに分離するデータ分離回路、33は０ポ
ジションデータを可変長符号化する可変長符号化器、34
は係数データを可変長符号化する可変長符号化器、35は
可変長符号化器33，34の出力データを合成するデータ合
成回路である。
【０１９８】第12の実施例も、第１の実施例と同様に、
ハフマン符号化を行う際、事象数を削減するとともにハ
フマン符号化を行うデータの分布をかえることにより可
逆過程で可変長符号化時の符号量を削減するものであ
る。以下、第12の実施例の符号化アルゴリズムを示す図
42を用いて説明する。入力されたディジタル映像データ
はＤＣＴ変換後、ジグザグスキャニングされ、出力順序
が入れ換えられた後に量子化が施される。なお、量子化
とジグザグスキャニングとの順序は逆でもよい。ジグザ
グスキャニングされたデータは０ポジションデータと係
数データとに分離される。０ポジションデータは、従来
例の０ランレングスコーディングと同様の要領で、ジグ
ザグスキャニング方式で読み出され量子化が施されたＤ
ＣＴ係数データに対して、０と０との係数の間に存在す
る、０以外の係数が続く長さを計測することにより分離
する。同様に、係数データはジグザグスキャニング方式
で読み出され量子化が施されたＤＣＴ係数データに対し
て、数値０を除くことにより分離する。
【０１９９】以下、具体的な数値を用いてこの分離動作
を説明する。図43（ａ）にジグザグスキャニング方式で
読み出された１ＤＣＴブロック内のデータ列を示す。ま
ず始め、このデータ列より０ポジションデータを０と０
との係数の間に存在する、０以外の係数が続く長さを計
測することにより分離する。分離結果を図43（ｂ）に示
す。同様に係数データをジグザグスキャニング方式で読
み出されたデータより、数値０を除くことにより分離す
る。分離した結果を図43（ｃ）に示す。
【０２００】次に、上記要領で分離された０ポジション
データに対しては、分離されたデータ内で発生頻度が非
常に高い０によるランレングスコーディングを施す。同
様に上記要領で分離された係数データに関しては発生頻
度が非常に高い１によるランレングスコーディングを施
す。ランレングスコーディングが施されたデータはそれ
ぞれ別々に設けられたハフマン符号テーブルによりハフ
マン符号化されて合成されて出力される。符号化された
データは符号量が計測され、レート制御変数Ｋが量子化
器３へ出力される。
【０２０１】図42に示すアルゴリズムをもとにコンピュ
ータシミュレーションを行った結果、全体の事象数が従
来例に対して15％程度削減でき、結果として可逆過程で
約 2.5％程度のデータ量の削減ができた。なお、係数デ
ータに対する１によるランレングスコーディングの際は
１，−１の区別をつけず、付加ビットとして１ランレン
グスコーディング後のデータに１，−１の数だけ符号ビ
ットを付加し伝送するものとした。また、本シミュレー
ションはＤＣＴブロック内のＡＣ係数のみについて行っ
た。
【０２０２】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。
【０２０３】以下、第12の実施例の高能率符号化装置の
動作を図41を用いて説明する。なお、シャフリング回路
１から量子化器３までの動作は前述の第１の実施例と同
様であるので説明は省略する。量子化器３の出力は、デ
ータ分離回路32に入力される。データ分離回路32では入
力されたデータに対して上述の要領で０ポジションデー
タと係数データとを分離する。データ分離回路32で分離
された０ポジションデータは、可変長符号化器33へ入力
される。可変長符号化器33では、入力された０ポジショ
ンデータに対してまず始め発生頻度が一番高い０による
ランレングスコーディングを施し、全体の事象数を削減
する。その後、この０ランレングス結果に対して、予め
定められたテーブルデータを用いて可変長符号化（本実
施例では二次元のハフマン符号化）を施す。
【０２０４】同様に可変長符号化器34では、入力された
係数データに対して発生頻度が一番高い数値１によるラ
ンレングスコーディングを施し、全体の事象数を削減す
る。そして、この１ランレングス結果に対して、予め定
められたテーブルデータを用いて可変長符号化を施す。
なお、本実施例では１ランレングスコーディングを施す
際は上述のように数値１，−１は区別せず１，−１の符
号を、１ランレングスコーディング後のデータに１，−
１の数だけ付加ビットとして付加し伝送するものとす
る。なお、可変長符号化器33, 34の構成は図106 に示す
従来例と同一である。また、第12の実施例では、符号化
テーブル4bのハフマンコードの内容は可変長符号化器3
3, 34とでは異なるものとする。
【０２０５】可変長符号化器33, 34の出力はデータ合成
回路35へ出力される。データ合成回路35では、図44に示
すように、可変長符号化器33の出力データ、及び、第６
の可変長符号化器34に入力された係数データ中の１の符
号ビットを含む出力データを１ＤＣＴブロック単位に合
成する。なお、データの合成順序は図44にこだわる必要
はない。以下の、バッファ５，レート制御回路６の動作
は、第１の実施例と同様であるので説明を省略する。
【０２０６】以上の構成により、上述のシミュレーショ
ンと同様に可逆過程で記録データの符号量を従来の高能
率符号化装置と比べ、約２．５％程度削減することが可
能となる。これにより、ディジタルＶＴＲ等の蓄積メデ
ィアにこの方式を採用した場合、記録符号量を増加させ
ることなく従来の高能率符号化装置で符号化した場合と
比べて再生画質を向上することが可能となる。すなわ
ち、レート制御回路６より出力されるレート制御変数Ｋ
は、従来例と比べて符号量が減少した分だけ小さく設定
することができ復号画像のＳ／Ｎ比を向上させることが
できる。
【０２０７】実施例13．図45は本発明の第13の実施例に
よる高能率符号化装置の構成を示すブロック図である。
図45において、第12の実施例（図41）と同一符号のもの
は同一部分を示す。36はスキャニング順序を変更するた
めのスキャン順序変更回路である。図46は図45における
スキャン順序変更回路36の内部構成を示すブロック図で
ある。図46において、37は入力端子、38は出力端子であ
り、スキャン順序変更回路36は、メモリ39と、エリア内
データ分離回路40と、水平・垂直相関検出回路41と、ス
キャン順序選択回路42と、メモリ制御回路43とから構成
されている。
【０２０８】第13の実施例の回路動作を説明する前に、
図47を用いてその符号化アルゴリズムを説明する。入力
されたディジタル映像データはＤＣＴ変換後、ジグザグ
スキャニングされ、出力順序が入れ換えられた後に量子
化が施される。第13の実施例では、係数データを符号化
する際にＤＣＴブロック内のデータについて水平相関が
強いのか垂直相関が強いのかを判断するため、入力され
たＤＣＴブロック内のデータを図48に示すように水平デ
ータ検索エリアと垂直データ検索エリアとに分離する。
なお、検索エリアは図48に示すものとは限らない。そし
て、水平, 垂直検索エリア内の各データの０データと０
以外の係数データとのポジションを分離する。分離され
た各データが０データの場合は０、０以外の係数データ
の場合は１として出力され各ポジションで重み付けが施
される。図49に重み付けの１実施例を示す。重み付けが
施された各エリア内のデータは加算され出力される。図
47では水平データ検索エリアの加算結果をＨ、垂直デー
タ検索エリアの加算結果をＶで示す。各エリアの加算結
果は減算され所定のしきい値ａ, −ｂと比較され予め定
められたスキャン順序が選択される。ここで、ａ, ｂは
同一値であってもよい。
【０２０９】図50にスキャン順序の３つの例を示す。図
50（ａ）はジグザグスキャニング方式であり、特に水平
垂直どちらの方向にも特徴的な相関が無い場合に選択す
る。図50（ｂ）には、水平相関が強いと判断された場合
に選択するスキャン順序の１例を示す。スキャニング順
序は〜, 〜, 〜という順番である。図50
（ｃ）には、垂直相関が強いと判断された場合に選択す
るスキャン順序の１例を示す。スキャニング順序は〜
，〜，〜という順番である。
【０２１０】そして、上記要領で一次元的にスキャンさ
れ０が除かれた係数データは、係数データ内で発生頻度
が非常に高い１によるランレングスコーディングが施さ
れ、二次元の可変長符号化（二次元のハフマン符号化）
が施される。
【０２１１】図47に示すアルゴリズムをもとにコンピュ
ータシミュレーションを行った結果、全体として約 3.5
％程度のデータ量の削減ができた。なお、係数データに
対する１によるランレングスコーディングの際は、１,
−１の区別をつけず、１ランレングスコーディング後の
データに１, −１の数だけ符号ビットを付加するものと
した。また、本シミュレーションはＤＣＴブロック内の
ＡＣ係数のみについて行った。
【０２１２】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。
【０２１３】以下、第13の実施例の高能率符号化装置の
動作を説明する。なお、スキャン順序変更回路36の動作
と可変長符号化器34がスキャン順序変更回路36の出力を
符号化する以外は第12の実施例と同様であるので、以下
では、スキャン順序変更回路36の動作を中心に説明す
る。量子化器３の出力はメモリ39に一旦記憶される。一
方、エリア内データ分離回路40では図48に示す各水平デ
ータ検索エリア及び垂直データ検索エリア内のデータを
分離すると共に、各エリア内のデータの０データと０以
外の係数データとのポジションを分離する。そして、分
離された各エリア内のデータは０データの場合は０、０
以外の係数データの場合は１として出力され、各ポジシ
ョンで図49に示すような重み付けが施される。具体的に
は、各ポジションより出力される０または１のデータと
各ポジションに与えられている重み係数を乗算する。
【０２１４】水平・垂直相関検出回路41では、重み付け
が施された各エリア内のデータを加算し水平・垂直相関
を検出する。具体的には図47に示すように、水平データ
検索エリアの加算結果Ｈ及び垂直データ検索エリアの加
算結果Ｖを算出し、Ｈ−Ｖの減算結果を所定のしきい値
と比較し、水平・垂直相関を検出する。水平・垂直相関
検出回路41の出力結果にもとづきスキャン順序選択回路
42では予め定められたいくつかのスキャン順序を選択
し、選択結果をメモリ制御回路43に出力する。メモリ制
御回路43では、スキャン順序選択回路42の出力にもとづ
きメモリ39より係数データを可変長符号化器34へ読み出
す。なお、第13の実施例ではスキャニングを変更した後
の係数データ中の０データの分離は後段の可変長符号化
器34の入力段で行うものとする。スキャン順序変更回路
36より出力された係数データは前述のように可変長符号
化器34の入力段で係数データ中に含まれる０が分離され
た後に、係数データ中の最も発生頻度が高い数値１によ
るランレングスコーディングが施され、全体の事象数が
削減される。以下の動作は、第12の実施例と同じであ
る。
【０２１５】以上の構成により、係数データのスキャニ
ング順序が最適化され上述のシミュレーションと同様に
可逆過程で記録データの符号量を従来の高能率符号化装
置と比べ、約 3.5％程度伝送デー多量を削減することが
可能となる。これにより、ディジタルＶＴＲ等の蓄積メ
ディアにこの方式を採用した場合、記録符号量を増加さ
せることなく従来の高能率符号化装置で符号化した場合
と比べて再生画質を向上することが可能となる。すなわ
ち、レート制御回路６より出力されるレート制御変数Ｋ
は、従来例と比べて符号量が減少した分だけ小さく設定
することができ復号画像のＳ／Ｎ比を向上させることが
できる。
【０２１６】なお、第13の実施例では水平・垂直相関を
検出するため水平，垂直データ検索エリアを図48に示す
ようなエリアで設定したがこれに限るものではなく、検
索エリア範囲を狭くあるいは広くとっても同様の効果を
奏する。また、水平・垂直相関を検出するため重み付け
を図49に示すように設定したがこれに限るものではな
く、また、各ポジションにおける重み付けを行わなくて
も同様の効果を奏する。更に、データ量を削減するため
スキャニング順序を図50に示す３通りのパターンで示し
たがこれに限るものではなくそれ以上のパターンを準備
し水平・垂直相関検出回路41にもとづき適宜切り換えて
も同様の効果を奏する。また、スキャニングパターンも
図50に示すパターンに限るものではない。
【０２１７】実施例14．本発明の第14の実施例による高
能率符号化装置の構成は第12の実施例（図41）と同一で
あるので説明を省略する。第12の実施例では量子化後の
データを０のポジションデータと係数データとに分割し
て符号化してデータを伝送する場合を説明した。第14の
実施例では、量子化後のデータを数値のポジションと係
数データとに分離して各々符号化するものである。
【０２１８】図51は、実施例14における符号化アルゴリ
ズムを説明するための図である。実施例14では、実施例
12と同様に、入力されたディジタル映像データはＤＣＴ
変換後、ジグザグスキャニングされ、出力順序が入れ換
えられた後に量子化が施される。ジグザグスキャニング
されたデータは数値のポジションデータと係数データと
に分離される。数値ポジションデータは、ジグザグスキ
ャニング方式で読み出され量子化が施されたＤＣＴ係数
データに対して、０以外の数値と数値との間に存在す
る、０の係数が続く長さを計測することにより分離す
る。係数データの分離方法は第12の実施例と同様であ
る。
【０２１９】以下、具体的な数値を用いてこの分離動作
を説明する。図52（ａ）にジグザグスキャニング方式で
読み出された１ＤＣＴブロック内のデータ列を示す。こ
のデータ列より数値ポジションデータを分離した結果を
図52（ｂ）に示す。このデータ列より係数データを分離
した結果を図52（ｃ）に示す。
【０２２０】次に、上記要領で分離された数値ポジショ
ンデータに対しては、分離されたデータ内で発生頻度が
非常に高い０によるランレングスコーディングを施す。
同様に上記要領で分離された係数データに関しては発生
頻度が非常に高い１によるランレングスコーディングを
施す。ランレングスコーディングの施されたデータは、
それぞれ別々に設けられたハフマン符号テーブルにより
ハフマン符号化されて合成されて出力される。符号化さ
れたデータは符号量が計測されレート制御変数Ｋが量子
化器へ出力される。
【０２２１】図51に示すアルゴリズムをもとにコンピュ
ータシミュレーションを行った結果、可逆過程で約 2.0
％程度のデータ量の削減ができた。なお、係数データに
対する１によるランレングスコーディングの際は１, −
１の区別をつけず、ランレングスコーディング後のデー
タに１, −１の数だけ符号ビットを付加するものとし
た。また、本シミュレーションはＤＣＴブロック内のＡ
Ｃ係数のみについて行った。上記操作は、可逆過程であ
る可変長符号化を用いて符号量を削減しているため従来
の高能率符号化装置と比較し、画質の劣化を全く伴わず
伝送符号量を削減することが可能となる。
【０２２２】以下、第14の実施例の高能率符号化装置の
動作を説明するが、第14の実施例の動作は、第12の実施
例における０ポジションデータを数値ポジションデータ
に変えただけである。つまり、データ分離回路32で、入
力データが上述した要領にて数値ポジションデータと係
数データとに分離され、分離された数値ポジションデー
タは、可変長符号化器33にて、まず始め発生頻度が一番
高い０によるランレングスコーディングが施されて全体
の事象数を削減した後、この０ランレングス結果に対し
て、予め定められたテーブルデータを用いて可変長符号
化が施される。他の動作は、第12の実施例と同じである
ので説明は省略する。
【０２２３】以上の構成により、上述のシミュレーショ
ンと同様に可逆過程で記録データの符号量を従来の高能
率符号化装置と比べ、約 2.0％程度削減することが可能
となる。これにより、ディジタルＶＴＲ等の蓄積メディ
アに上記方式を採用した場合、記録符号量を増加させる
ことなく従来の高能率符号化装置で符号化した場合と比
べて再生画質を向上することが可能となる。すなわち、
レート制御回路６より出力されるレート制御変数Ｋは、
従来例と比べて符号量が減少した分だけ小さく設定する
ことができ復号画像のＳ／Ｎ比を向上させることができ
る。
【０２２４】実施例15．本発明の第15の実施例による高
能率符号化装置は、第13の実施例として説明した水平・
垂直相関検出方式を第14の実施例に適用したものであ
る。よって、第15の実施例の構成，動作は、前述した第
13，第14の実施例を参照することにより容易に理解され
るので、その説明は省略する。第15の実施例では、従来
の高能率符号化装置と比べて、記録データの符号量を約
2.5％程度削減することが可能となる。
【０２２５】実施例16． 図53は本発明の第16の実施例による高能率符号化装置の
構成を示すブロック図である。図53において、第１の実
施例（図１）と同一部分には同一符号を付して説明を省
略する。また、56はＤＣＴ変換後の変換係数の振幅を検
出し振幅により予め定められたクラスに分類するクラス
判別回路、60はクラス判別回路56からのクラス情報にも
とづいて入力データの振幅を制限する振幅制限回路、5
7, 58は入力データにそれぞれ符号化を施す第１のデー
タ符号器，第２のデータ符号器、59は第１，第２のデー
タ符号器57, 58の出力を切り換えるスイッチである。
【０２２６】図54は、図53における第１のデータ符号器
57の内部構成を示すブロック図であり、第１のデータ符
号器57は、従来例と同様のデータ分離回路７及び可変長
符号化器４を有する。また、図55は、図53における第２
のデータ符号器58の内部構成を示すブロック図であり、
第２のデータ符号器58は、第12の実施例と同様のデータ
分離回路32, 可変長符号化器33, 可変長符号化器34, 及
びデータ合成回路35を有する。なお、図54, 図55におい
て、61, 63は入力端子、62, 64は出力端子である。
【０２２７】一般に、上述のような分割符号化は、分割
することにより上述のようにデータ量を削減することが
できる。しかしながら、平坦な画像においてはＤＣＴブ
ロック内のＡＣ成分の振幅が小さくなり１ＤＣＴブロッ
ク内のＡＣ成分の振幅がほとんど、またはすべて０であ
るような場合が発生する。このようなＤＣＴブロックは
上記分割符号化を施すことによりかえってデータ量を増
加させる場合が生じる。このことを考慮して考案された
のが第16の実施例である。
【０２２８】以下、第16の実施例の動作について説明す
る。シャフリング回路１，ＤＣＴ変換器２の動作は第１
の実施例と同じであるので説明を省略する。ＤＣＴ変換
後の各変換係数はＤＣＴ変換器２より、クラス判別回路
56及び振幅制限回路60に入力される。一般にＤＣＴ変換
をベースとする高能率符号化装置においては、ＤＣＴ変
換後のＤＣＴブロックを係数データの振幅によりクラス
分けを行う。クラス分けとは、１ＤＣＴブロック内のＤ
ＣＴ係数データの最大振幅値によって符号化を行う際の
ＤＣＴブロックを予め定められた複数のクラスに分類す
ることをいう。クラス判別回路56では、入力されたＤＣ
Ｔブロック内のＤＣＴ係数の最大振幅を検出し予め定め
られた４つのクラスにＤＣＴブロック内のデータを分離
し、クラス情報を振幅制限回路60及びスイッチ59へ出力
する。振幅制限回路60では、入力されたクラス情報にも
とづき入力データの振幅を予め定められた数値で除算
し、振幅を制限する。除算結果は量子化器３に入力され
量子化が施される。また、クラス情報は符号化データと
共に伝送される。
【０２２９】量子化器３の出力は、第１のデータ符号器
57及び第２のデータ符号器58へ入力される。第１のデー
タ符号器57に入力されたデータは従来例と同様の符号化
が施される。以下、第１のデータ符号器57の動作を図54
を用いて簡単に説明する。まず始め、入力端子61を介し
て入力されたデータはデータ分離回路７で係数データ０
によるランレングスコーディングが施され、そして可変
長符号化器４で、二次元の可変長符号化（本実施例では
二次元のハフマン符号化）が施され、出力端子62より出
力される。
【０２３０】一方、第２のデータ符号器58に入力された
データは第12の実施例と同様の符号化が施される。以
下、第２のデータ符号器58の動作を図55を用いて簡単に
説明する。入力端子63を介してデータ分離回路32に入力
されたデータは０ポジションデータと係数データとに分
離される。データ分離回路32で分離された０ポジション
データは、可変長符号化器33へ入力される。可変長符号
化器33では、入力された０ポジションデータに対してま
ず始め発生頻度が一番高い０によるランレングスコーデ
ィングを施す。ランレングスコーディングが施されたデ
ータは二次元の可変長符号化が施され出力される。同様
に可変長符号化器34では、入力された係数データに対し
て発生頻度が一番高い数値１によるランレングスコーデ
ィングを施す。そして、この１ランレングス結果に対し
て、予め定められたテーブルデータを用いて可変長符号
化が施され出力される。可変長符号化器33, 34の出力は
データ合成回路35へ出力される。データ合成回路35で
は、可変長符号化器33の出力データ、及び、可変長符号
化器34の入力された係数データ中の１の符号ビットを含
む出力データを１ＤＣＴブロック単位に合成する。な
お、本実施例ではこの１ランレングスコーディングを施
す際は、上述のように数値１, −１は区別しないものと
する。また、第16の実施例では、符号化テーブル4bのハ
フマンコードの内容は各可変長符号化器４，33，34では
異なるものとする。
【０２３１】第１のデータ符号器57と第２のデータ符号
器58との出力はスイッチ59へ供給される。スイッチ59で
はクラス判別回路56より出力されるクラス情報にもとづ
き第１のデータ符号器57の出力と第２のデータ符号器58
の出力とを切り換える。ＤＣＴブロックが一番小さいク
ラスに属するとデータクラス判別回路56にて判別された
場合（すなわち、ＤＣＴブロック内の全ての係数データ
が所定のレベル以下の場合）第１のデータ符号器57の出
力を選択し、それ以外の場合、第２のデータ符号器58の
出力を選択する。これにより、符号化時に分割すること
によりかえってデータ量を増加させる、平坦な画像（Ｄ
ＣＴブロック内のＡＣ成分の振幅が小さく、１ＤＣＴブ
ロック内のＡＣ成分の振幅がほとんど、またはすべて０
であるような場合）においては従来の符号化方式の出力
が用いられ、分割符号化によりデータ量の削減可能なＤ
ＣＴブロックに関しては第２のデータ符号器58の出力が
選択されるので効果的にデータ量を削減することができ
る。
【０２３２】第１のデータ符号器57または第２のデータ
符号器58の出力が、スイッチ59を介してバッファ５に入
力される。以下の動作は第１の実施例と同じであるので
説明は省略する。
【０２３３】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。また、クラス情報は符号化デ
ータと共に伝送されるので、切り換えフラグを新たに追
加することなく第１のデータ符号器57の出力と第２のデ
ータ符号器58の出力とを切り換えられ、効果的にデータ
量を削減することが可能となる。
【０２３４】以上の構成により、可逆過程で記録データ
の符号量を効果的に削減することが可能となる。これに
より、ディジタルＶＴＲ等の蓄積メディアにこの方式を
採用した場合、記録符号量を増加させることなく従来の
高能率符号化装置で符号化した場合と比べて再生画質を
向上することが可能となる。すなわち、レート制御回路
６より出力されるレート制御変数Ｋは、従来例と比べて
符号量が減少した分だけ小さく設定することができ復号
画像のＳ／Ｎ比を向上させることができる。
【０２３５】なお、第16の実施例において、クラスがあ
る特定のクラスの場合のみ切り換えフラグを付加し第１
のデータ符号器57の出力と第２のデータ符号器58の出力
とを選択するように構成し、それ以外のクラスの場合は
常に第２のデータ符号器58（または第１のデータ符号器
57）の出力を選択するように構成しても同様の効果を奏
することはいうまでもない。
【０２３６】実施例17．図56は本発明の第17の実施例に
よる高能率符号化装置の構成を示すブロック図である。
図56において、第16の実施例（図53) と同一符号を付し
た部分は同一部分を示す。また、65は第１, 第２のデー
タ符号器57, 58から出力される符号量を比較する符号量
比較器である。
【０２３７】上述の第16の実施例では、ＤＣＴ係数のク
ラス信号によりスイッチ59を用いて第１のデータ符号器
57の出力と第２のデータ符号器58の出力とを切り換えて
伝送することにより、分割符号化時のロスを最小限に抑
えるように構成した。しかし、この場合分割符号化によ
り効果が充分に現れているＤＣＴブロックに関しても第
１のデータ符号器57の出力を選択している場合があり、
その部分で符号量をロスすることがある。特に、ＡＣ成
分の振幅が小さい範囲では分割符号化によるデータ量削
減効果が充分に現れるブロックと、かえってデータ量を
増加させるブロックとがそれぞれかなりの割合で存在す
る。この点を考慮して考案されたのが第17の実施例であ
る。
【０２３８】以下、第17の実施例の動作を説明する。第
17の実施例では、クラス判別回路56, 符号量比較器65及
びスイッチ59に特徴があるので、これらの部分について
動作の説明を行う。クラス判別回路56では入力されたＤ
ＣＴブロック内のＤＣＴ係数の最大振幅を検出し予め定
められた４つのクラスにＤＣＴブロック内のデータを分
離し、クラス情報を振幅制限回路60及び符号量比較器65
へ出力する。
【０２３９】符号量比較器65では第１のデータ符号器57
及び第２のデータ符号器58より出力される符号量を比較
し、入力されたＤＣＴブロックが予め定められたクラス
（本実施例ではＤＣＴ係数の最大振幅が一番小さいクラ
ス）の場合、選択信号と共に符号量が少ないデータ符号
器の出力を選択するように制御信号を出力する。よっ
て、予め定められたクラスのデータに関してはこの選択
信号を記録データに付加して伝送することになる。一
方、ＤＣＴブロックが予め定められたクラスでない場合
は符号量の比較結果にかかわらず、符号量比較器65より
第２のデータ符号器58の出力を選択する制御信号が出力
される。なお、予め定められたクラス以外のクラスは選
択信号を付加しない。スイッチ59は符号量比較器65の出
力にもとづき第１のデータ符号器57の出力と第２のデー
タ符号器58の出力とを切り換える。
【０２４０】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。また、特定のクラスのデータ
に対してのみ、符号器の選択信号を付加するので効果的
に符号器を選択できると共に、必要以上に付加情報を必
要としないので効果的にデータ量を削減することが可能
となる。
【０２４１】以上の構成により、可逆過程で記録データ
の符号量を効果的に削減することが可能となる。これに
より、ディジタルＶＴＲ等の蓄積メディアにこの方式を
採用した場合、記録符号量を増加させることなく従来の
高能率符号化装置で符号化した場合と比べて再生画質を
向上することが可能となる。すなわち、レート制御回路
６より出力されるレート制御変数Ｋは、従来例と比べて
符号量が減少した分だけ小さく設定することができ復号
画像のＳ／Ｎ比を向上させることができる。
【０２４２】なお、第16, 第17の実施例の説明におい
て、分類されるクラス数を４としたがこれに限るもので
はない。また、スイッチ59の切り換えを振幅が一番小さ
なクラスのみに限定したがこれに限るものではなく、他
のレベル、例えば分割効率があまり良くない振幅の一番
大きなクラスの場合に第１のデータ符号器57の出力を選
択するように構成しても同様の効果を奏する。また、ク
ラス判別回路56の入力データをＤＣＴ変換器２の出力で
行ったがこれに限るものではない。また、第２のデータ
符号器58の構成例として第５の実施例で説明したものを
用いたがこれに限るものではなく、第１の符号器57との
構成が違えば同様の効果を奏する。また、第１のデータ
符号器57を従来例に示す構成のものとしたがこれに限る
ものではないことはいうまでもない。
【０２４３】実施例18．図57は、本発明の第18の実施例
による高能率符号化装置の構成を示すブロック図であ
る。図57において、図１と同一部分には同一符号を付し
てその説明は省略する。また、44はデータ分離回路、20
0 はデータ分離回路、201 はデータ分離回路、45は可変
長符号化器、46は可変長符号化器である。また、図58
は、図57のデータ分離回路44の内部構成を示すブロック
図である。データ分離回路44は、量子化器３で量子化さ
れた係数ｚ（以下、原係数ｚと記す）が０であるか０で
ないかを判別するデータ判別回路151 と、原係数ｚを２
以上の整数ａにより除算する除算回路152 と、除算回路
152 より出力された実数データｘ’＝ｚ／ａに0.5 に限
りなく近く0.5 を超えない値（小数第１位が４であって
第２位以下に９が循環する循環小数であり、以下、この
値を0.49＊と記す）を加算した後に、小数点以下を切り
捨てた整数係数ｘ、及び、データ判別回路151 にて原係
数ｚが０であると判別された場合にば無効データフラグ
を出力する丸め回路153 と、整数係数ｘにａを乗算する
乗算器154 と、原係数ｚから乗算結果（ａ×ｘ）を減算
して係数ｙ’を算出する減算器155 と、係数ｙ’を予め
定められた係数ｙに変換する変換テーブルを有する変換
回路156 とから構成されている。
【０２４４】次に、図58を参照して用いてデータ分離回
路44の動作について説明する。量子化器３で量子化され
た原係数ｚはデータ判別回路151 に入力され、原係数ｚ
が０であるか０でないかを判別する。原係数ｚが０でな
いと判別されると、原係数ｚは除算回路152 に入力さ
れ、２以上の整数ａにより除算を施され、実数データ
ｘ’＝ｚ／ａを出力する。除算回路152 より出力された
実数データｘ’は丸め回路153 において0.49＊を加算し
て、小数点以下を切り捨てた整数係数ｘを出力する。出
力された整数係数ｘはデータ分離回路200 へ出力され
る。また、丸め回路153 より出力された整数係数ｘは乗
算器154 に入力され、乗算器154 においてａを乗算され
乗算結果（ａ×ｘ）を出力する。乗算結果（ａ×ｘ）及
び原係数ｚは減算器155 に入力され、係数ｙ’＝ｚ−ａ
×ｘを算出する。減算器155 で求められた係数ｙ’は変
換回路156 に入力され、無効データフラグ及び係数ｘに
基づいて、予め定められた係数ｙに変換され、変換され
た係数ｙはデータ分離回路201 へ出力される。なお、デ
ータ判別回路151 で原係数ｚが０であると判別された場
合、係数ｘはデータに無効データフラグを付加して伝送
し、係数ｙ側でデータ０として伝送する。データ判別回
路151 で原係数ｚが０であると判別された場合の動作の
詳細は後述する。
【０２４５】次に、図58, 図59を用いて、データ分離回
路44の動作の詳細について説明する。図59は、丸め回路
153 での丸め処理及び変換回路156 での変換処理を説明
するための図である。図57に示す高能率符号装置におい
て量子化器３で量子化された原係数ｚは、データ分離回
路44中のデータ判別回路151 に入力され、入力された原
係数ｚが０であるか否かが判断される。データ判別回路
151 において、原係数ｚが０と判別された場合、後述の
丸め回路153 において、係数ｘ側のデータに無効データ
フラグを付加して出力する。なお、原係数ｚが０のデー
タは係数ｙ側の値を０として伝送する。データ判別回路
151 においてデータ０であるかないかを判別された原係
数ｚは除算回路152 において、あらかじめ設定された２
以上の整数ａにより除算が施される。除算回路152 の除
算結果である実数ｘ’は丸め回路153 に入力され整数ｘ
に整数化されて出力される。この際、丸めは以下に示す
ように行われる。以下、図59を用いて丸め回路153 で行
われる丸め動作を説明する。除算回路152 より出力され
た実数ｘ’は丸め回路153 において、−ａ／２≦ｚ≦ａ
／２の範囲では０に丸められ、ｘ＝０が出力される。な
お、上述したように本実施例は、データ判別回路151 で
ｚ＝０と判別される場合、ｘ側はデータを伝送しないの
で、無効データフラグが付加されている。また、ｚ＜−
ａ／２の範囲では丸め回路153 において、除算回路152
より出力された実数ｘ’＝ｚ／ａから0.49＊を減算して
小数点以下を切り捨てした整数をｘとして出力する。ま
た、ａ／２＜ｚの範囲では丸め回路153 において、除算
回路152 より出力された実数ｘ’＝ｚ／ａに0.49＊を加
算して小数点以下を切り捨てした整数をｘとして出力す
る（図59（ａ）参照）。
【０２４６】これに対して係数ｙは、図59（ｂ）に示す
ようにして求められる。すなわちｚ＝０ではｙ＝０であ
る。これは上述したようにｚ＝０のデータはｙ側で伝送
するためｙ＝０となる。ｚ＝０を除く−ａ／２≦ｚ≦ａ
／２の範囲、すなわちｘ＝０の範囲では係数ｙは原係数
ｚの値そのままの値で与えられる。つまり係数ｙは原係
数ｚを２以上の整数ａで除算した際の剰余として与えら
れる。また、ｚ＜−ａ／２の範囲では、係数ｙはｙ’
（＝ｚ−ａ×ｘ）の値が大きい方から順に、１，−１，
２，−２，・・・と絶対値が小さい整数に変換される。
すなわち、−３×ａ／２≦ｚ＜−ａ／２の区間（ｘ＝−
１の区間）ではｚ＝［−ａ／２−１］の時をｙ＝１と
し、以下ｚ＝［−ａ／２−２］，［−ａ／２−３］，・
・・，［−ａ／２−ａ−１］，［−ａ／２−ａ］に対し
て、ｙを−１，２，・・・，ａ／２，−ａ／２と割り当
てる。以下、係数ｘが同一の値（ｘ＝−２，−
３，．．．）をとる区間を周期に同一の変換を繰り返
す。なお、記号［ｔ］は実数ｔの整数部分を示す。ま
た、ａ／２＜ｚの範囲では、係数ｙ’（＝ｚ−ａ×ｘ）
の値が小さい方から順に、１，−１，２，−２，・・・
と絶対値が小さい整数に変換される。すなわち、ａ／２
＜ｚ≦３×ａ／２の区間（ｘ＝１の区間）ではｚ＝［ａ
／２＋１］の時をｙ＝１とし、ｚ＝［ａ／２＋２］，
［ａ／２＋３］，．．．，［ａ／２＋ａ−１］，［ａ／
２＋ａ］に対して、ｙを−１，２，．．．，ａ／２，−
ａ／２と割り当てる。以下、係数ｘが同一の値をとる区
間（ｘ＝２，３，．．．）を周期に、同一の変換を繰り
返す。なお、図59において黒丸（●）はその点の値を含
む場合を示し、白丸（○）はその点の値を含まない場合
を示している。
【０２４７】更に、図60（ａ）, （ｂ）を用いて、原係
数ｚから係数ｘ及び係数ｙへの分離を自然数ａ＝８の場
合を例に説明する。除算回路152 より出力された実数デ
ータｘ’＝ｚ／８は丸め回路153 において、ｚ＝０を除
く、−４≦ｚ≦４の範囲では０に丸められ整数データｘ
＝０が出力される。また、−12≦ｚ＜−４の範囲では
ｘ’＝ｚ／８から0.49＊を減算して小数点以下を切り捨
てした整数−１がｘとして出力される。また、４＜ｚ≦
12の範囲ではｘ’＝ｚ／８に0.49＊を加算して小数点以
下を切り捨てした整数１がｘとして出力される。なお、
ｚ＝０の時は、ｘデータとして無効データフラグが付加
されて出力される。
【０２４８】これに対して係数ｙは、図60（ｂ）に示す
ようにして求められる。すなわちｚ＝０ではｙ＝０であ
る。ｚ＝０のデータはｙ側で伝送するためｙ＝０とな
る。ｚ＝０を除く−４≦ｚ≦４の範囲、すなわち係数ｘ
＝０の範囲では係数ｙは原係数ｚの値そのままで与えら
れる。つまり係数ｙは原係数ｚを８で除算した際の剰余
として与えられる。また、ｚ＜−４の範囲では、係数ｙ
はｙ’（＝ｚ−８×ｘ）の値が大きい方から順に、１，
−１，２，−２，・・・と絶対値が小さい整数に変換さ
れる。すなわち、−12≦ｚ＜−４の区間（ｘ＝−１の区
間）ではｚ＝−５の時をｙ＝１とし、ｚ＝−６，−７，
−８，−９，−10，−11，−12に対して、ｙを−１，
２，−２，３，−３，４，−４と変換する。以下、係数
ｘが同一の値をとる区間（ｘ＝−２，−３，・・・）を
周期に、同一の変換を繰り返す。また、ｚ＞４の範囲で
は、係数ｙはｙ’（＝ｚ−８×ｘ）の値が小さい方から
順に、１，−１，２，−２，・・・と絶対値が小さい整
数に変換される。すなわち、４＜ｚ≦12の区間（ｘ＝１
の区間）ではｚ＝５の時をｙ＝１とし、ｚ＝６，７，
８，９，10，11，12に対して−１，２，−２，３，−
３，４，−４と変換する。以下、係数ｘが同一の値をと
る区間（ｘ＝２，３，・・・）を周期に、同一の変換を
繰り返す。以上の変換のテーブルを図61に示す。なお、
図60において黒丸（●）はその点の値を含む場合を示
し、白丸（○）はその点の値を含まない場合を示してい
る。
【０２４９】上述の要領にてデータ分離回路44で分離さ
れた係数ｘ（なお、係数ｘには上述のように無効データ
フラグが付加されている）、及び係数ｙはそれぞれデー
タ分離回路200 、データ分離回路201 に入力され、それ
ぞれ０ランレングスコーディングを施され（０ランレン
グス，係数データ）の事象の組にされる。なお、本実施
例では、係数ｘ側のデータは、原係数ｚが０の時、伝送
しないものとするため、０ランレングスコーディングさ
れる１ＤＣＴブロック当りのデータ長が原係数ｚの１Ｄ
ＣＴブロック当りのデータ長より短い場合がある。上述
のように、データ分離回路44より出力された係数ｘには
原係数ｚが０のとき無効データフラグが付加されている
ので、データ分離回路200 においては無効データフラグ
が検出される部分は除いて１ＤＣＴブロック単位で係数
ｘを読み込み、（０ランレングス，係数データ）の事象
を生成する。一方係数ｙ側のデータは原係数ｚのデータ
長と同一になる。それぞれ０ランレングスコーディング
を施されて（０ランレングス，係数データ）の事象の組
にされた係数ｘ及び係数ｙはそれぞれ可変長符号化器45
及び可変長符号器46において可変長符号化が施される。
【０２５０】なお、可変長符号器45及び可変長符号器46
は、従来例（図106)と同一の構成及び同一の動作である
ので、その構成及び動作の説明は省略する。また、本実
施例では、符号化テーブル4bのハフマンコードの内容
が、可変長符号化器45と可変長符号化器46とでは異なる
ものとする。可変長符号化器45により可変長符号化を施
された係数ｘの符号化データと可変長符号器46により可
変長符号化を施された係数ｙの符号化データとはデータ
合成回路47へ出力される。データ合成回路47では可変長
符号化器45, 46からの出力データを、１ＤＣＴブロック
を単位として合成する。以下の動作は第１の実施例と同
様である。
【０２５１】以上のように第18の実施例では、データ分
離回路44において原係数ｚを係数ｘ及び係数ｙの２係数
に分離するが、分離は可逆過程であり、復号時に係数ｘ
及びｙから原係数ｚを復元することができる。以下に、
係数ｘ及び係数ｙから原係数ｚを復元する過程を簡単に
説明する。原係数ｚはデータ分離回路44において分離さ
れた係数ｘに２以上の整数ａを乗算した結果（ａ×ｘ）
に、同様にデータ分離回路44において分離された係数ｙ
を符号化時と全く逆の変換を行う変換テーブルによる逆
変換したｙ″を加算したａ×ｘ＋ｙ″により復元され
る。なお、データ分離回路44において分離された係数ｙ
が０の時、原係数ｚは０と復元される。すなわち、上述
の分離方法により原係数ｚが値０で係数ｘの値が伝送さ
れない場合に限り、係数ｙが値０をとるように定められ
ているため、係数ｙ側が値０をとる時に、係数ｘ側に値
が伝送されていないことを検出できる。従って、データ
分離回路44における分離によって伝送しないものとされ
た係数ｘ側のデータのため、係数ｘ側の１ＤＣＴブロッ
ク当りのデータ長が原係数ｚの１ＤＣＴブロック当りの
データ長より減少している場合にも、係数ｙ側のデータ
によって係数ｘ側の空である部分を検出できるため、係
数ｘ側でも１ＤＣＴブロックの原係数ｚと同一のデータ
長までのデータを復元することができる。
【０２５２】以上の構成により、可逆過程で記録データ
の符号量を従来の高能率符号化装置と比べ、削減するこ
とが可能となる。以上の構成でＹ信号に対しシミュレー
ションを行った結果、従来の高能率符号化装置と比べ１
％程度の符号量が削減された。また、従来の１テーブル
でハフマン符号化を行う場合、約140 語のハフマンコー
ドが必要であったが、本実施例による２テーブルでハフ
マン符号化を行う場合、ハフマンコード数が２テーブル
の合計で約100 語程度に減少した。これによりディジタ
ルＶＴＲ等の蓄積メディアにこの方式を採用した場合、
記録符号量を増加させることなく、従来の高能率符号化
装置で符号化した場合と比べて再生画質を向上すること
が可能となる。すなわち、レート制御変数Ｋを符号量が
増加した量だけ、従来と比べ小さく設定することができ
復号画像のＳ／Ｎ比を向上させることができる。
【０２５３】なお、上述した第18の実施例では変換回路
156 によりｙ’からｙへ変換する際、ｚ＞０の時はｙ’
が小さい順に、また、ｚ＜０の時はｙ’が大きい順に絶
対値が小さい値へ変換するものとしたが、これは一般的
なｙ’の発生頻度の一例としてｙ’の発生頻度が高いも
のから並べ、絶対値が小さいものを割り当てたものであ
る。実際はｙ’の発生頻度が高いものから順に並べる並
べ方により、絶対値が小さい値へ変換する順序はこれに
限るものではない。本例と異なるｙ’からｙへの変換の
一例（ａ＝８の場合）を図62に示す。この例は、上述の
図61においてｙの部分が正負対称になるようにｙ’から
ｙへの変換を示すものである。
【０２５４】実施例19．図63は、本発明の第19の実施例
による高能率符号化装置の構成を示すブロック図であ
る。図63において、図１, 図57と同一部分には同一符号
を付してその説明は省略する。また、51はデータ分離回
路、202 はデータ分離回路、203 はデータ分離回路、52
は可変長符号化器、53は可変長符号化器である。また、
図64は、図63のデータ分離回路51の内部構成を示すブロ
ック図である。データ分離回路51は、量子化器３で量子
化された原係数ｚが０であるか０でないかを判別するデ
ータ判別回路157 と、原係数ｚに予め定められた規則に
従って演算を施す演算回路158 と、演算回路158 より出
力される実数データｘ’を整数化した整数係数ｘ、及
び、データ判別回路157 にて原係数ｚが０であると判別
された場合には無効データフラグを出力する丸め回路15
9 と、丸め回路159 より出力された整数係数ｘに１また
は−１を加算する加算回路160 と、第18の実施例と同一
の乗算器154 及び減算器155 と、減算器155 の出力であ
る係数ｙを予め定められた係数ｙに変換する変換回路16
1 とから構成されている。
【０２５５】次に、図64を用いてデータ分離回路51の動
作について説明する。量子化器３で量子化された原係数
ｚはデータ判別回路157 に入力され、原係数ｚが０であ
るか０でないかを判別する。原係数ｚが０でないと判別
されると、原係数ｚは演算回路158 に入力され、予め定
められた規則に従い演算を施され、実数のデータｘ’を
出力する。演算回路158 より出力された実数データｘ’
は丸め回路159 において小数点以下を切り捨て、整数係
数ｘとして出力する。丸め回路159 より出力された整数
係数ｘは加算回路160 に入力され、１または−１を加算
される。加算回路160 において１または−１を加算され
た整数係数ｘは、データ分離回路202 へ出力される。ま
た、加算回路160 より出力された整数係数ｘは乗算器15
4 に入力され、乗算器154 においてａを乗算され乗算結
果（ａ×ｘ）を出力する。乗算結果（ａ×ｘ）及び原係
数ｚは減算器155 に入力され、係数ｙ’＝ｚ−ａ×ｘを
算出する。減算器155 で求められた係数ｙ’は変換回路
161 に入力され、無効データフラグ及び係数ｘに基づい
て、予め定められた係数ｙに変換され、変換された係数
ｙはデータ分離回路203 へ出力される。なお、データ判
別回路157 で原係数ｚが０であると判別された場合、係
数ｙ側ではデータに無効データフラグを付加して伝送
し、係数ｘ側でデータ０として伝送する。データ判別回
路157 で原係数ｚが０である場合の動作の詳細は後述す
る。
【０２５６】図65は、データ分離回路51の動作、つま
り、演算回路158 での演算処理, 丸め回路159 での丸め
処理, 加算回路160 での加算処理及び変換回路161 での
変換処理を説明するための図である。図63に示す高能率
符号装置において量子化器３で量子化された原係数ｚ
は、データ分離回路51内のデータ判別回路157 に入力さ
れる。データ判別回路157 において、原係数ｚが０と判
別された場合、後述の丸め回路159 において、係数ｙ側
のデータに無効データフラグを付加し、係数ｘ側の値を
０として伝送する。一方、データ判別回路157 において
原係数ｚが０以外の値と判別された場合は、係数ｘは原
係数ｚが正か負かデータ判別回路157 において判別し
て、以下に示す［式１］に従い演算を施される。
【０２５７】［式１］ ｚ＞０の時、 ｘ＝［（ｚ−１）／ａ］＋１ ｚ＜０の時、 ｘ＝［（ｚ＋１）／ａ］−１ （但し、ａは正の奇数、［ｔ］は実数ｔの整数部分を示
す。）
【０２５８】以下、［式１］に基づいて演算回路158,丸
め回路159 及び加算回路160 において原係数ｚから係数
ｘを求める過程を示す。データ判別回路157 において、
原係数ｚがｚ＝０, ｚ＞０またはｚ＜０であるかが判別
される。データ判別回路157において、原係数ｚが０と
判別された場合、丸め回路159 において、係数ｙ側のデ
ータに無効データフラグを付加して出力する。なお、原
係数ｚが０のデータは係数ｘ側の値を０として伝送す
る。ｚ＞０の時は、原係数ｚは演算回路158 に入力さ
れ、原係数ｚから１をひいたｚ−１に対して、予め設定
された２以上の整数ａにより除算（（ｚ−１）／ａ）が
施される。演算回路158 において除算が施され、出力さ
れた実数係数ｘ’は丸め回路159 に入力され、実数ｘ’
の小数部分が切り捨てされ整数化されて出力される。更
に、丸め回路159 より出力された整数化されたデータは
加算回路160 で１を加算され、可変長符号化器52へ出力
される。一方、ｚ＜０の時は、原係数ｚは演算回路158
に入力され、原係数ｚから１を加えたｚ＋１に対して、
予め設定された２以上の整数ａにより除算（（ｚ＋１）
／ａ）が施される。演算回路158 において上記のように
演算を施され、出力された実数係数ｘ’は丸め回路159
に入力され、実数ｘ’の小数部分を切り捨て、整数され
て出力される。更に、丸め回路159 より出力された整数
化されたデータは加算回路160 で−１を加算され、可変
長符号化器52へ出力される。このようにして求められた
係数ｘを図65（ａ）に示す。
【０２５９】これに対して係数ｙは、図65（ｂ）に示す
ようにして求められる。すなわちｚ＝０ではｙには無効
データフラグが付加されている。上述したようにｚ＝０
のデータはｘ側でｘ＝０として伝送する。
【０２６０】次に、１≦ｚの範囲では、係数ｙはｙ’
（＝ｚ−ａ×ｘ）の値が小さい方から順に、０，１，−
１，２，−２，・・・と絶対値が小さい整数に変換され
る。すなわち、ｚ＝１の時をｙ＝０とし、１≦ｚ＜ａ＋
１の区間（ｘ＝１の区間）ではｚ＝２，３，・・・，ａ
−１，ａに対して、ｙを１，−１，・・・，（ａ−１）
／２，−（ａ−１）／２と割り当てる。更に、ｚ≧ａ＋
１の範囲では、係数ｙはｙ’（＝ｚ−ａ×ｘ）の値が小
さい方から順に、０，１，−１，２，−２，・・・と絶
対値が小さい整数に変換される。すなわち、ｚ＝ａ＋１
の時をｙ＝０とし、ａ＋１≦ｚ＜２ａ＋１の区間（ｘ＝
２の区間）では、ｚ＝ａ＋２，ａ＋３，・・・，２ａ−
１，２ａに対して、ｙを１，−１，．．．，（ａ−１）
／２，−（ａ−１）／２と割り当てる。以下、係数ｘが
同一の値をとる区間（ｘ＝３，４，・・・）を周期に、
同一の変換を繰り返す。
【０２６１】次に、ｚ≦−１の範囲では、係数ｙはｙ’
（＝ｚ−ａ×ｘ）の値が大きい方から順に、０，１，−
１，２，−２，・・・と絶対値が小さい整数に変換され
る。すなわち、−ａ−１＜ｚ≦−１の区間（ｘ＝−１の
区間）ではｚ＝−１の時をｙ＝０とし、ｚ＝−２，−
３，・・・，−ａ＋１，−ａに対して、ｙを１，−１，
・・・，（ａ−１）／２，−（ａ−１）／２と割り当て
る。更に、ｚ≦−ａ−１の範囲では、係数ｙはｙ’（＝
ｚ−ａ×ｘ）の値が大きい方から順に、０，１，−１，
２，−２，・・・と絶対値が小さい整数に変換される。
すなわち、ｚ＝−ａ−１の時をｙ＝０とし、−２ａ−１
＜ｚ≦−ａ−１の区間（ｘ＝−２の区間）では、ｚ＝−
ａ−２，−ａ−３，・・・，−２ａ＋１，−２ａに対し
て、ｙを１，−１，・・・，（ａ−１）／２，−（ａ−
１）／２と割り当てる。以下係数ｘが同一の値をとる区
間（ｘ＝−３，−４，・・・）を周期に、同一の変換を
繰り返す。なお、図65において黒丸（●）はその点の値
を含む場合を示し、白丸（○）はその点の値を含まない
場合を示している。
【０２６２】更に、［式１］に基づき、図66（ａ），
（ｂ）を用いて、原係数ｚから係数ｘ及び係数ｙへの分
離を自然数ａ＝９の場合を例に説明する。図66（ａ）に
示すように、データ判別回路157 において、原係数ｚ＝
０, ｚ＞０またはｚ＜０が判別されると、ｚ＝０の時は
上述のように係数ｘ＝０が出力される。更に、１≦ｚ＜
９の範囲では、演算回路158 において、ｘ’＝（ｚ−
１）／９が求められる。演算回路158 において除算が施
され、出力された実数係数ｘ’は丸め回路159 に入力さ
れ、実数ｘ’の小数部分を切り捨てされ整数化されて出
力される。１≦ｚ＜10の範囲ではｘ’＝０となる。更
に、丸め回路159 より出力された整数化されたデータは
加算回路160 で１を加算され、１≦ｚ＜10の範囲ではｘ
＝１となる。以下、ｚ≧10の範囲でも同様に係数ｘは求
められる。更にまた、−10＜ｚ≦−１の範囲では、演算
回路158 において、ｘ’＝（ｚ＋１）／９が求められ
る。演算回路158 において除算が施され、出力された実
数係数ｘ’は丸め回路159 に入力され、実数ｘ’の小数
部分を切り捨てされ整数化されて出力される。−10＜ｚ
≦−１の範囲ではｘ’＝０となる。更に、丸め回路159
より出力された整数化されたデータは加算回路160 で−
１を加算され、−10＜ｚ≦−１の範囲ではｘ＝−１とな
る。以下、ｚ≦−10の範囲でも同様に係数ｘは求められ
る。
【０２６３】これに対して係数ｙは、図66（ｂ）に示す
ようにして求められる。すなわちｚ＝０ではｙには無効
データフラグが付加されている。上述したようにｚ＝０
のデータはｘ側でｘ＝０として伝送する。
【０２６４】次に、１≦ｚの範囲では、係数ｙはｙ’
（＝ｚ−９×ｘ）の値が小さい方から順に、０，１，−
１，２，−２，・・・と絶対値が小さい整数に変換され
る。すなわち、１≦ｚ＜10の区間（ｘ＝１の区間）では
ｚ＝１の時をｙ＝０とし、ｚ＝２，３，４，５，６，
７，８，９に対してｙを１，−１，２，−２，３，−
３，４，−４と変換する。更に、ｚ≧10の範囲では、係
数ｙはｙ’（＝ｚ−９×ｘ）の値が小さい方から順に、
０，１，−１，２，−２，・・・と絶対値が小さい整数
に変換される。すなわち、10≦ｚ＜19の区間（ｘ＝２の
区間）ではｚ＝10の時をｙ＝０とし、ｚ＝11，12，13,
14, 15, 16, 17, 18に対して、ｙを１，−１，２，−
２，３，−３，４，−４と変換する。以下、係数ｘが同
一の値をとる区間（ｘ＝３，４，・・・）を周期に、同
一の変換を繰り返す。
【０２６５】次に、ｚ≦−１の範囲では、係数ｙはｙ’
（＝ｚ−９×ｘ）の値が大きい方から順に、０，１，−
１，２，−２，・・・と絶対値が小さい整数に変換され
る。すなわち、−10＜ｚ≦−１の区間（ｘ＝−１の区
間）では、ｚ＝−１のときをｙ＝０とし、ｚ＝−２，−
３，−４，−５，−６，−７，−８，−９に対して、ｙ
を１，−１，２，−２，３，−３，４，−４と変換す
る。更に、ｚ≦−10の範囲では、係数ｙはｙ’（＝ｚ−
９×ｘ）の値が大きい方から順に、０，１，−１，２，
−２，・・・と絶対値が小さい整数に変換される。すな
わち、−19＜ｚ≦−10の区間（ｘ＝−２の区間）ではｚ
＝−10の時をｙ＝０とし、ｚ＝−11，−12，−13，−1
4，−15，−16，−17，−18に対してｙを１，−１，
２，−２，３，−３，４，−４と変換する。以下、係数
ｘが同一の値をとる区間（ｘ＝−３，−４，．．．）を
周期に、同一の変換を繰り返す。以上の変換テーブルを
図67に示す。なお、図66において黒丸（●）はその点の
値を含む場合を示し、白丸（○）はその点の値を含まな
い場合を示している。
【０２６６】上述の要領でデータ分離回路51で分離され
た係数ｘ及び係数ｙ（なお、係数ｙには上述のように無
効データフラグが付加されている）は、それぞれデータ
分離回路202 及びデータ分離回路203 に入力され、それ
ぞれ０ランレングスコーディングを施され（０ランレン
グス，係数データ）の事象の組にされる。なお、上記第
18の実施例と異なり、第19の実施例では、係数ｙ側のデ
ータを、原係数ｚが０の時には伝送しないものとするた
め、０ランレングスコーディングされる１ＤＣＴブロッ
ク当りのデータ長が原係数ｚの１ＤＣＴブロック当りの
データ長より短い場合がある。上述のように、データ分
離回路51より分離され出力された係数ｙには、原係数ｚ
が０のとき無効データフラグが付加されているので、デ
ータ分離回路203 においては無効データフラグが検出さ
れる部分は除いて１ＤＣＴブロック単位で係数ｙを読み
込み、（０ランレングス，係数データ）の事象を生成す
る。一方、係数ｘ側のデータは原係数ｚのデータ長と同
一になる。それぞれ０ランレングスコーディングを施さ
れ（０ランレングス，係数データ）の事象の組にされた
係数ｘ及び係数ｙは、それぞれ可変長符号化器52及び可
変長符号化器53において可変長符号化が施される。
【０２６７】なお、可変長符号化器52及び可変長符号化
器53の構成及び動作は、従来例（図106)に示したものと
同一であるので説明は省略する。また、本実施例でも、
符号化テーブル4bのハフマンコードの内容が、可変長符
号化器52, 53では異なるものとする。可変長符号化器52
により可変長符号化を施された係数ｘの符号化データ及
び可変長符号化器53により可変長符号化を施された係数
ｙの符号化データは、データ合成回路47へ出力される。
データ合成回路47では各可変長符号化器52, 53からの出
力データを、１ＤＣＴブロックを単位として合成する。
以下の動作は第１の実施例と同様である。
【０２６８】以上のように、第19の実施例ではデータ分
離回路51において原係数ｚを係数ｘ及び係数ｙの２係数
に分離するが、分離は可逆過程であり、復号時に係数ｘ
及び係数ｙから原係数ｚを復元することができる。以下
に、係数ｘ及び係数ｙから原係数ｚを復元する過程を簡
単に説明する。原係数ｚはデータ分離回路51において分
離された係数ｘに２以上の整数ａを乗算した結果（ａ×
ｘ）に、同様にデータ分離回路51において分離された係
数ｙを符号化時と全く逆の変換を行う変換テーブルによ
りｙから逆変換されたｙ″を加算したａ×ｘ＋ｙ″によ
り復元される。なお、データ分離回路51において分離さ
れた係数ｘが０の時、原係数ｚは０と復元される。すな
わち、上述の分離方法により原係数ｚが値０で係数ｙの
値が伝送されない場合に限り、係数ｘが値０をとるよう
に定められているため符号化時と全く逆の変換により、
データの復元が可能である。すなわち、上述の分離方法
により原係数ｚが値０で係数ｙの値が伝送されない場合
に限り、係数ｘが値０をとるように定められているた
め、係数ｘ側が値０をとる時に、係数ｙ側に値が伝送さ
れていないことを検出できる。従って、データ分離回路
51における分離によって伝送しないものとされた係数ｙ
側のデータのため、係数ｙ側の１ＤＣＴブロック当りの
データ長が原係数ｚの１ＤＣＴブロック当りのデータ長
より減少している場合にも、係数ｘ側のデータによって
係数ｙ側の空である部分を検出できるため、係数ｙ側で
も１ＤＣＴブロックの原係数ｚと同一のデータ長までの
データを復元することができる。
【０２６９】以上の構成により、可逆過程で記録データ
の符号量を従来の高能率符号化装置と比べ、削減するこ
とが可能となる。以上の構成でＹ信号に対し、シミュレ
ーションを行った結果、従来の高能率符号化装置と比べ
１％程度の符号量が削減された。また、従来の１テーブ
ルでハフマン符号化を行う場合、約140 語のハフマンコ
ードが必要であったが本実施例による２テーブルによる
ハフマン符号化を行う場合、ハフマンコード数が２テー
ブルの合計で約100 語程度に減少した。これによりディ
ジタルＶＴＲ等の蓄積メディアにこの方式を採用した場
合、記録符号量を増加させることなく、従来の高能率符
号化装置で符号化した場合と比べて再生画質を向上する
ことが可能となる。すなわち、レート制御変数Ｋは符号
量が増加したぶん、従来と比べ小さく設定することがで
き復号画像のＳ／Ｎ比を向上させることができる。
【０２７０】なお、第19の実施例では変換回路161 によ
りｙ’からｙへ変換する際、ｚ＞０の時はｙ’が小さい
順に、また、ｚ＜０の時はｙ’が大きい順に絶対値が小
さい値へ変換するものとしたが、これは一般的なｙ’の
発生頻度の一例としてｙ’の発生頻度が高いものから並
べ、絶対値が小さいものを割り当てたものである。実際
はｙ’の発生頻度が高いものから順に並べる並べ方によ
り、絶対値が小さい値へ変換する順序はこれに限るもの
ではない。本例と異なるｙ’からｙへの変換の一例（ａ
＝９）の場合を図68に示す。この例は、上述の図67にお
いてｙの部分が正負対称になるようにｙ’からｙへの変
換を示すものである。
【０２７１】実施例20．図69は本発明の第20の実施例に
よる高能率符号化装置の構成を示すブロック図である。
なお、図において、１，２，３，５，６は実施例１と同
様のシャフリング回路，ＤＣＴ変換器，量子化器，バッ
ファ，レート制御回路であり、111,112,113,114,115 は
実施例５と同様のデータ分離回路，データ分離回路，デ
ータ分離回路，可変長符号化器，可変長符号化器であ
る。また、70はＤＣＴ変換器２より出力されるＤＣＴ係
数データ中のＡＣ係数の最大振幅値を検出し振幅により
予め定められたクラスに分類するクラス判別回路、71は
データ分離回路、72はスイッチ、73はデータ分離回路、
74は可変長符号化器、69はデータ合成回路である。
【０２７２】図70は、図69におけるデータ分離回路71の
内部構成を示すブロック図である。データ分離回路71
は、入力された０データを検出するデータ判別回路75
と、データ判別回路75より出力されるデータを定数ａで
除算する除算回路76と、除算回路76より出力される除算
結果を丸める丸め回路77と、丸め回路77より出力される
データを定数ａで乗算する乗算回路78と、減算器79と、
減算器79の出力を予め定められた値に変換する変換テー
ブル80と、メモリ81と、データ判別回路75より出力され
るデータ検出結果に基づきメモリ81へのデータ書き込み
の制御及びメモリ81からのデータ読み出しの制御を行う
メモリ制御回路82とを有する。
【０２７３】次に、第20の実施例の高能率符号化装置の
動作について説明するが、その前に、データ分離回路71
のデータ分割方法について説明する。第20の実施例に示
すデータ分離回路71では、入力されたデータを振幅方向
に分割することによりハフマン符号化を施す際のデータ
の分布構造を変えることにより効率的にハフマン符号化
を施しデータ量を削減するものである。以下、図69, 図
70を参照してデータ分離回路71の動作原理を説明する。
【０２７４】量子化器３で量子化された原係数ｚは、デ
ータ分離回路71で、Ｘデータ，Ｙデータに分離される。
まず始め、原係数ｚが以下の式に従い２つの変数Ｘ１，
Ｙ１に分離される。
【０２７５】ｚが（０≦ｚ）の場合は Ｘ１＝［ｚ／ａ＋0.49＊］ Ｙ１＝ｚ−ａ×Ｘ１ ｚが（０＞ｚ）の場合は Ｘ１＝［ｚ／ａ−0.49＊］ Ｙ１＝ｚ−ａ×Ｘ１
【０２７６】なお、上式中のａは予め定められた２以上
の整数を示す。また、上記0.49＊は小数点第２位以下が
すべて９である循環小数、記号［ｔ］は実数ｔの整数部
分である。
【０２７７】上記数式に基づき、分割されたＸ１，Ｙ１
はこのまま符号化すると分割効率がないｚ＝０のデータ
をＸ１，Ｙ１の両方で伝送することになり非常に効率が
悪い。データ分離回路71ではこのことを考慮し、量子化
器３より入力されたｚ＝０のデータをＹ側のみで伝送す
ることにより分割効率を上げる。なお、ｚ＝０をＸ１の
みで伝送しても同様の効果があることはシミュレーショ
ンにより確認されている。
【０２７８】以下、上述の分割方法を定数ａで行った場
合の変換方式を簡単に説明する。まず始めに、整数Ｘの
算出方法を示す。データ判別回路75により、入力された
データが０であるか判別され、その判別結果がメモリ制
御回路82及び変換テーブル80へ入力される。除算回路76
では入力データに対して定数ａによる除算が施される。
原係数ｚが−ａ／２≦ｚ≦ａ／２の範囲ではＸ１は０に
丸められ、Ｘ１＝０が出力される。また、ｚ＜−ａ／２
の範囲では丸め回路77において、除算回路76より出力さ
れた小数ｘ’＝ｚ／ａから0.49＊を減算して小数点以下
を切捨てした整数をＸ１とする。また、ｚ＞ａ／２の範
囲では丸め回路77において、除算回路76より出力された
小数ｘ’＝ｚ／ａに0.49＊を加算して小数点以下を切捨
てした整数をＸ１とする。上記動作で分割されたＸ１
は、ｚ＝０時のＸ１＝０が除かれＸが生成される。
【０２７９】同様に、整数Ｙの算出方法について述べ
る。上述のように原係数ｚの０データはＹのみで伝送す
るため、上記式で算出されたＹ１は変換テーブル80にお
いて入力された０検出結果に基づきｚ＝０の場合Ｙ＝０
を出力する。一方、ｚ＝０を除く−ａ／２≦ｚ≦ａ／２
の範囲、すなわちＸ１＝０の範囲ではＹは原係数ｚの値
そのままで与えられる。つまりＹは原係数ｚを２以上の
整数ａで除算した際の剰余として与えられる。また、ｚ
＜−ａ／２の範囲では、ＹはＹ１＝ｚ−ａ×Ｘ１により
求められた整数Ｙ１に対し、Ｙ１の値が大きい方から順
に、＋１，−１，＋２，−２，・・・（なお、−１，＋
１，−２，＋２，・・・であってもよく、正負の符号の
付け方は予め一対一に対応させておけばどのような順序
でもよい）と絶対値が小さい整数に変換したものを与え
る。すなわち、ｚ＝−ａ／２−１の時をＹ＝１とし、以
下原係数ｚの値の減少に伴い、ｚ≧−３×ａ／２までの
間、すなわちＸ１が同一の値をとる区間、Ｙ１＝ｚ−ａ
×Ｘ１から−１，２，−２，・・・，（ａ／２）−１，
−（（ａ／２）−１），ａ／２，−ａ／２へ変換され
る。以下、原係数ｚの値がａだけ減少する期間、すなわ
ちＸ１が同一の値をとる区間を周期に、同一の変換が繰
り返される。
【０２８０】また、ｚ＞ａ／２の範囲では、係数ＹはＹ
１＝ｚ−ａ×Ｘ１により求められた整数Ｙ１に対し、Ｙ
１の値が小さい方から順に、＋１，−１，＋２，−２，
・・・（なお、この順序は−１，＋１，−２，＋２，・
・・であってもよい）と絶対値が小さい整数に変換した
もので与えられる。すなわち、ｚ＝ａ／２＋１の時をＹ
＝１とし、以下原係数ｚの値の増加に伴い、ｚ≦３×ａ
／２までの間、すなわちＸ１が同一の値をとる区間、Ｙ
１＝ｚ−ａ×Ｘ１から−１，２，−２，・・・，（ａ／
２）−１，−（（ａ／２）−１），ａ／２，−ａ／２へ
変換される。以下、原係数ｚの値がａだけ増加する期
間、すなわちＸ１が同一の値をとる区間を周期に、同一
の変換が繰り返される。
【０２８１】丸め回路77より出力されたデータは乗算回
路78で定数ａとの乗算が施される。乗算結果は減算器79
で入力データと減算が施され変換テーブル80へ入力され
る。データ判別回路75にて０が検出されると、他の入力
にかかわらず変換テーブル80から０が出力される。ま
た、データ判別回路75にて０が検出されなかったデータ
に関してはＸ１＝０の場合に限り減算器79より出力され
たデータをそのまま出力する。それ以外の場合は上述の
要領で減算器79より出力されるデータを変換する。
【０２８２】以下、ａ＝16の場合を例にして説明を続け
る。図71にａ＝16の場合の具体的なＸ１，Ｙ１，Ｘ，Ｙ
の分割例を示す。上記式に従うとｚ＝９の場合Ｘ１＝
１，Ｙ１＝−７，同様にｚ＝16の場合Ｘ１＝１，Ｙ１＝
０と分割される。上述のようにｚ＝０のデータをＹ側で
伝送する関係上、ｚ＝０の本来の０と上記ｚ＝16の場合
のＹ１の０とを区別する必要がある。また、ｚ＝17の場
合Ｘ１＝１，Ｙ１＝１であるが、原係数ｚの数値分布を
考えるとｚ＝９の場合のＹはＹ１＝−７で伝送するより
もＹ＝１で伝送し、ｚ＝17の場合のＹをＹ１＝１でなく
Ｙ＝５で伝送したほうが効率がよい。これは、ｚ＝９の
発生確率の方がｚ＝17の発生確率よりも高いためであ
る。また、図72（ａ），（ｂ）には横軸に原係数ｚを縦
軸に分割係数Ｘ，Ｙを示した場合のデータ分離回路71に
より分割されたデータの分離状況をグラフに示す。な
お、図72（ａ），（ｂ）において、黒丸（●）はその点
の値を含む場合を示し、白丸（○）はその点の値を含ま
ない場合を示すものである。以下、上記分割方式を振幅
分割方式と記す。
【０２８３】除算回路76より出力された小数データ（除
算結果）ｘ’＝ｚ／16は丸め回路77において、ｚ＝０を
除く、−８≦ｚ≦８の範囲では０に丸められ整数データ
Ｘ＝０が出力される。また、ｚ＜−８の範囲ではｘ’＝
ｚ／16から0.49＊を減算して小数点以下を切り捨てした
整数をＸとして出力される。また、ｚ＞８の範囲では
ｘ’＝ｚ／16に0.49＊を加算して小数点以下を切捨てし
た整数をＸとして出力する。丸め回路77より出力された
データはメモリ81へ入力される。メモリ制御回路82は、
データ判別回路75で検出された０判別結果に基づき、ｚ
＝０以外のデータをメモリ81へ書き込むように制御す
る。この段階でｚ＝０のデータが除かれる。また、本実
施例では、メモリ81が２個のメモリブロックで構成され
ているとし、一方のメモリブロックでＸデータを生成し
ている間に、他方のメモリブロックから生成したデータ
を読み出すものとする。また、後段の制御を簡単にする
ために、ＤＣＴブロックの先頭ではデータを生成する側
のメモリブロック内の内容はすべて０にリセットされる
ものとする。
【０２８４】これに対しＹは、ｚ＝０ではＹ＝０とな
り、ｚ＝０を除く−８≦ｚ≦８の範囲、すなわちＸ１＝
０の範囲ではＹは原係数ｚの値そのままで与えられる。
つまり係数Ｙ１は原係数ｚを２以上の整数ａで除算した
際の剰余として与えられる。また、ｚ＜−８の範囲で
は、ＹはＹ１＝ｚ−16×Ｘ１により求められた整数Ｙ１
に対し、Ｙ１の値が大きい方から順に、１，−１，２，
−２，・・・と絶対値が小さい整数に変換したもので与
えられる。すなわち、ｚ＝−９の時をＹ＝１とし、以下
原係数ｚの減少に伴い、ｚ≧−24までの間、すなわちＸ
１＝−１の区間、Ｙ１＝ｚ−16×Ｘ１から−１，２，−
２，３，−３，４，−４，５，−５，６，−６，７，−
７，８，−８へ変換される。以下、ｚの値が16だけ減少
する期間、すなわちＸ１が同一の値をとる区間を周期
に、同一の変換が繰り返される。
【０２８５】また、ｚ＞８の範囲では、整数ＹはＹ１＝
ｚ−16×Ｘにより求められた整数Ｙ１に対し、Ｙ１の値
が小さい方から順に、１，−１，２，−２，・・・と絶
対値が小さい整数に変換したもので与えられる。すなわ
ち、ｚ＝９の時をＹ＝１とし、以下原係数ｚの増加に伴
い、ｚ≦24までの間、すなわちＸ１＝１の区間、Ｙ１＝
ｚ−16×Ｘ１から−１，２，−２，３，−３，４，−
４，５，−５，６，−６，７，−７，８，−８へ変換さ
れる。以下、原係数ｚの値が16だけ増加する期間、すな
わちＸ１が同一の値をとる区間を周期に、同一の変換が
繰り返される。
【０２８６】以下、図73に示す符号化アルゴリズムを参
照して第20の実施例の動作について説明する。入力され
たディジタル映像データはＤＣＴ変換後、ＤＣＴブロッ
ク内のＡＣ係数の最大振幅値が検出され、クラスが判断
される。クラスが判断されたＤＣＴ係数データはジグザ
グスキャニングされ、出力順序が入れ換えられた後に量
子化が施される。
【０２８７】ここで、クラス分割について簡単に述べ
る。一般にＤＣＴ変換をベースとする高能率符号化装置
においてはＤＣＴ変換後のＤＣＴブロックを係数データ
の振幅によりクラス分けを行う。クラス分けとは１ＤＣ
Ｔブロック内のＤＣＴ係数データ（本実施例ではＡＣ係
数データ）の最大振幅値によって符号化を行う際のＤＣ
Ｔブロックを予め定められた複数のクラスに分類するこ
とをいう。クラス判別回路70では入力されたＤＣＴブロ
ック内のＤＣＴ係数の最大振幅を検出し予め定められた
４つのクラスにＤＣＴブロック内のデータを分離し、ク
ラス情報をスイッチ72とデータ合成回路69とへ出力す
る。なお、詳細は省略するが、一般に量子化器３では、
このクラス情報により入力されたＤＣＴ係数の振幅をあ
らかじめ定められた定数で除算し、振幅を制限した後に
レート制御変数Ｋに応じて量子化を行う。また、クラス
情報は符号化データと共に伝送される。
【０２８８】量子化が施されたデータを分割する際、上
述した第５の実施例に示す１ラン０ランランレングス分
割方式で分割効率が悪い振幅が大きなデータに関しては
上述の振幅分割方式を併用して分割する。よって、クラ
ス判別回路70で所定のクラス以上と判断されたデータ
は、一旦上記振幅分割方式でＸ，Ｙに分割される。な
お、本実施例では最大振幅値の絶対値が８以下のものを
クラス０、最大振幅値の絶対値が８を越え16以下のもの
をクラス１、最大振幅値の絶対値が16を越え24以下のも
のをクラス２、最大振幅値の絶対値が24を越えるものを
クラス３として、クラス分類を行う。また、このクラス
判別の切り換え判定レベルを１（図73中ｂで示す）とす
る。すなわち、クラス１，２，３に属するＤＣＴブロッ
クの係数データは一旦振幅分割方式でＸ，Ｙデータに分
割される。
【０２８９】振幅分割方式で分割されたＸデータは０ラ
ンレングスコーディングが施され二次元の可変長符号化
が施される。一方、分割されたＹデータはクラスが所定
のレベル以下のものとスイッチ72で切りかえられる。ス
イッチ72の出力は、１ラン０ランランレングス符号化方
式が施される。すなわち、まず始め入力されたデータは
１をランとする１ランレングスコーディングが施された
後に、ランデータに関しては０をランとする０ランレン
グスコーディングが施され二次元の可変長符号化が施さ
れる。同様に係数データに関しても０をランとする０ラ
ンレングスコーディングが施され二次元の可変長符号化
が施される。１ラン０ランランレングス符号化方式で分
割され二次元の可変長符号化が施されたデータは可変長
符号化器74の出力とデータ合成回路69で合成され、符号
量が計算されレート制御係数Ｋが出力される。なお、デ
ータ合成方法については後述する。
【０２９０】図73に示すフローをもとにコンピュータシ
ミュレーションを行った結果、全体として約４％程度の
データ量の削減ができた。なお、上記数値データに対す
る１によるランレングスコーディングの際は、１，−１
の区別をつけず、付加ビットとして１ランレングスコー
ディング後のデータに１，−１の数だけ符号ビットを付
加するものとした。また、本シミュレーションはＤＣＴ
ブロック内のＡＣ係数のみについて行った。
【０２９１】以上のことをふまえて、第20の実施例の具
体的な動作を説明する。シャフリング回路１，ＤＣＴ変
換器２の動作は第１の実施例と同じである。ＤＣＴ変換
器２の出力はクラス判別回路70に入力されクラスが上記
要領で判断されクラス情報が出力される。量子化器３で
量子化されたデータは、データ分離回路71及びスイッチ
72へ供給される。
【０２９２】データ分離回路71に入力されたデータはデ
ータ判別回路75で０データであるか判断され、原係数デ
ータｚの０判別信号が変換テーブル80及びメモリ制御回
路82へ入力される。データ分離回路71で０と判別された
データは、上述のようにＸ側ではデータを伝送せずＹ側
で伝送する。データ判別回路75より出力されたデータは
除算回路70で上記条件式に従い予め定められた定数ａ
（なお定数ａは上述と同様に16として説明を続ける）に
より除算が施される。除算回路76より出力される除算結
果は丸め回路77で入力データが０以上の場合は0.49＊、
負の場合は−0.49＊のオフセットが加えられた後に丸め
られ整数化されて上記Ｘ１, Ｙ１が算出され、乗算回路
78及びメモリ81へ入力される。
【０２９３】乗算回路78では入力されたデータを定数ａ
で乗算する。一方、量子化器３より出力されたデータは
減算器79へ入力されこの乗算結果と減算が行われる。丸
め回路77の出力（Ｘ１）と減算結果（Ｙ１）と０データ
判別結果とは変換テーブル80に入力され、上述の要領で
整数Ｙが出力される（図71, 図72参照）。一方、メモリ
制御回路82では、データ判別回路75より出力される０検
出結果を元にｚ≠０の場合にＸ１データのみメモリ81へ
書き込むように制御する。上記動作により、メモリ81よ
り読み出されるデータはｚ＝０時の０データが除かれた
データが出力されることになる。
【０２９４】データ分離回路71より出力されたＸデータ
は、データ分離回路73で０ランレングスコーディングが
施され、可変長符号化器74で二次元の可変長符号化が施
される。なお、可変長符号化器74の動作の詳細について
は後述する。また、データ分離回路71で分離されたＹデ
ータはスイッチ72へ供給される。スイッチ72では量子化
器３より出力されるデータとＹデータとをクラス判別回
路70より出力されるクラス判別結果により切り換える。
スイッチ72の出力はデータ分離回路111 へ入力され１ラ
ンレングスコディングが施される。データ分離回路111
で分離された１ランデータはデータ分離回路112 で０ラ
ンレングスコーディングが施され、可変長符号化器114
で二次元の可変長符号化が施される。同様に、データ分
離回路111 で分離された係数データはデータ分離回路11
3 で０ランレングスコーディングが施され、可変長符号
化器115 で二次元の可変長符号化が施される。なお、符
号化テーブル4bのハフマンコードの内容は可変長符号化
器74, 可変長符号化器114及び可変長符号化器115 では
異なるものとする。
【０２９５】可変長符号化器74, 可変長符号化器114 及
び可変長符号化器115 の出力はデータ合成回路69へ入力
される。データ合成回路69では、クラス判別回路70より
出力されるクラス情報にもとづき可変長符号化器74の出
力を合成するか判断する。上述のようにクラス情報が０
のものは量子化器３への入力振幅が小さく振幅分割方式
では符号量の削減が望めないので、１ラン０ランランレ
ングス分割方式のみで分割符号化を行う。クラス情報が
所定のレベル以上の場合、データ合成回路69では可変長
符号化器74, 可変長符号化器114 及び可変長符号化器11
5 の出力を合成し、所定のレベル未満の場合は可変長符
号化器114 及び可変長符号化器115 の出力のみを合成し
情報量を削減する。このデータ合成回路69の動作につい
ては、後に詳述する。以下の動作は、第１の実施例と同
様であるので説明は省略する。
【０２９６】以下、第20の実施例における可変長符号化
器74の構成, 動作について説明する。この可変長符号化
器は上述の振幅分割符号化方式, １ラン０ランランレン
グス分割符号化方式, 及びクラス切り換え符号化方式を
採用する高能率符号化装置において、分割された各デー
タに対して二次元の可変長符号化を行う際に用いる、ハ
フマンコードテーブルの構成に関するものである。な
お、以上に示した本実施例の符号化方式を、以下、第１
の分割符号化方式と記す。
【０２９７】図74は、図69の可変長符号化器74の内部構
を示すブロック図である。可変長符号化器74は、入力デ
ィジタルデータが０であるかないかを検出する０検出回
路91と、０検出回路91で検出された０ランレングスをカ
ウントする０ランレングスカウンタ92と、０ランレング
スカウンタ92を制御するカウンタ制御回路93と、０ラン
レングスと０ランレングスの後に続いた０以外のデータ
（係数データ）との組であるデータ（０ランレングスデ
ータ，係数データ）を保持する第１のレジスタ94と、第
１のレジスタ94から出力されるデータ（０ランレングス
データ，係数データ）に予め定められたハフマンコード
を割り当てるＶＬＣテーブル95と、ＶＬＣテーブル95か
ら出力されるＭＳＢ側の16ビットを保持する第２のレジ
スタ96と、ＶＬＣテーブル95から出力されるデータより
エスケープコード（以下ＥＳＣと略称する）データを判
別するＥＳＣ判別回路97と、ＥＳＣ判別回路97より出力
されるＥＳＣ判別結果により出力するコードを切り換え
るセレクタ98と、セレク98により選択されたコードを書
き込むメモリ99と、メモリ99へのコードの書き込み／読
み出しを制御するメモリ制御回路100 とを有する。な
お、上述のハフマン符号を作成する場合、事象の発生頻
度に応じてハフマンコードを割り当てる。その際、発生
頻度が低い事象には直接ハフマンコードを割り当てず、
予め定められたＥＳＣの後に、直接ランレングスデータ
と、係数データを伝送することによりハフマンコードの
コード数の削減を図る場合がある。本実施例では、発生
頻度が低い事象にはＥＳＣを割り当てるものとする。
【０２９８】次に、可変長符号化器74の動作について説
明する。入力されたディジタルデータは０検出回路91に
よりデータ０が検出される。０ランングスカウンタ92で
は０検出回路91にて検出されたデータ０をもとに、０ラ
ンレングスをカウントする。０検出回路91にて０以外の
数値データが検出されるとカウンタ制御回路93より０ラ
ンレングスカウンタ92にカウンタ制御信号が送られ、０
ランレングスカウンタ92のカウント値が０に設定される
とともに、係数データ値及び０ランレングス値が第１の
レジスタ94にラッチされる。
【０２９９】第１のレジスタ94より出力されたデータ
（０ランレングス，係数データ）をもとに、ＶＬＣテー
ブル95では予め定められたハフマンコードを出力する。
ＶＬＣテーブル95では、ＭＳＢ側16ビットまで、ＬＳＢ
側16ビットまでのハフマンコードが出力される。出力ビ
ット数, メモリの構成については後述する。ＶＬＣテー
ブル95より出力されるＭＳＢ側の出力データは第２のレ
ジスタ96に一旦ラッチされる。
【０３００】一方、ＶＬＣテーブル95より出力されるＬ
ＳＢ側の出力データはＥＳＣ判別回路97に入力されＥＳ
Ｃであるか否かを判別される。ＥＳＣ判別回路97でＥＳ
Ｃであると判別されない場合は、セレクタ98により第２
のレジスタ96に保持されているＭＳＢ側の出力を選択
し、メモリ99に書き込む。ＥＳＣ判別回路97でＥＳＣで
あると判別された場合は、セレクタ98ではまず始めＬＳ
Ｂ側の出力を選択した後にＭＳＢ側の出力を選択し、両
データをメモリ99に書き込む。メモリ制御回路100 で
は、カウンタ制御回路93より送られる書き込みイネーブ
ル信号、及びＥＳＣ判別回路97より出力されるＥＳＣ判
別結果に基づきメモリ99への書き込み制御信号を発生
し、メモリ99へコードを書き込む。なお、メモリ99への
コード書き込み動作の詳細については後述する。
【０３０１】以下、図75〜図78を用いて、メモリ99への
コードの書き込み動作の具体例について詳細に説明す
る。既に従来例で述べたように、二次元ハフマン符号化
とは、ＤＣＴ変換器２よりジグザグスキャニング方式で
読み出され、量子化が施されたＤＣＴ係数データに対し
て、データ（０ランレングス，係数データ）を作り、こ
のデータの発生確率によって、発生確率が高い事象には
短いハフマンコード、発生確率が低い事象には長いハフ
マンコードを割り当てて符号化する。
【０３０２】実際に複数種類の画像データに対して、上
述の第１の分割符号化方式を施すことによりデータ分割
された、３つのデータそれぞれに対し、実際のデータ
（０ランレングス，係数データ）の発生確率を求め、各
事象に割り当てるハフマンコード長を決定して作成した
第１のＶＬＣコード長テーブル，第２のＶＬＣコード長
テーブル及び第３のＶＬＣコード長テーブルの一例を、
図75, 図76及び図77にそれぞれ示す。
【０３０３】以下、ＶＬＣテーブルの見方を説明する。
図75は、可変長符号化器74で用いるハフマンコードのコ
ード長を示す第１のＶＬＣコード長テーブルである。図
の縦方向に示す０〜63はデータＸに０ランレングス符号
化を施したデータ（０ランレングス，係数データ）の０
ランレングス値を示し、横方向に示す１〜16は係数デー
タを示す。但し、コード長に符号ビットは含まれていな
い。
【０３０４】図76は可変長符号化器114 で用いるハフマ
ンコードのコード長を示す第２のＶＬＣコード長テーブ
ルである。図の縦方向に示す０〜63はデータＹの１ラン
レングスデータ側に更に０ランレングス符号化を施した
データ（０ランレングス，係数データ）の０ランレング
ス値を示し、横方向に示す１〜63は係数データを示す。
なお、可変長符号化器114 では１ランレングス符号化を
施した際の１ランレングスデータ側に０ランレングス符
号化するものであるので、係数データとして正の値しか
存在しない。
【０３０５】図77は可変長符号器115 で用いるハフマン
コードのコード長を示す第３のＶＬＣコード長テーブル
である。図の縦方向に示す０〜63はデータＹに更に０ラ
ンレングス符号化を施したデータ（０ランレングス，係
数データ）の０ランレングス値を示し、横方向に示す２
〜255 は係数データを示す。但し、コード長に符号ビッ
トは含まれていない。なお、第３のＶＬＣコード長テー
ブルにおいて係数データに１が含まれないが、これはデ
ータＹに１ランレングス符号化を施した際の係数データ
に０ランレングス符号化を施しているため、係数データ
として値１は存在しないことによる。
【０３０６】なお、第１〜第３のＶＬＣコード長テーブ
ルにおいて（０ランレングス，係数データ）の事象に対
してコード長が割り当てられていない部分は事象の発生
確率が低く、この部分にあたる事象が発生した場合には
予め符号化されたＥＳＣと実際の０ランレングスデータ
と係数データとを固定長で送る。第１のＶＬＣコード長
テーブルではＥＳＣが７ビット、０ランレングスデー
タ，係数データが固定長でそれぞれ６ビット，４ビット
必要であり、これに符号ビットを加えるとＥＳＣの場合
は18ビットのコード長が必要となる。
【０３０７】第２のＶＬＣコード長テーブルではＥＳＣ
が８ビット、０ランレングスデータ，係数データが固定
長でそれぞれ６ビット，６ビット必要であり、ＥＳＣの
場合は20ビットのコード長が必要となる。
【０３０８】第３のＶＬＣコード長テーブルではＥＳＣ
として２つのコードＥＳＣ１及びＥＳＣ２を設けてい
る。ＥＳＣ１及びＥＳＣ２はそれぞれ第３のＶＬＣコー
ド長テーブルのコード長が割り当てられていない部分を
図77に示すように分離した２つの部分（図中に，で
示す）の事象のＥＳＣとして定められている。このよう
に第３のＶＬＣコード長テーブルではの部分ではＥＳ
Ｃ１が９ビット、０ランレングスデータ，係数データが
固定長でそれぞれ６ビット，３ビット必要であり、これ
に符号ビットを加えるとＥＳＣ１の場合は19ビットのコ
ード長が必要となる。また、の部分ではＥＳＣ２が９
ビット、０ランレングスデータ, 係数データが固定長で
それぞれ６ビット, ８ビット必要であり、これに符号ビ
ットを加えるとＥＳＣ２の場合は24ビットのコード長が
必要となる。
【０３０９】クラス情報をきちんと判断した場合は、１
ランレングス符号化を施すデータは全て８以下となり
の部分のハフマンコードは必要ない。しかし、民生用の
ディジタルＶＴＲ等では再生画質を向上するため、記録
時に視覚的に再生画質の劣化が目立つ赤または画像のエ
ッジ部といった部分のＤＣＴブロックのクラス情報を小
さくすることにより量子化器３での振幅制限値を小さく
する場合がある。このような場合、１ランレングス符号
化を施すデータの振幅が８を超える場合がありハフマン
コードをの部分にも割り当てる必要がある。また、一
般の画像においては、の部分の事象の発生確率は部
の事象の発生確率に比べて高くなっている。
【０３１０】ＥＳＣを２つ設けない場合、例えば各９ビ
ットのＥＳＣ１及びＥＳＣ２を設ける代わりに、ＥＳＣ
として７ビットのコードを１つ設けると、ＥＳＣの時の
コード長は常にＥＳＣの８ビット＋０ランレングスデー
タ側の固定長６ビット＋係数データ側の固定長８ビット
＋符号１ビットの合計23ビットとなり、データ量が多大
になる。よって、このようにＥＳＣを２つ設けることに
より効率良くデータ量を削減することが可能となる。
【０３１１】以下、具体的に可変長符号化器74におい
て、係数データＸの一例をメモリ79へ書き込む動作につ
いて図78を参照して説明する。データＸは図78に示すよ
うに１クロック期間に１係数ずつ、３，０，０，０，1
0，２，５，０，０，０，・・・のように入力されてく
る。入力データＸは０検出回路91により０であるか、０
以外の数値データであるかを検出される。０ランングス
カウンタ92では０検出回路91でデータ０が検出され続け
る間、０ランレングスをカウントすることにより０ラン
レングスコーディングが施される。
【０３１２】具体的には（０，３），（３，10），
（０，２），（０，５），・・・が構成され、第１のレ
ジスタ94に出力される。第１のレジスタ94より出力され
たデータ（０ランレングス，係数データ）に対し、ＶＬ
Ｃテーブル95では予め定められたハフマンコードを割り
当てる。この時、割り当てられる符号長は図75に示した
第１のＶＬＣコード長テーブルにより、符号ビットを含
んで、順に９ビット，18ビット，７ビット，18ビット，
・・・となる。ＶＬＣテーブル95からはＭＳＢ側16ビッ
トまで、ＬＳＢ側16ビットまでのハフマンコードデータ
が出力される。
【０３１３】ＶＬＣテーブル95より出力されるＭＳＢ側
のデータ（レジスタ出力データ）は第２のレジスタ96に
一旦保持される。一方、ＶＬＣテーブル95よりＥＳＣ判
別信号がＥＳＣ判別回路97に入力され、ＥＳＣであるか
否かが判別される。ＥＳＣ判別回路97でＥＳＣであると
判別されない場合は、セレクタ98により、図78に示す第
２のレジスタ96に保持されているＭＳＢ側のレジスタ出
力データを選択し、メモリ99に書き込む。ＥＳＣ判別回
路97でＥＳＣであると判別された場合は、セレクタ98に
よりＬＳＢ側のＲＯＭ出力データ及びＭＳＢ側のレジス
タ出力データの両方を選択し、メモリ制御回路100 では
カウンタ制御回路93より発生される書き込みイネーブル
信号がＬＯＷの時にＬＳＢ側, ＭＳＢ側の順でメモリ99
に書き込むように制御する。
【０３１４】具体的に上述のデータＸでは始めの（０，
３）の事象はＥＳＣでないのでＭＳＢ側のレジスタ出力
データ（９ビット）が選択されてメモリ99に書き込まれ
る。続く（３，10）の事象はＥＳＣであるので、ＬＳＢ
側のＲＯＭ出力データ（16ビット）及びＭＳＢ側のレジ
スタ出力データ（16ビット）がセレクタ98により選択さ
れ、両方をメモリ99に書き込む。この時、メモリ99にデ
ータを書き込むタイミングであるが、前事象である
（０，３）に続く（３，10）の事象までの間には０ラン
レングスが３続いているため、データを書き込むタイミ
ングとして３クロックの余裕があり、（３，10）のＬＳ
Ｂ側及び（３，10）のＭＳＢ側のデータの両方をメモリ
99に書き込むことが出来る。（３，10）に続く事象は
（０，２）であり、これはＥＳＣでないため、ＭＳＢ側
のレジスタ出力（７ビット）をメモリ99に書き込む。
【０３１５】ここで、図79に可変長符号化器74において
用いたメモリ99の構成を示す。図79に示すようにメモリ
99の構成は、深さが16ビット、長さが１ＤＣＴブロック
のＡＣ係数の数である63バイトである。
【０３１６】次に、図80を参照して、図78に示した係数
データＸのメモリ99への書き込み動作の続きを説明す
る。事象（０，３），（３，10），（０，２）までのメ
モリ99への書き込み動作は上述のとおりである。続く事
象（０，５）の書き込みであるが、これはＥＳＣであ
り、ＬＳＢ側のＲＯＭ出力データ（16ビット）及びＭＳ
Ｂ側のレジスタ出力データ（16ビット）がセレクタ98に
より選択されるが、前事象の（０，５）が０ランレング
スが０の事象であり、１クロック分のデータしか書き込
む余裕がないため、ＭＳＢ側のレジスタ出力データの16
ビット分しか書き込めない。従って、18ビット分のハフ
マンコードが書き込めず、メモリ99への書き込み動作が
破綻してしまう。
【０３１７】このような、メモリ99への書き込み動作の
破綻を来さないためには、メモリ99として図81に示すよ
うな構成のものを用いればよい。すなわち、深さがＶＬ
Ｃテーブル95で用いるコードの最大コード長（ＥＳＣの
時）である18ビットのものを用いれば、ＬＳＢ側で18ビ
ットまで出力し、ＭＳＢ側で18ビットまで出力できるた
め、上述したように０ランレングスが０の事象に続い
て、ＥＳＣの事象が発生する場合でもＭＳＢ側だけで18
ビット分のハフマンコード（ＥＳＣ）の書き込みを破綻
することなく行うことができる。
【０３１８】しかしながら、一般に用いられているメモ
リは深さ16ビットまたは32ビット構成のものである。深
さ18ビットのメモリは一般的でなく、また深さ32ビット
のメモリはメモリ容量が２倍になりコストがかかりすぎ
る。特に、本実施例に示すような分割符号化を採用する
高能率符号化装置においてはメモリ容量の削減は重要な
課題となってくる。
【０３１９】このような問題を解決するためには、ＶＬ
Ｃテーブルの構成を考慮する必要がある。図82は、可変
長符号化器74の他の内部構成を示すブロック図である。
図82に示す構成例にあっては、図74に示す構成例におけ
るＶＬＣテーブル95をＶＬＣテーブル102 に置き換えた
だけであり、他の構成は図74と同じである。
【０３２０】図83〜図85は、図82に示す構成の可変長符
号化器74で用いる第４〜第６ハフマンコードのコード長
を示す図であり、上述の第１の分割符号化方式を施すこ
とによりデータ分割された、３つのデータそれぞれに対
し、実際の事象（０ランレングス、係数データ）の発生
確率を求め、更に０ランレングスが０の事象においては
符号ビットを含んだ符号長が16ビット以下になるように
構成にした第４のＶＬＣコード長テーブル, 第５のＶＬ
Ｃコード長テーブル及び第６のＶＬＣコード長テーブル
を示している。
【０３２１】図83は、可変長符号化器74で用いる第４の
ＶＬＣコード長テーブルである。図84は可変長符号化器
114 で用いる第５のＶＬＣコード長テーブルである。図
85は可変長符号化器115 で用いる第６のＶＬＣコード長
テーブルである。以下、第４〜第６のＶＬＣコード長テ
ーブルの見方について説明する。
【０３２２】第１〜第３のＶＬＣコード長テーブルにお
いては、ＥＳＣのコード長は予め符号化された１つのＥ
ＳＣのコード長と実際の０ランレングスデータと係数デ
ータとにより固定長で決められるものであった。第４〜
第６のＶＬＣコード長テーブルでは予めＥＳＣとして２
つのコードが用意されている。１つは０ランレングス側
のＥＳＣであるＥＳＣ１であり、もう一つは係数データ
側のＥＳＣであるＥＳＣ２である。図83に示す第４のＶ
ＬＣコード長テーブルにあって、縦方向に示す０〜61は
データＸに０ランレングス符号化を施したデータ（０ラ
ンレングス，係数データ）の０ランレングス値を示し、
横方向に示す０〜16は係数データを示す。但し、係数デ
ータの０の列（図中縦方向に14，14，・・・，14と示す
部分）は、ＥＳＣ時の０ランレングスデータ側のＥＳＣ
のコード長（ＥＳＣ１のコード長（８ビット）＋０ラン
レングス固定長（６ビット））を示す。
【０３２３】以下、図83, 図84, 図85中に（＊）で示す
ＥＳＣコードの付加方法について説明する。ＥＳＣは以
下のように発生する。第４のＶＬＣコード長テーブルに
おいて、ＥＳＣは（（各０ランレングスデータ）−１，
係数データ０）のコード、及び（０ランレングスデータ
０，各係数データ）のコードの２種類のコードを用いる
ことにより表わす。なお、図83, 図84, 図85中に示すコ
ード長には符号ビットは含まれていない。
【０３２４】可変長符号化器114 で用いるハフマンコー
ドのコード長を示す図84の第５のＶＬＣコード長テーブ
ルにあって、縦方向に示す０〜61はデータＹの１ランレ
ングスデータ側に更に０ランレングス符号化を施した事
象（０ランレングス，係数データ）の０ランレングス値
を示し、横方向に示す０〜63は係数データを示す。な
お、係数データの０の列（図中縦方向に15，15，・・
・，15と示す部分）及びＥＳＣの発生方法は、第４のＶ
ＬＣコード長テーブルと同一なので説明は省略する。
【０３２５】可変長符号化器115 で用いるハフマンコー
ドのコード長を示す図85の第６のＶＬＣコード長テーブ
ルにあって、縦方向に示す０〜61はデータＹに更に０ラ
ンレングス符号化を施した事象（０ランレングス，係数
データ）の０ランレングス長を示し、横方向に示す０,
２〜255 は係数データを示す。但し、縦方向の０の列
（図中縦方向に15，15，・・・，15と示す部分）及びＥ
ＳＣの発生方法は、第４のＶＬＣコード長テーブルと同
一なので説明は省略する。なお、第６のＶＬＣコード長
テーブルにおいて係数データに１が含まれないが、これ
はデータＹに１ランレングス符号化を施した際の係数デ
ータに０ランレングス符号化を施しているため、係数デ
ータとして値１は存在しないことによる。
【０３２６】以下、図82に示す構成の可変長符号化器74
における係数データＸのメモリ99への書き込み動作を説
明する。データＸは図80に示すように１クロック期間に
１係数ずつ、３，０，０，０，10，２，５，０，０，
０，・・・のように入力されてくる。入力データＸは０
検出回路91によりデータ０であるか、０以外の数値デー
タであるかを検出される。０ランングスカウンタ92では
０検出回路91で検出された０をもとに、０ランレングス
をカウントする。
【０３２７】０検出回路91で０以外の数値データが検出
されるとカウンタ制御回路93より０ランレングスカウン
タ92にカウンタ制御信号が送られるとともに、第１のレ
ジスタ94にラッチ制御信号を出力する。第１のレジスタ
94ではラッチ制御信号に基づき、係数データ及びランレ
ングスデータをラッチする。具体的には、第１のレジス
タ94より（０，３），（３，10），（０，２），（０，
５），・・・が出力される。第１のレジスタ94より出力
された事象（０ランレングス，係数データ）に対し、Ｖ
ＬＣテーブル102 では予め定められたハフマンコードを
割り当てる。この時、割り当てられる符号長は図83に示
した第４のＶＬＣコード長テーブルにより、符号ビット
を含んで、順に９ビット，27ビット（但し、座標表現で
０ランレングスデータ側14ビット＋係数データ側13ビッ
ト），７ビット，13ビット，・・・となる。
【０３２８】ＶＬＣテーブル102 からはＭＳＢ側16ビッ
トまで、ＬＳＢ側16ビットまでのハフマンコードデータ
が出力される。ＶＬＣテーブル102 より出力されるＭＳ
Ｂ側のデータは第２のレジスタ96に一旦保持される。一
方、ＶＬＣテーブル102 よりＥＳＣ判別信号がＥＳＣ判
別回路97に入力され、ＥＳＣであるかないかが判別され
る。ＥＳＣ判別回路97でＥＳＣであると判別されない場
合は、セレクタ98により、図80に示す第２のレジスタ96
に保持されているＭＳＢ側のレジスタ出力データを選択
し、メモリ99に書き込む。
【０３２９】ＥＳＣ判別回路97でＥＳＣであると判別さ
れた場合は、セレクタ98によりＬＳＢ側のＲＯＭ出力デ
ータ及びＭＳＢ側のレジスタ出力データの順に両方を選
択し、メモリ制御回路100 ではカウンタ制御回路93より
発生される書き込みイネーブル信号がＬＯＷの時にＬＳ
Ｂ側, ＭＳＢ側の順でメモリ99に書き込むように制御す
る。
【０３３０】具体的に上述のデータＸでは始めの（０，
３）の事象はＥＳＣでないのでＭＳＢ側のレジスタ出力
データ（９ビット）が選択されてメモリ99に書き込まれ
る。続く（３，10）の事象はＥＳＣであるので、ＬＳＢ
側のＲＯＭ出力データ（16ビット）、及びＭＳＢ側のレ
ジスタ出力データ（16ビット）の順にセレクタ98により
選択された両方のデータをメモリ99に書き込む。この
時、メモリ99にデータを書き込むタイミングであるが、
前事象である（０，３）に続く（３，10）の事象までの
間には０ランレングスが３続いているため、データを書
き込むタイミングとして３クロックの余裕がある。よっ
て（３，10）のＬＳＢ側、及び（３，10）のＭＳＢ側の
データの両方をメモリ99に書き込むことが出来る。
（３，10）に続く事象は（０，２）であり、これはＥＳ
Ｃでないため、ＭＳＢ側のレジスタ出力（７ビット）を
メモリ99に書き込む。
【０３３１】続く事象（０，５）の書き込みであるが、
これは上述のＶＬＣテーブル95においてはＥＳＣであ
り、ＬＳＢ側のＲＯＭ出力データ（16ビット）及びＭＳ
Ｂ側のレジスタ出力データ（16ビット）がセレクタ98に
より選択されるが、前事象の（０，２）が０ランレング
スが０の事象であるため、１クロック分のデータしか書
き込む余裕がなく、ＭＳＢ側のレジスタ出力データの16
ビット分しか書き込めないため、18ビット分のハフマン
コードが書き込めず、メモリ99への書き込み動作が破綻
した。ところが、ＶＬＣテーブル102 においては（０，
５）の事象のハフマンコード長は12ビット（符号ビット
を加えると13ビット）に抑えられており、前事象が０ラ
ンレングスが０の事象であっても、図79に示す深さ16ビ
ットのメモリ構成でメモリ書き込み動作に破綻を来さな
い。このようにＶＬＣテーブル102は０ランレングスが
０の事象のコード長を16ビット以下に抑えることによ
り、０ランレングスが０の事象が続いて発生する場合に
も、深さ16ビットのメモリへの書き込み動作を正常に行
えるものである。
【０３３２】なお、本実施例の高能率符号化装置におけ
る可変長符号器114 及び可変長符号器115 は、可変長符
号器74と同一の構成であり、動作も同一であるのでその
構成及び動作の説明は省略する。
【０３３３】次に、データ合成回路69の動作を詳細に説
明する。図86（ａ）に可変長符号化器74の出力（Ｘ）、
図86（ｂ）に可変長符号化器114 の出力（Ｒ）、図86
（ｃ）に可変長符号化器115 の出力（Ｖ）、図86（ｄ）
に従来の合成結果、図86（ｅ）にデータ合成回路69の合
成出力を、それぞれ示す。なお、図86に示す例はクラス
判別結果が上記所定のレベル以上であったものとする。
すなわち、これらの３個の可変長符号化器74, 114, 115
の出力をすべて合成する。従来の合成の場合は、３個の
可変長符号化器74, 114, 115の各出力結果を、図86
（ｄ）に示すように、時分割に多重する。なお、１ラン
レングス符号化時の１ランレングスの符号ビットは、上
述したように可変長符号化器114 において可変長符号語
と共に伝送される。
【０３３４】これに対し、本実施例のデータ合成回路69
では、これらの３個の可変長符号化器74, 114, 115の出
力を図86（ｅ）に示すように交互に合成する。すなわ
ち、可変長符号化器74より出力される先頭データ（Ｘ0
データ）に続き、可変長符号化器114 より出力される先
頭データ（Ｒ0 データ）, 可変長符号化器115 より出力
される先頭データ（Ｖ０データ）をまず始め合成する。
以下同様に、可変長符号化器74より出力される２番目の
データ（Ｘ1 データ）, 可変長符号化器114 より出力さ
れる２番目のデータ（Ｒ1 データ）, 可変長符号化器11
5 より出力される２番目のデータ（Ｖ1 データ）, ・・
・を繰り返し合成する（図86（ｅ）参照）。なお、デー
タの合成順序は図86（ｅ）に限るものではなく各可変長
符号化器74, 114, 115から出力されたデータを交互に合
成する場合には、その合成順序は任意であってよい。
【０３３５】途中で、例えば可変長符号化器74のデータ
がなくなった場合、それ以降のデータに関しては可変長
符号化器114 及び可変長符号化器115 の出力データを交
互に合成する。また、２個の可変長符号化器のデータが
なくなった場合は残った可変長符号化器のデータを以下
時分割に多重し合成する。図86に示す例では可変長符号
化器115 のデータがいちばん長いものとして図示した。
【０３３６】ディジタルＶＴＲ等の蓄積メディアへの記
録または電波等での伝送では、再生または受信時に発生
する誤りを訂正するための誤り訂正符号が付加される。
なお、誤り訂正符号については、本発明の本質とは直接
関係がないので説明は省略する。図87には誤り訂正符号
により検出された誤りの位置を示す。一般にハフマン符
号の場合、再生信号中に誤りが検出されると以降のデー
タを復元することができなくなる。すなわち、図87にお
いて、誤り検出位置以降のデータは復号されない。図87
（ａ）の場合、可変長符号化器74の出力データ全てと、
可変長符号化器114 の出力データの大部分とは復号でき
るが、誤り検出位置以降のデータは復号することができ
ないので、可変長符号化器114 の出力データの一部と、
可変長符号化器115 の全てのデータは復号できない。
【０３３７】本実施例のように、データを３つ分割して
記録または伝送するシステムにおいては、復号時に３つ
のデータの全てがそろわないと全くデータを復号するこ
とができない。よって、図87（ａ）に示す従来の合成方
法では、図に示すような位置に誤りが発生すると、この
ＤＣＴブロックのデータを全く復号することができなく
なってしまう。
【０３３８】一方、データ合成回路69の出力では、図87
（ｂ）に示すように、図87（ａ）と同一の位置に誤りが
発生した場合でも、Ｘ0,Ｘ1,・・・, Ｒ0,Ｒ1,・・・,
Ｖ0,Ｖ1,・・・のデータを再生できる。この場合、各々
の再生可能なデータを用いて３つのデータの復号を行い
合成することによりＤＣＴブロックの高域成分のデータ
は再生できないものの、低域部分のデータを再生するこ
とができる。なお、どこまで復号を行えるかは、復号す
ることができた３つの復号結果の一番短い復号結果に支
配される。例えば、Ｘが12シーケンスまで、Ｒが10シー
ケンスまで、Ｖが６シーケンスまでの場合、１ランレン
グスの復号を６シーケンスのデータまで行い、復号結
果、例えば９シーケンスまで復号ができた場合はこの９
シーケンスまでのデータと９シーケンスまでのＸデータ
とを用いて復号を行う。
【０３３９】また、ディジタルＶＴＲまたはディジタル
記録のディスクプレイヤに上記高能率符号化方式を用い
た場合、特殊再生（特に高速再生）時に、データは間欠
的に再生されるため、図87に示すようにＤＣＴブロック
の途中でデータが再生されなくなるような場合が多々発
生する。このような場合、図86（ｄ）に示すような従来
の合成方式を使用した際は、ＤＣＴブロックのデータが
復号できず良好な再生画像が合成できない。一方、デー
タ合成回路69の出力の場合は、ＤＣＴブロック内の高域
成分は再生されないものの低域成分のみで再生画像を構
成することができるので良好な特殊再生（高速再生）画
像を得ることができる。
【０３４０】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。また、クラス分けデータは符
号化データと共に伝送されるデータであるので切り換え
フラグを新たに追加することなく振幅分割符号化方式の
採用を制御するので、振幅分割符号化方式でデータ量の
削減効果がまったくない振幅の小さな部分においては、
振幅分割を行わず、１ラン０ランランレングス分割方式
であまり分割効率が期待できないＤＣＴ係数の振幅値が
大きな値を持つＤＣＴブロックにおいては振幅分割符号
化方式とを併用するので効果的にデータ量を削減するこ
とが可能となる。
【０３４１】また、分割符号化方式を採用することによ
り、１ラン０ランランレングス分割符号化方式を単独で
採用する場合と比べ、３テーブルのハフマン符号語数の
合計を少なくすることも可能となった。シミュレーショ
ンではおよそ66％程度のコード数の削減が可能となっ
た。
【０３４２】以上の構成により、可逆過程で記録データ
の符号量を効果的に削減することが可能となる。これに
より、ディジタルＶＴＲ等の蓄積メディアにこの方式を
採用した場合、記録符号量を増加させることなく従来の
高能率符号化装置で符号化した場合と比べて再生画質を
向上することが可能となる。すなわち、レート制御回路
６より出力されるレート制御変数Ｋは、従来例と比べて
符号量が減少した分だけ小さく設定することができ復号
画像のＳ／Ｎ比を向上させることができると共に、メモ
リ容量を増大させることなく、効果的な可変長符号化器
を得ることができ、コストの低減を図ることができる。
【０３４３】なお、第20の実施例ではクラス数が４の場
合について説明したがこれに限るものではない。また、
切り換えをクラスを振幅が一番小さなクラスのみに限定
したがこれに限るものではなく、他のレベル、例えば分
割効率があまり良くない振幅の一番大きなクラスの場合
にデータ分離回路71の出力を選択するように構成しても
同様の効果を奏する。また、本実施例では振幅方向のデ
ータ分割をクラス情報で行ったがこれに限るものではな
く、量子化後の振幅値で判断し切り換えフラグを付加し
て伝送してもよい。また、クラスがある特定のクラスに
場合のみ切り換えフラグを付加し制御するように構成し
ても同様の効果を奏することはいうまでもない。
【０３４４】また、本実施例ではメモリ99の幅を16ビッ
トとしたがこれに限るものではなく、８ビット，18ビッ
ト, 24ビット等でも同様の効果を奏する。参考として、
メモリ99の幅を８ビットとした場合における、分割テー
ブルの例は前述の図61のようになり、原係数ｚと分離係
数Ｘ，Ｙとの関係は、前述の図60に示すｚとｘ，ｙとの
関係と同様になる。
【０３４５】また、クラス判別回路70の入力データをＤ
ＣＴ変換器２の出力で行ったがこれに限るものではな
い。また、データ分割回路71の構成は図70に示したもの
を用いたがこれに限るものではなく、他の構成でもよ
い。また、原係数ｚの０データをＹ側で伝送したがこれ
に限るものではなくＸ側で伝送し、Ｘ側のデータにラン
レングス符号化を施し伝送しても同様の効果を奏する。
【０３４６】実施例21.データ合成回路69における他の
合成方法（１ラン０ランランレングス符号化方式を採用
する高能率符号化装置でのデータの合成方法）について
本発明の第21の実施例として説明する。従来例でも述べ
たように、ＤＣＴ変換後のデータは低域側にスペクトラ
ムが集中する。すなわち、低域側に振幅の大きなデータ
が集中する事になる。１ラン０ランランレングス符号化
方式を用いて分割したデータに可変長符号化を施す際、
ランレングスデータに関しては、比較的低域側で０が続
く。これは、低域側にスペクトラムが集中することに起
因する。よって、１コードの可変長符号で複数のＤＣＴ
シーケンスを伝送することが可能となる。一方、係数デ
ータに関しては低域側で０以外の係数データが続く。よ
って、１コードの可変長符号で１シーケンスしか伝送で
きない場合が数多く発生する。
【０３４７】以上のことを考慮した、１ラン０ランラン
レングス符号化方式に適するデータ合成方法について説
明する。図88はこのデータ合成方法の動作説明図であ
り、具体的には、図88（ａ）に１ランレングス側の二次
元に可変長符号化後のデータ列、図88（ｂ）には係数デ
ータ側の二次元の可変長符号化後のデータ列を示す。ま
た、図88（ｃ）に本例のデータ合成回路69の出力結果を
示す。データ合成の際は図88（ｃ）に示すように係数側
の可変長符号化データの先頭より、交互にデータの合成
を行う。再生信号中に誤りが発生した場合、誤りが検出
される以前のデータを用いてＤＣＴブロックのデータを
合成する必要がある。この際、ＤＣＴブロック内の再生
画質は、各々誤り無しで再生されたデータを復号しデー
タの復号結果により決まる。そして、データを合成する
際は短い方の復号結果までのデータを用いて復号を行
う。例えば、１ランレングスが12シーケンスまで復号で
き、係数データが７シーケンスまで復号できた場合、Ｄ
ＣＴデータ復号の際には双方のデータを７シーケンスま
で用いて復号を行う。
【０３４８】上述のように、ＤＣＴ変換後のデータは低
域にパワーが集中するため、係数データは低域側ではラ
ンレングス長が短いため、１コードで１またはは２シー
ケンス程度しか復号できない。なお、ラン長が２以上の
コードも存在するが低域側ではほとんど現われない。反
対に、１ランレングスデータは低域側では比較的０が続
くため、１コードで数シーケンスを復号することができ
る。これは、誤りが発生した時、ＤＣＴブロックの再生
画質を決める最大のポイントは、ほとんどの画像におい
て係数データをどこまで再生できるかにかかっているか
らである。図88（ｃ）に示すデータ合成方法は、係数デ
ータの合成を優先しているので、上述した合成方法（１
ランレングスを優先して記録する方法）に比べて係数デ
ータの再生効率が若干良いので再生画質を向上すること
ができる。シミュレーション結果でも、２〜３シーケン
ス程度の再生効率が増加した。なお、このシミュレーシ
ョンでは１フレーム内の全てのＤＣＴブロック内のデー
タを高能率符号化後、所定のビット数だけ（例えば60ビ
ット）を用いて復号を行い、何シーケンスまで復号でき
るかを計算した。
【０３４９】この合成方法は回路規模を増加させること
なく、１ランレングスデータの合成を優先させた合成方
法と比較して、効率良くデータを合成できるとともに、
誤りが発生した場合、または特殊再生時（特に高速再生
時）の再生画質の向上を図るることができる。
【０３５０】なお、０ランレングスコーディングを施し
ランレングスデータと係数データとに分割した後に、ラ
ンレングスデータに０ランレングスコーディングを施し
可変長符号化を行い、係数データに対しては１をランと
する１ランレングスコーディングを施し可変長符号化を
行う０ラン１ランランレングス符号化方式でも同様の効
果を奏する。また、データ合成方法を図88に示すように
係数データを優先させ、１ランレングスデータと交互に
合成していったがこれに限るものではなく、係数データ
Ａコードに対して１ランレングスデータをＢコード合成
しても（Ａ＞Ｂ, 例えばＡ＝２, Ｂ＝１）同様の効果を
奏する。
【０３５１】実施例22．図89は本発明の第22の実施例に
よる高能率符号化装置の構成を示すブロック図である。
なお、図89において、第20の実施例（図69）と同一部分
には同一符号を付して説明を省略する。86はクラス判別
回路である。
【０３５２】第20の実施例では、ＤＣＴ係数のクラス情
報により、分割符号化方式を切り換えていたが、第22の
実施例ではクラス情報以外に量子化時に用いられるレー
ト制御変数Ｋを用いて分割手段の切り換えを行うように
制御する。以下、簡単に第22の実施例の原理を説明す
る。ＤＣＴ変換器２の出力データは量子化器３で符号量
に応じて振幅値が制限される。従ってＤＣＴ変換後の振
幅値はクラス０に入らないが量子化後の振幅値は量子化
値の値が大きいため小さくなり、振幅分割方式によりか
えってデータ量を増加させてしまう場合が生じる。よっ
て、第22の実施例では振幅分割方式による分割符号化時
のロスを最小限に抑えるためクラス情報以外にレート制
御変数Ｋを用いてこの分割方式切り換え行うように構成
する。この構成により、本来クラス情報を用いた場合振
幅分割が行われるブロックもレート制御変数Ｋが大きな
場合は振幅分割が行われず効率的に分割動作が行われ
る。
【０３５３】以上のことをふまえて第22の実施例の動作
を説明する。シャフリング回路１，ＤＣＴ変換器２の動
作は第１の実施例と同様である。ＤＣＴ変換器２の出力
はクラス判別回路86に入力されデータのクラスが判断さ
る。クラス判別回路86ではクラス判別結果とレート制御
回路６より出力されるレート制御変数Ｋとにより入力さ
れたＤＣＴブロック内の最大振幅値を推定する。例え
ば、クラス０が８以下、クラス１が９〜16まで、クラス
２が17〜32まで、クラス３が33以上の場合について説明
する。いま、ＤＣＴブロック内のクラスが２と判断され
たブロックにおいて量子化値が0.25（すなわち、入力デ
ータは従来例に示すように４（16×0.25）で割られるこ
とになる）の場合、最大振幅値はクラス２の最大振幅32
を４で割ったものより小さくなる。すなわち、このブロ
ック内の最大振幅値は８以下と判断される。この場合
は、振幅方向の分割を行うとかえってデータ量を増やす
可能性がある。なお、本実施例では上記分割符号化方式
の切り換えのデータ最大値は８とする。
【０３５４】上述の要領でクラス情報とレート制御変数
Ｋとを用いて推定された最大振幅判定結果はスイッチ72
及びデータ合成回路69へ出力される。一方、量子化器３
では、レート制御変数Ｋの値により量子化スケールを決
定し量子化を行う。量子化後のデータは、データ分離回
路71及びスイッチ72へ供給される。第22の実施例におけ
るスイッチ72での切り換えは、クラス判別回路86より出
力される制御信号を用いて、量子化後のデータの最大振
幅が所定のレベル以下の場合は量子化器３の出力を選択
し、所定のレベルを越える場合はデータ分離回路の出力
を選択するように構成する。なお、他の動作は上述の第
20の実施例と同様であるので説明は省略する。
【０３５５】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。また、クラス分けデータ及び
レート制御変数Ｋは符号化データと共に伝送されるデー
タであるので切り換えフラグを新たに追加することなく
振幅分割符号化方式の採用を制御するので、振幅分割符
号化方式でデータ量の削減効果のまったくない振幅が小
さな部分においては、振幅分割を行わず、１ラン０ラン
ランレングス分割方式であまり分割効率が期待できない
ＤＣＴ係数の振幅値の大きな値を持つＤＣＴブロックに
おいては振幅分割符号化方式とを併用するので効果的に
データ量を削減することが可能となる。
【０３５６】また、上記分割符号化方式を採用すること
により、１ラン０ランランレングス分割符号化方式を単
独で採用する場合と比べ、３テーブルのハフマン符号語
数の合計を少なくすることも可能となる。
【０３５７】以上の構成により、可逆過程で記録データ
の符号量を効果的に削減することが可能となる。これに
より、ディジタルＶＴＲ等の蓄積メディアにこの方式を
採用した場合、記録符号量を増加させることなく従来の
高能率符号化装置で符号化した場合と比べて再生画質を
向上することが可能となる。すなわち、レート制御回路
６より出力されるレート制御変数Ｋは、従来例と比べて
符号量が減少した分だけ小さく設定することができ復号
画像のＳ／Ｎ比を向上させることができる。
【０３５８】なお、本実施例ではクラス数が４の場合に
付いて説明したがこれに限るものではない。また、分割
符号化方式の切り換えを振幅レベルで８で、行ったがこ
れに限るものではない。
【０３５９】実施例23．図90は本発明の第23の実施例に
よる高能率符号化装置の構成を示すブロック図である。
図90において、第20の実施例（図69）と同一符号を付し
た部分は同一部分を示すので説明は省略する。103 はデ
ータ合成回路である。
【０３６０】第20の実施例に示す、振幅分割符号化方式
または１ラン０ランランレングス分割符号化方式は、分
割することにより上述のようにデータ量を削減すること
ができる。しかし、１ラン０ランランレングス分割符号
化方式により符号化する場合、ＡＣ成分の振幅が大きい
データが存在する画像においては分割しても思ったほど
データ量の削減が望めない。また、振幅分割符号化方式
により符号化する場合には、平坦な画像においてはＤＣ
Ｔブロック内のＡＣ成分の振幅が小さくなり１ＤＣＴブ
ロック内のＡＣ成分の振幅が殆どまたは全て０であるよ
うな場合は、上記分割符号化を施すことによりかえって
データ量を増加させる場合が生じる。よって、第20また
は第22の実施例では上述の振幅分割符号化方式または１
ラン０ランランレングス分割符号化方式を効率良く切り
換えて分割符号化を施すクラス切り換え符号化方式につ
いて説明した。
【０３６１】第23の実施例では、上述の第20の実施例の
符号化アルゴリズムにおいて、クラス切り換え符号化方
式を採用しない、すなわちＤＣＴブロックのＡＣ成分の
振幅にかかわらず、すべてのデータに対し、上述の振幅
分割符号化方式及び１ラン０ランランレングス分割符号
化方式を組み合わせてデータ量を削減するものである。
図91に第23の実施例における符号化アルゴリズムを示
す。入力されたディジタル映像データはＤＣＴ変換後、
ジグザグスキャニングされ、出力順序が入れ換えられた
後に量子化が施される。
【０３６２】量子化が施されたデータは、振幅分割符号
化方式でＸ，Ｙに分割される。振幅分割符号化方式で分
割されたＸデータは０ランレングスコーディングが施さ
れ二次元の可変長符号化が施される。一方、分割された
Ｙデータは１ラン０ランランレングス分割符号化方式が
施される。すなわち、まず始め入力されたデータは１を
ランとする１ランレングスコーディングが施された後
に、ランレングスデータに関しては０をランとする０ラ
ンレングスコーディングが施され二次元の可変長符号化
が施される。同様に係数データに関しても０をランとす
る０ランレングスコーディングが施され二次元の可変長
符号化が施される。１ラン０ランランレングス分割符号
化方式で分割されて二次元の可変長符号化が施されたデ
ータは合成され、符号量が計算されレート制御係数Ｋが
出力される。
【０３６３】図91に示すアルゴリズムをもとにコンピュ
ータシミュレーションを行った結果、全体として約 3.2
％程度のデータ量の削減ができた。なお、係数データに
対する１によるランレングスコーディングの際は１, −
１の区別をつけず、付加ビットとして１ランレングスコ
ーディング後のデータに１, −１の数だけ符号ビットを
付加するものとした。また、本シミュレーションはＤＣ
Ｔブロック内のＡＣ係数のみについて行ったものであ
る。
【０３６４】次に、第23の実施例の動作について説明す
る。シャフリング回路１，ＤＣＴ変換器２，量子化器３
の動作は第１の実施例と同様である。量子化後のデータ
が、データ分離回路71へ供給され、ＸデータとＹデータ
とに分離される。この際のデータ分離回路71の動作は、
第20の実施例の場合と同様であるので説明を省略する。
【０３６５】データ分離回路71で分離されたＸデータ
は、第20の実施例と同様に、データ分離回路73にて０ラ
ンレングスコーディングが施され、可変長符号化器74で
二次元の可変長符号化が施される。また、データ分離回
路71で分離されたＹデータも、第20の実施例と同様に、
データ分離回路111 に入力され１ランレングスコディン
グが施される。データ分離回路111 で分離されたランレ
ングスデータはデータ分離回路112 で０ランレングスコ
ーディングが施され、可変長符号化器114 で二次元の可
変長符号化が施される。同様に、データ分離回路111 で
分離された係数データはデータ分離回路113 で０ランレ
ングスコーディングが施され、可変長符号化器115 で二
次元の可変長符号化が施される。各可変長符号化器74,
114, 115の出力はデータ合成回路103 に入力されて合成
される。以下のバッファ５，レート制御回路６の動作
は、第１の実施例と同様である。
【０３６６】上記操作は、可逆過程である可変長符号化
を用いて符号量を削減しているため従来の高能率符号化
装置と比較し、画質の劣化を全く伴わず伝送符号量を削
減することが可能となる。また、第20の実施例と比べ、
クラス切り換え符号化方式を採用しないため、より単純
な構成でデータ量を削減することが可能となる。
【０３６７】次に、本発明の高能率復号化装置につい
て、以下の実施例24〜26として説明する。
【０３６８】実施例24． 図92は、本発明の第24の実施例による高能率復号化装置
の構成を示すブロック図である。実施例24による高能率
復号化装置は、前述の第20の実施例の高能率符号化装置
に対応した復号化装置である。図92において、291 は入
力データより３つに分割されたデータを分離するととも
に記録（伝送）時に予め付加されたクラス情報を検出し
スイッチ330 を切り換えるためのクラス情報を出力する
データ検出分離回路であり、分離したデータＸ，Ｒ，Ｖ
をそれぞれ可変長復号化器292, 294, 296 へ出力する。
各可変長復号化器292, 294, 296 は、入力データに可変
長復号化を施して得られたランレングスデータと係数デ
ータとを対応する各データ合成回路293, 295, 297 へ出
力する。データ合成回路293 は、入力データを合成して
データ合成回路299 へ出力する。また、各データ合成回
路295, 297は入力データを合成してデータ合成回路298
へそれぞれ出力する。データ合成回路298 は入力データ
を合成して、データ合成回路299 及びスイッチ330 の一
方の入力端子へ出力する。データ合成回路299 は、入力
データを合成して、スイッチ330 の他方の入力端子へ出
力する。スイッチ330 は、データ検出分離回路291 から
のクラス検出信号に基づいてどちらか一方の入力信号の
みを選択して逆量子化器303 へ出力する。逆量子化器30
3 は、入力データ（ＤＣＴデータ）に逆量子化を施して
ＤＣＴ係数を逆ＤＣＴ変換器304 へ出力する。逆ＤＣＴ
変換器304 は、ＤＣＴ係数に逆ＤＣＴを施して元の映像
データをデシャフリング回路305 へ出力する。デシャフ
リング回路305 はＤＣＴブロックの順番を戻して元の映
像信号を出力する。
【０３６９】図93は、図92におけるデータ検出分離回路
291 の内部構成を示すブロック図である。データ検出分
離回路291 は、入力端子331 と、シフトレジスタ332
と、クラス検出回路333 と、可変長符号化器74（図69参
照）で符号化されたデータのコード長を記憶する符号長
ＲＯＭテーブル334 と、可変長符号化器114(図69参照）
で符号化されたデータのコード長を記憶する符号長ＲＯ
Ｍテーブル335 と、可変長符号化器115(図69参照）で符
号化されたデータのコード長を記憶する符号長ＲＯＭテ
ーブル336 と、データ分離制御回路337 と、シフトレジ
スタ332 のデータを出力する出力端子338 と、各可変長
復号データ検出信号の出力端子339a, 339b, 339cと、ク
ラス検出信号の出力端子339dとを有する。
【０３７０】また、図94は、図92における各可変長復号
化器292, 294, 296 の内部構成を示すブロック図であ
る。各可変長復号化器292, 294, 296 は、データの入力
端子341 と、可変長復号データ検出信号の入力端子342
と、データ変換ＲＯＭテーブル343 と、ランレングスデ
ータの出力端子344aと、係数データの出力端子344b
と、、データ合成制御信号の出力端子345 とを有する。
【０３７１】また、図95は、図92における各データ合成
回路293, 295, 297 の内部構成を示すブロック図であ
る。各データ合成回路293, 295, 297 は、係数データの
入力端子350aと、ランレングスデータの入力端子350b
と、データ合成制御信号の入力端子350cと、メモリ351
と、メモリ351 へのデータの書き込み及び読み出し制御
を行うメモリ制御回路352 と、メモリ351 からのデータ
の出力端子353 と、データリクエスト信号の入力端子35
4 とを有する。
【０３７２】また、図96は、図92におけるデータ合成回
路298 の内部構成を示すブロック図である。データ合成
回路298 は、データ合成回路297 より出力されるデータ
の入力端子360aと、データ合成回路295 より出力される
データの入力端子360bと、データリクエスト信号の出力
端子361 と、データリクエスト信号の入力端子362 と、
レジスタ363 と、１ランレングスデータの符号ビットを
記憶するサインビットメモリ364 と、１, −１を切り換
えて出力するスイッチ365 と、レジスタ363 の出力とス
イッチ365 の出力とを切り換えるスイッチ366 と、メモ
リ367 と、データ合成制御回路368 と、データの出力端
子369 とを有する。
【０３７３】また、図97は、図92におけるデータ合成回
路299 の内部構成を示すブロック図である。データ合成
回路299 は、データ合成回路293 の出力データＸを入力
する入力端子370aと、データ合成回路298 の出力データ
Ｙを入力する入力端子370bと、データリクエスト信号及
びＤＣＴブロック先頭データリクエスト信号を出力する
出力端子371 と、定数ａによる乗算を行う乗算器372
と、逆変換テーブル373と、入力されたＹデータの０を
検出する０検出回路374 と、乗算器372 及び逆変換テー
ブル373 の出力を加算する加算器375 と、逆変換テーブ
ル373 の出力と加算器375 の出力との何れかを選択する
スイッチ376 と、出力端子377 とを有する。なお、ａ＝
16の場合の逆変換テーブル373 の内容を図98に示す。
【０３７４】以下、第24の実施例による高能率復号化装
置の動作を説明する。１ビットシリアルのデータ列がデ
ータ検出分離回路291 へ入力される。図93を参照して、
データ検出分離回路291 の動作を説明する。入力端子33
1 を介して入力されたこのビットシリアルのデータは、
シフトレジスタ332 及びクラス検出回路333 へ入力され
る。クラス検出回路333 では各ＤＣＴブロックの先頭
（本実施例では各ＤＣＴブロックの先頭にクラス情報を
記憶するものとする）に付加されているクラス情報を、
データ分離制御回路337 より出力されるＤＣＴブロック
先頭情報に基づき検出する。一方、入力端子331 を介し
て入力された１ビットシリアルのデータはシフトレジス
タ332 でパラレルデータ（３つの可変長符号の最大コー
ド長以上のパラレルデータ）に変換される。シフトレジ
スタ332 の出力は、各符号長ＲＯＭテーブル334, 335,
336 に入力される。各符号長ＲＯＭテーブル334, 335,
336では、シフトレジスタ332 より出力される可変長符
号のコード長を検出する。各符号長ＲＯＭテーブル334,
335, 336 で検出された可変長符号のコード長は、デー
タ分離制御回路337 へ出力される。データ分離制御回路
337 では、上記クラス検出結果に基づいて、入力された
ビット列が３分割されたものか（Ｘ，Ｒ，Ｖ）、２分割
されたものか（Ｒ，Ｖ）を判断し、データ列より各可変
長符号語を分離する。なお、本実施例では説明を簡単に
するためデータ合成回路75（図69参照）から出力される
データ列を図86（ｄ）に示すものとする。
【０３７５】クラス検出の結果、このビット列が３分割
されたものである場合の制御について説明する。クラス
判別結果ビット列が３分割されたデータであると判断す
るとデータ分離制御回路337 では、まず、シフトレジス
タ332 を所定量だけシフトするためシフト量制御信号を
出力する。ビット列の先頭に上記クラス情報等が付加さ
れているためシフトする。そして、シフトレジスタ332
のシフトが終了すると符号長ＲＯＭテーブル334 に対応
する可変長復号データ検出信号を出力する。また、符号
長ＲＯＭテーブル334 より出力されるデータコード長情
報の出力に基づきシフトレジスタ332 のシフト量を制御
するシフト量制御信号を出力する。シフトレジスタ332
のシフト量制御が終了すると、符号長ＲＯＭテーブル33
4 に対応する可変長復号データ検出信号を出力する。そ
して、符号長ＲＯＭテーブル334で終了データ（図86中
のＸn データ）を検出すると、終了データのコード長分
のシフト制御信号をシフトレジスタ332 に出力し、以
降、データ長検出のためのＲＯＭテーブルを符号長ＲＯ
Ｍテーブル335 の出力に切り換える。なお、上記Ｘｎデ
ータのコード長分のシフト動作が終了すると、データ分
離制御回路337 では、符号長ＲＯＭテーブル335 に対応
する可変長復号データ検出信号を出力する。そして、符
号長ＲＯＭテーブル335 より出力されるコード長情報の
出力に基づきシフトレジスタ332 のシフト量を制御する
シフト量制御信号を出力する。シフトレジスタ332 のシ
フト量制御が終了すると、符号長ＲＯＭテーブル335 に
対応する可変長復号データ検出信号も出力する。同様
に、符号長ＲＯＭテーブル335 で終了データ（図86中の
Ｒm データ）を検出すると、Ｒm のコード長分のシフト
制御信号をシフトレジスタ332 に出力し、以降、データ
長検出のためのＲＯＭテーブルを符号長ＲＯＭテーブル
336 に切り換える。なお、先ほどと同様に上記Ｒｍデー
タのコード長分のシフト動作が終了すると、データ分離
制御回路337 では、符号長ＲＯＭテーブル336 に対応す
る可変長復号データ検出信号を出力する。そして、シフ
トレジスタ332 のシフト量を制御するシフト量制御信号
を出力する。シフトレジスタ332 のシフト量制御が終了
すると、符号長ＲＯＭテーブル336 からの可変長復号デ
ータ検出信号も出力する。符号長ＲＯＭテーブル336 で
終了データ（図86中のＶt データ）を検出すると、符号
長ＲＯＭテーブル336 に対応する可変長復号データ検出
信号を出力するとともに、Ｖｌデータのコード長分デー
タをシフトし、ＤＣＴブロックの先頭位置を検出しクラ
ス検出回路333 にＤＣＴブロック先頭信号を出力する。
【０３７６】同様に、クラス検出の結果、このビット列
が２分割されたものである場合の制御について簡単に説
明する。クラス判別結果ビット列が２分割されたデータ
であると判断すると、データ分離制御回路337 では、ま
ず、シフトレジスタ332 を所定量だけシフトするためシ
フト量制御信号を出力する。そして、シフトレジスタ33
2 のシフトが終了すると、符号長ＲＯＭテーブル335 に
対応する可変長復号データ検出信号を出力する。符号長
ＲＯＭテーブル335 より出力されるコード長情報の出力
に基づきシフトレジスタ332 のシフト量を制御するシフ
ト量制御信号を出力する。シフトレジスタ332 のシフト
量制御が終了すると、符号長ＲＯＭテーブル335 に対応
する可変長復号データ検出信号を出力する。そして、符
号長ＲＯＭテーブル335 で終了データ（図86中のＲm デ
ータ）を検出すると、Ｒm のコード長分のシフト制御信
号をシフトレジスタ332 に出力し、以降、データ長検出
のための制御に用いるＲＯＭテーブルを符号長ＲＯＭテ
ーブル336 の出力に切り換えて、シフトレジスタ332 の
シフト量を制御するシフト量制御信号を出力する。シフ
トレジスタ332 のシフト量制御が終了すると、符号長Ｒ
ＯＭテーブル336 に対応する可変長復号データ検出信号
も出力する。同様に、符号長ＲＯＭテーブル336 で終了
データ（図86中のＶ1 データ）を検出すると、符号長Ｒ
ＯＭテーブル336 に対応する可変長復号データ検出信号
を出力するとともに、Ｖ1 データのコード長分データを
シフトし、ＤＣＴブロックの先頭位置を検出しクラス検
出回路333 にＤＣＴブロック先頭信号を出力する。
【０３７７】なお、図86（ｅ）に示すようなデータ列を
合成するような場合は、クラス検出結果に基づき分割数
を判断した後に上記符号長ＲＯＭテーブルをデータの終
了データが検出されるまで、交互に切り換えて制御を行
う。例えば、３分割されたデータの場合、先頭のコード
に対してはシフトレジスタ332 のシフト量を制御した後
に（少なくとも、クラス情報分のシフトを行う必要があ
る）、符号長ＲＯＭテーブル334 に対応する可変長復号
データ検出信号を出力するとともにに、符号長ＲＯＭテ
ーブル334 より出力されるコード長情報を用いてコード
長を検出し、シフトレジスタ332 のシフト量制御信号を
出力する。シフトレジスタ332 ではシフト量制御信号に
基づきデータをシフトする。データシフトが終了する
と、データ分離制御回路337 では、符号長ＲＯＭテーブ
ル335 に対応する可変長復号制御信号を出力するととも
に、符号長ＲＯＭテーブル335 より出力されるコード長
情報を用いてコード長を検出し、シフトレジスタ332 の
シフト量制御信号を出力する。シフトレジスタ332 では
シフト量制御信号に基づきデータをシフトする。データ
シフトが終了すると、データ分離制御回路337 では、符
号長ＲＯＭテーブル336 に対応する可変長復号制御信号
を出力するとともに、符号長ＲＯＭテーブル336 より出
力されるコード長情報を用いてコード長を検出し、シフ
トレジスタ332のシフト量制御信号を出力する。この動
作をＤＣＴブロックのデータの最終データが検出される
まで繰り返す。なお、データ分離動作の途中、例えば、
符号長ＲＯＭテーブル334 で最終データが検出された場
合は、以降の分離を、符号長ＲＯＭテーブル335 と符号
長ＲＯＭテーブル336 とを交互に切り換えてデータの分
離を行う。そして、符号長ＲＯＭテーブル335 で最終デ
ータが検出された場合は、以降、符号長ＲＯＭテーブル
336 を用いてデータを分離し次のＤＣＴブロックの先頭
を検出する。クラス検出の結果２分割されたデータが伝
送されてきたような場合には、符号長ＲＯＭテーブル33
5 及び符号長ＲＯＭテーブル336 を交互に切り換えて上
述の動作を繰り返す。
【０３７８】なお、本実施例ではデータ分離制御回路33
7 より出力される可変長復号データ検出信号の特性は、
シフトレジスタ332 でのデータシフト動作が終了した時
点で、１クロック期間”Ｌ”となるものとする。よっ
て、この制御信号は他の期間常に”Ｈ”が出力されるこ
とになる。また、この検出されたＤＣＴブロック先頭信
号は可変長復号データ検出信号と共に出力端子339a, 33
9b, 339cを介して出力される。
【０３７９】以上のようにして分離された可変長符号は
上記制御信号と共に、可変長復号化器292,可変長復号化
器294 及び可変長復号化器296 へ入力される。以下、各
可変長復号化器292, 294, 296 の可変長復号動作を図94
を参照して説明する。なお、可変長符号化器74の出力を
復号するコードテーブルを持つ可変長復号化器292 と、
可変長符号化器114 の出力を復号するコードテーブルを
持つ可変長復号化器294 と、可変長符号化器115 の出力
を復号するコードテーブルを持つ可変長復号化器296 と
は、データ変換ＲＯＭテーブル343 の内容が異なるだけ
で構成は同じである。入力端子341 を介して入力された
シフトレジスタ332 の出力はデータ変換ＲＯＭテーブル
343 に入力され、ランレングスデータと係数データとに
変換される。一方、入力端子342 を介して入力された可
変長復号データ検出信号及びＤＣＴブロック先頭信号は
出力端子345 より出力される。この出力信号の名称を、
従来例と同一とするため以降データ合成制御信号とす
る。
【０３８０】可変長復号された各々のデータは、データ
合成回路293,データ合成回路295 及びデータ合成回路29
7 へ出力される。データ合成回路でのデータ合成動作に
ついて図95, 図113 を参照して説明する。入力端子350c
を介して入力されるデータ合成制御信号中のＤＣＴブロ
ック先頭信号に基づき、メモリ351 内の所定のメモリブ
ロックのデータをすべて０にセットする。なお、本実施
例ではメモリ351 は64バイトのメモリブロック２個を１
ペアとしこれを複数個だけ集めて構成されているものと
する。一般には、符号量制御を行う際のＤＣＴブロック
数分だけ設ける。本実施例では、符号量制御を１フレー
ム単位で行うものとするので、メモリ容量はトータル２
フレーム分必要となる。これは、高能率符号化方式とし
て可変長符号を用いている関係上、各ＤＣＴブロックの
データ量がまちまちであり、最終的には１フレームのデ
ータがある特定のデータ量に抑えられているため、復号
化の際には上述のメモリ容量が必要となる。メモリブロ
ック２個を１ペアとするのは、一方のメモリブロックで
ＤＣＴブロックのデータを合成しているときに、他方の
メモリブロックでは合成したデータを読み出すようにす
るためである。
【０３８１】そして、メモリ制御回路352 では従来例と
同様に入力端子350cより入力されるデータ有効エリア信
号に基づきランレングスデータが指し示すアドレスに係
数データを書き込んでいく。図113 にＤＣＴブロックの
データの合成の様子を示した。図113 （ａ）にランレン
グス及び係数データの組を示し、図113 （ｂ）には図11
3 （ａ）に示すデータ列をメモリ351 を用いて合成した
結果を示す。図に示すようにメモリ制御回路352 では図
113 （ｂ）中の０以外の係数データを書き込むアドレス
を、入力されるランレングスデータに基づき発生するこ
とにより復号を行う。一方、メモリ351 からのデータの
読み出しは入力端子354 より入力されるデータリクエス
ト信号に基づき行われる。すなわち、データリクエスト
信号が入力されるたびに、メモリ制御回路352 では読み
出しアドレスを１づつ増加させ、メモリ351 よりデータ
を一つづつ読みだすように制御する。各データ合成回路
295, 297の出力はデータ合成回路298 に入力される。
【０３８２】データ合成回路298 の動作を図96を参照し
て説明する。上記要領で合成された１ランレングスデー
タ（データ合成回路295 の出力）及び係数データ（デー
タ合成回路297 の出力）はデータ合成回路298 で１ラン
レングス復号が施される。出力端子361 を介して出力さ
れたＤＣＴデータ先頭信号及びデータリクエスト信号に
基づき、各データ合成回路295, 297はＤＣＴブロック内
の先頭のデータより逐次復号データを出力する。
【０３８３】データが入力されるとデータ合成制御回路
368 では１ランレングスデータ中の１ランレングスの符
号ビット（１コード中に存在する符号ビット）をサイン
ビットメモリ364 へ書き込む。そして、１ランレングス
の符号ビットの書き込みが終了すると、サインビットを
先頭より読みだす。それと同時にメモリ367 への書き込
みアドレス及び制御信号を発生する。また、スイッチ36
6 がスイッチ365 の出力を選択するように制御信号も出
力する。この動作を書き込んだサインビットが全て読み
だし終わるまで行う。一方、サインビットメモリ364 の
出力はスイッチ365 に供給される。スイッチ365 ではサ
インビットデータが正の場合は１を選択し負の場合はー
１を選択するように構成されている。
【０３８４】上記要領で、±１のデータをメモリ367 に
書き込んだ後にレジスタ363 に記憶されている係数デー
タを１ランレングスデータに続いて書き込む。この動作
が終了すると、データ合成制御回路368 ではデータリク
エスト信号を出力し、各データ合成回路295, 297より次
のシーケンスデータを受け取る。以降、この動作を続け
１ＤＣＴブロック分（64シーケンスの全てのデータ）の
データを復号する。１ＤＣＴブロック分のデータの復号
が終了するとＤＣＴブロックの先頭データリクエスト信
号を出力端子361 より出力する。なお、本実施例では、
メモリ367 のメモリ容量は２ＤＣＴブロック分とする。
すなわち、片方のＤＣＴブロックのデータを上述の要領
で合成している際、もう一つのメモリ側では後段にデー
タを出力する構成にする。なお、メモリ367 からのデー
タの読み出し制御は入力端子362より入力されるＤＣＴ
ブロック先頭データリクエスト信号が入力されるとＤＣ
データより連続してメモリ367 より読み出される。
【０３８５】データ合成回路293 及びデータ合成回路29
8 で合成されたデータはデータ合成回路299 へ入力され
る。データ合成回路299 の動作を図97, 図98を参照して
説明する。入力端子370bより入力されたデータ合成回路
298 の出力は逆変換テーブル373 及び０検出回路374 に
入力される。０検出回路374 では入力されたＹデータが
０であるか否かを検出する。０検出回路374 で０が検出
されるとデータ合成回路293 へ出力されるデータリクエ
スト信号を“Ｈ”にしメモリからの次のデータの読み出
しを一時止める。また、０検出回路374 は０が検出され
るとスイッチ376 に逆変換テーブル373 の出力Ｙ’を選
択する制御信号を出力する。これは、データ分割時にｚ
＝０のデータをＹ＝０でのみ伝送するため（Ｘ側では伝
送しない）このような制御が必要となる。なお、Ｙ≠０
の場合はデータ合成回路293 へデータリクエスト信号
（“Ｌ”）が出力されメモリから次のデータが読み出さ
れる。本実施例ではデータリクエスト信号が“Ｌ”の場
合、メモリからのデータの読み出しを要求し、“Ｈ”の
場合はデータの読み出しを一時止めるものとする。ま
た、ＹデータはＤＣＴブロック内の全てのデータ（64シ
ーケンスのデータ）が伝送されるので、データ合成回路
298 へはデータリクエスト信号としてはＤＣＴブロック
の先頭データを要求する際その制御信号（ＤＣＴブロッ
ク先頭データリクエスト信号）が０検出回路374 から出
力されるものとする。また、ＤＣＴブロック先頭データ
リクエスト信号はデータ合成回路293 にも出力される。
よって、データ合成回路293 へは、このデータリクエス
ト信号及びＤＣＴブロック先頭データリクエスト信号の
２つの制御信号が０検出回路374 より出力される。
【０３８６】一方、入力端子370aを介して入力されたデ
ータ合成回路293 の出力であるＸデータは乗算器372 及
び逆変換テーブル373 に供給される。逆変換テーブル37
3 では、入力されたＸデータ及びＹデータよりＹ’デー
タを出力する。ａ＝16の場合の逆変換テーブル373 のテ
ーブルの内容を図98に示す。図98に示すように逆変換動
作は図71に示す変換動作のテーブルの全く逆の特性を有
している。なお、Ｙ＝０のデータが入力された場合逆変
換テーブル373 ではＸの入力がどの様な値であっても
Ｙ’＝０を出力する。
【０３８７】また、乗算器372 では入力されたＸデータ
と定数ａとの乗算を行う。乗算結果は加算器375 に入力
されて逆変換テーブル373 の出力Ｙ’と加算され、原係
数データｚが復元される。加算器375 の出力はスイッチ
376 に供給される。スイッチ376 では、０検出回路374
で０が検出された場合には逆変換テーブル373 より出力
されるＹ’（＝０）を選択し、０が検出されなかった場
合には加算器375 の出力を選択することにより原係数デ
ータｚを復元する。
【０３８８】データ合成回路299 の出力はスイッチ330
に供給される。スイッチ330 では、データ検出分離回路
291 より出力されるクラス検出結果に基づき、データ合
成回路298 の出力とデータ合成回路299 の出力とを切り
換える。なお、実際はデータ合成回路においてＤＣＴブ
ロックのデータは遅延されているため、クラス検出結果
はデータ検出分離回路291 で所定量遅延されて出力され
る。具体的には、検出されたクラス情報が所定のクラス
以上の場合、データ検出分離回路291 ではデータ合成回
路299 の出力を選択するようにクラス検出信号を出力す
る。また、検出されたクラス情報が所定のクラス未満の
場合、データ検出分離回路291 ではデータ合成回路298
の出力を選択するようにクラス検出信号を出力する。
【０３８９】スイッチ330 で合成されたＤＣＴデータ
は、従来例と同様に逆量子化器303 で逆量子化が施され
（なお、レート制御変数Ｋ（量子化係数）は一般にＤＣ
Ｔデータとともに伝送されてくる）、逆ＤＣＴ交変換器
304 で逆ＤＣＴ変換が施され元の映像データが復元され
る。デシャフリング回路305 では入力されたＤＣＴブロ
ックにデシャフリングを施しブロック化を解除して画像
信号を出力する。
【０３９０】以上の構成により、更なる符号量の削減を
可能とした高能率符号化装置の出力データを復号するこ
とができる高能率復号化装置を得ることができるので、
上記高能率符号化装置により従来に比べて同一の画質で
更なるデータ量が削減されたデータを例えば電話回線等
で伝送する際、伝送コストをデータ量の削減された分安
くすることが可能となる。なお、シミュレーションでは
符号化する画像にもよるが約２〜５％程度のデータ量の
削減を可能とした。
【０３９１】なお、本実施例では可変長復号化器の構成
を図94に示すものとして説明を行ったがこれに限るもの
ではなく、例えばデータ変換ＲＯＭテーブル343 をラン
ダムなロジックで構成しても同様の効果を奏する。ま
た、データ合成回路299 の構成を図97に示したがこれに
限るものではなく、例えば全体をＲＯＭで構成してもよ
い。また、データ合成回路298 の構成及び制御方式も上
述に述べたものに限らない。例えば、正負のサインビッ
トの合成用のメモリを別途用意し、メモリ367 はＤＣＴ
ブロックの先頭信号が入力されると一旦全てのデータを
１にセットし、ランレングスデータと係数データとを用
いて、従来例のデータ合成回路302(図110参照）で示し
た要領でＤＣＴブロックのデータを合成し、サインビッ
トは別途合成しても同様の効果を奏することはいうまで
もない。
【０３９２】なお、本実施例では説明を分かりやすくす
るためデータ検出分離回路291 と各可変長復号化器292,
294, 296 とを分けて構成したが、一般には可変長復号
化の際の変換テーブル（コード変換ＲＯＭテーブル313
及びコード長ＲＯＭテーブル314(図111 参照))を３つ用
意し、これらのＲＯＭテーブルを逐次切り換えることに
よりデータ分離動作と可変長復号動作を同時に行うよう
に構成する。このように構成しても同様の効果を奏する
ことはいうまでもない。
【０３９３】また、高能率復号化装置の構成はこの構成
に限るものではなく、特にメモリの配置は上述の位置に
必ずしも配置する必要はない。
【０３９４】なお、本実施例はデータを分割し符号化し
て伝送する高能率符号化方式として、振幅分割方式及び
１ラン０ランランレングス符号化方式をクラス情報を用
いて切り換える場合について説明したが、振幅分割方式
を単独で扱う、または、１ラン０ランランレングス符号
化方式を単独で扱う場合の高能率復号の際は各々の対応
するデータ合成回路を用いれば良いことはいうまでもな
い。また、切り換え情報はクラス情報を用いたがこれに
限らずクラス情報と量子化係数（レート制御変数）とを
用いても良いことはいうまでもない。また、上記符号化
方式の切り換えを行わないような場合にも、スイッチ33
0 を省略することにより対応できる。
【０３９５】実施例25．以下、本発明の第25の実施例に
よる高能率復号化装置について説明する。上述した第24
の実施例に示す高能率復号化装置においては、データ合
成回路293,データ合成回路295 及びデータ合成回路297
で用いるメモリ容量が上述のように２フレーム×３と非
常に大きくなってしまう。これは、符号量制御を１フレ
ーム単位で行っていることと、１ＤＣＴブロックのデー
タを３つに分割して伝送することとに起因している。
【０３９６】一般に分割され高能率符号化が施されてい
るデータを上述のように各々復号し記憶するとメモリ容
量は非常に大きくなる。これは、高能率復号化によりデ
ータの冗長度が増加するために発生する。例えば実施例
20に示す分割符号化方式の場合、可変長符号化器74で符
号化されるデータは、ＤＣＴブロックの低域成分で、高
域成分に関してはほとんど符号化はされない。すなわ
ち、高域側のデータは復号化するとほとんど０におきか
わってしまう。第24の実施例に示す高能率復号化装置で
はこの０データを記憶するためのメモリも用意されてい
るためメモリ容量が膨大な量になってしまう。第25の実
施例では、１フレーム分のデータをメモリに記憶する
際、データ合成を行う前のランレングスデータと係数デ
ータとの状態で記憶することによりメモリ容量の削減を
図るものである。
【０３９７】図99は、第25の実施例による高能率復号化
装置の構成を示すブロック図である。図99において、第
24の実施例（図92）と同一のものは同一符号を記し説明
は省略する。400a, 400b, 400cはＸデータ, Ｒデータ,
Ｖデータの入力端子、401 は合成メモリ、402a, 402b,
402cは出力端子、403a, 403b, 403cはデータリクエスト
信号の入力端子である。
【０３９８】以下、合成メモリ401 の容量について簡単
に説明する。一般に画像データは１／８〜１／10程度に
圧縮されデータ量が削減される。そのため、可変長符号
化されるコード数は実際の画素数に比べて、平均の可変
長符号化データのコード長を例えば５ビットとした場合
１／５〜１／６程度になる。また、第20の実施例に示す
高能率符号化方式でデータを削減する場合、各々の可変
長符号の最小コード長はシミュレーションの結果、可変
長符号器74で４ビット、可変長符号器14で３ビット、可
変長符号器15で３ビット程度（但しＥＯＢは除く）であ
った。
【０３９９】従って、１／９程度（すなわち１ビット／
１画素程度での伝送）の圧縮動作を考えた場合、可変長
復号化器292 の出力データは、最悪のケースで可変長符
号のコード数は約１フレームの１／４程度になる。しか
し、メモリにランレングスデータと係数データとを記憶
する際はメモリの１バイトの構成をランレングスデータ
分（６ビット）増加させる必要があるので、実際は約１
／２程度のメモリ容量になる。同様に可変長復号化器29
4 の出力データの場合は約２／３程度のメモリ容量にな
る。また、可変長復号化器296 の出力データの場合も約
２／３程度のメモリ容量になる。よって、上記構成にす
ることによりメモリ容量は約７／６×２フレーム分減ら
すことが可能となる。
【０４００】以下、図99を参照して第25の実施例の動作
を説明する。入力端子400a, 400b,400cを介して入力さ
れたデータは各可変長復号化器292, 294, 296 で可変長
復号化が施され０ランレングスデータと係数データとの
組に復号される。これらの各可変長復号化器292, 294,
296 の出力は、上述したようなメモリ容量を持つ合成メ
モリ401 へ入力されて１フレームのデータが一旦記憶さ
れる。１フレームのデータがすべて合成メモリ401 へ書
き込まれると、データ合成制御信号及びＤＣＴブロック
先頭信号とともに所定のタイミングでデータが読み出さ
れる。なお、各データのＤＣＴブロックの最終情報は合
成メモリ401 内で検出し所定のタイミングを作成する。
なお、１フレーム分のデータを一方のメモリブロックで
読み出している際に、他方のメモリブロックでは各可変
長復号化器292, 294, 296 より出力されるデータをメモ
リ内に書き込んでいる。
【０４０１】合成メモリ401 より読み出されたデータ
は、各データ合成回路293, 295, 297でＤＣＴブロック
のデータに変換される。各データ合成回路293, 295, 29
7 の構成は、第24の実施例（図95）に示すものと同一で
あるので説明は省略する。なお、メモリ351 は64バイト
の２つのメモリブロックのみで構成されている。すなわ
ち、一方のメモリブロックでデータを合成している際、
他方のメモリブロックでは合成されたデータを読み出す
構成になる。各データ合成回路293, 295, 297 の出力は
出力端子402a, 402b, 402cより出力される。
【０４０２】以上の構成により、高能率復号化装置中の
メモリ容量を効果的に削減でき回路規模の削減を図るこ
とができる。なお、本実施例ではデータを３分割するよ
うな場合について述べたがこれに限るものではなく、従
来の高能率復号化装置に用いても可変長復号化後のラン
レングスデータと係数データとの状態でメモリに記憶す
れば、約１／３程度のメモリ容量の削減を図ることがで
きる。すなわち、二次元の可変長符号化されたデータを
復号化するに当たっては、ランレングスデータと係数デ
ータとの組の状態でメモリに記憶すると全体のメモリ容
量の削減を図ることができる。
【０４０３】実施例26．図100 は、本発明の第26の実施
例による高能率復号化装置に用いるメインメモリの構成
を示すブロック図である。第26の実施例におけるこのメ
インメモリは第25の実施例における合成メモリ401 に相
当する。図100 において、410a, 410b,410c, 410dは入
力端子、411 は入力メモリ選択回路、412 はスタックメ
モリ、413 は出力メモリデータ選択回路、414 はスタッ
クメモリ制御回路、415a, 415b,415cはデータの出力端
子である。
【０４０４】第25の実施例で示した合成メモリ401 は分
割された各データに対して各々最悪の場合でもメモリが
オーバフローしないようにメモリ容量を選定した。しか
し、第20の実施例に見るような高能率符号化方式の場
合、可変長符号化器74で処理されるコード数はきわめて
少ない。よって、実際の場合にはほとんど合成メモリ40
1 中の可変長符号化器74で符号化されたデータを記憶す
るメモリは有効に活用されていない。同様に他のメモリ
に関してもかなりの空き領域が存在する。
【０４０５】以上のことを考慮して第26の実施例につい
て説明する。第26の実施例では、図100 に示すように、
メインメモリを予め定められた容量の単位スタックメモ
リを複数個集めて構成する。そして、データ復号時に入
力端子210a, 210b, 210cより入力されたデータがそれぞ
れスタックメモリ制御回路214 が指し示す単位スタック
メモリブロックへ書き込まれる。データを書き込む際、
選択されていた単位スタックメモリがいっぱいになると
スタックメモリ制御回路414 は現在使用されていない単
位スタックメモリブロックをあらたに指定しデータを書
き込んでいく。以上の操作を１フレーム分のデータをす
べて書き込むまで繰り返す。これにより、比較的コード
数が少ないＸデータに関しては少ないメモリ容量が与え
られ、データ量が多いＲ, Ｖデータに関しては効果的に
メモリが割り振られる。また、Ｘデータのデータ量が非
常に多い画像に関しては、Ｘデータに多くのメモリ容量
が割り振られ、Ｒ, Ｖデータに関しては少ないメモリ容
量が与えられることになる。１フレームのデータ量が一
定になるようにレート制御が行われるので、Ｘデータの
データ量が多い場合Ｒ, Ｖデータのデータ量は少なくな
る。
【０４０６】以下、スタックメモリ412 のメモリ容量に
ついて説明する。なお、データの圧縮率及び最小の可変
長コードのコード長は第25の実施例に示すものと同一と
する。スタックメモリを用いる場合は最悪ケースでいち
ばん大きなメモリ容量を必要とする分割データのメモリ
容量にこの単位スタックメモリをデータの分割数分だけ
用意することによりほぼ対応することができる。よっ
て、本実施例の場合は約２／３フレーム分のメモリ容量
に単位スタックメモリ３つ分のメモリを準備すればよ
い。
【０４０７】以下、上記のことをふまえて第26の実施例
の回路動作を図100 を参照して説明する。入力端子210
a, 210b, 210cを介して入力されたデータは入力メモリ
選択回路411 へ入力される。入力メモリ選択回路411 で
はスタックメモリ制御回路414より出力される単位スタ
ックメモリへ入力データを書き込むように制御する。ス
タックメモリ制御回路414 では選択されている各単位ス
タックメモリの書き込みアドレスを入力されるデータ合
成制御信号に基づき発生する。データ書き込み中に選択
している単位スタックメモリがいっぱいになるとスタッ
クメモリ制御回路414 では現在使用されていない単位ス
タックメモリを選択するように入力メモリ選択回路411
へ指令を出す。その際、スタックメモリ制御回路414 中
のメモリ切り換え情報記憶レジスタにメモリを切り換え
た履歴を書き込む。以上の動作を１フレーム分の全ての
データを記憶するまで行う。
【０４０８】１フレームのデータの書き込みが終了する
とこのメモリ切り換え情報記憶レジスタに書き込まれた
履歴をもとに出力メモリデータ選択回路413 を制御して
所定のタイミングでデータを読み出す。スタックメモリ
制御回路414 では上記単位スタックメモリ412 の読み出
しアドレスも出力する。なお、各データのＤＣＴブロッ
クの最終データは、出力メモリデータ選択回路413 で検
出され、スタックメモリ制御回路414 へ出力される。
【０４０９】以上の構成により、高能率復号装置中のメ
モリ容量を効果的に削減でき回路規模の削減をはかるこ
とができる。なお、本実施例のように１ＤＣＴブロック
内のデータが複数のデータに分割され符号化される場合
は、予め定められたＤＣＴブロック数でデータ量が一定
になるように制御されるので、上述のようなスタックメ
モリを用いることにより効果的にメモリ容量を削減する
ことができる。すなわち、２分割の場合は他方のデータ
量が多くなった場合は、もう一方のデータ量が必然的に
少なくなるのでメモリ容量が少なくて良いことを意味す
る。上記実施例ではデータを３分割して符号化する場合
について述べたがこれに限るものではなく、データを複
数に分割して符号化を行うシステムにおいては全体のメ
モリ容量が効果的に削減できコストの削減を行うことが
できる。
【０４１０】なお、上述した各実施例では帯域圧縮方式
（高能率符号化方式）として離散的コサイン変換（ＤＣ
Ｔ変換）を用いたが、これに限るものではなく、ＤＣＴ
変換に代表される直交変換（一次元または三次元直交変
換）、または予測符号化（ＤＰＣＭ）、動き補償、ＫＬ
変換等の変換係数、ＡＤＲＣあるいはこれら変換の組み
合わせによって変換されたデータを、二次元以上の多次
元に事象配置し直したデータに対して可変長符号化を施
す場合であるならば同様の効果を奏することは言うまで
もない。
【０４１１】また、各実施例では輝度信号のシミュレー
ション結果を用いて説明したがこれに限るものではな
く、２種類の各色差信号に関しても同様の効果を奏す
る。
【０４１２】更に、シミュレーションはコンポーネント
信号について説明したが、ＮＴＳＣ，ＰＡＬ，ＳＥＣＯ
Ｍ等のコンポジット信号、またはハイビジョン信号等に
用いても同様の効果を奏する。
【０４１３】
【発明の効果】以上のように本発明では、簡単なアルゴ
リズムによる可逆過程で、従来の高能率符号化装置に比
べて、更なる符号量の削減を可能とした高能率符号化装
置を得ることができるので、再生画質を決定するレート
制御係数Ｋを小さく抑えることができ復号画質の大幅な
改善が望める。
【０４１４】第１発明の高能率符号化装置では、ブロッ
ク化されたディジタルデータを一次元的にスキャンして
ランレングスデータと係数データとに分離した後に、ラ
ンレングスデータ，係数データそれぞれを更に発生確率
が最も高いデータをランとしてランレングス符号化を行
うように構成したので、可逆過程で更なる符号量の削減
を行うことができる。
【０４１５】第２発明の高能率符号化装置では、ランレ
ングスデータに関しては０によるランレングス符号化を
行い、係数データに関しては１によるランレングス符号
化を行うように構成したので、最高の効率で符号量の削
減を行うことができる。
【０４１６】第３発明の高能率符号化装置では、ランレ
ングスデータに対する可変長符号化テーブルのテーブル
データと、係数データに対する可変長符号化テーブルの
テーブルデータとが異なっているようにしたので、効率
良く符号量の削減を行うことができる。
【０４１７】第４発明の高能率符号化装置では、ブロッ
ク化データにランレングス符号化を行って分離したデー
タに更に複数回のランレングス符号化を行うように構成
したので、更なる符号量の削減を行うことができる。
【０４１８】第５発明の高能率符号化装置では、ランレ
ングスデータに対して更にランレングス符号化を行う際
に、データのスキャン順序を逆にするようにしたので、
画像の性質を利用し最高の効率で符号量の削減を行うこ
とができる。
【０４１９】第６発明の高能率符号化装置では、入力さ
れたディジタルデータを一次元的にスキャンして１をラ
ンとするランレングス符号化を行い、ランレングスデー
タと係数データとに分離した後、ランレングスデータを
更に０をランとしてランレングス符号化を行い、また同
様に係数データに対しても更に０をランとしてランレン
グス符号化を行うように構成したので、従来の高能率符
号化装置と比べて、可逆過程で記録データの符号量を削
減することができ、再生画質を向上することが可能とな
る。
【０４２０】第７発明の高能率符号化装置では、入力さ
れたディジタルデータを一次元的にスキャンして１ラン
レングス符号化を行ってランレングスデータと係数デー
タとに分離した後、ランレングスデータに更に０をラン
とするランレングス符号化を行い、また同様に係数デー
タに対しても更に０をランとしてランレングス符号化を
行う際に、ランレングスデータ側のＥＯＢを示す符号語
としてＥＯＢと異なる符号語ＥＯＢ’を設け、ＥＯＢ’
及び第１の１ランレングス符号化時にＥＯＢの後に続い
た１の数を符号化したものにより、ＥＯＢを表現する符
号化を行うように構成したので、効率が良い符号化を行
うことができ、確実に可逆過程で更なる符号量の削減を
行うことができ、再生画質を向上することが可能とな
る。
【０４２１】第８発明の高能率符号化装置では、入力さ
れるディジタルデータに対して予めランレングス符号化
によりランレングスデータと係数データとに分離し、分
離した係数データを入力として、第６発明のランレング
ス符号化を行うように構成したので、更なる符号量の削
減を行うことができ、再生画質を向上することが可能と
なる。
【０４２２】第９発明の高能率符号化装置では、入力さ
れたディジタルデータを一次元的にスキャンして０以外
の数値をランとしてランレングス符号化を行う際にＥＯ
Ｂが生じる場合、ＥＯＢの後に続く０以外の数値の個数
をＥＯＢ情報データとして付加して符号化するように構
成したので、確実に可逆過程で更なる符号量の削減を行
うことができ、再生画質を向上することが可能となる。
【０４２３】第10発明の高能率符号化装置では、ブロッ
ク化された直交変換後のディジタルデータを一次元的に
スキャンして発生確率が最も高いデータの一次元スキャ
ン時の位置データと他の係数データとに分離し、分離さ
れた位置データと係数データとに別々に可変長符号化を
施すように構成したので、可逆過程で更なる符号量の削
減を行うことができる。
【０４２４】第11発明の高能率符号化装置では、係数デ
ータに対しては１をランとするランレングス符号化を行
った後に二次元の可変長符号化を施すように構成するの
で最高の効率で符号量の削減を行うことができる。
【０４２５】第12発明の高能率符号化装置では、ブロッ
ク化された直交変換後のディジタルデータを一次元的に
スキャンして０以外の係数データの一次元スキャン時の
位置データと０以外の係数データとに分離し、分離され
た位置データと係数データとに別々に可変長符号化を施
すように構成したので、可逆過程で更なる符号量の削減
を行うことができる。
【０４２６】第13発明の高能率符号化装置では、分離さ
れた位置データのデータ配置にもとづき水平・垂直相関
を検出し、係数データのスキャン順序を変更した後に発
生頻度が最も高いデータをランとしてランレングス符号
化を行うように構成したので、最適のスキャニング順序
で係数データが符号化されるため可逆過程で更なる符号
量の削減を行うことができる。
【０４２７】第14発明の高能率符号化装置では、各直交
変換ブロック内のデータの最大振幅を検出して各ブロッ
クをクラスに分類し、このクラス分類結果に従って、第
１の符号化手段の出力と第２の符号化手段の出力とを切
り換えるように構成したので、付加情報を必要とせず更
なる符号量の削減を行うことができる。
【０４２８】第15発明の高能率符号化装置では、クラス
分類結果が予め定められたクラスの場合のみに第１, 第
２の符号化手段の符号量を比較し符号量が少ない方の符
号化手段の出力を選択すると共に、選択信号を記録デー
タに付加し伝送するように構成したので、効率良くデー
タ量を削減することができる。
【０４２９】第16発明の高能率符号化装置では、ブロッ
ク化されて直交変換が施されたディジタルデータｚを、
上述の方式１（課題を解決するための手段の項参照）に
従って、データｘとデータｙとに分離し、更に分離され
たデータｘに可変長符号化を施し、更にまた分離された
データｙに対し、データｘが同一の値をとる範囲におい
て、データｙの値を発生頻度が高いものから順に絶対値
が小さい値に変換して可変長符号化を施すように構成し
たので、従来の高能率符号化装置と比べて、可逆過程で
記録データの符号量を削減することができ、再生画質を
向上することが可能となる。
【０４３０】第17発明の高能率符号化装置では、ブロッ
ク化されて直交変換が施されたディジタルデータｚを、
上述の方式２（課題を解決するための手段の項参照）に
従って、データｘとデータｙとに分離し、更に分離され
たデータｘに可変長符号化を施し、更にまた分離された
データｙに対し、データｘが同一の値をとる範囲におい
て、データｙの値を発生頻度が高いものから順に絶対値
が小さい値に変換して可変長符号化を施すように構成し
たので、従来の高能率符号化装置と比べて、可逆過程で
記録データの符号量を削減することができ、再生画質を
向上することが可能となる。
【０４３１】第18発明の高能率符号化装置では、ブロッ
ク化が施されたディジタルデータに直交変換を施した後
に、ブロック内のデータの最大振幅を検出し、この最大
振幅検出結果が所定のレベル以上の場合、直交変換が施
されたデータを振幅方向に２分割し、それぞれのデータ
を符号化し、この最大振幅検出結果が所定のレベル未満
の場合は、直交変換が施されたデータを他の符号化方式
で符号化を行うように構成したので、最適なデータ分割
を行うことができ、可逆過程で更なる符号量の削減を行
うことが可能である。
【０４３２】第19発明の高能率符号化装置では、振幅方
向に分割されたデータの一方の出力を第３のデータ符号
化手段で符号化するように構成したので、可逆過程で更
なる符号量の削減を行えると共に、回路規模の削減が可
能である。
【０４３３】第20発明の高能率符号化装置では、直交変
換後のデータに対してブロック内のデータの最大振幅を
検出し予め定められたクラスに分類し、このクラス判別
結果を用いて分割方式の切り換えを制御するように構成
したので、最終的に得られる圧縮されたデータに新たな
る情報を付加することなく効果的にデータの分割を行う
ことができ、可逆過程で更なる符号量の削減が可能であ
る。
【０４３４】第21発明の高能率符号化装置では、直交変
換後のデータに対してブロック内のデータの最大振幅を
検出し予め定められたクラスに分類したクラス判別結果
と、直交変換後のデータに量子化を施す際の量子化値と
を用いて分割方式の切り換えを制御するように構成した
ので、新たなる情報を付加することなく、より効果的に
データの分割を行うことができ、振幅弁別精度を更に向
上させるとともに、第20発明による高能率符号化装置よ
りも可逆過程での更なる符号量の削減が可能である。
【０４３５】第22発明の高能率符号化装置では、直交変
換後のデータを振幅方向にＸとＹとの２つのデータに分
割した後、分割されたＸデータに０をランとするランレ
ングス符号化を行った後に可変長符号化を施すととも
に、分割されたＹデータに関しては更に１をランとする
ランレングス符号化を行いランレングスデータと係数デ
ータとに分離した後に、このランレングスデータに更に
０をランとしてランレングス符号化を行った後に可変長
符号化を施すとともに、この係数データに対しても更に
０をランとしてランレングス符号化を行った後に可変長
符号化を施し、これらの可変長符号化が施された３つの
データを合成するように構成したので、符号量の削減を
実現できる。
【０４３６】第23発明の高能率符号化装置では、可変長
符号化の際の可変長コードのコード長を０ランレングス
データが０のデータの場合に所定のビット長以下になる
ように構成したので、更なる符号量の削減を実現できる
と共に、可変長符号化時に用いるメモリの容量及び周辺
回路の回路規模の削減が図れてコストの節減が可能であ
る。
【０４３７】第24発明の高能率符号化装置では、１ラン
レングス符号化後の係数データに可変長符号化を行う際
に、２種類のＥＳＣとしてＥＳＣ１及びＥＳＣ２を設
け、係数データの振幅により係数データのエリアを２分
割し、振幅が小さい部分ではＥＳＣ１を選択し、振幅が
大きい部分ではＥＳＣ２を選択して符号化するように構
成したので、ＥＳＣを効果的に用いるため記録時の赤検
出またはエッジ検出によるクラス変更の影響をあまり受
けずに、更なる符号量の削減を実現できる。
【０４３８】第25発明の高能率符号化装置では、可変長
符号化の際の可変長コードのコード長を０ランレングス
データが０のデータの場合に所定のビット長以下にする
ようにしたので、更なる符号量の削減を実現できると共
に、可変長符号化時に用いるメモリの容量及び周辺回路
の回路規模の削減が図れてコストの節減が可能である。
【０４３９】第26発明の高能率符号化装置では、分割さ
れたＹデータと直交変換データとの切り換え制御を、ブ
ロックのクラス判別結果と量子化を施す際の量子化値と
に基づいて行うように構成したので、より効果的に更な
る符号量の削減を実現できる。
【０４４０】第27発明の高能率符号化装置では、直交変
換後のデータを複数のデータに分割し、分割した各々の
データに各々異なる可変長符号化テーブルを用いて可変
長符号化を施し、同一ブロック内の可変長符号化が施さ
れた符号を伝送、または記録を行う際に、各可変長符号
を先頭の符号より順番に交互に切り換えて合成するよう
に構成したので、受信時または再生時に誤りが発生した
場合に、誤りなく再生されたデータを効率良く復号する
ことができ良好な再生画像を得ることができると共に、
データが間欠的に再生される特殊再生時（特に高速再生
時）においても、再生された有効データを効果的に活用
でき良好な特殊再生画像を得ることができる。
【０４４１】第28発明の高能率符号化装置では、ブロッ
ク化されたディジタルデータを一次元的にスキャンして
ランレングスデータと係数データとに分離し、ランレン
グスデータに対して更にランレングス符号化を行った後
に可変長符号化を行い、また係数データに対して更にラ
ンレングス符号化を行った後に可変長符号化を施した記
ブロック化が施されたデータを合成する際、係数データ
の可変長符号より交互にデータを合成するように構成し
たので、このデータをディジタルＶＴＲのような蓄積メ
ディアに記録する場合、簡単なアルゴリズムで、従来の
高能率符号化装置に比べ、符号量の削減を可能とした高
能率符号化装置を得ることができ、再生画質を決定する
量子化値 (レート制御変数Ｋ) を小さく抑えることがで
き再生画質の改善ができるとともに、受信時または再生
時に誤りが発生した場合、誤りなく再生されたデータを
効率よく復号することができ、ブロック化されたデータ
の重要情報を効率的に合成することができ良好な再生画
像を得ることができる。
【０４４２】第29発明の高能率復号化装置では、高能率
符号化装置において符号化された１チャンネルのデータ
列より各可変長符号化データを分離し、分離した各可変
長符号化データを復号し、分割されたデータを合成する
際に、少なくとも１ブロック分の分割されたすべてのデ
ータが復号された時点で分割データを合成するように制
御して、高能率符号化装置で符号化されたデータを復号
するので、各々異なる２次元の可変長符号を用いてコー
ド化されて１チャンネルのデータ列に変換されたデータ
を復号する高能率復号化装置を構成することができると
共に、簡単な制御回路の追加でメモリ容量を大幅に削減
することができるので、更なる符号量の削減を可能とし
た高能率符号化装置の出力データを復号することができ
ると共に可変長復号化時に用いるメモリの容量の削減を
行えてコストの節減が可能となる。
【０４４３】第30発明の高能率復号化装置では、メモリ
を複数のスタックメモリより構成し、分割されたデータ
を合成する際、これらのスタックメモリを分割データの
符号量に応じて各分割データに割り振ってデータ合成制
御を行うように構成するので、データ合成の際のメモリ
容量を削減することができ回路規模の削減をすることが
できる。
【０４４４】第31発明の高能率復号化装置では、可変長
復号化後のランレングスデータと係数データとの状態で
メモリに記憶するように構成するので、データ合成の際
のメモリ容量を削減することができ回路規模の削減をす
ることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による高能率符号化装
置の構成を示すブロック図である。
【図２】 第１の実施例における符号化アルゴリズムを
示す図である。
【図３】 第１の実施例の動作を説明するための図であ
る。
【図４】 第１の実施例におけるＲ０ランレングスコー
ディングの事象分布をシミュレーションにより求めた図
である。
【図５】 第１の実施例におけるＶ１ランレングスコー
ディングの事象分布をシミュレーションにより求めた図
である。
【図６】 第１の実施例におけるＲ０ランレングスコー
ディングの各事象のハフマン符号長（シミュレーション
結果）を示す図である。
【図７】 第１の実施例におけるＶ１ランレングスコー
ディングの各事象のハフマン符号長（シミュレーション
結果）を示す図である。
【図８】 第１の実施例における１ＤＣＴブロック内の
記録データの記録フォーマットを示す図である。
【図９】 本発明の第２の実施例による高能率符号化装
置の構成を示すブロック図である。
【図１０】 第２の実施例を説明するための１ＤＣＴブ
ロック内の各事象の発生数を示す図である。
【図１１】 第２の実施例における符号化アルゴリズム
を示す図である。
【図１２】 第２の実施例におけるＲＲ０ランレングス
コーディングの事象分布をシミュレーションにより求め
た図である。
【図１３】 第２の実施例におけるＲＶ１ランレングス
コーディングの事象分布をシミュレーションにより求め
た図である。
【図１４】 第２の実施例におけるＶＲ０ランレングス
コーディングの事象分布をシミュレーションにより求め
た図である。
【図１５】 第２の実施例におけるＶＶ２ランレングス
コーディングの事象分布をシミュレーションにより求め
た図である。
【図１６】 本発明の第３の実施例におけるＲ０ランレ
ングスコーディングの事象分布をシミュレーションによ
り求めた図である。
【図１７】 第３の実施例におけるデータ分離回路の構
成を示すブロック図である。
【図１８】 本発明の第４の実施例による高能率符号化
装置の構成を示すブロック図である。
【図１９】 第４の実施例を説明するための第１の実施
例と第２の実施例との符号量を比較した図である。
【図２０】 第４の実施例における符号化アルゴリズム
を示す図である。
【図２１】 本発明の第５の実施例による高能率符号化
装置の構成を示すブロック図である。
【図２２】 第５の実施例における符号化アルゴリズム
を示す図である。
【図２３】 第５の実施例における動作を説明するため
の図である。
【図２４】 本発明の第７の実施例による高能率符号化
装置の構成を示すブロック図である。
【図２５】 第７の実施例における動作を説明するため
の図である。
【図２６】 第７の実施例における動作を説明するため
の図である。
【図２７】 第７の実施例における動作を説明するため
の図である。
【図２８】 第７の実施例を具体的に説明するためのＤ
ＣＴブロックデータ例を示す図である。
【図２９】 図24におけるデータ分離回路の構成を示す
ブロック図である。
【図３０】 第７の実施例におけるＥＯＢの付加方法を
説明するための図である。
【図３１】 本発明の第８の実施例による高能率符号化
装置の構成を示すブロック図である。
【図３２】 第８の実施例における符号化アルゴリズム
を示す図である。
【図３３】 本発明の第９の実施例による高能率符号化
装置の構成を示すブロック図である。
【図３４】 第９の実施例におけるＥＯＢの付加方法を
説明するための図である。
【図３５】 第９の実施例におけるＥＯＢの付加方法を
説明するための図である。
【図３６】 本発明の第10の実施例による高能率符号化
装置の構成を示すブロック図である。
【図３７】 第10の実施例における符号化アルゴリズム
を示す図である。
【図３８】 本発明の第11の実施例による高能率符号化
装置の構成を示すブロック図である。
【図３９】 第11の実施例におけるＥＯＢの付加方法を
説明するための図である。
【図４０】 第11の実施例におけるＥＯＢの付加方法を
説明するための図である。
【図４１】 本発明の第12の実施例による高能率符号化
装置の構成を示すブロック図である。
【図４２】 第12の実施例における符号化アルゴリズム
を示す図である。
【図４３】 第12の実施例の動作を説明するための図で
ある。
【図４４】 第12の実施例における１ＤＣＴブロック内
の記録データの記録フォーマットを示す図である。
【図４５】 本発明の第13の実施例による高能率符号化
装置の構成を示すブロック図である。
【図４６】 図45のスキャン順序変更回路の構成を示す
ブロック図である。
【図４７】 第13の実施例における符号化アルゴリズム
を示す図である。
【図４８】 第13の実施例におけるスキャン順序変更回
路の動作を説明するための水平・垂直データ検索エリア
を示す図である。
【図４９】 第13の実施例におけるスキャン順序変更回
路の動作を説明するための重み付け係数を示す図であ
る。
【図５０】 第13の実施例におけるスキャン順序の変更
パターンを示す図である。
【図５１】 本発明の第14の実施例における符号化アル
ゴリズムを示す図である。
【図５２】 第14の実施例の動作を説明するための図で
ある。
【図５３】 本発明の第16の実施例による高能率符号化
装置の構成を示すブロック図である。
【図５４】 図53におけるデータ符号器の構成を示すブ
ロック図である。
【図５５】 図53におけるデータ符号器の構成を示すブ
ロック図である。
【図５６】 本発明の第17の実施例による高能率符号化
装置の構成を示すブロック図である。
【図５７】 本発明の第18の実施例による高能率符号化
装置の構成を示すブロック図である。
【図５８】 図57におけるデータ分離回路の構成を示す
ブロック図である。
【図５９】 第18の実施例におけるデータ分離回路の動
作を説明するための図である。
【図６０】 第18の実施例におけるデータ分離回路の動
作を具体的に説明するための図である。
【図６１】 第18の実施例におけるデータ分離回路の動
作結果の一例を示す図である。
【図６２】 第18の実施例におけるデータ分離回路の動
作結果の一例を示す図である。
【図６３】 本発明の第19の実施例による高能率符号化
装置の構成を示すブロック図である。
【図６４】 図63におけるデータ分離回路の構成を示す
ブロック図である。
【図６５】 第19の実施例におけるデータ分離回路の動
作を説明するための図である。
【図６６】 第19の実施例におけるデータ分離回路の動
作を具体的に説明するための図である。
【図６７】 第19の実施例におけるデータ分離回路の動
作結果の一例を示す図である。
【図６８】 第19の実施例におけるデータ分離回路の動
作結果の一例を示す図である。
【図６９】 本発明の第20の実施例による高能率符号化
装置の構成を示すブロック図である。
【図７０】 図69におけるデータ分離回路の構成を示す
ブロック図である。
【図７１】 第20の実施例におけるデータ分離回路の動
作結果の一例を示す図である。
【図７２】 第20の実施例におけるデータ分離回路の動
作を具体的に説明するための図である。
【図７３】 第20の実施例における符号化アルゴリズム
を示す図である。
【図７４】 図69における可変長符号化器の構成を示す
ブロック図である。
【図７５】 図74に示す構成の可変長符号化器で用いる
第１のハフマンコードのコード長を示す図である。
【図７６】 図74に示す構成の可変長符号化器で用いる
第２のハフマンコードのコード長を示す図である。
【図７７】 図74に示す構成の可変長符号化器で用いる
第３のハフマンコードのコード長を示す図である。
【図７８】 第20の実施例における可変長符号化器の動
作を説明するためのタイミングチャートである。
【図７９】 第20の実施例における可変長符号化器で用
いるメモリの構成を示す図である。
【図８０】 第20の実施例における可変長符号化器の動
作を説明するためのタイミングチャートである。
【図８１】 第20の実施例における可変長符号化器で用
いるメモリの他の構成を示す図である。
【図８２】 図69における可変長符号化器の構成を示す
ブロック図である。
【図８３】 図82に示す構成の可変長符号化器で用いる
第４のハフマンコードのコード長を示す図である。
【図８４】 図82に示す構成の可変長符号化器で用いる
第５のハフマンコードのコード長を示す図である。
【図８５】 図82に示す構成の可変長符号化器で用いる
第６のハフマンコードのコード長を示す図である。
【図８６】 第20の実施例におけるデータ合成動作の説
明図である。
【図８７】 第20の実施例におけるデータ合成回路の動
作の説明図である。
【図８８】 本発明の第21の実施例におけるデータ合成
回路の動作の説明図である。
【図８９】 本発明の第22の実施例による高能率符号化
装置の構成を示すブロック図である。
【図９０】 本発明の第23の実施例による高能率符号化
装置の構成を示すブロック図である。
【図９１】 第23の実施例における符号化アルゴリズム
を示す図である。
【図９２】 本発明の第24の実施例による高能率復号化
装置の構成を示すブロック図である。
【図９３】 図92におけるデータ検出分離回路の構成を
示すブロック図である。
【図９４】 図92における可変長復号化器の構成を示す
ブロック図である。
【図９５】 図92におけるデータ合成回路の構成を示す
ブロック図である。
【図９６】 図92におけるデータ合成回路の構成を示す
ブロック図である。
【図９７】 図92におけるデータ合成回路の構成を示す
ブロック図である。
【図９８】 第24の実施例におけるデータ合成回路の動
作を説明するための図である。
【図９９】 本発明の第25の実施例による高能率復号化
装置の構成を示すブロック図である。
【図１００】 本発明の第26の実施例による高能率復号
化装置に用いるメインメモリの構成を示すブロック図で
ある。
【図１０１】 従来の高能率符号化装置の構成を示すブ
ロック図である。
【図１０２】 ＤＣＴ係数の出力順序を説明するための
図である。
【図１０３】 ＤＣＴ係数のシーケンス番号を説明する
ための図である。
【図１０４】 量子化器の内部構成を示すブロック図で
ある。
【図１０５】 量子化器に用いられている量子化テーブ
ルを示す図である。
【図１０６】 可変長符号化器の内部構成を示すブロッ
ク図である。
【図１０７】 可変長符号化による符号量削減の概念を
説明するための図である。
【図１０８】 従来の０ランレングスコーディングの事
象分布をシミュレーションにより求めた図である。
【図１０９】 従来の０ランレングスコーディングの各
事象のハフマン符号長（シュミレーション結果）を示す
図である。
【図１１０】 従来の高能率復号化装置の構成を示すブ
ロック図である。
【図１１１】 図110 における可変長復号化器の構成を
示すブロック図である。
【図１１２】 図110 におけるデータ合成回路の構成を
示すブロック図である。
【図１１３】 従来の可変長復号化動作を説明するため
の図である。
【符号の説明】
１ シャフリング回路、２ ＤＣＴ変換器、３ 量子化
器、５ バッファ、６ レート制御回路、11 データ分
離回路、12 データ分離回路、13 データ分離回路、14
可変長符号化器、15 可変長符号化器、16 データ合
成回路、17 データ分離回路、18 データ分離回路、19
データ分離回路、20 データ分離回路、21 可変長符
号化器、22 可変長符号化器、25a, 25b メモリ、26
メモリ制御回路、32 データ分離回路、33 可変長符号
化器、34 可変長符号化器、35 データ合成回路、36
スキャン順序変更回路、41 水平・垂直相関検出回路、
42 スキャン順序選択回路、44 データ分離回路、45
可変長符号化器、46 可変長符号化器、47 データ合成
回路、51 データ分離回路、52 可変長符号化器、53
可変長符号化器、56 クラス判別回路、57 第１のデー
タ符号器、58 第２のデータ符号器、60 振幅制限回
路、65 符号量比較器、69 データ合成回路、70 クラ
ス判別回路、71 データ分離回路、73 データ分離回
路、74 可変長符号化器、75 データ判別回路、76 除
算回路、77 丸め回路、78 乗算回路、79 減算器、80
変換テーブル、81 メモリ、82 メモリ制御回路、91
０検出回路、92 ０ランレングスカウンタ、93 カウ
ンタ制御回路、94 第１のレジスタ、95 ＶＬＣテーブ
ル、96 第２のレジスタ、97 ＥＳＣ判別回路、98 セ
レクタ、99 メモリ、100 メモリ制御回路、102 ＶＬＣ
テーブル、111 データ分離回路、112 データ分離回路、
113 データ分離回路、114 可変長符号化器、115 可変長
符号化器、116 データ合成回路、137 １判別回路、138
１ランレングスカウンタ、139 シーケンスカウント回
路、151 データ判別回路、153 丸め回路、154 乗算器、
155 加算器、156 変換回路、157 データ判別回路、158
演算回路、159 丸め回路、160 加算回路、161 変換回
路、200 データ分離回路、201 データ分離回路、202 デ
ータ分離回路、203 データ分離回路、211 データ分離回
路、212 データ分離回路、213 データ分離回路、214 可
変長符号化器、215 可変長符号化器、216 データ合成回
路、217 データ分離回路、218 データ分離回路、219 デ
ータ分離回路、220 データ分離回路、221 可変長符号化
器、222 可変長符号化器、291 データ検出分離回路、29
2 可変長復号化器、293 データ合成回路、294 可変長復
号化器、295 データ合成回路、296 可変長復号化器、29
7 データ合成回路、298 データ合成回路、299 データ合
成回路、303 逆量子化器、304 逆ＤＣＴ変換器、305 デ
シャフリング回路、351 メモリ、352 メモリ制御回路、
367 メモリ、368 データ合成制御回路、401 合成メモ
リ、411 入力メモリ選択回路、412 スタックメモリ、41
3 出力メモリデータ選択回路、414 スタックメモリ制御
回路。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−17787 (32)優先日 平成６年１月17日(1994．1．17) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−92705 (32)優先日 平成６年４月28日(1994．4．28) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平6−92706 (32)優先日 平成６年４月28日(1994．4．28) (33)優先権主張国 日本（ＪＰ） (56)参考文献 特開 昭62−222783（ＪＰ，Ａ) 特開 昭63−132530（ＪＰ，Ａ) 特開 平１−276980（ＪＰ，Ａ) 特開 平３−266564（ＪＰ，Ａ) 特開 平４−360469（ＪＰ，Ａ) 特開 平４−213988（ＪＰ，Ａ) ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮ Ｓ，ＶＯＬ．ＣＯＭ−32，ＮＯ．３，Ｍ ＡＲＣＨ 1984，ｐｐ225−232，”Ｓｃ ｅｎｅ ＡｄａｐｔｉｖｅＣｏｄｅ ｒ”，Ｗ．Ｃｈｅｎ＆ＷＰｒａｔｔ (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/42 H03M 7/30 H03M 7/46

Claims (31)

    (57)【特許請求の範囲】
  1. 【請求項１】 ブロック化されたディジタルデータに高
    能率符号化を施してデータ量を削減する高能率符号化装
    置において、前記ディジタルデータを一次元的にスキャ
    ンしてランレングスデータと係数データとに分離するデ
    ータ分離手段と、前記ランレングスデータに発生確率が
    最も高いデータをランとしてランレングス符号化を行う
    第１の符号化手段と、係数データに発生確率が最も高い
    データをランとしてランレングス符号化を行う第２の符
    号化手段とを備えることを特徴とする高能率符号化装
    置。
  2. 【請求項２】 ランレングスデータに関しては０による
    ランレングス符号化を行い、係数データに関しては１に
    よるランレングス符号化を行うように構成したことを特
    徴とする請求項１記載の高能率符号化装置。
  3. 【請求項３】 ランレングス符号化を施したデータに可
    変長符号化を施す際に、ランレングスデータに施す可変
    長符号化テーブルのテーブルデータと、係数データに施
    す可変長符号化テーブルのテーブルデータとが異なるこ
    とを特徴とする請求項１記載の高能率符号化装置。
  4. 【請求項４】 第１の符号化手段及び／または第２の符
    号化手段により分離されたランレングスデータに発生確
    率が最も高いデータをランとしてランレングス符号化を
    行う第３の符号化手段と、第１の符号化手段及び／また
    は第２の符号化手段により分離された係数データに発生
    確率が最も高いデータをランとしてランレングス符号化
    を行う第４の符号化手段とを更に備えることを特徴とす
    る請求項１記載の高能率符号化装置。
  5. 【請求項５】 第１の符号化手段がランレングスデータ
    に対してランレングス符号化を行う際に、ランレングス
    データのスキャン順序を逆にしてランレングス符号化を
    行うように構成したことを特徴とする請求項１記載の高
    能率符号化装置。
  6. 【請求項６】 ブロック化されたディジタルデータに高
    能率符号化を施してデータ量を削減する高能率符号化装
    置において、前記ディジタルデータを一次元的にスキャ
    ンして０以外の数値をランとするランレングス符号化を
    行ってランレングスデータと係数データとに分離するデ
    ータ分離手段と、分離されたランレングスデータに更に
    ０をランとしてランレングス符号化を行う第１の符号化
    手段と、分離された係数データに更に０をランとしてラ
    ンレングス符号化を行う第２の符号化手段と、前記第１
    の符号化手段の出力に可変長符号化を施す第１の可変長
    符号化手段と、前記第２の符号化手段の出力に可変長符
    号化を施す第２の可変長符号化手段とを備えることを特
    徴とする高能率符号化装置。
  7. 【請求項７】 データ分離手段が１をランとするランレ
    ングス符号化を行う構成とし、第１の符号化手段の出力
    に可変長符号化を施す際、異なる２つのブロック終了信
    号ＥＯＢ及びＥＯＢ′を予め設けておき、１をランとす
    るランレングス符号化を行った結果、ブロックの修了ま
    で１ランレングスが存在しない場合にはブロック終了信
    号として前記ＥＯＢを用い、ブロックの修了まで１ラン
    レングスが存在する場合にはブロック終了信号として前
    記ＥＯＢ′に前記ブロックの終了までに続く１ランレン
    グス長を付加したものを用いて、ブロックを符号化する
    手段を更に備えることを特徴とする請求項６記載の高能
    率符号化装置。
  8. 【請求項８】 入力されるディジタルデータに対して予
    めランレングス符号化によりランレングスデータと係数
    データとに分離し、分離した係数データを前記データ分
    離手段に出力する手段を更に備えることを特徴とする請
    求項６記載の高能率符号化装置。
  9. 【請求項９】 ディジタルデータを一次元的にスキャン
    して０以外の数値をランとしてランレングス符号化を行
    う際にＥＯＢが生じる場合、ＥＯＢの後に続くこの０以
    外の数値の個数をＥＯＢ情報データとして付加する手段
    を更に備えることを特徴とする請求項６または８記載の
    高能率符号化装置。
  10. 【請求項１０】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、ブロック化されたディジタルデータを一次元
    的にスキャンして発生確率が最も高いデータの一次元ス
    キャン時の位置データと他の係数データとに分離するデ
    ータ分離手段と、分離された位置データに可変長符号化
    を施す第１の可変長符号化手段と、分離された係数デー
    タに可変長符号化を施す第２の可変長符号化手段とを備
    えることを特徴とする高能率符号化装置。
  11. 【請求項１１】 第２の可変長符号化手段は、係数デー
    タに対して１をランとするランレングス符号化を行った
    後に二次元の可変長符号化を施すように構成したことを
    特徴とする請求項１０記載の高能率符号化装置。
  12. 【請求項１２】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、ブロック化されたディジタルデータを一次元
    的にスキャンして０以外の係数データの一次元スキャン
    時の位置データと０以外の係数データとに分離するデー
    タ分離手段と、分離された位置データに可変長符号化を
    施す第１の可変長符号化手段と、分離された係数データ
    に可変長符号化を施す第２の可変長符号化手段とを備え
    ることを特徴とする高能率符号化装置。
  13. 【請求項１３】 分離された位置データのデータ配置に
    基づいてブロック内のデータの水平・垂直相関を検出す
    る検出手段と、該検出手段の検出結果に応じて、分離さ
    れた係数データのスキャン順序を変更する順序変更手段
    とを備え、前記第２の可変長符号化手段が、該順序変更
    手段の出力に基づいて、分離された係数データを一次元
    的にスキャンして発生頻度が最も高いデータをランとし
    てランレングス符号化を行うように構成したことを特徴
    とする請求項１０または１２記載の高能率符号化装置。
  14. 【請求項１４】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、各直交変換ブロック内の変換係数データの最
    大振幅を検出し、各直交変換ブロックを各クラスに判別
    するクラス判別手段と、各直交変換ブロック内の変換係
    数データを符号化する第１の符号化手段と、各直交変換
    ブロック内の変換係数データを符号化する第２の符号化
    手段と、前記第１の符号化手段の出力と前記第２の符号
    化手段の出力とを前記クラス判別手段のクラス判別結果
    により切り換える切り換え手段とを備えることを特徴と
    する高能率符号化装置。
  15. 【請求項１５】 第１の符号化手段の符号量と第２の符
    号化手段の符号量とを比較する比較手段を備え、前記切
    り換え手段が、前記クラス判別手段のクラス判別結果が
    所定クラスの場合についてのみ符号量が少ない方の符号
    化手段の出力を選択すると共に、選択信号を記録データ
    に付加するように構成したことを特徴とする請求項１４
    記載の高能率符号化装置。
  16. 【請求項１６】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、ブロック化されたディジタルデータｚに対し
    て、 ｚ＝０の場合、 ｘはデータ伝送せず ｙ＝０ ｚ＞０の場合時、 ｘ＝［ｚ／ａ＋0.49＊］ ｙ＝ｚ−ａ×ｘ ｚ＜０の場合、 ｘ＝［ｚ／ａ−0.49＊］ ｙ＝ｚ−ａ×ｘ （但し、ａは予め定められた２以上の整数，記号［ｔ］
    は実数ｔの整数部分，0.49＊は小数点第２位以下９の循
    環小数）により、前記データｚをデータｘ及びデータｙ
    に分離するデータ分離手段と、分離されたデータｘに可
    変長符号化を施す可変長符号化手段と、分離されたデー
    タｙに対して、データｘが同一の値をとる範囲におい
    て、データｙの値を発生頻度が高いものから順に予め定
    められた値を割り当てるデータ変換手段と、データ変換
    されたデータｙに可変長符号化を施す可変長符号化手段
    とを備えることを特徴とする高能率符号化装置。
  17. 【請求項１７】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、ブロック化されたディジタルデータｚに対し
    て、 ｚ＝０の場合、 ｘ＝０ ｙはデータ伝送せず ｚ＞０の場合、 ｘ＝［（ｚ−１）／ａ］＋１ ｙ＝ｚ−ａ×ｘ ｚ＜０の場合、 ｘ＝［（ｚ＋１）／ａ］−１ ｙ＝ｚ−ａ×ｘ （但し、ａは２以上の整数、記号［ｔ］は実数ｔの整数
    部分）により、前記データｚをデータｘ及びデータｙに
    分離するデータ分離手段と、分離されたデータｘに可変
    長符号化を施す可変長符号化手段と、分離されたデータ
    ｙに対して、データｘが同一の値をとる範囲（但し、ｘ
    ＝０を除く）において、データｙの値を発生頻度が高い
    ものから順に予め定められた値を割り当てるデータ変換
    手段と、データ変換されたデータｙに可変長符号化を施
    す可変長符号化手段とを備えることを特徴とする高能率
    符号化装置。
  18. 【請求項１８】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、各ブロック内のデータの最大振幅を検出する
    振幅検出手段と、前記ディジタルデータを振幅方向に２
    分割する振幅方向データ分割手段と、該振幅方向データ
    分割手段により分割されたデータを符号化する第１及び
    第２のデータ符号化手段と、前記ディジタルデータを符
    号化する第３のデータ符号化手段と、前記振幅検出手段
    における振幅検出結果が所定のレベル以上の場合、前記
    第１及び第２のデータ符号化手段で符号化されたデータ
    を選択し、前記振幅検出結果が所定のレベル未満の場合
    は、前記第３のデータ符号化手段で符号化されたデータ
    を選択するように制御する符号化制御手段とを備えるこ
    とを特徴とする高能率符号化装置。
  19. 【請求項１９】 振幅方向データ分割手段の一方の出力
    を前記第３のデータ符号化手段で符号化するように構成
    したことを特徴とする請求項１８記載の高能率符号化装
    置。
  20. 【請求項２０】 符号化制御手段が、直交変換後のブロ
    ック内のデータの最大振幅を検出し予め定められたクラ
    スに分類するクラス判別結果に基づき切り換え制御する
    ように構成したことを特徴とする請求項１８または１９
    記載の高能率符号化装置。
  21. 【請求項２１】 符号化制御手段が、直交変換後のブロ
    ック内のデータの最大振幅を検出し予め定められたクラ
    スに分類するクラス判別結果と、直交変換後のディジタ
    ルデータに量子化を施す際の量子化値とに基づき切り換
    え制御するように構成したことを特徴とする請求項１８
    または１９記載の高能率符号化装置。
  22. 【請求項２２】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、直交変換後のデータを振幅方向に２分割する
    振幅方向データ分割手段と、該振幅方向データ分割手段
    により分割された一方のデータに０をランとしてランレ
    ングス符号化を行う第１のランレングス符号化手段と、
    該第１のランレングス符号化手段の出力データに可変長
    符号化を施す第１の可変長符号化手段と、前記振幅方向
    データ分割手段により分割された他方のデータを一次元
    的にスキャンして１をランとするランレングス符号化を
    行いランレングスデータと係数データとに分離するデー
    タ分離手段と、分離したランレングスデータに０をラン
    としてランレングス符号化を行う第２のランレングス符
    号化手段と、該第２のランレングス符号化手段の出力デ
    ータに可変長符号化を施す第２の可変長符号化手段と、
    分離した係数データに０をランとしてランレングス符号
    化を行う第３のランレングス符号化手段と、該第３のラ
    ンレングス符号化手段の出力データに可変長符号化を施
    す第３の可変長符号化手段とを備えることを特徴とする
    高能率符号化装置。
  23. 【請求項２３】 第１，第２及び第３の可変長符号化手
    段が、０ランレングス符号化により得られた０ランレン
    グスデータ，係数データに可変長符号を割り当てる際、
    ０ランレングスデータの０のデータに割り当てるコード
    長が所定のビット長以下である可変長符号テーブルを有
    することを特徴とする請求項２２記載の高能率符号化装
    置。
  24. 【請求項２４】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、直交変換後のデータに対して直交変換ブロッ
    ク内のデータの最大振幅を検出し各直交変換ブロックを
    予め定められたクラスに分類するクラス判別手段と、直
    交変換後のデータを振幅方向にＸデータとＹデータとに
    分割する振幅方向データ分割手段と、該振幅方向データ
    分割手段により分割されたＸデータに０をランとしてラ
    ンレングス符号化を行う第１のランレングス符号化手段
    と、該第１のランレングス符号化手段の出力データに可
    変長符号化を施す第１の可変長符号化手段と、前記振幅
    方向データ分割手段により分割されたＹデータと直交変
    換後のデータとを切り換える切り換え手段と、該切り換
    え手段の出力を一次元的にスキャンして１をランとする
    ランレングス符号化を行いランレングスデータと係数デ
    ータとに分離するデータ分離手段と、分離したランレン
    グスデータに０をランとしてランレングス符号化を行う
    第２のランレングス符号化手段と、該第２のランレング
    ス符号化手段の出力データに可変長符号化を施す第２の
    可変長符号化手段と、分離した係数データに０をランと
    してランレングス符号化を行う第３のランレングス符号
    化手段と、該第３のランレングス符号化手段の出力デー
    タに可変長符号化を施す第３の可変長符号化手段とを備
    え、前記切り換え手段の切り換え動作を前記クラス判別
    手段の判別結果に基づき行うとともに、前記第３の可変
    長符号化手段において、第１のエスケープコード及び第
    ２のエスケープコードを設け、前記第３のランレングス
    符号化手段の出力データの係数データの振幅により係数
    データのエリアを２分割し、振幅が小さい部分では第１
    のエスケープコードを選択し、振幅が大きい部分では第
    ２のエスケープコードを選択して符号化するように構成
    したことを特徴とする高能率符号化装置。
  25. 【請求項２５】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、直交変換後のデータに対して直交変換ブロッ
    ク内のデータの最大振幅を検出し各直交変換ブロックを
    予め定められたクラスに分類するクラス判別手段と、直
    交変換後のデータを振幅方向にＸデータとＹデータとに
    分割する振幅方向データ分割手段と、該振幅方向データ
    分割手段により分割されたＸデータに０をランとしてラ
    ンレングス符号化を行う第１のランレングス符号化手段
    と、該第１のランレングス符号化手段の出力データに可
    変長符号化を施す第１の可変長符号化手段と、前記振幅
    方向データ分割手段により分割されたＹデータと直交変
    換後のデータとを切り換える切り換え手段と、該切り換
    え手段の出力を一次元的にスキャンして１をランとする
    ランレングス符号化を行いランレングスデータと係数デ
    ータとに分離するデータ分離手段と、分離したランレン
    グスデータに０をランとしてランレングス符号化を行う
    第２のランレングス符号化手段と、該第２のランレング
    ス符号化手段の出力データに可変長符号化を施す第２の
    可変長符号化手段と、分離した係数データに０をランと
    してランレングス符号化を行う第３のランレングス符号
    化手段と、該第３のランレングス符号化手段の出力デー
    タに可変長符号化を施す第３の可変長符号化手段とを備
    え、前記切り換え手段の切り換え動作を前記クラス判別
    手段の判別結果に基づき行うとともに、前記第１，第２
    及び第３の可変長符号化手段が、前記第１，第２及び第
    ３のランレングス符号化手段の出力データに可変長符号
    化を施す際に、０ランレングスデータが０のデータであ
    る場合、コード長を所定のビット長以下にするような可
    変長符号テーブルを有することを特徴とする高能率符号
    化装置。
  26. 【請求項２６】 直交変換後のデータに対して直交変換
    ブロック内のデータの最大振幅を検出し予め定められた
    クラスに分類したクラス判別結果と、直交変換後のデー
    タに量子化を施す際の量子化値とに基づいて、前記切り
    換え手段を制御するように構成したことを特徴とする請
    求項２４または２５記載の高能率符号化装置。
  27. 【請求項２７】 ブロック化されたディジタルデータに
    直交変換を施してデータ量を削減する高能率符号化装置
    において、直交変換後のデータを複数のデータに分割す
    るデータ分割手段と、分割された各のデータに各々異な
    る可変長符号化テーブルを用いて可変長符号化を施す可
    変長符号化手段と、該可変長符号化手段より出力される
    同一ブロック内の各可変長符号を先頭の符号より順番に
    交互に切り換えて合成したデータ列を出力するデータ合
    成手段とを備えることを特徴とする高能率符号化装置。
  28. 【請求項２８】 ブロック化されたディジタルデータを
    一次元的にスキャンしてランレングスデータと係数デー
    タとに分離し、該ランレングスデータに対して更にラン
    レングス符号化を行った後に可変長符号化を行い、また
    該係数データに対して更にランレングス符号化を行った
    後に可変長符号化を行ったブロック化が施されたデータ
    を合成する際、前記係数データの可変長符号より交互に
    データを合成するように前記データ合成手段を制御する
    ように構成したことを特徴とする請求項２７記載の高能
    率符号化装置。
  29. 【請求項２９】 ブロック化されたディジタルデータに
    直交変換が施され、直交変換後のデータが複数のデータ
    に分割され、分割された各々のデータに二次元のランレ
    ングス符号化が施され、各々異なる二次元の可変長符号
    を用いたコード化により符号化されたデータを復号する
    高能率復号化装置であって、データ列より各可変長符号
    化データを分離する分離手段と、分離された各可変長符
    号化データを復号する可変長復号化手段と、該各可変長
    復号化手段の後段に設けられ、少なくとも１ブロック分
    のデータを蓄えるメモリと、少なくとも１ブロック分の
    分割されたすべてのデータが復号された時点で分割デー
    タを合成するように制御するデータ合成制御手段とを備
    えることを特徴とする高能率復号化装置。
  30. 【請求項３０】 メモリを複数のスタックメモリより構
    成し、分割データにその符号量に応じてこのスタックメ
    モリを割り振って分割データの合成制御を行うように構
    成したことを特徴とする請求項２９記載の高能率復号化
    装置。
  31. 【請求項３１】 可変長復号化後のランレングスデータ
    と係数データとの状態で、前記メモリに記憶するように
    構成したことを特徴とする請求項２９記載の高能率復号
    化装置。
JP13903094A 1993-07-30 1994-06-21 高能率符号化装置及び高能率復号化装置 Expired - Fee Related JP3210996B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13903094A JP3210996B2 (ja) 1993-07-30 1994-06-21 高能率符号化装置及び高能率復号化装置
US08/282,570 US5644305A (en) 1993-07-30 1994-07-29 High-efficiency encoding apparatus and high-efficiency decoding apparatus
US08/704,276 US5751232A (en) 1993-07-30 1996-08-28 High-efficiency encoding apparatus and high-efficiency decoding apparatus

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP20834893 1993-07-30
JP28451993 1993-10-18
JP31114193 1993-11-16
JP1778794 1994-01-17
JP5-284519 1994-04-28
JP6-92705 1994-04-28
JP6-17787 1994-04-28
JP5-208348 1994-04-28
JP5-311141 1994-04-28
JP6-92706 1994-04-28
JP9270694 1994-04-28
JP9270594 1994-04-28
JP13903094A JP3210996B2 (ja) 1993-07-30 1994-06-21 高能率符号化装置及び高能率復号化装置

Publications (2)

Publication Number Publication Date
JPH0818459A JPH0818459A (ja) 1996-01-19
JP3210996B2 true JP3210996B2 (ja) 2001-09-25

Family

ID=27563796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13903094A Expired - Fee Related JP3210996B2 (ja) 1993-07-30 1994-06-21 高能率符号化装置及び高能率復号化装置

Country Status (2)

Country Link
US (2) US5644305A (ja)
JP (1) JP3210996B2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549666B1 (en) * 1994-09-21 2003-04-15 Ricoh Company, Ltd Reversible embedded wavelet system implementation
EP0880235A1 (en) 1996-02-08 1998-11-25 Matsushita Electric Industrial Co., Ltd. Wide band audio signal encoder, wide band audio signal decoder, wide band audio signal encoder/decoder and wide band audio signal recording medium
US5805893A (en) * 1996-03-01 1998-09-08 Electronic Data Systems Corporation Assembly language program converter
US5790706A (en) * 1996-07-03 1998-08-04 Motorola, Inc. Method and apparatus for scanning of transform coefficients
US6339614B1 (en) * 1996-12-20 2002-01-15 Intel Corporation Method and apparatus for quantizing and run length encoding transform coefficients in a video coder
US6266419B1 (en) * 1997-07-03 2001-07-24 At&T Corp. Custom character-coding compression for encoding and watermarking media content
GB9727398D0 (en) * 1997-12-29 1998-02-25 Sgs Thomson Microelectronics Run-length encoding
US6313766B1 (en) 1998-07-01 2001-11-06 Intel Corporation Method and apparatus for accelerating software decode of variable length encoded information
US6377930B1 (en) 1998-12-14 2002-04-23 Microsoft Corporation Variable to variable length entropy encoding
US6404931B1 (en) 1998-12-14 2002-06-11 Microsoft Corporation Code book construction for variable to variable length entropy encoding
US6223162B1 (en) 1998-12-14 2001-04-24 Microsoft Corporation Multi-level run length coding for frequency-domain audio coding
US6300888B1 (en) 1998-12-14 2001-10-09 Microsoft Corporation Entrophy code mode switching for frequency-domain audio coding
WO2001015458A2 (en) * 1999-08-25 2001-03-01 Hamid Gharavi Dual priority video transmission for mobile applications
EP1320833B1 (en) * 2000-09-28 2008-12-03 Roke Manor Research Limited Improved huffman data compression method
US6958715B2 (en) * 2001-02-20 2005-10-25 Texas Instruments Incorporated Variable length decoding system and method
US7203373B2 (en) * 2001-10-30 2007-04-10 Texas Instruments Incorporated Image and video coding with redundant run-length-level-last codewords removed
PT2268034T (pt) * 2001-11-22 2016-11-18 Godo Kaisha Ip Bridge 1 Método de codificação de comprimento variável e método de descodificação de comprimento variável
JP2004007555A (ja) * 2002-04-09 2004-01-08 Canon Inc エントロピー符号化装置
JP4368575B2 (ja) * 2002-04-19 2009-11-18 パナソニック株式会社 可変長復号化方法、可変長復号化装置およびプログラム
JP4090862B2 (ja) 2002-04-26 2008-05-28 松下電器産業株式会社 可変長符号化方法および可変長復号化方法
KR20030093489A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 신호 복조 장치 및 방법
US6836226B2 (en) * 2002-11-12 2004-12-28 Pulse-Link, Inc. Ultra-wideband pulse modulation system and method
US7212681B1 (en) 2003-01-15 2007-05-01 Cisco Technology, Inc. Extension of two-dimensional variable length coding for image compression
US7283591B2 (en) * 2003-03-28 2007-10-16 Tarari, Inc. Parallelized dynamic Huffman decoder
US6937169B2 (en) * 2003-04-23 2005-08-30 Mitutoyo Corporation Data transmitting/receiving method and device for encoder
US7194137B2 (en) * 2003-05-16 2007-03-20 Cisco Technology, Inc. Variable length coding method and apparatus for video compression
US7330137B2 (en) * 2003-12-12 2008-02-12 Mediatek Inc. Method and apparatus for RLL code encoding and decoding
JP2005184232A (ja) * 2003-12-17 2005-07-07 Sony Corp 符号化装置、プログラム、およびデータ処理方法
US7519229B2 (en) * 2004-03-30 2009-04-14 Apple, Inc. Video coding system providing separate coding chains for dynamically selected small-size or full-size playback
US20050271150A1 (en) * 2004-06-07 2005-12-08 Steve Moore Digital modulation system and method
US7471841B2 (en) 2004-06-15 2008-12-30 Cisco Technology, Inc. Adaptive breakpoint for hybrid variable length coding
US7499596B2 (en) 2004-08-18 2009-03-03 Cisco Technology, Inc. Amplitude coding for clustered transform coefficients
US7454076B2 (en) * 2004-06-15 2008-11-18 Cisco Technology, Inc. Hybrid variable length coding method for low bit rate video coding
US7499595B2 (en) * 2004-08-18 2009-03-03 Cisco Technology, Inc. Joint amplitude and position coding for photographic image and video coding
CA2579718C (en) * 2004-06-15 2016-05-10 Cisco Technology, Inc. Hybrid variable length coding for video compression
US7492956B2 (en) * 2004-08-18 2009-02-17 Cisco Technology, Inc. Video coding using multi-dimensional amplitude coding and 2-D non-zero/zero cluster position coding
US7454073B2 (en) * 2004-06-15 2008-11-18 Cisco Technology, Inc. Video compression using multiple variable length coding processes for multiple classes of transform coefficient blocks
US7471840B2 (en) * 2004-08-18 2008-12-30 Cisco Technology, Inc. Two-dimensional variable length coding of runs of zero and non-zero transform coefficients for image compression
US7664057B1 (en) 2004-07-13 2010-02-16 Cisco Technology, Inc. Audio-to-video synchronization system and method for packet-based network video conferencing
US7680349B2 (en) 2004-08-18 2010-03-16 Cisco Technology, Inc. Variable length coding for clustered transform coefficients in video compression
US7620258B2 (en) 2004-08-18 2009-11-17 Cisco Technology, Inc. Extended amplitude coding for clustered transform coefficients
US7436752B2 (en) * 2005-11-17 2008-10-14 Realtek Semiconductor Corp. Method and apparatus for signal equalization in a light storage system
US7242328B1 (en) * 2006-02-03 2007-07-10 Cisco Technology, Inc. Variable length coding for sparse coefficients
US8599841B1 (en) 2006-03-28 2013-12-03 Nvidia Corporation Multi-format bitstream decoding engine
US8593469B2 (en) * 2006-03-29 2013-11-26 Nvidia Corporation Method and circuit for efficient caching of reference video data
US7884742B2 (en) * 2006-06-08 2011-02-08 Nvidia Corporation System and method for efficient compression of digital data
US8254700B1 (en) 2006-10-03 2012-08-28 Adobe Systems Incorporated Optimized method and system for entropy coding
US8126062B2 (en) * 2007-01-16 2012-02-28 Cisco Technology, Inc. Per multi-block partition breakpoint determining for hybrid variable length coding
US8144784B2 (en) 2007-07-09 2012-03-27 Cisco Technology, Inc. Position coding for context-based adaptive variable length coding
EP2096884A1 (en) 2008-02-29 2009-09-02 Koninklijke KPN N.V. Telecommunications network and method for time-based network access
CN102239518B (zh) * 2009-03-27 2012-11-21 华为技术有限公司 编码和解码方法及装置
US8254709B2 (en) * 2009-12-16 2012-08-28 Industrial Technology Research Institute Variable length encoding device of image compression system
US20110158310A1 (en) * 2009-12-30 2011-06-30 Nvidia Corporation Decoding data using lookup tables
US8160137B2 (en) * 2010-03-03 2012-04-17 Mediatek Inc. Image data compression apparatus for referring to at least one characteristic value threshold to select target compression result from candidate compression results of one block and related method thereof
WO2012090962A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 画像復号装置、画像符号化装置、および符号化データのデータ構造、ならびに、算術復号装置、算術符号化装置
JP5842357B2 (ja) * 2011-03-25 2016-01-13 富士ゼロックス株式会社 画像処理装置及び画像処理プログラム
US9058223B2 (en) * 2011-04-22 2015-06-16 Microsoft Technology Licensing Llc Parallel entropy encoding on GPU
JP6629165B2 (ja) * 2016-10-07 2020-01-15 株式会社東芝 データ圧縮装置、及び、データ伸張装置、並びに、データ圧縮伸張装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222783A (ja) * 1986-03-24 1987-09-30 Kokusai Denshin Denwa Co Ltd <Kdd> 動画像の高能率符号化方式
US4704628A (en) * 1986-07-16 1987-11-03 Compression Labs, Inc. Combined intraframe and interframe transform coding system
US5166987A (en) * 1990-04-04 1992-11-24 Sony Corporation Encoding apparatus with two stages of data compression
US5291282A (en) * 1990-04-19 1994-03-01 Olympus Optical Co., Ltd. Image data coding apparatus and method capable of controlling amount of codes
EP0495490B1 (en) * 1991-01-17 1998-05-27 Mitsubishi Denki Kabushiki Kaisha Video signal encoding apparatus
KR0134504B1 (ko) * 1992-09-09 1998-04-23 배순훈 적응적 주파수 변환기를 가진 영상 부호화기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，ＶＯＬ．ＣＯＭ−３２，ＮＯ．３，ＭＡＲＣＨ １９８４，ｐｐ２２５−２３２，"Ｓｃｅｎｅ ＡｄａｐｔｉｖｅＣｏｄｅｒ"，Ｗ．Ｃｈｅｎ＆ＷＰｒａｔｔ

Also Published As

Publication number Publication date
JPH0818459A (ja) 1996-01-19
US5751232A (en) 1998-05-12
US5644305A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
JP3210996B2 (ja) 高能率符号化装置及び高能率復号化装置
US4454546A (en) Band compression device for shaded image
EP1032210B1 (en) Encoding method
JP3442028B2 (ja) データ復号化方法及びその装置
EP0470773A2 (en) Orthogonal transform coding apparatus
JPH02156789A (ja) 画像信号圧縮符号化装置および伸長再生装置
JPH0229275B2 (ja)
JPH0216075B2 (ja)
US8218645B2 (en) Method and apparatus for encoding and decoding by wavelet transform
US5107519A (en) Coding device and a decoding device
EP1584195A1 (en) Processing of images using a limited number of bits
JP3087835B2 (ja) 画像符号化方法および装置ならびに画像復号方法および装置
JP3277425B2 (ja) ディジタル信号の符号化方法、符号化用テーブル生成方法、符号化装置及び符号化方法
JP4415651B2 (ja) 画像符号化装置、及び画像復号化装置
JPH04343576A (ja) 高能率符号化方法と高能率符号の復号方法
JPS61147690A (ja) 高能率符号の復号装置
JP2924416B2 (ja) 高能率符号化方法
JP4649764B2 (ja) 画像データ伸長方法および画像データ伸長装置
JPH1188183A (ja) ウェーブレット変換装置およびその方法並びにウェーブレット逆変換装置およびその方法並びに画像符号化装置およびその方法並びに画像復号化装置およびその方法
JP3368164B2 (ja) 符号化復号化システム
JP2560987B2 (ja) 画像処理装置
JP2929591B2 (ja) 画像符号化装置
JPH0393378A (ja) 高能率符号化装置及び方法
JPS62193382A (ja) 画像信号符号化復号化方式とその装置
JPH03104435A (ja) データ伝送装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees