JP3206008B2 - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JP3206008B2
JP3206008B2 JP01622791A JP1622791A JP3206008B2 JP 3206008 B2 JP3206008 B2 JP 3206008B2 JP 01622791 A JP01622791 A JP 01622791A JP 1622791 A JP1622791 A JP 1622791A JP 3206008 B2 JP3206008 B2 JP 3206008B2
Authority
JP
Japan
Prior art keywords
opening
wiring
tungsten
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01622791A
Other languages
English (en)
Other versions
JPH04255250A (ja
Inventor
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP01622791A priority Critical patent/JP3206008B2/ja
Publication of JPH04255250A publication Critical patent/JPH04255250A/ja
Application granted granted Critical
Publication of JP3206008B2 publication Critical patent/JP3206008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線の形成方法に関
する。
【0002】
【従来の技術】近年大規模集積回路装置の高集積化にと
もない、下層配線と上層配線を接続するために設けた層
間絶縁膜の開孔部のアスペクト比(深さ/直径)が大き
くなってきており、下層配線上の層間絶縁膜に開孔部を
形成した後、通常のスパッタリング法により金属層を堆
積して上層配線を形成する技術では、開孔部側壁に密接
して金属層が堆積されず、上下層配線の接続不良が発生
しやすく、接続抵抗が高いという問題点があった。そこ
で、この問題を解決するために開孔部内にタングステン
等の高融点金属層を化学気相成長法により選択的に形成
して開孔部内を充填する方法が採用されるようになり、
高融点金属の成長前には希弗酸により基板表面の処理が
行なわれていた。
【0003】図2(a)〜(d)は従来の多層配線の形
成方法を説明するための工程順に示した半導体チップの
断面図である。
【0004】まず、図2(a)に示すように、シリコン
基板1の上に設けた酸化シリコン膜2の上に下層のタン
グステン配線3を形成し、タングステン配線3を含む表
面にプラズマCVDにより酸化シリコン膜4を堆積して
層間絶縁膜を形成する。次に、酸化シリコン膜4の上に
フォトレジスト膜5を塗布してパターニングする。
【0005】次に、図2(b)に示すように、フォトレ
ジスト膜5をマスクとして四弗化炭素ガスを用いたリア
クティブイオンエッチング法により酸化シリコン膜4を
エッチングし、タングステン配線3に達する開孔部6を
形成し、フォトレジスト膜5を除去する。通常この酸化
シリコン膜4のエッチングの際20〜50%程度のオー
バーエッチングを行なうため、開孔部6の側壁に弗化物
を主成分とする被膜7が付着し、この被膜7はフォトレ
ジスト膜5を除去してもスルーホール側壁に残ってい
る。また、酸化シリコン膜4の上には異物8が付着して
いることがある。
【0006】次に、図2(c)に示すように、希弗酸に
より基板表面を処理した後、減圧化学気相成長法により
タングステン層9を開孔部6内に選択的に成長させる。
【0007】次に、図2(d)に示すように、タングス
テン層9を含む表面に通常のスパッタリング法によりア
ルミニウム合金膜を堆積してパターニングし、上層のア
ルミニウム配線10を形成する。
【0008】
【発明が解決しようとする課題】この従来の多層配線の
形成方法では、開孔部内にタングステン層を選択成長さ
せる前に希弗酸により表面を処理しているが、開孔部内
の側壁に付着した弗化物を主成分とする被膜が除去され
ないため、開孔部上の被膜の上にもタングステン層が成
長し、層間絶縁膜上にタングステン層が形成され、配線
間隔が狭い場合配線間で短絡してしまう恐れがある。
【0009】また、フォトレジスト膜の除去が不十分で
あったり層間絶縁膜の表面に異物が付着している場合に
も層間絶縁膜の上にもタングステン層が成長してしま
い、これにより、また配線間が短絡してしまうという問
題点がある。
【0010】
【課題を解決するための手段】本発明の多層配線の形成
方法は、シリコン基板上に設けた酸化シリコン膜上にタ
ングステン配線を形成する工程と、前記タングステン配
線を含む表面に層間絶縁膜を形成する工程と、パターニ
ングされたフォトレジストをマスクとして四弗化炭素ガ
スを使用するリアクティブイオンエッチングにより前記
層間絶縁膜をエッチングして前記タングステン配線に達
する開口部を形成する工程と、前記開口部を含む表面を
アルカリ水溶液で処理しその後水洗いして乾燥する工程
と、前記開口部の前記タングステン配線の表面に化学気
相成長法によりタングステン層を成長させて前記開口部
を埋める工程とを含んで構成される。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
【0012】図1(a)〜(d)は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
【0013】まず、図1(a)に示すように、シリコン
基板1の上に設けた酸化シリコン膜2の上に下層のタン
グステン配線3を形成し、タングステン配線3を含む表
面にプラズマCVDにより層間絶縁膜として酸化シリコ
ン膜4を堆積する。次に、酸化シリコン膜4の上にフォ
トレジスト膜5を塗布してパターニングする。
【0014】次に、図1(b)に示すように、フォトレ
ジスト膜4をマスクとして四弗化炭素ガスを使用するリ
アクティブイオンエッチング法により、酸化シリコン膜
4をエッチングし、タングステン配線3に達する開口部
6を形成した後、酸素プラズマでフォトレジスト膜5を
除去する。ここで、開孔部6を形成する際の酸化シリコ
ン膜4のオーバーエッチングにより開孔部6の側壁に弗
化物を主体とする被膜7が付着し、フォトレジスト膜5
を酸素プラズマ等で除去する際にも残る。また、酸化シ
リコン膜4の表面にはフォトレジスト膜5の残渣等の異
物8が付着している。
【0015】次に、図1(c)に示すように、開孔部を
含む表面をアルカリ水溶液、例えばアンモニア水溶液で
10〜60秒程度処理して弗化物を主体とする被膜7及
び残渣8を除去した後十分に水洗し、乾燥させる。
【0016】次に、図1(d)に示すように六弗化タン
グステン及びシランガスを用いたシラン還元法による減
圧化学気相成長法で開孔部6のタングステン配線3の表
面に選択的にタングステン層9を成長させ、開孔部6内
を充填する。次にタングステン層9を含む表面にスパッ
タリング法によりアルミニウム合金膜を堆積して選択的
にエッチングして上層のアルミニウム配線10を形成す
る。
【0017】ここで、アルカリ水溶液で処理する時間は
開孔部の側壁に付着した被膜の量により違うが、最低1
0秒程度の時間が必要であり、長すぎると開孔部に露出
した下層の配線の表面がエッチングされてしまうので長
くとも60秒程度が最適である。
【0018】なお、下層のタングステン配線3の代りに
アルミニウム合金又はアルミニウム配線を使用しても良
く、この場合の開孔部に付着した弗化物を主成分とする
被膜の除去にはトリメチルアンモニアハイドライドオキ
サイドの水溶液が使用できる。
【0019】また、開孔部内を充填するタングステン層
9の代りにジメチルアルミハイドライドを原料ガスと
し、キャリアガスとして水素を使用した減圧気相成長法
によりアルミニウム層を選択成長させても良い。
【0020】
【発明の効果】以上説明したように本発明は、層間絶縁
膜に設けた開孔部の側壁に付着した下層配線金属の弗化
物を主成分とする被膜及び層間絶縁膜上の金属層成長の
核となる異物をアルカリ水溶液で表面を処理して除去す
ることにより、開孔部内に選択成長させた金属層が開孔
部外に成長することを防止して、隣接配線間を短絡させ
る事故を防止するという効果を有する。
【0021】さらに、開孔部内に露出した下層配線の表
面に形成された自然酸化膜をこのアルカリ水溶液で除去
できるため、開孔部内に均一性良く金属層を選択成長で
き、開孔部での接続抵抗を低下させるという利点もあ
る。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図2】従来の多層配線の形成方法を説明するための工
程順に示した半導体チップの断面図である。
【符号の説明】
1 シリコン基板 2,4 酸化シリコン膜 3 タングステン配線 5 フォトレジスト膜 6 開孔部 7 弗化物を主体とする被膜 8 異物 9 タングステン層 10 アルミニウム配線
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に設けた酸化シリコン膜
    上にタングステン配線を形成する工程と、前記タングス
    テン配線を含む表面に層間絶縁膜を形成する工程と、パ
    ターニングされたフォトレジストをマスクとして四弗化
    炭素ガスを使用するリアクティブイオンエッチングによ
    り前記層間絶縁膜をエッチングして前記タングステン配
    線に達する開口部を形成する工程と、前記開口部を含む
    表面をアルカリ水溶液で処理しその後水洗いして乾燥す
    る工程と、前記開口部の前記タングステン配線の表面に
    化学気相成長法によりタングステン層を成長させて前記
    開口部を埋める工程とを含むことを特徴とする多層配線
    の形成方法。
JP01622791A 1991-02-07 1991-02-07 多層配線の形成方法 Expired - Fee Related JP3206008B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01622791A JP3206008B2 (ja) 1991-02-07 1991-02-07 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01622791A JP3206008B2 (ja) 1991-02-07 1991-02-07 多層配線の形成方法

Publications (2)

Publication Number Publication Date
JPH04255250A JPH04255250A (ja) 1992-09-10
JP3206008B2 true JP3206008B2 (ja) 2001-09-04

Family

ID=11910660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01622791A Expired - Fee Related JP3206008B2 (ja) 1991-02-07 1991-02-07 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JP3206008B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033817A1 (ja) * 2009-09-17 2011-03-24 シャープ株式会社 配線基板の製造方法
CN112863999B (zh) * 2019-11-26 2023-10-27 中芯国际集成电路制造(上海)有限公司 刻蚀方法

Also Published As

Publication number Publication date
JPH04255250A (ja) 1992-09-10

Similar Documents

Publication Publication Date Title
US6174796B1 (en) Semiconductor device manufacturing method
US5804505A (en) Method of producing semiconductor device having buried contact structure
JP2906873B2 (ja) 金配線の製造方法
EP0238024B1 (en) Depositing tungsten on a semiconductor substrate
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH05283362A (ja) 多層配線の形成方法
JP2836529B2 (ja) 半導体装置の製造方法
JPH0831456B2 (ja) 半導体装置の製造方法
US20040188842A1 (en) Interconnect structure
US5670019A (en) Removal process for tungsten etchback precipitates
JP3206008B2 (ja) 多層配線の形成方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JP3521200B2 (ja) 配線構造およびその形成方法
JP2745216B2 (ja) 半導体素子のタングステンプラグ形成方法
JPH03173125A (ja) 半導体装置の製造方法
JPS61139026A (ja) 半導体装置の製造方法
JP2002025991A (ja) プラズマクリーニング方法、半導体装置の製造方法
JP3198561B2 (ja) 多層配線の製造方法
JP2770398B2 (ja) コンタクトホールの形成方法
JP2535524B2 (ja) プラズマエツチング方法
JPH05308056A (ja) 半導体装置の製造方法
KR100281515B1 (ko) 반도체 소자의 텅스텐막 패턴 형성방법
KR0135844B1 (ko) 반도체 장치의 다층 배선방법
JPS583250A (ja) 半導体装置の製造方法
JP3254763B2 (ja) 多層配線形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

LAPS Cancellation because of no payment of annual fees