JP3202390B2 - 波形観測装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は波形観測装置に係り、
更に詳しく言えば、装置に入力する被観測信号のレベル
があらかじめ設定された条件を満足したときトリガ信号
を発し、このトリガ信号の送出時点を含み上記入力信号
の波形データを所定数記録する波形観測装置に関するも
のである。

【０００２】

【従来の技術】図５に従来装置の一般的な例が示されて
いるが、観測しようとする入力信号のアナログ電圧はＡ
／Ｄコンバータ１１を介して逐次ディジタル波形データ
に変換され、測定部１７とホールド回路１２へ送られ
る。なお、Ａ／Ｄコンバータのアナログ・ディジタル変
換動作とホールド回路のデータ保持動作は、例えばコン
トローラ１６から与えられるサンプリングクロックにて
制御されるようになっている。

【０００３】上記ホールド回路１２が保持した波形デー
タは例えばコンパレータ１３の入力端子Ａへ送られる。
この場合、１つの波形データがｎビットで構成されてい
るとすると、同コンパレータ１３の入力端子ＢにはＣＰ
Ｕ１５から同じビット数の基準データが与えられるよう
になっている。コンパレータ１３は例えばまず波形デー
タＡの上位ビット（ＭＳＢ）を基準データＢの上位ビッ
ト（ＭＳＢ）と比較し、以下順次下位ビット（ＬＳＢ）
へ向けて相互比較を行い、全ビットの比較が終わると基
準データに対して大きいか小さいかにより端子Ａ＞Ｂ又
はＡ＜ＢからレベルＨの信号を出力する。

【０００４】判断回路１４にはＣＰＵ１５からトリガ信
号の送出条件が設定されており、コンパレータ１３から
受けた信号が設定された条件に一致した場合はトリガ信
号を出力するようになっている。例えばＣＰＵから Ａ／Ｄ変換データ（Ａ）＞基準データ（Ｂ） という条件が設定されているとすると、判断回路はコン
パレータの端子Ａ＞Ｂから比較出力を受けた場合にトリ
ガ信号を発し、端子Ａ＜Ｂからの比較出力を受けても応
答しないようになっている。また、 Ａ／Ｄ変換データ（Ａ）＜基準データ（Ｂ） という条件が設定されている場合は、コンパレータの端
子Ａ＜Ｂから比較出力を受けたときトリガ信号を発し、
端子Ａ＞Ｂからの比較出力には応答しないようになって
いる。

【０００５】いま、コンパレータ１３には図６（Ａ）に
示すように、例えば入力信号データに対して上限基準デ
ータＢ１と下限基準データＢ２が設定されており、入力
信号には図示のようにパルス状雑音Ｐ１とＰ２が重畳し
たとする。これにより、同コンパレータは図６（Ｂ）に
示すように、例えば時刻ｔ１とｔ２において端子Ａ＞Ｂ
とＡ＜Ｂからそれぞれ比較出力Ｈを送出する。

【０００６】ここで、判断回路１４には例えばＣＰＵ１
５からトリガ条件として「Ａ／Ｄ変換データ＞基準デー
タ」が設定されているとすると、同図（Ｃ）に示すよう
に時刻ｔ１の比較出力に応答してトリガ信号を発する。
測定部１７はこのトリガ信号を受け、あらかじめＣＰＵ
１５にて設定された記録モードにより入力信号の波形デ
ータを記録するようになっている。波形記録モードの一
例を同図（Ｄ）に示す。この種の装置は一般にトリガ時
点を挟んで所定数の波形データを記録することができ、
トリガ時点の前と後におけるデータ記録数の割合はＣＰ
Ｕ１５にて指定されるようになっている。

【０００７】

【発明が解決しようとする課題】上記従来装置において
は図７に示すように、例えば入力信号の最高値Ｖ１をや
や上回る値の基準データＢ１と、その最低値Ｖ２をやや
下回る値の基準データＢ２をコンパレータに設定すれ
ば、入力信号の最高値もしくは最低値近傍にパルス状の
雑音Ｐ１，Ｐ２が加わった場合、コンパレータの比較出
力Ａ＞Ｂ１又はＡ＜Ｂ２により判断回路から測定部へト
リガ信号が発せられ、その雑音を容易に捕捉して記録す
ることができる。

【０００８】しかしながら、入力信号の最高値Ｖ１と最
低値Ｖ２の間の電圧Ｖ３近傍に加わった雑音Ｐ３を捕捉
しようとして基準データＢ３を設定すると、入力信号が
基準データＢ３を超える他の電圧Ｖ４，Ｖ５等の箇所で
も同様にトリガ信号が発せられ、所望の雑音Ｐ３のほか
それと関係ない他の定常状態の箇所まで記録してしまう
ことになる。

【０００９】この発明は上記の事情を考慮してなされた
もので、その目的は、雑音等が加わっている箇所に対し
てのみトリガ信号を発して記録するようにした波形観測
装置を提供することにある。

【００１０】

【課題を解決するための手段】入力信号にパルス状の雑
音電圧が加わると、その箇所の波形は雑音電圧の大きさ
に応じて急激に変動する。よって基本の考え方として
は、入力信号を順次サンプリングして得た波形データか
ら各前後のデータの大きさ差すなわち変化量をその都度
検出し、この検出した変化量が許容基準値を上回れば雑
音電圧が加わったと判断してトリガ信号を発するように
する。

【００１１】上記の考え方に基づき、この発明において
は次に示す課題解決手段を備えている。

【００１２】入力信号の現在の波形データを保持する
１段のフリップフロップからなる第１のホールド回路
と、ｎ＋１段（ｎは１以上の整数）のフリップフロップ
からなり、ｎ＋１個前の波形データを保持する第２のホ
ールド回路とを備えている。

【００１３】 例えば上記第１及び第２のホールド回
路がそれぞれ保持する波形データを入力となし、両デー
タの大きさの差を検出する減算器を備えている。

【００１４】 例えば上記減算器が検出した差のデー
タを許容基準値と比較し、同基準値を上回ったときトリ
ガ信号を出力するコンパレータを備えている。

【００１５】 例えば上記第２のホールド回路が保持
する波形データのｎの値と、上記コンパレータの比較許
容基準値を設定するＣＰＵを備えている。

【００１６】

【作用】上記第１のホールド回路には現在の最新の波形
データが保持され、第２のホールド回路にはＣＰＵにて
指定されたｎ＋１個前の波形データが保持されているか
ら、減算器を介して両データの差を検出すると、その検
出値はｎ＋１個前の波形データに対する現在の波形デー
タの変化量に相当する。

【００１７】よって、入力信号の波形に応じてあらかじ
め定められた比較許容基準データと、上記減算器の検出
データとの大小をコンパレータにて比較し、検出データ
が許容基準データを上回ったとき同コンパレータから発
する出力をトリガ信号として利用することにより、入力
信号のいかなる箇所に雑音が加わっても捕捉して記録す
ることができる。

【００１８】

【実施例】この発明の実施例が示されている図１を参照
すると、入力信号は例えばＡ／Ｄコンバータ１にてディ
ジタル変換され、その波形データは第１のホールド回路
２と第２のホールド回路３、及び図示しない記録部を備
えた測定部８へ加わるようになっている。ここで、上記
ホールド回路２は１段のフリップフロップで構成され、
ホールド回路３はｎ＋１段（ｎは１以上の整数）のフリ
ップフロップで構成されており、これら２つのホールド
回路と上記Ａ／Ｄコンバータの動作タイミングは、コン
トローラ８から発するサンプリングクロックにて制御さ
れるようになっている。

【００１９】上記のように構成されたホールド回路２，
３において、いま、ホールド回路２から１つの波形デー
タを出力して減算器４の端子Ａに入力したとすると、ホ
ールド回路３からは上記ホールド回路２が出力した波形
データよりｎ＋１個前のデータを出力して減算器４の端
子Ｂに入力する。

【００２０】減算器４では端子Ａ、Ｂに加えられた２つ
の波形データの差の絶対値すなわち変化量を求め、その
出力をコンパレータ５の端子Ａに加える。同コンパレー
タの端子ＢにはＣＰＵ６から許容基準データが与えられ
ており、端子Ａの入力と端子Ｂの入力の大きさを比較
し、基準データより変化量の方が大きかった場合にトリ
ガ信号を送出する。測定部８はこのトリガ信号を受け、
Ａ／Ｄコンバータ１から入力する波形データを所定数記
録する。

【００２１】ここで、図２（Ａ）に示すようにＡ／Ｄコ
ンバータ１から入力信号の波形データ，，，…が
順次送出され、例えば減算器４の端子Ａにはホールド回
路２から現在のデータが加わり、端子Ｂにはホールド回
路３から２つ前（ｎ＋１＝２）のデータが加わった例を
説明する。

【００２２】いま、現在の波形データを例えばとする
と、減算器４は同図（Ｂ）に示すようにデータ，間
の変化量を算出してコンパレータ５の端子Ａに加える。
同コンパレータの端子Ｂには一点鎖線で示す基準データ
が与えられているものとすると、上記データ，間の
変化量は基準データ以下であるから、コンパレータ５か
らはトリガ信号が発せられない。

【００２３】次に、同図（Ｃ）に示すように減算器に入
力する波形データがとに更新すると、減算器はデー
タ，間の変化量を算出してコンパレータに加える。
この場合の変化量も基準データ以下であるからトリガ信
号は発せられない。同図（Ｄ）に示すように波形データ
がとに更新した場合もその変化量は基準データ以下
となり、上記同様にトリガ信号は発せられない。しかし
同図（Ｅ）に示すように、例えば次に更新した波形デー
タと間の変化量が基準データを上回るとコンパレー
タからトリガ信号が発せられ、前記図６（Ｄ）と同様な
記録がなされる。これにより、パルス状の雑音電圧が捕
捉される。

【００２４】ここで、ＣＰＵ６からコンパレータ５の端
子Ｂに与える基準データについて説明する。上記したよ
うに減算器４の端子Ａには、入力信号をＡ／Ｄコンバー
タ１にてディジタル変換した現在の波形データがホール
ド回路２から入力し、同減算器の端子Ｂには上記端子Ａ
のそれよりｎ個前にディジタル変換した波形データがホ
ールド回路３から入力するようになっている。

【００２５】よって、サンプリングクロックの１周期の
時間をΔｔとすると、Δｔ×ｎ時間後には現在端子Ａに
入力した波形データと同一のデータが端子Ｂに入力する
ことになる。すなわち、ホールド回路３から減算器４の
端子Ｂに入力する波形データは、ホールド回路２から同
減算器の端子Ａに入力する波形データに対して常に一定
時間ｎ・Δｔだけ遅れる。

【００２６】そこで、例えば入力信号の波形を正弦波と
し、端子Ａの入力データをＶａ、端子Ｂの入力データを
Ｖｂとすると、図３（Ａ）に示すように Ｖａ＝２^１／２Ｖｓｉｎωｔ ………（１） Ｖｂ＝２^１／２Ｖｓｉｎ（ωｔ−ｎΔｔ） ………（２） とおくことができる。ただし、Ｖは入力信号の実効値、
ωはその角周波数である。

【００２７】減算器４においては、端子Ａ、Ｂにそれぞ
れ入力したデータの差を算出し、その絶対値を出力する
ようになっている。まず、式（１）と（２）の差をとる
と、 Ｖａ−Ｖｂ＝２^１／２Ｖｓｉｎωｔ−２^１／２Ｖｓｉｎ（ωｔ−ｎΔｔ） ＝２・２^１／２Ｖｓｉｎ（ｎΔｔ／２）ｃｏｓ｛ωｔ−（ｎΔｔ／２）｝ ＝Ａｃｏｓ｛ωｔ−（ｎΔｔ／２）｝ ………（３） ただし、Ａは定数で Ａ＝２・２^１／２Ｖｓｉｎ（ｎΔｔ／２） ………（４） とする。

【００２８】式（３）を図３（Ｂ）に実線で示し、その
絶対値を同図に破線で示す。ＣＰＵ６からコンパレータ
５の端子Ｂに与える基準データは、例えば一点鎖線で示
すようにこの絶対値に所要のマージンα％を加算した値
を設定する。

【００２９】ちなみに、入力信号の波形が例えば図３
（Ｃ）に示すような三角波の場合は、その実効値をＶと
すると最大値は３^１／２Ｖとなる。

【００３０】（イ）このように波形において、例えばω
ｔが ０＜ωｔ≦π／２ の範囲にある場合は、 ３^１／２Ｖ／（π／２）＝ｔａｎθ ………（５） とおくと、減算器４の端子ＡとＢに入力する電圧Ｖａ及
びＶｂはそれぞれ Ｖａ＝ωｔ・ｔａｎθ ………（６） Ｖｂ＝（ωｔ−ｎΔｔ）ｔａｎθ ………（７） とおくことができる。式（６）と（７）の差をとると、 Ｖａ−Ｖｂ＝ｎΔｔ・ｔａｎθ ………（８） 上式に式（５）を代入すると Ｖａ−Ｖｂ＝２（３^１／２Ｖ／π）ｎΔｔ ………（８´） なる一定値を得る。これを図３（Ｄ）に実線で示す。

【００３１】（ロ）次に、上記図３（Ｃ）において例え
ばωｔがπ／２＜ωｔ≦π／２＋ｎΔｔの範囲にある場
合は、減算器４の端子ＡとＢに入力する電圧Ｖａ及びＶ
ｂはそれぞれ Ｖａ＝（π−ωｔ）ｔａｎθ ………（９） Ｖｂ＝（ωｔ−ｎΔｔ）ｔａｎθ ………（１０） とおくことができる。

【００３２】そこで、例えばωｔが ωｔ＝π／２＋ｎΔｔ／２ である場合は式（９）から Ｖａ＝｛π−（π／２＋ｎΔｔ／２）｝ｔａｎθ ＝（１／２）（π−ｎΔｔ）ｔａｎθ また、式（１０）から Ｖｂ＝｛（π／２＋ｎΔｔ／２）−ｎΔｔ｝ｔａｎθ ＝（１／２）（π−ｎΔｔ）ｔａｎθ よってＶａとＶｂの差をとると、 Ｖａ−Ｖｂ＝０ ………（１１） となる。

【００３３】（ハ）次に、ωｔが例えば ωｔ＝π／２＋ｎΔｔ である場合は、式（９）から Ｖａ＝｛π−（π／２＋ｎΔｔ）｝ｔａｎθ ＝（π／２−ｎΔｔ）ｔａｎθ 式（１０）から Ｖｂ＝｛（π／２＋ｎΔｔ）−ｎΔｔ｝ｔａｎθ ＝（π／２）ｔａｎθ よって、ＶａとＶｂの差をとると、 Ｖａ−Ｖｂ＝−ｎΔｔ・ｔａｎθ ………（１２） ＝−２（３^１／２Ｖ／π）ｎΔｔ ………（１２´） となり、上記式（８）と大きさが等しく極性が反対の電
圧を得る。この（ロ）、（ハ）の結果を図３（Ｄ）に実
線で示す。

【００３４】（ニ）図３（Ｃ）において、ωｔが例えば π／２＋ｎΔｔ＜ωｔ≦π の範囲にある場合は、 Ｖａ＝（π−ωｔ）ｔａｎθ Ｖｂ＝｛π−（ωｔ−ｎΔｔ）ｔａｎθ とおくことができる。よってその差をとると、 Ｖａ−Ｖｂ＝［（π−ωｔ）−｛π−（ωｔ−ｎΔ
ｔ）｝］ｔａｎθ＝−ｎΔｔ・ｔａｎθ となり、式（１２）と同一の値を得る。

【００３５】（ホ）図３（Ｃ）において、ωｔが例えば π＜ωｔ≦π＋ｎΔｔ の範囲にある場合は、 Ｖａ＝−（ωｔ−π）ｔａｎθ Ｖｂ＝｛（π＋ｎΔｔ）−ωｔ｝ｔａｎθ とおくことができる。よってその差をとると、 Ｖａ−Ｖｂ＝［−（ωｔ−π）−｛（π＋ｎΔｔ）−ω
ｔ｝］ｔａｎθ＝−ｎΔｔ・ｔａｎθ となり、式（１２）と同一の値を得る。

【００３６】（ヘ）図３（Ｃ）において、ωｔが例えば π＋ｎΔｔ＜ωｔ≦３π／２ の範囲にある場合は、 Ｖａ＝−（ωｔ−π）ｔａｎθ Ｖｂ＝−｛（ωｔ−ｎΔｔ）−π｝ｔａｎθ とおくことができる。よってその差をとると、 Ｖａ−Ｖｂ＝［−（ωｔ−π）＋｛（ωｔ−ｎΔｔ）−
π｝］ｔａｎθ＝−ｎΔｔ・ｔａｎθ となり、式（１２）と同一の値を得る。これら（ニ）な
いし（ヘ）におけるＶａとＶｂの差の値を図３（Ｄ）に
実線で示す。

【００３７】なお、３π／２から３π／２＋ｎΔｔ間に
おける差については、上記（ロ）、（ハ）と同様の手法
で求められるので説明は省略するが、３π／２＋ｎΔｔ
２の箇所で負から正へ反転し、３π／２＋ｎΔｔから２
πまでは上記（イ）と等しい一定値ｎΔｔ・ｔａｎθと
なる。これらの差の絶対値を図３（Ｄ）に破線で示し、
この絶対値に例えばα％のマージンを加算してコンパレ
ータ５の基準データとした例を同図（Ｄ）に一点鎖線で
示す。上記のように、入力信号の波形に応じて容易に基
準データを設定することができる。なお、波形の観測目
的によりそれほど厳密なマージンを必要としない場合
は、例えば図４（Ａ）に示すように基準データをステッ
プ状に設定してもよく、あるいは同図（Ｂ）、（Ｃ）に
示すように一つの値に設定することもできる。

【００３８】

【発明の効果】以上、詳細に説明したように、この発明
においては、入力信号の現在の波形データとｎ＋１個前
の波形データとの間の変化量をあらかじめ設定した基準
データと比較し、変化量が基準データより大きくなった
ときトリガ信号を発してこのトリガ信号送出時点を含む
前後の所定数の波形データを記録するようになってい
る。

【００３９】したがってこの発明によると、入力信号の
いずれの箇所にパルス状雑音が重畳してもそれを確実に
捕捉して観測することができる。

【図面の簡単な説明】

【図１】この発明に係る波形観測装置の電気的構成を示
すブロック線図。

【図２】最新の波形データとｎ＋１＝２の場合の波形デ
ータとの差を基準データと大小比較した説明図。

【図３】基準データの一般例説明図。

【図４】基準データの一般例説明図。

【図５】従来装置の構成を示すブロック線図。

【図６】従来装置の波形記録動作説明図。

【図７】従来装置における課題説明用波形記録図。

【符号の説明】

１ Ａ／Ｄコンバータ ２ ホールド回路 ３ ホールド回路 ４ 減算器 ５ コンパレータ ６ ＣＰＵ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 被観測入力信号をディジタル変換して得
   た波形データがあらかじめ設定されたトリガ送出条件を
   満足したときトリガ信号を出力し、該トリガ信号の出力
   時点を含みその前後における上記入力信号の波形データ
   を所定数記録する波形観測装置において、 上記入力信号をＡ／Ｄコンバータ（１）により所定のタ
   イミングでディジタル変換し、該変換された上記入力信
   号の最新の波形データを上記と同一タイミングで順次保
   持し送出する１段のフリップフロップからなる第１のホ
   ールド回路（２）と、ｎ＋１段（ｎは１以上の整数）のフリップフロップから
   なり、 上記最新の波形データよりｎ＋１個前の波形デー
   タを上記第１のホールド回路と同一タイミングで順次保
   持し送出する第２のホールド回路（３）と、 上記第１及び第２のホールド回路がそれぞれ送出する波
   形データを受けて両データの差の絶対値を算出し出力す
   る減算器（４）と、 上記減算器の出力を一方の入力となすとともにＣＰＵ
   （６）にて設定された基準データを他方の入力となし、
   上記減算器からの入力データが上記基準データを上回っ
   たときトリガ信号を送出するコンパレータ（５）とを備
   えたトリガ発生手段を有し、上記トリガ信号により所定
   の波形データを記録することを特徴とする波形観測装
   置。