JP3201611B2 - フォールト作動デバイス用プローブ - Google Patents
フォールト作動デバイス用プローブInfo
- Publication number
- JP3201611B2 JP3201611B2 JP53146097A JP53146097A JP3201611B2 JP 3201611 B2 JP3201611 B2 JP 3201611B2 JP 53146097 A JP53146097 A JP 53146097A JP 53146097 A JP53146097 A JP 53146097A JP 3201611 B2 JP3201611 B2 JP 3201611B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- probe
- signal level
- point
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 title claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 claims abstract description 12
- 238000012360 testing method Methods 0.000 claims description 26
- 238000010521 absorption reaction Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000003780 insertion Methods 0.000 abstract description 18
- 230000037431 insertion Effects 0.000 description 16
- 239000000243 solution Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Valve Device For Special Equipments (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Eye Examination Apparatus (AREA)
- Spectrometry And Color Measurement (AREA)
- Control Of Stepping Motors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Description
【発明の詳細な説明】 ここに記載された発明は、一般に電子装置の動作テス
トに用いられる所謂フォールト（fault）作動又は挿入
技術に関し、テスト中の電子装置のテストポイントに所
与の信号レベルを加えるよう構成されたフォールト作動
デバイス用プローブに係る。該プローブは、制御電極と
２つの回路端子を有するトランジスタ、及びトランジス
タに制御電極に作用してカットオフ状態と導通状態の間
でトランジスタを選択的に切り換える制御手段を含む。
上記回路端子は、上記テストポイントと上記所与の信号
レベルのそれぞれ接続される。
トに用いられる所謂フォールト（fault）作動又は挿入
技術に関し、テスト中の電子装置のテストポイントに所
与の信号レベルを加えるよう構成されたフォールト作動
デバイス用プローブに係る。該プローブは、制御電極と
２つの回路端子を有するトランジスタ、及びトランジス
タに制御電極に作用してカットオフ状態と導通状態の間
でトランジスタを選択的に切り換える制御手段を含む。
上記回路端子は、上記テストポイントと上記所与の信号
レベルのそれぞれ接続される。
上記プローブと幾つかの類似点のあるプローブがEP−
Ａ−0261367から公知である。そのプローブは機械式の
プローブであり、電子的構成要素のテストポイントと電
気的に接触されて、交流矩形波テスト信号がトランジス
タを介してテストポイントに加えられ、プローブに接続
された回路を介して抽出される。電界効果トランジスタ
であるトランジスタにより、テストポイントに上記可変
信号が加えられ、構成要素の通常の動作状態をシミュレ
ートする。トランジスタ内の寄生容量は、増幅された矩
形波電圧に幾らかの歪みをもたらすであろう。
Ａ−0261367から公知である。そのプローブは機械式の
プローブであり、電子的構成要素のテストポイントと電
気的に接触されて、交流矩形波テスト信号がトランジス
タを介してテストポイントに加えられ、プローブに接続
された回路を介して抽出される。電界効果トランジスタ
であるトランジスタにより、テストポイントに上記可変
信号が加えられ、構成要素の通常の動作状態をシミュレ
ートする。トランジスタ内の寄生容量は、増幅された矩
形波電圧に幾らかの歪みをもたらすであろう。
電子装置及びシステムにおいては（特に非常に複雑な
場合には、非制限的な例として、通信ネットワークの交
換装置について考えてもよい）、特定のフォールト状態
の存在下において装置やシステムの挙動をチェックする
必要が頻繁に生じる。このチェックはテスト段階でのみ
行いうるのではなく、フォールト診断及び／又は識別の
一部、又は自動再構成機能の一部とでき、これらはこの
ような装置やシステムにしばしば備えられ、フォールト
の存在下でさえ装置が依然として（少なくとも一部は）
動作できることを確認する。
場合には、非制限的な例として、通信ネットワークの交
換装置について考えてもよい）、特定のフォールト状態
の存在下において装置やシステムの挙動をチェックする
必要が頻繁に生じる。このチェックはテスト段階でのみ
行いうるのではなく、フォールト診断及び／又は識別の
一部、又は自動再構成機能の一部とでき、これらはこの
ような装置やシステムにしばしば備えられ、フォールト
の存在下でさえ装置が依然として（少なくとも一部は）
動作できることを確認する。
デジタル装置では、ハードウエアレベルで作動又は挿
入（以下において用語「作動」及び「挿入」は同意語と
して使用する。）されるべき種類のフォールトは、例え
ば論理「０」又は論理「１」に対応する所定の信号レベ
ルを装置の特定ポイントに印加することを必然的に伴
う。当該技術で従来採用されている解決策は、所定信号
レベルが印加されるべきポイントに対して、グランドレ
ベル又は所与の電源レベル（＋Vcc又は−Vcc）を電気的
接続（通常はジャンパーによる）することであった。
入（以下において用語「作動」及び「挿入」は同意語と
して使用する。）されるべき種類のフォールトは、例え
ば論理「０」又は論理「１」に対応する所定の信号レベ
ルを装置の特定ポイントに印加することを必然的に伴
う。当該技術で従来採用されている解決策は、所定信号
レベルが印加されるべきポイントに対して、グランドレ
ベル又は所与の電源レベル（＋Vcc又は−Vcc）を電気的
接続（通常はジャンパーによる）することであった。
この解決策は、その本質的に「固定的」性質の観点か
らも実際に行うのは特に容易なものではない。つまり、
一旦ジャンパーが取り付けられると、関係するポイント
はジャンパーが接続された信号レベルに絶えず維持され
る。従って、フォールトが挿入された時、及び／又は
（少なからぬ興味のある）フォールトが除去された時の
装置の反応を迅速にモニターすることができない。
らも実際に行うのは特に容易なものではない。つまり、
一旦ジャンパーが取り付けられると、関係するポイント
はジャンパーが接続された信号レベルに絶えず維持され
る。従って、フォールトが挿入された時、及び／又は
（少なからぬ興味のある）フォールトが除去された時の
装置の反応を迅速にモニターすることができない。
これらの問題点を解消するために、少なくとも実験レ
ベルにおいて一つの解決策が提案されており、これはテ
スト下の装置から電気導体をフォールト挿入ポイントに
接続することを伴う。このような導体は、設定されるべ
き基準電圧に所望の接続を可能にする１組の電気機械式
スイッチ（一般にはリレーなど）に通じる。
ベルにおいて一つの解決策が提案されており、これはテ
スト下の装置から電気導体をフォールト挿入ポイントに
接続することを伴う。このような導体は、設定されるべ
き基準電圧に所望の接続を可能にする１組の電気機械式
スイッチ（一般にはリレーなど）に通じる。
この解決策は、幾つかの理由により十分に満足のいく
ものとは考えられない。
ものとは考えられない。
まず、それは本質的に扱いにくい。加えて、フォール
ト挿入ポイントに接続された導体は常にテスト中の装置
に悪影響を与える。このように、テストのためにシミュ
レートされたフォールト状態は、電気的な観点から、装
置内で起こりやすいフォールト状態に正確には対応しな
い（このことは、フォールトポイントでの電流吸収をも
測定する場合に特に当てはまる）。さらに、これらの導
体は通常のサービス状態下においてさえ（すなわち、フ
ォールト作動の無い場合に）装置の動作を妨害する。
ト挿入ポイントに接続された導体は常にテスト中の装置
に悪影響を与える。このように、テストのためにシミュ
レートされたフォールト状態は、電気的な観点から、装
置内で起こりやすいフォールト状態に正確には対応しな
い（このことは、フォールトポイントでの電流吸収をも
測定する場合に特に当てはまる）。さらに、これらの導
体は通常のサービス状態下においてさえ（すなわち、フ
ォールト作動の無い場合に）装置の動作を妨害する。
よって、上記問題点を解消できる解決策、特に以下の
解決策を提供する必要性が存在する。
解決策を提供する必要性が存在する。
（ア）テスト下の装置の通常動作状態からシミュレート
されたフォールト状態に実質的に即座に切り換えできる
ように、再生フォールト状態を非常にフレキシブルに
し、 （イ）フォールトがシミュレートされている場合と、フ
ォールトが適用されていない装置の通常動作状態の場合
の両方において装置の動作を妨害せず、 （ウ）複雑な電子装置の一般的な構造例に従い、例えば
キャビネットに挿入されたボードに属するポイントのよ
うなテスト下の装置の幾つかのポイント内に、即座に又
はほぼ即座にフォールトを挿入できるように、実質的に
取り扱い難くなく、そして、 （エ）テスト操作を自動化できること。
されたフォールト状態に実質的に即座に切り換えできる
ように、再生フォールト状態を非常にフレキシブルに
し、 （イ）フォールトがシミュレートされている場合と、フ
ォールトが適用されていない装置の通常動作状態の場合
の両方において装置の動作を妨害せず、 （ウ）複雑な電子装置の一般的な構造例に従い、例えば
キャビネットに挿入されたボードに属するポイントのよ
うなテスト下の装置の幾つかのポイント内に、即座に又
はほぼ即座にフォールトを挿入できるように、実質的に
取り扱い難くなく、そして、 （エ）テスト操作を自動化できること。
さらに、要求されるデバイスは、少なくともテスト下
の装置への接続のため直接使用される構成要素（プロー
ブ）に関して、無視しえるコストであるべきであり、よ
って、テストが完了したらそれらは放置できる、すなわ
ち、単一使用製品とできることにも留意すべきである。
の装置への接続のため直接使用される構成要素（プロー
ブ）に関して、無視しえるコストであるべきであり、よ
って、テストが完了したらそれらは放置できる、すなわ
ち、単一使用製品とできることにも留意すべきである。
本発明により、この目的は上記前段で述べたようなデ
バイスのお陰で達成される。該デバイスの特徴は、その
導通状態において使用中のトランジスタが飽和状態にさ
れ、それにより前記テストポイントに前記所与の信号レ
ベルが加えられ、また、コンデンサが、該ポイントと反
対側のトランジスタの回路端子と制御電極の間に直接接
続され、該コンデンサが、テストポイントに連結された
トランジスタの回路端子と制御端子の間に存在する寄生
容量の値よりも実質的に大きい容量値を有することであ
る。
バイスのお陰で達成される。該デバイスの特徴は、その
導通状態において使用中のトランジスタが飽和状態にさ
れ、それにより前記テストポイントに前記所与の信号レ
ベルが加えられ、また、コンデンサが、該ポイントと反
対側のトランジスタの回路端子と制御電極の間に直接接
続され、該コンデンサが、テストポイントに連結された
トランジスタの回路端子と制御端子の間に存在する寄生
容量の値よりも実質的に大きい容量値を有することであ
る。
DE−Ｅ−2363360から、この場合には増幅器において
コンデンサと抵抗器の直列接続が、増幅器トランジスタ
のベースとエミッタの間に連結されることが知られてい
る。この抵抗器は電圧分割器の一部である。増幅器とし
て用いられるトランジスタは、入力信号に比例した出力
信号を与えるために、特性が線形な範囲において動作す
る。従って、公知の回路構成は当業者に対して、本発明
により提案されている方法でフォールト作動用プローブ
を構成することについて如何なるヒントも与えない。
コンデンサと抵抗器の直列接続が、増幅器トランジスタ
のベースとエミッタの間に連結されることが知られてい
る。この抵抗器は電圧分割器の一部である。増幅器とし
て用いられるトランジスタは、入力信号に比例した出力
信号を与えるために、特性が線形な範囲において動作す
る。従って、公知の回路構成は当業者に対して、本発明
により提案されている方法でフォールト作動用プローブ
を構成することについて如何なるヒントも与えない。
電子式スイッチとして働くトランジスタと称されるも
のに関し、本発明の概念の範囲内で構成の詳細を大きく
変えることができる。「トランジスタ」は、等価的な動
作特性を有する如何なる電子構成要素でも可能である。
従って、用語「トランジスタ」は、このような等価電子
デバイスを含むものである。このことは、バイポーラト
ランジスタの端子を識別する用語「コレクタ」、「エミ
ッタ」及び「ベース」についても当てはまる。
のに関し、本発明の概念の範囲内で構成の詳細を大きく
変えることができる。「トランジスタ」は、等価的な動
作特性を有する如何なる電子構成要素でも可能である。
従って、用語「トランジスタ」は、このような等価電子
デバイスを含むものである。このことは、バイポーラト
ランジスタの端子を識別する用語「コレクタ」、「エミ
ッタ」及び「ベース」についても当てはまる。
本発明は以下において添付図面を参照して単に非制限
的例により説明される。
的例により説明される。
− 図１は、フォールト作動デバイスの一般的な構成と
共にこのようなシステムを使用してテストされている装
置を一般ブロック図として示し、 − 図２〜図５は、本発明によるフォールト作動デバイ
ス用プローブの４つの異なる実施態様の回路図を示し、 − 図６は、本発明によるプローブの実際的な構成例を
示す。
共にこのようなシステムを使用してテストされている装
置を一般ブロック図として示し、 − 図２〜図５は、本発明によるフォールト作動デバイ
ス用プローブの４つの異なる実施態様の回路図を示し、 − 図６は、本発明によるプローブの実際的な構成例を
示す。
図１において、Ａは、一般的なフォールト挿入手順に
よりテストされるべき電子装置の全体を示す。非制限的
な例として、装置Ａは通信システムのデジタル交換機又
は該交換機の一部（例えばボードＣ上に配置された回路
セット）とすることができる。同図において、符号P1、
P2は、例として、フォールトが挿入されるべきボードＣ
の２つのポイントを示す。もちろん、用途からの要求に
依存して、装置全体におけるポイント数はいくらでも含
み得る。既に述べたように、フォールトを挿入すると、
実際には関連ポイント（以下において一般にPiとして示
す）に例えば0V（グランド電圧）又は±5V（すなわち±
Vcc電源電圧）のような所定信号レベルを加えることを
伴う。デジタル装置において通常示される信号レベル
は、論理レベル「０」と「１」に対応する。
よりテストされるべき電子装置の全体を示す。非制限的
な例として、装置Ａは通信システムのデジタル交換機又
は該交換機の一部（例えばボードＣ上に配置された回路
セット）とすることができる。同図において、符号P1、
P2は、例として、フォールトが挿入されるべきボードＣ
の２つのポイントを示す。もちろん、用途からの要求に
依存して、装置全体におけるポイント数はいくらでも含
み得る。既に述べたように、フォールトを挿入すると、
実際には関連ポイント（以下において一般にPiとして示
す）に例えば0V（グランド電圧）又は±5V（すなわち±
Vcc電源電圧）のような所定信号レベルを加えることを
伴う。デジタル装置において通常示される信号レベル
は、論理レベル「０」と「１」に対応する。
装置Ａは通常は（該装置の必要不可欠な部分を形成す
る）システムA1と関連し、該システムA1は、フォールト
を識別／診断し、及び／又は装置Ａを再構成して特定の
フォールトの到来に抵抗するようにする。このようなシ
ステムの特徴はそれら自身当業者には公知であり、本発
明を理解するには興味無いことであるから、ここで特に
説明する必要はないであろう。
る）システムA1と関連し、該システムA1は、フォールト
を識別／診断し、及び／又は装置Ａを再構成して特定の
フォールトの到来に抵抗するようにする。このようなシ
ステムの特徴はそれら自身当業者には公知であり、本発
明を理解するには興味無いことであるから、ここで特に
説明する必要はないであろう。
すでに示したように、本発明が特に直面する問題は、
装置Ａ入へのフォールト挿入により引き起こされる反応
及びその反応のモニタリングに影響されずに、特定のポ
イントPiにフォールトを挿入することである。
装置Ａ入へのフォールト挿入により引き起こされる反応
及びその反応のモニタリングに影響されずに、特定のポ
イントPiにフォールトを挿入することである。
本発明の特定の内容を形成する１以上の（通常は単一
使用タイプの）プローブを含むデバイス１により、ポイ
ントPiへのフォールト挿入が達成される。実際には、例
えばデバイス１は多少複雑な論理ネットワーク２を含む
ことができ、該論理ネットワーク２は、それに接続され
たプローブ10に命令信号を与えるように構成され、該命
令信号は後にさらに詳しく説明するように各プローブを
動作させることを目的とする。プローブは一時的に又は
恒久的にポイントPiに接続できる。好ましい実施態様で
は、論理ネットワーク２は電子プロセッサを含む制御装
置３により制御され、該電子プロセッサは、所望のスケ
ジュールに従って異なるポイントにフォールト挿入を行
わせ、システムA1と対話してシステムA1及び装置Ａの挙
動のモニタリングとフォールト作動を調整することもで
きる。
使用タイプの）プローブを含むデバイス１により、ポイ
ントPiへのフォールト挿入が達成される。実際には、例
えばデバイス１は多少複雑な論理ネットワーク２を含む
ことができ、該論理ネットワーク２は、それに接続され
たプローブ10に命令信号を与えるように構成され、該命
令信号は後にさらに詳しく説明するように各プローブを
動作させることを目的とする。プローブは一時的に又は
恒久的にポイントPiに接続できる。好ましい実施態様で
は、論理ネットワーク２は電子プロセッサを含む制御装
置３により制御され、該電子プロセッサは、所望のスケ
ジュールに従って異なるポイントにフォールト挿入を行
わせ、システムA1と対話してシステムA1及び装置Ａの挙
動のモニタリングとフォールト作動を調整することもで
きる。
図４と図５に示された模範的な実施態様では、各プロ
ーブはフィードバックユニットにも接続され、該フィー
ドバックユニットは、フォールト挿入ポイントPiに対応
した電流吸収を指示する信号をデバイス１に向けて送り
返すことができる。この指示は、フォールトがドライバ
ーのようなユニットに異常ストレス（例えば短絡負荷）
を引き起こすような状況において特に興味を引き得、そ
のため、送られた電流の観点からは、そのドライバーに
フォールト効果として加えられた過負荷の強度を求める
ことが重要である。
ーブはフィードバックユニットにも接続され、該フィー
ドバックユニットは、フォールト挿入ポイントPiに対応
した電流吸収を指示する信号をデバイス１に向けて送り
返すことができる。この指示は、フォールトがドライバ
ーのようなユニットに異常ストレス（例えば短絡負荷）
を引き起こすような状況において特に興味を引き得、そ
のため、送られた電流の観点からは、そのドライバーに
フォールト効果として加えられた過負荷の強度を求める
ことが重要である。
図２乃至図５に示された全ての実施態様において、プ
ローブ10の基本的な構成要素はトランジスタ12であり、
該トランジスタ12は、好ましくは、図２及び図４に示さ
れた解決策ではｎ−ｐ−ｎバイポーラトランジスタであ
り（それぞれのポイントPiをグランド電圧Ｍとすること
ができるプローブに関する）、図３及び図５に示された
解決策ではｐ−ｎ−ｐバイポーラトランジスタである
（それぞれのフォールトポイントPiを固定した基準正電
圧＋Vccとすることができるプローブに関する）。
ローブ10の基本的な構成要素はトランジスタ12であり、
該トランジスタ12は、好ましくは、図２及び図４に示さ
れた解決策ではｎ−ｐ−ｎバイポーラトランジスタであ
り（それぞれのポイントPiをグランド電圧Ｍとすること
ができるプローブに関する）、図３及び図５に示された
解決策ではｐ−ｎ−ｐバイポーラトランジスタである
（それぞれのフォールトポイントPiを固定した基準正電
圧＋Vccとすることができるプローブに関する）。
実際には、示された全ての実施態様において、トラン
ジスタ12のコレクタは、フォールト挿入ポイントPiの恒
久的に又は一時的に接続されるように定められたプロー
ブ10の端子に対応する。一方、トランジスタ12のエミッ
タは、ここではより恒久的又は一時的に所定の信号レベ
ルに接続するように定められたプローブの端子に対応す
る。トランジスタ12のエミッタを電圧−Vcc（図２と図
４）及びグランド電圧Ｍ（図３と図５）にそれぞれ接続
することにより、0V（グランドＭ）と−5V（−Vcc）の
間で動作するECL論理回路に対しても、上記と同じ接続
構成が採用できる。より一般的にいうと、ｎ−ｐ−ｎト
ランジスタ（図２と図４）を用いた解決策により、トラ
ンジスタのコレクタに接続されたポイントPiに基準電圧
レベル、すなわちＭ（一般に０ボルト）又は−Vcc（例
えば−5V）のうち低い方を加えることができる。ｐ−ｎ
−ｐトランジスタを用いた解決策（図３と図５）によ
り、代わりにポイントPiにより高い基準電圧レベル、す
なわち＋Vcc又はＭをそれぞれ加えることができる。
ジスタ12のコレクタは、フォールト挿入ポイントPiの恒
久的に又は一時的に接続されるように定められたプロー
ブ10の端子に対応する。一方、トランジスタ12のエミッ
タは、ここではより恒久的又は一時的に所定の信号レベ
ルに接続するように定められたプローブの端子に対応す
る。トランジスタ12のエミッタを電圧−Vcc（図２と図
４）及びグランド電圧Ｍ（図３と図５）にそれぞれ接続
することにより、0V（グランドＭ）と−5V（−Vcc）の
間で動作するECL論理回路に対しても、上記と同じ接続
構成が採用できる。より一般的にいうと、ｎ−ｐ−ｎト
ランジスタ（図２と図４）を用いた解決策により、トラ
ンジスタのコレクタに接続されたポイントPiに基準電圧
レベル、すなわちＭ（一般に０ボルト）又は−Vcc（例
えば−5V）のうち低い方を加えることができる。ｐ−ｎ
−ｐトランジスタを用いた解決策（図３と図５）によ
り、代わりにポイントPiにより高い基準電圧レベル、す
なわち＋Vcc又はＭをそれぞれ加えることができる。
図２及び図３の回路図では、プローブ10は例えば同軸
ケーブルにより制御デバイス１に接続される。同軸ケー
ブルのシールド14は基準電圧（グランドＭまたは電源電
圧±Vcc）に接続され、よってトランジスタ12のエミッ
タに接続されており、内部導体16はバイアス抵抗器18を
介してトランジスタ12のベースに接続され、該バイアス
抵抗器の抵抗は例えば100オームのオーダーである。
ケーブルにより制御デバイス１に接続される。同軸ケー
ブルのシールド14は基準電圧（グランドＭまたは電源電
圧±Vcc）に接続され、よってトランジスタ12のエミッ
タに接続されており、内部導体16はバイアス抵抗器18を
介してトランジスタ12のベースに接続され、該バイアス
抵抗器の抵抗は例えば100オームのオーダーである。
説明した構成により、トランジスタ12がカットオフ状
態のときは、エミッタ及びコレクタの端子は電気的に互
いに絶縁されていると見なすことができ、そのため、た
とえプローブ10がフォールト挿入ポイントPiに接続され
ていても、プローブ10は実際には装置Ａに衝撃を与えな
い（以下の考察を除いて）。カットオフ状態を得る方法
は周知である。トランジスタ12が同様に周知の方法で飽
和状態にされると、トランジスタはコレクタ及びエミッ
タの端子の間で短絡しているように振る舞う。実際には
ポイントPiはグランドレベルに接続される（図２と図
４）か又は電源電圧Vccに接続される（図３と図５）。
このような条件下で、要求されるフォールト挿入が行わ
れる。
態のときは、エミッタ及びコレクタの端子は電気的に互
いに絶縁されていると見なすことができ、そのため、た
とえプローブ10がフォールト挿入ポイントPiに接続され
ていても、プローブ10は実際には装置Ａに衝撃を与えな
い（以下の考察を除いて）。カットオフ状態を得る方法
は周知である。トランジスタ12が同様に周知の方法で飽
和状態にされると、トランジスタはコレクタ及びエミッ
タの端子の間で短絡しているように振る舞う。実際には
ポイントPiはグランドレベルに接続される（図２と図
４）か又は電源電圧Vccに接続される（図３と図５）。
このような条件下で、要求されるフォールト挿入が行わ
れる。
図４及び図５に示された解決策は、それぞれ図２及び
図３に示された解決策とは、抵抗が例えば１オームのオ
ーダーである抵抗器20が存在している故に、異なる。好
ましくは、抵抗器20はトランジスタ12のエミッタと直列
に接続される。従って、トランジスタ12が飽和状態のと
き、すなわち故障挿入が行われているときは、トランジ
スタ12（コレクタとエミッタの間）を流れる電流は抵抗
器20を通過する。抵抗器20の間の電圧は、その電流値を
表す信号であり、この信号はフィードバック線を介して
デバイス１に送り返すことができる。該フィードバック
線も例えばシールド21（通常はトランジスタ12のベース
を駆動するケーブルのシールド14に22を介して電気的に
接続される）及びトランジスタ12のエミッタに接続され
た内部導体23を有する同軸ケーブルから成る。従って、
ケーブル21、23は、フォールト挿入ポイントPiに対応し
た電流吸収を表す信号を伝送し、よって、フォールト挿
入により装置Ａに引き起こされた電気的負荷についての
指示が得られる。
図３に示された解決策とは、抵抗が例えば１オームのオ
ーダーである抵抗器20が存在している故に、異なる。好
ましくは、抵抗器20はトランジスタ12のエミッタと直列
に接続される。従って、トランジスタ12が飽和状態のと
き、すなわち故障挿入が行われているときは、トランジ
スタ12（コレクタとエミッタの間）を流れる電流は抵抗
器20を通過する。抵抗器20の間の電圧は、その電流値を
表す信号であり、この信号はフィードバック線を介して
デバイス１に送り返すことができる。該フィードバック
線も例えばシールド21（通常はトランジスタ12のベース
を駆動するケーブルのシールド14に22を介して電気的に
接続される）及びトランジスタ12のエミッタに接続され
た内部導体23を有する同軸ケーブルから成る。従って、
ケーブル21、23は、フォールト挿入ポイントPiに対応し
た電流吸収を表す信号を伝送し、よって、フォールト挿
入により装置Ａに引き起こされた電気的負荷についての
指示が得られる。
本発明によるプローブ10の一般的な動作原理を説明す
るために記載した挙動は、トランジスタ12のコレクタと
ベース間の寄生容量（CCB）の存在を考慮していない理
想的なモデルを構成する。容量値が１ピコファラッド
（pF）のオーダーの該寄生容量が存在することにより、
ポイントPiに接続されたプローブ10の存在は、特にフォ
ールト挿入が行われていない場合には完全に無影響では
ない。
るために記載した挙動は、トランジスタ12のコレクタと
ベース間の寄生容量（CCB）の存在を考慮していない理
想的なモデルを構成する。容量値が１ピコファラッド
（pF）のオーダーの該寄生容量が存在することにより、
ポイントPiに接続されたプローブ10の存在は、特にフォ
ールト挿入が行われていない場合には完全に無影響では
ない。
このことを理解するために、図２の回路図を参照され
たい（図４の回路図と状況は同じであり、図３及び図５
の回路図とは相補的である）。
たい（図４の回路図と状況は同じであり、図３及び図５
の回路図とは相補的である）。
装置の通常動作状態下、すなわちフォールト挿入が行
われていないときは、ポイントPiのレベルは、そのポイ
ントに存在する信号（一般にバイナリ信号）の挙動に依
存して変わる。例として、ポイントPiはグランドレベル
Ｍ（論理「０」）とレベルVcc（論理「１」）の間で切
り換えられる。ポイントPiに存在する信号の立ち上がり
エッジに対応して、トランジスタ12のコレクタとベース
間に存在する寄生容量は、少なくとも短い間トランジス
タのベースがベース・エミッタ接合を導通させるに十分
なレベルとなるように、それらの端子間の電気的カップ
リングを作り出す傾向にある。従って、トランジスタ12
自体のコレクタとエミッタを通って電流が流れる。この
ことにより実際には「歪んだ」立ち上がりエッジとな
る。すなわち、ポイントPiの電圧が急激には増加（ステ
ップ電圧）せず、むしろトランジスタ12内に引き起こさ
れた導通フェーズにより影響されて多少丸められたエッ
ジを有する。
われていないときは、ポイントPiのレベルは、そのポイ
ントに存在する信号（一般にバイナリ信号）の挙動に依
存して変わる。例として、ポイントPiはグランドレベル
Ｍ（論理「０」）とレベルVcc（論理「１」）の間で切
り換えられる。ポイントPiに存在する信号の立ち上がり
エッジに対応して、トランジスタ12のコレクタとベース
間に存在する寄生容量は、少なくとも短い間トランジス
タのベースがベース・エミッタ接合を導通させるに十分
なレベルとなるように、それらの端子間の電気的カップ
リングを作り出す傾向にある。従って、トランジスタ12
自体のコレクタとエミッタを通って電流が流れる。この
ことにより実際には「歪んだ」立ち上がりエッジとな
る。すなわち、ポイントPiの電圧が急激には増加（ステ
ップ電圧）せず、むしろトランジスタ12内に引き起こさ
れた導通フェーズにより影響されて多少丸められたエッ
ジを有する。
図４の場合の挙動も全く同様である。一方、図３及び
図５に示された解決策では、類似の現象が立ち下がりエ
ッジに影響を与える。この場合にも、トランジスタ12の
コレクタとベース間の寄生容量性カップリングにより、
少なくとも短い間エミッタ・ベース接合を導通させる。
従って、トランジスタ12は少なくとも一時的に導通し、
よって再度上述の立ち下がりエッジを「歪ませる」。
図５に示された解決策では、類似の現象が立ち下がりエ
ッジに影響を与える。この場合にも、トランジスタ12の
コレクタとベース間の寄生容量性カップリングにより、
少なくとも短い間エミッタ・ベース接合を導通させる。
従って、トランジスタ12は少なくとも一時的に導通し、
よって再度上述の立ち下がりエッジを「歪ませる」。
上記欠点を取り除くために、本発明によりコンデンサ
19がトランジスタ12のベースとエミッタの間に直接接続
される。該コンデンサは、一般にコレクタとベースの間
に存在する寄生容量よりも好ましくは少なくとも２オー
ダーの大きさだけ大きな容量値（よって例えば100pFの
容量）を有する。
19がトランジスタ12のベースとエミッタの間に直接接続
される。該コンデンサは、一般にコレクタとベースの間
に存在する寄生容量よりも好ましくは少なくとも２オー
ダーの大きさだけ大きな容量値（よって例えば100pFの
容量）を有する。
出願人の実験により示され且つ解析的に確かめること
もできるように、コンデンサ19の存在により、トランジ
スタ12のコレクタとベース端子間に存在する寄生容量性
カップリング故にベースによるコレクタのトラッキング
を対照できる（また、実際上の目的に対しては相殺でき
る）。
もできるように、コンデンサ19の存在により、トランジ
スタ12のコレクタとベース端子間に存在する寄生容量性
カップリング故にベースによるコレクタのトラッキング
を対照できる（また、実際上の目的に対しては相殺でき
る）。
実際、コンデンサ19（トランジスタ回路の従来の設計
ルールに反した選択）が存在するお陰で、ローカルレベ
ルで故障挿入を非常に正確に信頼性高く実行する間、プ
ローブ10は幾分かも装置Ａを妨害しない（従って、より
長い又は短い導体を介して外部へのポイントPiの一種の
「転送（transfer）」を伴う上記解決策の典型的な欠点
を回避する）。
ルールに反した選択）が存在するお陰で、ローカルレベ
ルで故障挿入を非常に正確に信頼性高く実行する間、プ
ローブ10は幾分かも装置Ａを妨害しない（従って、より
長い又は短い導体を介して外部へのポイントPiの一種の
「転送（transfer）」を伴う上記解決策の典型的な欠点
を回避する）。
本発明によるプローブは、好ましくは図６に概略示さ
れたように作られる。
れたように作られる。
プローブ10の本体は回路要素12、18、19（図４及び図
５に示された実施態様の場合には抵抗器20も）を含み、
好ましくは例えばSMD（表面実装デバイス）技術による
小型化回路として作られる。よってプローブ本体は小さ
な容器のように見え、通常は樹脂に含浸され、そのサイ
ズは数ミリメートルのオーダーである。トランジスタ12
のエミッタとコレクタに対応する２つの端子120、121が
容器から出ており、これらは上述のようにしてボードに
接続される。
５に示された実施態様の場合には抵抗器20も）を含み、
好ましくは例えばSMD（表面実装デバイス）技術による
小型化回路として作られる。よってプローブ本体は小さ
な容器のように見え、通常は樹脂に含浸され、そのサイ
ズは数ミリメートルのオーダーである。トランジスタ12
のエミッタとコレクタに対応する２つの端子120、121が
容器から出ており、これらは上述のようにしてボードに
接続される。
図６（図４及び図５に示された実施態様を特に参照）
は、デバイス１の接続するための２つの同軸ケーブルの
シールドを示し、これらのケーブルにはプローブ本体か
ら離れた端にてそれぞれのコネクタ140、210を備える。
明らかに、図２及び図３に示された実施態様では、ただ
１つのケーブルのみが存在する。同軸接続ケーブルを使
用することは、特に吸収電流のモニタリング（抵抗器20
とケーブル21、23）に関して信号波形を正確に維持する
目的には有利である。
は、デバイス１の接続するための２つの同軸ケーブルの
シールドを示し、これらのケーブルにはプローブ本体か
ら離れた端にてそれぞれのコネクタ140、210を備える。
明らかに、図２及び図３に示された実施態様では、ただ
１つのケーブルのみが存在する。同軸接続ケーブルを使
用することは、特に吸収電流のモニタリング（抵抗器20
とケーブル21、23）に関して信号波形を正確に維持する
目的には有利である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−249193（ＪＰ，Ａ) 特開 昭61−269518（ＪＰ，Ａ) 特開 昭63−116518（ＪＰ，Ａ) 特表 昭62−500319（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 H01L 27/04 H03K 19/08
Claims (12)
- 【請求項１】テスト中の電子装置（Ａ）のテストポイン
ト（Pi）に所与の信号レベル（M;±Vcc）を加えるよう
構成されたフォールト作動デバイス（１）用プローブで
あって、 制御電極と２つの回路端子を有するトランジスタ（12）
であって、該２つの回路端子は、前記テストポイント
（Pi）と前記所与の信号レベル（M;±Vcc）にそれぞれ
接続されている、該トランジスタ（12）と、 トランジスタ（12）の制御電極に作用して、カットオフ
状態と導通状態の間でトランジスタ（12）を選択的に切
り換える制御手段（14、16、18）と、 を含む該プローブ（10）において、 その導通状態において使用中のトランジスタ（12）が飽
和状態にされ、それにより前記テストポイント（Pi）に
前記所与の信号レベル（M;±Vcc）が加えられ、また、
コンデンサ（19）が、該テストポイント（Pi）と反対側
のトランジスタの回路端子と制御電極の間に直接接続さ
れ、該コンデンサが、テストポイント（Pi）に連結され
たトランジスタ（12）の回路端子と制御端子の間に存在
する寄生容量の値よりも実質的に大きな容量値を有する
こと、 を特徴とするフォールト作動デバイス用プローブ。 - 【請求項２】前記コンデンサ（19）の容量の大きさが、
前記寄生容量の大きさよりも約２オーダーだけ大きいこ
とを特徴とする請求の範囲第１項記載のプローブ。 - 【請求項３】前記コンデンサ（19）の容量が約100ピコ
ファラッドのオーダーであることを特徴とする請求の範
囲第２項記載のプローブ。 - 【請求項４】前記トランジスタ（12）がバイポーラトラ
ンジスタであり、そのコレクタが前記テストポイント
（Pi）に接続され、そのエミッタが所与の信号レベル
（M;±Vcc）に連結されることを特徴とする請求の範囲
第１項乃至第３項のいずれか一項に記載のプローブ。 - 【請求項５】前記トランジスタ（12）がｎ−ｐ−ｎトラ
ンジスタであり、そのため、使用中は前記プローブは前
記ポイント（Pi）に最小信号レベル（M;−Vcc）が加え
られるように構成されることを特徴とする請求の範囲第
４項記載のプローブ。 - 【請求項６】前記トランジスタ（12）がｐ−ｎ−ｐトラ
ンジスタであり、そのため、使用中は前記プローブは前
記ポイント（Pi）に最大信号レベル（＋Vcc;M）が加え
られるように構成されることを特徴とする請求の範囲第
４項記載のプローブ。 - 【請求項７】所与の信号レベル（M;±Vcc）に連結され
たトランジスタの回路端子が、抵抗器（20）を介して該
所与の信号レベルに連結され、トランジスタ（12）が飽
和状態にある場合、ポイント（Pi）自体に前記所与の信
号レベル（M;±Vcc）が加えられたとき前記ポイントに
対応した電流吸収を表す電圧が該抵抗器の両端間に存在
することを特徴とする請求の範囲第１項乃至第６項のい
ずれか一項に記載のプローブ。 - 【請求項８】小型化回路として作られることを特徴とす
る請求の範囲第１項乃至第７項のいずれか一項に記載の
プローブ。 - 【請求項９】SMD回路として作られることを特徴とする
請求の範囲第８項記載のプローブ。 - 【請求項１０】前記トランジスタ（12）の回路端子に対
応する突出電導端子（120、121）を含むことを特徴とす
る請求の範囲第８項又は第９項に記載のプローブ。 - 【請求項１１】前記制御手段（14、16、18）が少なくと
も一つの同軸接続ケーブル（14、16）を含むことを特徴
とする請求の範囲第１項乃至第10項のいずれか一項に記
載のプローブ。 - 【請求項１２】前記抵抗器（20）が少なくとも一つの同
軸ケーブル（21、23）に結合し前記電流吸収を表す信号
をフォールト作動デバイスに伝送することを特徴とする
請求の範囲第７項に記載のプローブ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT96A000168 | 1996-03-06 | ||
| IT96TO000168A IT1285299B1 (it) | 1996-03-06 | 1996-03-06 | Sonda per dispositivi attuatori di guasto |
| PCT/EP1997/001096 WO1997033180A1 (en) | 1996-03-06 | 1997-03-05 | Probe for fault actuation devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11505031A JPH11505031A (ja) | 1999-05-11 |
| JP3201611B2 true JP3201611B2 (ja) | 2001-08-27 |
Family
ID=11414361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53146097A Expired - Fee Related JP3201611B2 (ja) | 1996-03-06 | 1997-03-05 | フォールト作動デバイス用プローブ |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US6320390B1 (ja) |
| EP (1) | EP0885397B1 (ja) |
| JP (1) | JP3201611B2 (ja) |
| AT (1) | ATE206525T1 (ja) |
| AU (1) | AU708184B2 (ja) |
| CA (1) | CA2248315A1 (ja) |
| DE (1) | DE69707108T2 (ja) |
| ES (1) | ES2166069T3 (ja) |
| IT (1) | IT1285299B1 (ja) |
| NO (1) | NO983884D0 (ja) |
| PT (1) | PT885397E (ja) |
| WO (1) | WO1997033180A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4275583B2 (ja) * | 2004-06-24 | 2009-06-10 | ユーディナデバイス株式会社 | 電子モジュール |
| US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2363360B1 (de) * | 1973-12-20 | 1975-06-05 | Koerting Radio Werke Gmbh, 8211 Grassau | Transistorverstärker |
| US4309657A (en) * | 1980-01-09 | 1982-01-05 | Burroughs Corporation | Apparatus for analyzing semiconductor memories |
| JPS57153464A (en) * | 1981-03-18 | 1982-09-22 | Toshiba Corp | Injection type semiconductor integrated logic circuit |
| JPS62183215A (ja) | 1986-02-07 | 1987-08-11 | Hitachi Ltd | 半導体集積回路装置 |
| EP0262367A1 (de) * | 1986-09-30 | 1988-04-06 | Siemens Aktiengesellschaft | Mechanische Sonde zur Messung zeitabhängiger elektrischer Signale |
| US4841240A (en) * | 1988-01-29 | 1989-06-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for verifying the continuity between a circuit board and a test fixture |
-
1996
- 1996-03-06 IT IT96TO000168A patent/IT1285299B1/it active IP Right Grant
-
1997
- 1997-03-05 WO PCT/EP1997/001096 patent/WO1997033180A1/en not_active Ceased
- 1997-03-05 US US09/117,969 patent/US6320390B1/en not_active Expired - Fee Related
- 1997-03-05 DE DE69707108T patent/DE69707108T2/de not_active Expired - Lifetime
- 1997-03-05 AT AT97908176T patent/ATE206525T1/de not_active IP Right Cessation
- 1997-03-05 CA CA002248315A patent/CA2248315A1/en not_active Abandoned
- 1997-03-05 JP JP53146097A patent/JP3201611B2/ja not_active Expired - Fee Related
- 1997-03-05 PT PT97908176T patent/PT885397E/pt unknown
- 1997-03-05 AU AU20240/97A patent/AU708184B2/en not_active Ceased
- 1997-03-05 ES ES97908176T patent/ES2166069T3/es not_active Expired - Lifetime
- 1997-03-05 EP EP97908176A patent/EP0885397B1/en not_active Expired - Lifetime
-
1998
- 1998-08-24 NO NO983884A patent/NO983884D0/no not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2166069T3 (es) | 2002-04-01 |
| EP0885397B1 (en) | 2001-10-04 |
| AU2024097A (en) | 1997-09-22 |
| ATE206525T1 (de) | 2001-10-15 |
| JPH11505031A (ja) | 1999-05-11 |
| NO983884L (no) | 1998-08-24 |
| PT885397E (pt) | 2002-03-28 |
| DE69707108T2 (de) | 2002-11-07 |
| CA2248315A1 (en) | 1997-09-12 |
| AU708184B2 (en) | 1999-07-29 |
| NO983884D0 (no) | 1998-08-24 |
| ITTO960168A0 (ja) | 1996-03-06 |
| WO1997033180A1 (en) | 1997-09-12 |
| ITTO960168A1 (it) | 1997-09-06 |
| IT1285299B1 (it) | 1998-06-03 |
| DE69707108D1 (de) | 2001-11-08 |
| EP0885397A1 (en) | 1998-12-23 |
| US6320390B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332919B2 (ja) | 回線インターフェース回路および回線インターフェース回路のテスト方法 | |
| US5101153A (en) | Pin electronics test circuit for IC device testing | |
| US4841240A (en) | Method and apparatus for verifying the continuity between a circuit board and a test fixture | |
| US3467867A (en) | Apparatus for determining the operability of vehicle radio components | |
| CN104703110A (zh) | 喇叭状态诊断电路 | |
| US2922954A (en) | Circuit tester | |
| JP3201611B2 (ja) | フォールト作動デバイス用プローブ | |
| EP1438596A2 (en) | Method and apparatus for in-circuit testing of sockets | |
| CN112415374A (zh) | 用于测量光耦继电器响应时间的测量电路及测量方法 | |
| JP3126149B2 (ja) | テスト・診断システム用インターフェースを備えた電子通信装置の構成モジュール | |
| US4465971A (en) | Circuit for coupling signals to or from a circuit under test | |
| KR102288464B1 (ko) | 반도체 테스트 시스템 및 테스트 방법 | |
| TWI914874B (zh) | 漏電檢測系統及方法 | |
| US4292586A (en) | Testing of circuit arrangements | |
| CN223784403U (zh) | 一种地偏移测试装置 | |
| KR20000064640A (ko) | 버스에프로그램가능한제어장치의서브어셈블리를접속하기위한버스세그먼트또는버스인터페이스 | |
| CN220254525U (zh) | 以太网测试装置及测试系统 | |
| CN223436089U (zh) | 一种背板的检测电路和检测装置 | |
| CN215641377U (zh) | 测试治具及测试装置 | |
| CN215009585U (zh) | 一种弹簧式触点保护电路 | |
| KR20000034530A (ko) | 반도체 장치를 테스트하기 위한 퍼포먼스 보드 | |
| JPH06350092A (ja) | Ｍｏｓパワーデバイス用高信頼性集積回路構造 | |
| US20030004700A1 (en) | Circuit configuration for simulating the input or output load of an analog circuit | |
| JPS592355B2 (ja) | 集積回路試験装置における被試験集積回路のピン接続確認方式 | |
| JPS637903Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |