JP3200858B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3200858B2 JP3200858B2 JP05587291A JP5587291A JP3200858B2 JP 3200858 B2 JP3200858 B2 JP 3200858B2 JP 05587291 A JP05587291 A JP 05587291A JP 5587291 A JP5587291 A JP 5587291A JP 3200858 B2 JP3200858 B2 JP 3200858B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- forming
- ozone
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。本発明は、例えば、高度に微細化・高集積化
したメモリ素子等の集積半導体回路装置などの製造の際
に利用することができる。The present invention relates to a method for manufacturing a semiconductor device. The present invention can be used, for example, when manufacturing an integrated semiconductor circuit device such as a highly miniaturized and highly integrated memory element.
【０００２】[0002]
【従来の技術及その問題点】半導体装置はますますその
微細化が進行し、高密度化している。このように高密度
化が進むにつれて、層間絶縁膜の平坦化技術は一層重要
になっている。高密度にすると、下地の凹凸も微細化し
て平坦化が困難になるとともに、層間絶縁膜上に更に各
種の微細な構造も形成する必要上からも、極めて良好な
平坦化が要せられるからである。2. Description of the Related Art Semiconductor devices are becoming increasingly finer and higher in density. As the density increases, the technique of flattening the interlayer insulating film has become more important. When the density is high, the unevenness of the underlayer becomes finer and flattening becomes difficult, and extremely good flattening is required also from the necessity of forming various fine structures on the interlayer insulating film. is there.
【０００３】絶縁膜の平坦化技術に要求される特性とし
ては、 微細な配線間隔を空洞なく埋める能力が十分であるこ
と 良好な平坦性が得られること がある。この能力は、いわゆるステップカバレッジ（被
覆性）に依存する。[0003] As a characteristic required for a technique for planarizing an insulating film, there is a case where a sufficient ability to fill minute wiring intervals without voids and a good flatness can be obtained. This ability depends on the so-called step coverage.
【０００４】このステップカバレッジが良好で、上記
の要求を満たし、かつ膜質良好な平坦化絶縁膜が得ら
れる技術として、近年、常圧及び中圧Ｏ３・ＴＥＯＳ技
術、即ち常圧または中圧下でオゾンとテトラエトキシシ
ランとを反応させる技術が注目されている。この種の技
術については、例えば、Ｊｕｎｅ１２−１３，１９９０
ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ（ＩＥＥＥ）の１８７
〜１９２頁に記載がある。In recent years, as a technique for obtaining a flattened insulating film having good step coverage, satisfying the above-mentioned requirements, and having good film quality, there have recently been used normal pressure and medium pressure O 3 · TEOS techniques, that is, normal pressure. In addition, a technique of reacting ozone and tetraethoxysilane under a medium pressure has attracted attention. For this type of technology, for example, June 12-13, 1990
187 of VMIC Conference (IEEE)
On page 192.
【０００５】[0005]
【発明が解決しようとする問題点】しかし常圧及び中圧
Ｏ3 −ＴＥＯＳ技術は表面反応を利用しているため、下
地との親和性が異なると、生成する膜質や、成長速度が
異なることが知られている。特にノンドープ、即ち不純
物を含有させないＯ3 −ＴＥＯＳ膜を熱酸化膜上に形成
する場合に、下地依存性が大きい。下地の溝を埋め込ん
で平坦化を行なうときには、オートドーピングを低減す
るために、ノンドープの二酸化シリコン膜を形成するこ
とが望ましいのであるが、Ｏ3 −ＴＥＯＳ技術によりか
かるノンドープの二酸化シリコン膜を得る場合に、上記
の下地依存性の問題が大きいのである。However, since the normal pressure and medium pressure O 3 -TEOS technology utilizes a surface reaction, if the affinity with the base is different, the quality of the formed film and the growth rate are different. It has been known. In particular, when an O 3 -TEOS film that is non-doped, that is, contains no impurities, is formed on a thermal oxide film, the dependence on the underlayer is large. If when performing flattening by filling a groove of the base, in order to reduce the auto-doping, although the it is desirable to form a non-doped silicon dioxide film, to obtain a non-doped silicon dioxide film according the O 3 -TEOS Technology In addition, the above-mentioned problem of the dependence on the base is large.
【０００６】ＴＥＯＳに限らず、その他の有機シリコン
系化合物とオゾンとにより絶縁膜を形成する場合、同様
な問題が生じる。[0006] A similar problem occurs when an insulating film is formed with ozone, not limited to TEOS, but with another organic silicon-based compound.
【０００７】[0007]
【発明の目的】本発明は上記問題点に鑑みてなされたも
ので、本発明の目的は、有機シリコン系化合物とオゾン
との反応により絶縁膜を形成する場合も下地依存性が小
さく、良質で安定な平坦化絶縁膜の成膜を実現できる半
導体装置の製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide an insulating film formed by a reaction between an organosilicon compound and ozone, which has a low dependency on a base and has a high quality. An object of the present invention is to provide a method for manufacturing a semiconductor device capable of realizing a stable planarization insulating film.
【０００８】[0008]
【問題点を解決するための手段】本出願の請求項１の発
明は、段差を有する基体上の熱酸化膜の表面をＮＨ 3 を
含むガスでプラズマ窒化処理するプラズマ窒化処理工程
と、有機シリコン系化合物とオゾンとの反応により基体
上に平坦化絶縁膜を形成する平坦化絶縁膜形成工程とを
含むことを特徴とする半導体装置の製造方法であって、
この構成により上記目的を達成したものである。According to the invention of claim 1 of the present application, the surface of a thermal oxide film on a substrate having a step is coated with NH 3 .
A plasma nitriding process for plasma nitriding treatment in a gas containing, in a semiconductor device which comprises a planarization insulating film forming step of forming a planarization insulating film on a substrate by reaction with the organic silicon compound and ozone A manufacturing method,
This configuration achieves the above object.
【０００９】本出願の請求項２の発明は、段差を有する
基体上に熱酸化膜を形成する熱酸化膜形成工程と、有機
シリコン系化合物と不純物付与ガスとオゾンとの反応に
より基体上に厚く不純物含有絶縁膜を形成する不純物含
有絶縁膜形成工程と、有機シリコン系化合物とオゾンと
の反応により基体上に平坦化絶縁膜を形成する平坦化絶
縁膜形成工程とを含むことを特徴とする半導体装置の製
造方法であって、この構成により上記目的を達成したも
のである。[0009] The present application of the invention of claim 2, and the thermal oxide film forming step of forming a thermal acid monolayer on a substrate having a step, on the substrate by reaction with the organic silicon compound and the impurity imparting gas and ozone Forming an impurity-containing insulating film for forming a thick impurity-containing insulating film; and forming a planarizing insulating film on the substrate by a reaction between the organic silicon compound and ozone. A method of manufacturing a semiconductor device, wherein the above object has been achieved by this configuration.
【００１０】本出願の請求項１の発明は、例えば、常圧
及び中圧Ｏ3 −ＴＥＯＳ成長技術等の有機シリコン系化
合物とオゾンとの反応により絶縁膜を得る平坦化絶縁膜
の形成において、成膜前にＮＨ 3 またはＮ 2 を含むＮＨ
3 等のＮＨ 3 を含むガスにより基体の熱酸化膜表面のプ
ラズマ窒化処理を行う構成で実施することができる。The invention of claim 1 of the present application is directed to the formation of a planarized insulating film for obtaining an insulating film by a reaction between an organic silicon compound and ozone, such as a normal pressure and medium pressure O 3 -TEOS growth technique. NH containing NH 3 or N 2 before film formation
The present invention can be implemented with a configuration in which a plasma nitridation treatment is performed on the surface of the thermal oxide film of the base with a gas containing NH 3 such as 3 .
【００１１】本出願の請求項２の発明は、例えば、常圧
及び中圧Ｏ3 −ＴＥＯＳ成長技術等の有機シリコン系化
合物とオゾンとの反応により絶縁膜を得る平坦化絶縁膜
の形成において、成膜前に例えばＰＳＧ，ＢＰＳＧ等の
ドープトＯ3 −ＴＥＯＳを形成する構成で実施すること
ができる。The invention of claim 2 of the present application is directed to the formation of a flattened insulating film for obtaining an insulating film by a reaction between an organic silicon compound and ozone, such as a normal pressure and medium pressure O 3 -TEOS growth technique. It can be implemented with a configuration in which a doped O 3 -TEOS such as PSG or BPSG is formed before film formation.
【００１２】[0012]
【作用】本出願の請求項１の発明は、基体の熱酸化膜の
表面をＮＨ 3 を含むガスでプラズマ窒化処理するので、
表面が改質され、成膜の下地依存性が低減される。According to the invention of claim 1 of the present application, the surface of the thermal oxide film of the substrate is subjected to plasma nitriding with a gas containing NH 3 ,
The surface is modified, and the dependence of the film on the base is reduced.
【００１３】本出願の請求項２の発明は、下地依存性の
無い（あるいは小さい）不純物含有絶縁膜を形成して、
その後目的とする平坦化絶縁膜を形成するので、該絶縁
膜の成膜の下地依存性が低減される。According to the invention of claim 2 of the present application, an impurity-containing insulating film having no (or small) dependence on the underlayer is formed,
After that, the intended planarization insulating film is formed, so that the dependency of the insulating film on the base is reduced.
【００１４】本出願の各発明により、下地依存性のない
良質なかつ安定な平坦化絶縁膜の成膜が可能となる。According to the inventions of the present application, it is possible to form a high-quality and stable planarization insulating film without dependency on the underlayer.
【００１５】[0015]
【実施例】以下、本出願に係る各発明の実施例につい
て、図面を参照して説明する。但し当然のことではある
が、各発明は以下述べる実施例により限定されるもので
はない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention according to the present application will be described with reference to the drawings. However, needless to say, each invention is not limited by the embodiments described below.
【００１６】実施例−１ この実施例は、半導体集積回路製造の際に、段差を有す
る基体であるシリコン半導体ウェハ上に平坦化絶縁膜を
形成して、半導体装置を得る場合に、請求項１の発明を
適用したものである。Embodiment 1 In this embodiment, a semiconductor device is obtained by forming a flattened insulating film on a silicon semiconductor wafer which is a substrate having a step in manufacturing a semiconductor integrated circuit. The present invention is applied.
【００１７】本実施例においては、溝（トレンチ）２１
が形成されていることにより段差２を有する下地となっ
ている基体１（ここではシリコン基板）上に熱酸化膜３
を形成して図１（ａ）の構造とし（熱酸化膜形成工
程）、次いで図１の構造の状態で熱酸化膜３の表面をＮ
Ｈ 3 を含むガスでプラズマ窒化処理し（プラズマ処理工
程）、次いで有機シリコン系化合物（ここではＴＥＯＳ
を使用）とオゾンとの反応により基体１上に平坦化絶縁
膜４を形成して図１（ｂ）の構造にする（平坦化絶縁膜
形成工程）。この実施例では、Ｏ3 −ＴＥＯＳ膜は基体
１の全面（絶縁膜を要する部分付近の全面）に形成し
た。かつ本実施例は溝２１の埋め込みにこの発明を適用
したので、絶縁膜４の溝２１以外の余分な部分を除去し
て、図１（ｃ）に示す埋め込み平坦化構造を得た。In the present embodiment, the groove (trench) 21
Is formed on a base 1 (here, a silicon substrate) serving as a base having a step 2 by forming a thermal oxide film 3.
The formed by the structure of FIG. 1 (a) (thermal oxide film formation step), followed by N surface of the thermal oxide film 3 in the state of the structure of FIG. 1
Plasma nitriding treatment with a gas containing H 3 (plasma treatment step), and then an organosilicon compound (here, TEOS
1) and ozone to form a flattening insulating film 4 on the substrate 1 to obtain the structure shown in FIG. 1B (flattening insulating film forming step). In this embodiment, the O 3 -TEOS film is formed on the entire surface of the substrate 1 (the entire surface near the portion where the insulating film is required). In addition, since the present invention is applied to the embedding of the groove 21 in this embodiment, an extra portion of the insulating film 4 other than the groove 21 is removed to obtain a buried flattened structure shown in FIG.
【００１８】更に詳しくは、本実施例は次のように具体
的に実施した。More specifically, this embodiment was specifically implemented as follows.
【００１９】まず基体１に、溝２１を形成する。これは
常用の加工手段、代表的にはレジストプロセス等のフォ
トリソグラフィー技術を採用できる。これによりシリコ
ントレンチパターンを形成する。First, a groove 21 is formed in the base 1. For this, a conventional processing means, typically, a photolithography technique such as a resist process can be adopted. Thereby, a silicon trench pattern is formed.
【００２０】次いで、内壁を酸化して、熱酸化膜３を有
する図１（ａ）の構造を得る。これが熱酸化膜形成工程
である。Next, the inner wall is oxidized to obtain the structure shown in FIG. This is a thermal oxide film forming step.
【００２１】次に、本例ではアンモニアガスＮＨ3 （及
び窒素ガスＮ2 ）を用いて、プラズマ処理を行った。こ
のときのＮＨ3 プラズマ処理条件は、下記のとおりと
し、処理時間１〜２０秒でプラズマ処理を行った。これ
がプラズマ処理工程である。これにより表面が窒化し、
親水性が落ちると考えられる。 ＮＨ3 ガス流量：７０ｓｃｃｍ Ｎ2 ガス流量：１５００ｓｃｃｍ ＲＦ電力 ：３５０Ｗ 圧力 ：５Ｔｏｒｒ 電極間距離 ：１０ｍｍNext, in this embodiment, plasma processing was performed using ammonia gas NH 3 (and nitrogen gas N 2 ). The NH 3 plasma processing conditions at this time were as follows, and the plasma processing was performed for a processing time of 1 to 20 seconds. This is a plasma processing step. This nitridizes the surface,
It is thought that the hydrophilicity decreases. NH 3 gas flow rate: 70 sccm N 2 gas flow rate: 1500 sccm RF power: 350 W Pressure: 5 Torr Distance between electrodes: 10 mm
【００２２】次に、中圧Ｏ3 −ＴＥＯＳ層を連続的に形
成し、ＳｉＯ2 を主成分とする平坦化絶縁膜４を形成し
た。形成条件は下記のとおりとした。これが平坦化絶縁
膜形成工程である。これにより図１（ｂ）の構造を得
た。 ＴＥＯＳガス流量：１０００ｓｃｃｍ（Ｈｅバブリン
グ） Ｏ3 ガス流量 ：２０００ｓｃｃｍ（８％ ｉｎ Ｏ
2 ） 圧力 ：６００Ｔｏｒｒ 温度 ：３９０℃Next, an intermediate-pressure O 3 -TEOS layer was continuously formed, and a flattening insulating film 4 mainly composed of SiO 2 was formed. The forming conditions were as follows. This is a flattening insulating film forming step. Thus, the structure shown in FIG. 1B was obtained. TEOS gas flow rate: 1000 sccm (He bubbling) O 3 gas flow rate: 2000 sccm (8% in O
2 ) Pressure: 600 Torr Temperature: 390 ° C
【００２３】次いで本実施例では、レジストプロセス等
を併用し、埋め込み平坦化を行うために、Ｏ3 −ＴＥＯ
Ｓ技術により形成された平坦化絶縁膜４の内の余分なＳ
ｉＯ2 を除去し、埋め込み部４１のみ残した図１（ｃ）
の埋め込み構造を得た。Next, in this embodiment, O 3 -TEO is used in order to perform burying planarization by using a resist process or the like.
Extra S in the planarization insulating film 4 formed by the S technique
FIG. 1C in which iO 2 is removed and only the embedded portion 41 is left.
Embedded structure was obtained.
【００２４】本実施例では、この発明をトレンチ埋め込
みプロセスに応用したが、その他例えば、下地依存性の
発生する層間平坦化にも応用できる。本実施例では、連
続プロセスで平坦化絶縁膜形成を行うことにより、その
効果を充分に発揮するものである。なおこの発明は、本
実施例条件に限ることなく、本発明の主旨に反しない限
り、適宜変更可能であることは言うまでもない。In the present embodiment, the present invention is applied to a trench filling process. However, the present invention can also be applied to, for example, an interlayer flattening which is dependent on a base. In this embodiment, the effect is sufficiently exhibited by forming the planarization insulating film by a continuous process. It is needless to say that the present invention is not limited to the conditions of the present embodiment, but can be appropriately changed without departing from the gist of the present invention.
【００２５】実施例−２ 本実施例は、本出願の請求項２の発明を、実施例−１と
同様な場合に具体化して実施したものである。Embodiment 2 In this embodiment, the invention of claim 2 of the present application is embodied in a case similar to that of Embodiment 1.
【００２６】本実施例においては、溝（トレンチ）２１
が形成されていることにより段差２を有する下地となっ
ている基体１（ここではシリコン基板）上に熱酸化膜３
を形成して図２（ａ）の構造とし（熱酸化膜形成工
程）、次いで有機シリコン系化合物（ここではＴＥＯＳ
を使用）と、不純物付与ガス（ここではトリメチルフォ
スフィンＴＭＰを使用。ドープしたい不純物に応じ、そ
の他トリメチルボロンＴＭＢなど、適宜のものを用いて
よい）と、オゾンとの反応により基体上にこの例では所
要部分付近全面に厚く不純物含有絶縁膜４０を形成して
図２（ｂ）の構造とし（不純物含有絶縁膜形成工程）、
次に有機シリコン系化合物（ここではＴＥＯＳを使用）
とオゾンとの反応により基体１上にここでは所要部分付
近全面に平坦化絶縁膜４を形成して図２（ｃ）の構造を
得る（平坦化絶縁膜形成工程）。本実施例においても、
平坦化絶縁膜４の溝２１以外の部分は除去して、溝２１
の埋め込み部４１のみ残すようにした。In this embodiment, the grooves (trench) 21
Is formed on a base 1 (here, a silicon substrate) serving as a base having a step 2 by forming a thermal oxide film 3.
To form the structure of FIG. 2A (thermal oxide film forming step), and then an organic silicon-based compound (here, TEOS
) And an impurity-imparting gas (here, trimethylphosphine TMP is used. Depending on the impurity to be doped, any other suitable substance such as trimethylboron TMB may be used) and ozone reacts with this example on the substrate. Then, a thick impurity-containing insulating film 40 is formed over the entire surface in the vicinity of a required portion to obtain the structure shown in FIG. 2B (impurity-containing insulating film forming step).
Next, an organic silicon compound (here, TEOS is used)
The planarization insulating film 4 is formed on the entire surface of the substrate 1 in the vicinity of the required portion by the reaction between the substrate and ozone to obtain the structure of FIG. 2C (planarization insulating film forming step). Also in this embodiment,
The portion other than the groove 21 of the planarizing insulating film 4 is removed, and the groove 21 is removed.
Only the embedded portion 41 is left.
【００２７】更に詳しくは、本実施例は次のように具体
的に実施した。More specifically, this embodiment was specifically implemented as follows.
【００２８】まず基体１に、溝２１を形成する。これは
常用の加工手段、代表的にはレジストプロセス等のフォ
トリソグラフィー技術を採用できる。これによりシリコ
ントレンチパターンを形成する。First, a groove 21 is formed in the base 1. For this, a conventional processing means, typically, a photolithography technique such as a resist process can be adopted. Thereby, a silicon trench pattern is formed.
【００２９】次いで内壁を酸化して、熱酸化膜３を有す
る図２（ａ）の構造を得る。これが熱酸化膜形成工程で
ある。Next, the inner wall is oxidized to obtain the structure shown in FIG. This is a thermal oxide film forming step.
【００３０】次に、ＰＳＧ、ＢＰＳＧ等のドープトＯ3
−ＴＥＯＳ膜を形成する。この実施例では形成条件は次
のとおりとし、形成膜厚は５０Å〜１０００Åとした。
これにより図２（ｂ）のように不純物含有絶縁膜４０を
有する構造を得た。その他所望の不純物に応じて、ＴＭ
ＢやＴＭＡｓ（トメチルアルシン）などを使用、ないし
併用してよく、適宜の態様で実施できる。これが不純物
含有絶縁膜形成工程である。 ＴＭＰガス流量 ：３５ｓｃｃｍ（６％） ＴＥＯＳガス流量：１０００ｓｃｃｍ（Ｈｅバブリン
グ） Ｏ3 ガス流量 ：２０００ｓｃｃｍ（８％ ｉｎ Ｏ
2 ） 圧力 ：６００Ｔｏｒｒ 温度 ：３９０℃Next, a doped O 3 such as PSG or BPSG is used.
-Form a TEOS film. In this example, the forming conditions were as follows, and the formed film thickness was 50 ° to 1000 °.
Thus, a structure having the impurity-containing insulating film 40 as shown in FIG. 2B was obtained. Depending on other desired impurities, TM
B or TMAs (tomethylarsine) or the like may be used or used in combination, and can be carried out in an appropriate mode. This is the step of forming the impurity-containing insulating film. TMP gas flow rate: 35 sccm (6%) TEOS gas flow rate: 1000 sccm (He bubbling) O 3 gas flow rate: 2000 sccm (8% in O 2)
2 ) Pressure: 600 Torr Temperature: 390 ° C
【００３１】次いで、本実施例では、中圧Ｏ3 −ＴＥＯ
Ｓ絶縁膜を連続的に形成する。ここでは、上記と同様の
条件で、不純物付与ガスであるＴＭＰを流すことを止め
て、連続して成膜を行うようにした。これにより図２
（ｃ）の平坦化絶縁膜４を有する構造を得た。これが平
坦化絶縁膜形成工程である。Next, in this embodiment, the medium pressure O 3 -TEO
An S insulating film is formed continuously. Here, under the same conditions as above, the flow of TMP, which is an impurity-imparting gas, was stopped, and the film was continuously formed. As a result, FIG.
(C) A structure having the planarizing insulating film 4 was obtained. This is a flattening insulating film forming step.
【００３２】本例においても、レジストプロセス等を併
用し、溝２１の埋め込み平坦化を行うために、絶縁膜４
の余分なＳｉＯ2 を除去し、埋め込み部分４１のみ残し
て、図２（ｄ）の構造とした。Also in this embodiment, the insulating film 4 is used in order to fill the trench 21 and flatten it by using a resist process or the like.
To remove excess of SiO 2, leaving only the embedded portion 41, and the structure of FIG. 2 (d).
【００３３】本実施例では、ドープする不純物であるリ
ンの濃度は６％にしたが、下地依存性が発生しないでき
るだけ低濃度が望ましい。また、濃度を連続的に変える
ことも有効である。In this embodiment, the concentration of phosphorus, which is an impurity to be doped, is set to 6%. It is also effective to change the concentration continuously.
【００３４】本実施例はその効果を高めるために、連続
プロセスにしたが、同一チェンバーでも別チェンバーで
行うのでもかまわない。In this embodiment, a continuous process is used in order to enhance the effect. However, the process may be performed in the same chamber or in another chamber.
【００３５】[0035]
【発明の効果】上述の如く本出願の各発明に係る半導体
装置の製造方法によれば、有機シリコン系化合物とオゾ
ンとの反応により絶縁膜を形成する場合も下地依存性が
小さく、良質で安定な平坦化絶縁膜の成膜を実現できる
という効果を得ることができる。As described above, according to the method of manufacturing a semiconductor device according to each invention of the present application, even when an insulating film is formed by the reaction between an organic silicon compound and ozone, the dependence on the base is small, and good quality and stability are obtained. The effect of realizing the formation of a smooth planarization insulating film can be obtained.
【図面の簡単な説明】[Brief description of the drawings]
【図１】実施例−１の工程を示す断面図である。FIG. 1 is a cross-sectional view showing a process of Example-1.
【図２】実施例−２の工程を示す断面図である。FIG. 2 is a cross-sectional view showing a process of Example-2.
１ 基体 ２ 段差 ３ 熱酸化膜 ４ 平坦化絶縁膜 ４０ 不純物含有絶縁膜 DESCRIPTION OF SYMBOLS 1 Substrate 2 Step 3 Thermal oxide film 4 Planarization insulating film 40 Impurity-containing insulating film
Claims (2)
Ｈ 3 を含むガスでプラズマ窒化処理するプラズマ窒化処
理工程と、 有機シリコン系化合物とオゾンとの反応により基体上に
平坦化絶縁膜を形成する平坦化絶縁膜形成工程とを含む
ことを特徴とする半導体装置の製造方法。The surface of a thermal oxide film on a substrate having a step is made of N
It includes a plasma nitriding treatment <br/> management step of treating the plasma nitriding gas containing H 3, and a planarizing insulating film forming step of forming a planarization insulating film on a substrate by reaction with the organic silicon compound and ozone A method for manufacturing a semiconductor device, comprising:
熱酸化膜形成工程と、 有機シリコン系化合物と、不純物付与ガスと、オゾンと
の反応により基体上に厚く不純物含有絶縁膜を形成する
不純物含有絶縁膜形成工程と、 有機シリコン系化合物とオゾンとの反応により基体上に
平坦化絶縁膜を形成する平坦化絶縁膜形成工程とを含む
ことを特徴とする半導体装置の製造方法。2. A thermal oxide film forming step of forming a thermal acid monolayer on a substrate having a step, and an organic silicon compound, and the impurity imparting gas, a thick impurity-containing insulating film on a substrate by reaction with ozone A method for manufacturing a semiconductor device, comprising: a step of forming an impurity-containing insulating film to be formed; and a step of forming a flattening insulating film on a substrate by a reaction between an organic silicon compound and ozone.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05587291A JP3200858B2 (en) | 1991-02-27 | 1991-02-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05587291A JP3200858B2 (en) | 1991-02-27 | 1991-02-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206107A JPH05206107A (en) | 1993-08-13 |
| JP3200858B2 true JP3200858B2 (en) | 2001-08-20 |
Family
ID=13011184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05587291A Expired - Fee Related JP3200858B2 (en) | 1991-02-27 | 1991-02-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200858B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705593B2 (en) * | 1994-10-20 | 1998-01-28 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP2000068261A (en) * | 1998-08-19 | 2000-03-03 | Toshiba Corp | Manufacture of semiconductor device |
-
1991
- 1991-02-27 JP JP05587291A patent/JP3200858B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206107A (en) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7919829B2 (en) | Liner for shallow trench isolation | |
| US20080171438A1 (en) | Methods of uniformly removing silicon oxide, a method of removing a sacrifical oxide, and an intermediate semiconductor device structure | |
| US6297162B1 (en) | Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch | |
| JPH11307633A (en) | Semiconductor device having film of low permittivity and manufacture thereof | |
| US20030003682A1 (en) | Method for manufacturing an isolation trench filled with a high-density plasma-chemical vapor deposition oxide | |
| US6069055A (en) | Fabricating method for semiconductor device | |
| JP3414590B2 (en) | Method for manufacturing semiconductor device | |
| US6723611B2 (en) | Vertical hard mask | |
| KR100234379B1 (en) | Manufacturing method of semiconductor memory device with preventible oxidation of bit-line | |
| TWI320214B (en) | Method of forming a trench isolation structure | |
| JP3200858B2 (en) | Method for manufacturing semiconductor device | |
| JPH0661204A (en) | Method of manufacturing electronic device containing flatting step by polishing | |
| JPH08255791A (en) | Formation of interlayer insulating film of semiconductor device | |
| US6992020B2 (en) | Method of fabricating semiconductor device | |
| JP2830705B2 (en) | Method for manufacturing semiconductor device | |
| US20030232503A1 (en) | Method for manufacturing semiconductor device | |
| JP2953447B2 (en) | Manufacturing method of groove-separated semiconductor device | |
| JP3004129B2 (en) | Method for manufacturing semiconductor device | |
| JPH05129280A (en) | Manufacture of semiconductor device | |
| JP2976442B2 (en) | Method of forming insulating film | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| JP2003258082A (en) | Manufacturing method for semiconductor device | |
| KR100240891B1 (en) | Lower electrode fabricating method for capacitor of semiconductor device | |
| KR100513367B1 (en) | Method for Forming Interlayer Insulating Film of Semiconductor Device | |
| TW457633B (en) | Gap filling process in integrated circuits using low dielectric constant materials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |