JP3197691B2 - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JP3197691B2 JP3197691B2 JP18287693A JP18287693A JP3197691B2 JP 3197691 B2 JP3197691 B2 JP 3197691B2 JP 18287693 A JP18287693 A JP 18287693A JP 18287693 A JP18287693 A JP 18287693A JP 3197691 B2 JP3197691 B2 JP 3197691B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- conductive path
- manufacturing
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、金属基板をベースにし
た混成集積回路の製造方法に関する。
た混成集積回路の製造方法に関する。
【０００２】
【従来の技術】図６はアルミニウム基板を用いた混成集
積回路を示す断面図であり、そのアルミニウム基板（３
０）の一主面上には、エポキシ樹脂等の絶縁樹脂層（３
１）を介して銅箔をエッチングして所望形状の導電路
（３２）が形成される。そして、導電路（３２）上に複
数の回路素子（３３）を実装して所望機能を有した混成
集積回路が提供される。
積回路を示す断面図であり、そのアルミニウム基板（３
０）の一主面上には、エポキシ樹脂等の絶縁樹脂層（３
１）を介して銅箔をエッチングして所望形状の導電路
（３２）が形成される。そして、導電路（３２）上に複
数の回路素子（３３）を実装して所望機能を有した混成
集積回路が提供される。
【０００３】かかる、混成集積回路は、特に図を用いて
説明しないが、短冊状のアルミニウム基板に複数の混成
集積回路基板領域を設け、その領域内に所定の導電路を
形成し、その領域をプレス打抜きして個別の混成集積回
路基板に分割して、搬送ラインに搬送し種々の工程を行
い混成集積回路の製造を行っていた。個別に分割した基
板を搬送ライン上に搬送すると基板の側面と搬送ライン
とが接触してアルミニウムのカスが発生し、このカスが
基板上の導電路間に残存すると回路パターンショート不
良の原因となる。
説明しないが、短冊状のアルミニウム基板に複数の混成
集積回路基板領域を設け、その領域内に所定の導電路を
形成し、その領域をプレス打抜きして個別の混成集積回
路基板に分割して、搬送ラインに搬送し種々の工程を行
い混成集積回路の製造を行っていた。個別に分割した基
板を搬送ライン上に搬送すると基板の側面と搬送ライン
とが接触してアルミニウムのカスが発生し、このカスが
基板上の導電路間に残存すると回路パターンショート不
良の原因となる。
【０００４】特に、このような不具合は、導電路のパタ
ーンピッチが約３００μｍ程度と比較的余裕がある場合
には、アルミニウムカスの大きさが約３０〜１００μｍ
程度であるために特に問題はない。しかしながら、近年
の高集積小型化の影響により、導電路のパターンピッチ
は約３０〜１００μｍとファインパターンピッチで形成
されるために、上記したアルミニウム・カス等の導電性
不純物の残存現象によるパターンショート不良が多発傾
向にある。
ーンピッチが約３００μｍ程度と比較的余裕がある場合
には、アルミニウムカスの大きさが約３０〜１００μｍ
程度であるために特に問題はない。しかしながら、近年
の高集積小型化の影響により、導電路のパターンピッチ
は約３０〜１００μｍとファインパターンピッチで形成
されるために、上記したアルミニウム・カス等の導電性
不純物の残存現象によるパターンショート不良が多発傾
向にある。
【０００５】
【発明が解決しようとする課題】上記したアルミニウム
・カス等の導電性不純物によるパターンショートを抑制
するため、従来ではナイロンブラシを有した回転ブラシ
でパターン面の基板表面をブラッシングしてアルミクズ
の除去を行っていた。上記した回転ブラシを用いてブラ
ッシングすることにより、確かに、アルミニウム・カス
を除去することはできるものの、新たな不具合がある。
すなわち、金属基板をベースにした混成集積回路で基板
と導電路に絶縁樹脂がはさまれる構造となり、寄生コン
デンサが形成される。このような基板構造の表面を上記
のナイロンブラシでブラッシング処理するとナイロンブ
ラシの摩擦によって静電気を発生し、その静電気により
数十Ｖの電圧が寄生コンデンサ内に充電される。コンデ
ンサ内に充電された容量は放電せずに、充電状態のまま
で搬送ラインに搬送される。そして、この状態で導電路
上にＭＯＳＦＥＴ等の電圧駆動型素子を固着すると静電
破壊する問題がある。具体的には、この静電破壊は、Ｍ
ＯＳＦＥＴと周辺の導電路をワイヤ線でボンディング接
続する際に発生する。
・カス等の導電性不純物によるパターンショートを抑制
するため、従来ではナイロンブラシを有した回転ブラシ
でパターン面の基板表面をブラッシングしてアルミクズ
の除去を行っていた。上記した回転ブラシを用いてブラ
ッシングすることにより、確かに、アルミニウム・カス
を除去することはできるものの、新たな不具合がある。
すなわち、金属基板をベースにした混成集積回路で基板
と導電路に絶縁樹脂がはさまれる構造となり、寄生コン
デンサが形成される。このような基板構造の表面を上記
のナイロンブラシでブラッシング処理するとナイロンブ
ラシの摩擦によって静電気を発生し、その静電気により
数十Ｖの電圧が寄生コンデンサ内に充電される。コンデ
ンサ内に充電された容量は放電せずに、充電状態のまま
で搬送ラインに搬送される。そして、この状態で導電路
上にＭＯＳＦＥＴ等の電圧駆動型素子を固着すると静電
破壊する問題がある。具体的には、この静電破壊は、Ｍ
ＯＳＦＥＴと周辺の導電路をワイヤ線でボンディング接
続する際に発生する。
【０００６】また、従来のブラッシング方法では、基板
のパターン面を上面にしてプラッシングしていたため
に、ブラッシングによって除去されたアルミニウム・カ
スが周辺の除去後の基板表面に飛散し、除去したにもか
かわらず再度アルミニウム・カスが基板上に残存する問
題があった。本発明は、上述した課題に鑑みて為された
もので、この発明の目的は、混成集積回路の製造工程中
に発生するアルミニウム・カスによるパターンショート
を抑制する混成集積回路の製造方法を提供する事であ
る。
のパターン面を上面にしてプラッシングしていたため
に、ブラッシングによって除去されたアルミニウム・カ
スが周辺の除去後の基板表面に飛散し、除去したにもか
かわらず再度アルミニウム・カスが基板上に残存する問
題があった。本発明は、上述した課題に鑑みて為された
もので、この発明の目的は、混成集積回路の製造工程中
に発生するアルミニウム・カスによるパターンショート
を抑制する混成集積回路の製造方法を提供する事であ
る。
【０００７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる第１の混成集積
回路の製造方法は、絶縁金属基板の一主面上に所望形状
の導電路を形成し、その導電路上にろう材を介して半導
体素子を固着する混成集積回路の製造方法において、基
板の一主面を金属含有有機導電性繊維より形成されたブ
ラシでブラッシングした後、導電路上に半導体素子を固
着接続することを特徴としている。
目的を達成するため、この発明に係わる第１の混成集積
回路の製造方法は、絶縁金属基板の一主面上に所望形状
の導電路を形成し、その導電路上にろう材を介して半導
体素子を固着する混成集積回路の製造方法において、基
板の一主面を金属含有有機導電性繊維より形成されたブ
ラシでブラッシングした後、導電路上に半導体素子を固
着接続することを特徴としている。
【０００８】また、この発明に係わる第２の混成集積回
路の製造方法は、短冊状の金属基板の一主面上に絶縁樹
脂と銅箔が一体化されたクラッド材を貼着し、銅箔をエ
ッチングして混成集積回路基板領域内に所望形状の導電
路を形成し、混成集積回路基板領域をプレス型を用いて
個別の混成集積回路基板に分割し、混成集積回路基板上
に形成された導電路面を下側となるように配置し、金属
含有有機導電性繊維より形成されたブラシでブラッシン
グした後、導電路上に半導体素子を固着接続することを
特徴としている。
路の製造方法は、短冊状の金属基板の一主面上に絶縁樹
脂と銅箔が一体化されたクラッド材を貼着し、銅箔をエ
ッチングして混成集積回路基板領域内に所望形状の導電
路を形成し、混成集積回路基板領域をプレス型を用いて
個別の混成集積回路基板に分割し、混成集積回路基板上
に形成された導電路面を下側となるように配置し、金属
含有有機導電性繊維より形成されたブラシでブラッシン
グした後、導電路上に半導体素子を固着接続することを
特徴としている。
【０００９】さらに、この発明に係わる第２の混成集積
回路の製造方法は、絶縁金属基板の一主面上に所望形状
の導電路を形成し、その導電路上にろう材を介して半導
体素子を固着する混成集積回路の製造方法において、基
板の一主面を導電路のパターンピッチよりも細い線径の
金属含有有機導電性繊維より形成されたブラシでブラッ
シングした後、導電路上に半導体素子を固着接続するこ
とを特徴としている。
回路の製造方法は、絶縁金属基板の一主面上に所望形状
の導電路を形成し、その導電路上にろう材を介して半導
体素子を固着する混成集積回路の製造方法において、基
板の一主面を導電路のパターンピッチよりも細い線径の
金属含有有機導電性繊維より形成されたブラシでブラッ
シングした後、導電路上に半導体素子を固着接続するこ
とを特徴としている。
【００１０】
【作用】以上のように構成される第１の混成集積回路の
製造方法においては、金属含有有機導電性繊維より形成
されたブラシで基板表面をブラッシングすることによ
り、ブラッシング時に静電気は発生せず、基板、絶縁樹
脂層、導電路によって形成される寄生コンデンサ内に電
圧が充電されることはない。
製造方法においては、金属含有有機導電性繊維より形成
されたブラシで基板表面をブラッシングすることによ
り、ブラッシング時に静電気は発生せず、基板、絶縁樹
脂層、導電路によって形成される寄生コンデンサ内に電
圧が充電されることはない。
【００１１】また、第２の混成集積回路の製造方法にお
いては、導電路面を下側に配置し、金属含有有機導電性
繊維より形成されたブラシで導電路面をブラッシングす
ることにより、アルミニウム・カスを周辺に飛散するこ
となく除去することができる。また、上記したようにブ
ラッシング時に静電気が発生しないため寄生コンデンサ
内に電圧が充電されることはない。
いては、導電路面を下側に配置し、金属含有有機導電性
繊維より形成されたブラシで導電路面をブラッシングす
ることにより、アルミニウム・カスを周辺に飛散するこ
となく除去することができる。また、上記したようにブ
ラッシング時に静電気が発生しないため寄生コンデンサ
内に電圧が充電されることはない。
【００１２】さらに、第３の混成集積回路の製造方法に
おいては、基板表面を導電路のパターンピッチよりも細
い線径の金属含有有機導電性繊維より形成されたブラシ
でブラッシングすることにより、上記したようにブラッ
シング時に静電気が発生しないために寄生コンデンサ内
に電圧が充電されることがないと共に、ファインピッチ
の導電路間のアルミニウム・カスを確実に除去すること
ができる。
おいては、基板表面を導電路のパターンピッチよりも細
い線径の金属含有有機導電性繊維より形成されたブラシ
でブラッシングすることにより、上記したようにブラッ
シング時に静電気が発生しないために寄生コンデンサ内
に電圧が充電されることがないと共に、ファインピッチ
の導電路間のアルミニウム・カスを確実に除去すること
ができる。
【００１３】
【実施例】以下に、図１〜図５に示した実施例に基づい
て、本発明の混成集積回路の製造方法を説明する。先
ず、図１に示す如く、短冊状の金属基板（１）の一主面
上にエポキシ樹脂等の絶縁樹脂層（２）と銅箔（３）と
が一体化されたクラッド材（４）を貼着する。金属基板
（１）は厚さ約１〜２ｍｍ厚のアルミニウム基板が用い
られ、その表面には機械的強度を増加するために酸化ア
ルミニウム膜を形成しても良い。
て、本発明の混成集積回路の製造方法を説明する。先
ず、図１に示す如く、短冊状の金属基板（１）の一主面
上にエポキシ樹脂等の絶縁樹脂層（２）と銅箔（３）と
が一体化されたクラッド材（４）を貼着する。金属基板
（１）は厚さ約１〜２ｍｍ厚のアルミニウム基板が用い
られ、その表面には機械的強度を増加するために酸化ア
ルミニウム膜を形成しても良い。
【００１４】クラッド材（４）は膜厚約１０〜３５μｍ
厚のエポキシあるいはポリイミド樹脂等の樹脂（２）と
膜厚約３５〜７５μｍ程度の厚みを有した銅箔が一体化
されたものであり、樹脂（２）と基板（１）とが接着剤
を介してホットプレス等によって貼着される。次に、図
２に示す如く、銅箔をエッチング処理して基板（１）上
に所望形状の導電路（５）を形成する。導電路（５）は
図示されないが短冊状の基板（１）の混成集積回路基板
領域（１Ａ）毎に形成される。その基板領域（１Ａ）上
に形成される導電路（５）は部分的に約３０〜１００μ
ｍピッチを有するファインパターン領域を有し、例え
ば、導電路（５）間には印刷抵抗体が形成される。
厚のエポキシあるいはポリイミド樹脂等の樹脂（２）と
膜厚約３５〜７５μｍ程度の厚みを有した銅箔が一体化
されたものであり、樹脂（２）と基板（１）とが接着剤
を介してホットプレス等によって貼着される。次に、図
２に示す如く、銅箔をエッチング処理して基板（１）上
に所望形状の導電路（５）を形成する。導電路（５）は
図示されないが短冊状の基板（１）の混成集積回路基板
領域（１Ａ）毎に形成される。その基板領域（１Ａ）上
に形成される導電路（５）は部分的に約３０〜１００μ
ｍピッチを有するファインパターン領域を有し、例え
ば、導電路（５）間には印刷抵抗体が形成される。
【００１５】次に、基板領域（１Ａ）をプレス打抜きし
て図３に示す如く、混成集積回路基板（１Ｂ）を個別に
分離し、搬送工程に搬送されて次工程が行われる。具体
的には、個別に分割された基板（１Ｂ）は収納ラック
（６）内に所定の間隔で複数枚積層され、搬送ライン上
に順次基板（１Ｂ）を送り出して工程が行われる。図４
は収納ラック（６）より基板（１Ｂ）を搬送ラインに搬
送してアルミニウム・カスを除去するための洗浄工程を
示す側面図であり、図５は図４の平面図を示したもので
ある。
て図３に示す如く、混成集積回路基板（１Ｂ）を個別に
分離し、搬送工程に搬送されて次工程が行われる。具体
的には、個別に分割された基板（１Ｂ）は収納ラック
（６）内に所定の間隔で複数枚積層され、搬送ライン上
に順次基板（１Ｂ）を送り出して工程が行われる。図４
は収納ラック（６）より基板（１Ｂ）を搬送ラインに搬
送してアルミニウム・カスを除去するための洗浄工程を
示す側面図であり、図５は図４の平面図を示したもので
ある。
【００１６】アルミニウム・カスを除去するための洗浄
工程は、図４，図５に示す如く、搬送ラインの横に設け
られ、本実施例の洗浄工程では２本の回転ブラシが備え
つけられている。本発明で使用される回転ブラシはブラ
ッシング時に静電気を発生しない材質のブラシが選択さ
れている。すなわち、この発明で使用されるブラシは金
属含有有機導電性繊維により形成されている。この金属
含有有機導電性繊維は、例えば合成繊維の表面に約３０
０Å〜１０００Åの厚みの導電性の銅、シアン、硫黄化
化合物を化学的に結合させたものであり、この繊維の比
抵抗は約５．８５×１０-2Ω・ｃｍの導電性を得ること
ができ、ブラッシング時において静電気を発生すること
がない。また、この繊維でブラッシング処理すると、帯
電している静電気を除去することができる。さらに、こ
の発明の金属含有有機導電性繊維の線径は導電路（５）
のパターンピッチよりも細い線径を有している。
工程は、図４，図５に示す如く、搬送ラインの横に設け
られ、本実施例の洗浄工程では２本の回転ブラシが備え
つけられている。本発明で使用される回転ブラシはブラ
ッシング時に静電気を発生しない材質のブラシが選択さ
れている。すなわち、この発明で使用されるブラシは金
属含有有機導電性繊維により形成されている。この金属
含有有機導電性繊維は、例えば合成繊維の表面に約３０
０Å〜１０００Åの厚みの導電性の銅、シアン、硫黄化
化合物を化学的に結合させたものであり、この繊維の比
抵抗は約５．８５×１０-2Ω・ｃｍの導電性を得ること
ができ、ブラッシング時において静電気を発生すること
がない。また、この繊維でブラッシング処理すると、帯
電している静電気を除去することができる。さらに、こ
の発明の金属含有有機導電性繊維の線径は導電路（５）
のパターンピッチよりも細い線径を有している。
【００１７】収納ラック（６）内に収納された基板（１
Ｂ）は導電路（５）形成面を裏側にして順次搬送ライン
に搬送する。搬送された基板（１Ｂ）が洗浄治具（７）
の近傍に搬送されたとき基板（１Ｂ）を吸着パッド等を
用いて持上げて回転ブラシ（８）上に移動し複数回ブラ
シ（８）上を移動させ搬送ライン上に載置する。そし
て、次に再度基板（１Ｂ）を吸着パッドを用いて持上げ
て基板（１Ｂ）を９０°回転させて、再び次のブラシ
（８）上を複数回移動させ搬送ライン上に載置する。
Ｂ）は導電路（５）形成面を裏側にして順次搬送ライン
に搬送する。搬送された基板（１Ｂ）が洗浄治具（７）
の近傍に搬送されたとき基板（１Ｂ）を吸着パッド等を
用いて持上げて回転ブラシ（８）上に移動し複数回ブラ
シ（８）上を移動させ搬送ライン上に載置する。そし
て、次に再度基板（１Ｂ）を吸着パッドを用いて持上げ
て基板（１Ｂ）を９０°回転させて、再び次のブラシ
（８）上を複数回移動させ搬送ライン上に載置する。
【００１８】この洗浄工程によれば基板（１Ｂ）の導電
路（５）が下側になるようにブラッシング処理するため
に除去されたアルミニウム・カスは周辺に飛散すること
なく、ダクト内に吸収される。また、この回転ブラシ
（８）は上述したように静電気が発生しないために基板
（１Ｂ）形成される寄生コンデンサ内に電圧が充電され
ることはない。更に、回転ブラシ（８）の繊維の線径は
導電路（５）のパターンピッチよりも細く形成されるた
めにファインピッチの導電路（５）間に残存したアルミ
ニウム・カスを確実に除去することができる。
路（５）が下側になるようにブラッシング処理するため
に除去されたアルミニウム・カスは周辺に飛散すること
なく、ダクト内に吸収される。また、この回転ブラシ
（８）は上述したように静電気が発生しないために基板
（１Ｂ）形成される寄生コンデンサ内に電圧が充電され
ることはない。更に、回転ブラシ（８）の繊維の線径は
導電路（５）のパターンピッチよりも細く形成されるた
めにファインピッチの導電路（５）間に残存したアルミ
ニウム・カスを確実に除去することができる。
【００１９】洗浄工程でアルミニウム・カスを除去した
後、基板（１Ｂ）は反転装置（９）によって導電路
（５）面を上側とするように反転させ次の搬送ラインに
載置する。そして、導電路（５）上の所定位置にＡｇペ
ーストを塗布してＭＯＳＦＥＴ等の半導体素子を固着し
て周辺の導電路（５）とワイヤ線でボンディング接続す
る。
後、基板（１Ｂ）は反転装置（９）によって導電路
（５）面を上側とするように反転させ次の搬送ラインに
載置する。そして、導電路（５）上の所定位置にＡｇペ
ーストを塗布してＭＯＳＦＥＴ等の半導体素子を固着し
て周辺の導電路（５）とワイヤ線でボンディング接続す
る。
【００２０】
【発明の効果】以上に詳述したように、本発明の混成集
積回路の製造方法においては、金属含有有機導電性繊維
より形成されたブラシで基板表面をブラッシングするこ
とにより、ブラッシング時に静電気は発生せず、基板、
絶縁樹脂層、導電路によって形成される寄生コンデンサ
内に電圧が充電されることはない。従って、そのブラシ
工程の後に半導体素子の固着接続工程が行われても半導
体素子が帯電破壊することを防止することができる。
積回路の製造方法においては、金属含有有機導電性繊維
より形成されたブラシで基板表面をブラッシングするこ
とにより、ブラッシング時に静電気は発生せず、基板、
絶縁樹脂層、導電路によって形成される寄生コンデンサ
内に電圧が充電されることはない。従って、そのブラシ
工程の後に半導体素子の固着接続工程が行われても半導
体素子が帯電破壊することを防止することができる。
【００２１】また、この発明の混成集積回路の製造方法
においては、導電路面を下側に配置し、金属含有有機導
電性繊維より形成されたブラシで導電路面をブラッシン
グすることにより、アルミニウム・カスを周辺に飛散す
ることなく除去することができると共にブラッシング時
に静電気が発生しないため寄生コンデンサ内に電圧が充
電されることはない。従って、上記したように半導体素
子の帯電破壊を防止することができ、且つ作業性を向上
させることができる。
においては、導電路面を下側に配置し、金属含有有機導
電性繊維より形成されたブラシで導電路面をブラッシン
グすることにより、アルミニウム・カスを周辺に飛散す
ることなく除去することができると共にブラッシング時
に静電気が発生しないため寄生コンデンサ内に電圧が充
電されることはない。従って、上記したように半導体素
子の帯電破壊を防止することができ、且つ作業性を向上
させることができる。
【００２２】さらに、この発明の混成集積回路の製造方
法においては、基板表面を導電路のパターンピッチより
も細い線径の金属含有有機導電性繊維より形成されたブ
ラシでブラッシングすることにより、上記したようにブ
ラッシング時に静電気が発生しないために寄生コンデン
サ内に電圧が充電されることがないと共に、ファインピ
ッチの導電路間のアルミニウム・カスを確実に除去する
ことができる。
法においては、基板表面を導電路のパターンピッチより
も細い線径の金属含有有機導電性繊維より形成されたブ
ラシでブラッシングすることにより、上記したようにブ
ラッシング時に静電気が発生しないために寄生コンデン
サ内に電圧が充電されることがないと共に、ファインピ
ッチの導電路間のアルミニウム・カスを確実に除去する
ことができる。
【図１】本発明の混成集積回路の製造方法を示す図であ
る。
る。
【図２】本発明の混成集積回路の製造方法を示す図であ
る。
る。
【図３】本発明の混成集積回路の製造方法を示す図であ
る。
る。
【図４】本発明の混成集積回路の製造方法を示す図であ
る。
る。
【図５】本発明の混成集積回路の製造方法を示す図であ
る。
る。
【図６】従来の混成集積回路の製造方法を示す図であ
る。
る。
（１） 金属基板 （１Ｂ） 混成集積回路基板 （２） 絶縁樹脂層 （３） 銅箔 （４） クラッド材 （５） 導電路 （６） 収納ラック （７） 洗浄治具 （８） 回転ブラシ （９） 反転装置
Claims (3)
- 【請求項１】 絶縁金属基板上に設けられた絶縁樹脂層
の上に所望形状の導電路を形成し、前記導電路上にろう
材を介して半導体素子を固着する混成集積回路の製造方
法において、前記絶縁金属基板が一方の電極、前記導電路が他方の電
極となり、間に設けられた前記絶縁樹脂層が誘電体層と
なる寄生コンデンサへの充電を防止するために、 前記絶縁金属 基板の一主面を金属含有有機導電性繊維よ
り形成されたブラシでブラッシングした後、前記導電路
上に前記半導体素子を固着接続することを特徴とする混
成集積回路の製造方法。 - 【請求項２】 短冊状の金属基板の一主面上に絶縁樹脂
層と銅箔が一体化されたクラッド材を貼着し、前記銅箔
をエッチングして混成集積回路が形成される前記金属基
板の領域内に所望形状の導電路を形成し、前記金属基板
をプレス金型を用いて個別の混成集積回路基板に分割
し、前記混成集積回路基板上に形成された導電路面を下
側となるように配置し、前記混成集積回路基板となる金属基板が一方の電極、前
記導電路が他方の電極となり、間に設けられた前記絶縁
樹脂層が誘電体層となる寄生コンデンサへの充電を防止
するために、 金属含有有機導電性繊維より形成されたブ
ラシでブラッシングした後、前記導電路上に前記半導体
素子を固着接続することを特徴とする混成集積回路の製
造方法。 - 【請求項３】 前記金属基板の主面には、金属の酸化物
が形成されることを特徴とする請求項１または請求項２
に記載の混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18287693A JP3197691B2 (ja) | 1993-07-23 | 1993-07-23 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18287693A JP3197691B2 (ja) | 1993-07-23 | 1993-07-23 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738256A JPH0738256A (ja) | 1995-02-07 |
| JP3197691B2 true JP3197691B2 (ja) | 2001-08-13 |
Family
ID=16125972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18287693A Expired - Fee Related JP3197691B2 (ja) | 1993-07-23 | 1993-07-23 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197691B2 (ja) |
-
1993
- 1993-07-23 JP JP18287693A patent/JP3197691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738256A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| CN101765911B (zh) | 具有重新分布层的半导体芯片 | |
| JP4391419B2 (ja) | 集積受動電子素子を備えた電子素子およびその製造方法 | |
| US20080111230A1 (en) | Wiring film having wire, semiconductor package including the wiring film, and method of fabricating the semiconductor package | |
| JPH05102382A (ja) | Ｉ／ｏピンの修理構造および修理方法 | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| JP3197691B2 (ja) | 混成集積回路の製造方法 | |
| JP2006228919A (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP2001110925A (ja) | 導電性キャップ、電子部品及び導電性キャップの絶縁皮膜形成方法 | |
| JPH10326795A (ja) | 半導体装置とその製造方法 | |
| JP4746847B2 (ja) | 半導体装置の製造方法 | |
| JP2003302914A (ja) | 電子装置 | |
| US11488899B2 (en) | Package device | |
| JP3508649B2 (ja) | 電子部品の保持治具、保持方法および電子部品の製造方法 | |
| JP2006310419A (ja) | 半導体装置の製造方法 | |
| JP2538605B2 (ja) | 電子部品の製造方法 | |
| JP4642061B2 (ja) | 回路装置の製造方法 | |
| KR100660612B1 (ko) | 부품공급기용 압전소자 및 그 제조방법 | |
| JPH11251419A (ja) | 基板保持用静電チャック及び基板保持方法 | |
| JP4517768B2 (ja) | 異物除去装置 | |
| US20230027220A1 (en) | Package device | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| US7990734B2 (en) | Semiconductor memory module with reverse mounted chip resistor | |
| US6816354B2 (en) | Single layer capacitor milled part | |
| US6982496B2 (en) | Semiconductor device having bump electrode and support area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080608 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |