JP3189209B2 - 電子部品の表面実装方法 - Google Patents
電子部品の表面実装方法Info
- Publication number
- JP3189209B2 JP3189209B2 JP16341498A JP16341498A JP3189209B2 JP 3189209 B2 JP3189209 B2 JP 3189209B2 JP 16341498 A JP16341498 A JP 16341498A JP 16341498 A JP16341498 A JP 16341498A JP 3189209 B2 JP3189209 B2 JP 3189209B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- bond
- electronic components
- soldering
- surface mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の表面実装
方法に関し、より詳細には配線基板上に大きさの異なる
複数個の電子部品を表面実装する際に使用する電子部品
の表面実装方法に関する。
方法に関し、より詳細には配線基板上に大きさの異なる
複数個の電子部品を表面実装する際に使用する電子部品
の表面実装方法に関する。
【０００２】
【従来の技術】図２は従来のこの種電子部品の表面実装
方法を摸式的に示した断面図であり、（ａ）は印刷工
程、（ｂ）は搭載工程、（ｃ）はリフロー処理工程を示
している。図２（ｃ）に示したように、基板２１ａの一
主面２１ｂには配線パターン（図示せず）が形成されて
おり、この配線パターンの所定箇所には複数個の電極部
２１ｃ〜２１ｅが形成されている。これら基板２１ａ、
電極部２１ｃ〜２１ｅ、前記配線パターン等を含んで配
線基板２１が構成されている。配線基板２１上には小形
で比較的に軽い抵抗等の小形電子部品２２と、小形で比
較的に重いトランス、アルミ電解コンデンサ等の小形電
子部品２３と、大形で重いトランス等の大形電子部品２
４とが複数個搭載されている。これらの電子部品２２〜
２４の各端子２２ａ〜２４ａは、はんだ付け部２６ａ〜
２６ｃを介して電極部２１ｃ〜２１ｅの所定箇所にそれ
ぞれ接続されるようになっている。これら配線基板２
１、電子部品２２〜２４、はんだ付け部２６ａ〜２６ｃ
等を含んで電子機器基板部２０が構成されている。
方法を摸式的に示した断面図であり、（ａ）は印刷工
程、（ｂ）は搭載工程、（ｃ）はリフロー処理工程を示
している。図２（ｃ）に示したように、基板２１ａの一
主面２１ｂには配線パターン（図示せず）が形成されて
おり、この配線パターンの所定箇所には複数個の電極部
２１ｃ〜２１ｅが形成されている。これら基板２１ａ、
電極部２１ｃ〜２１ｅ、前記配線パターン等を含んで配
線基板２１が構成されている。配線基板２１上には小形
で比較的に軽い抵抗等の小形電子部品２２と、小形で比
較的に重いトランス、アルミ電解コンデンサ等の小形電
子部品２３と、大形で重いトランス等の大形電子部品２
４とが複数個搭載されている。これらの電子部品２２〜
２４の各端子２２ａ〜２４ａは、はんだ付け部２６ａ〜
２６ｃを介して電極部２１ｃ〜２１ｅの所定箇所にそれ
ぞれ接続されるようになっている。これら配線基板２
１、電子部品２２〜２４、はんだ付け部２６ａ〜２６ｃ
等を含んで電子機器基板部２０が構成されている。
【０００３】このように構成された電子機器基板部２０
を製造する場合、印刷機（図示せず）を用いて電極部２
１ｃ〜２１ｅ上にはんだペースト２５ａ〜２５ｃをスク
リーン印刷した後（ａ）、マウンター（図示せず）を用
いてはんだペースト２５ａ〜２５ｃ上に各端子２２ａ〜
２４ａを位置決めしつつ、電子部品２２〜２４を搭載す
る（ｂ）。次にリフロー炉（図示せず）内においてリフ
ロー処理を施すと、はんだペースト２５ａ〜２５ｃが溶
融・凝固してはんだ付け部２６ａ〜２６ｃが形成され、
電子部品２２〜２４が配線基板２１上に表面実装される
（ｃ）。なお図示しないが、印刷工程（ａ）、搭載工程
（ｂ）、リフロー処理工程（ｃ）間は所定速度で移動す
る搬送系を介して連結されている。
を製造する場合、印刷機（図示せず）を用いて電極部２
１ｃ〜２１ｅ上にはんだペースト２５ａ〜２５ｃをスク
リーン印刷した後（ａ）、マウンター（図示せず）を用
いてはんだペースト２５ａ〜２５ｃ上に各端子２２ａ〜
２４ａを位置決めしつつ、電子部品２２〜２４を搭載す
る（ｂ）。次にリフロー炉（図示せず）内においてリフ
ロー処理を施すと、はんだペースト２５ａ〜２５ｃが溶
融・凝固してはんだ付け部２６ａ〜２６ｃが形成され、
電子部品２２〜２４が配線基板２１上に表面実装される
（ｃ）。なお図示しないが、印刷工程（ａ）、搭載工程
（ｂ）、リフロー処理工程（ｃ）間は所定速度で移動す
る搬送系を介して連結されている。
【０００４】しかしながら従来の電子部品の表面実装方
法では、大形電子部品２４の熱容量が大きく、リフロー
処理を施す際に昇温速度が遅く、所定時間内にはんだペ
ースト２５ｃが溶融し難い。すると図３に示したよう
に、はんだペースト２５ｃがほとんど溶解せずに硬化し
てはんだ付け部２７ｃとなり易く、端子２４ａの接続が
不十分となるおそれがあった。
法では、大形電子部品２４の熱容量が大きく、リフロー
処理を施す際に昇温速度が遅く、所定時間内にはんだペ
ースト２５ｃが溶融し難い。すると図３に示したよう
に、はんだペースト２５ｃがほとんど溶解せずに硬化し
てはんだ付け部２７ｃとなり易く、端子２４ａの接続が
不十分となるおそれがあった。
【０００５】この問題に対処するため、別工程において
ロボットや手作業により大形電子部品２４をはんだ付け
する方法が提案されている。図４は従来の別の表面実装
方法を摸式的に示した断面図であり、（ａ）は印刷工
程、（ｂ）は搭載工程、（ｃ）はリフロー処理工程、
（ｄ）は大形電子部品のはんだ付け工程を示している。
この場合、印刷機を用いて電極部２１ｃ、２１ｄ上には
んだペースト２５ａ、２５ｂをスクリーン印刷した後
（ａ）、マウンターを用いてはんだペースト２５ａ、２
５ｂ上に各端子２２ａ、２３ａを位置決めしつつ、電子
部品２２、２３を搭載する（ｂ）。次に前記リフロー炉
内においてリフロー処理を施すと、はんだペースト２５
ａ、２５ｂが溶融・凝固してはんだ付け部２６ａ、２６
ｂが形成され、図２に示したものと同様に電極部２１
ｃ、２１ｄと端子２２ａ、２３ａとが接続される
（ｃ）。次に治具（図示せず）等を用いて電極部２１ｅ
上に大形電子部品２４の端子２４ａを位置決め・仮固定
すると共に、ロボットはんだ付け機やはんだごて等を用
いてやに入りはんだ（共に図示せず）によりはんだ付け
を行うと、はんだ付け部３６ｃを介して電極部２１ｅと
端子２４ａとが確実に接続される（ｄ）。
ロボットや手作業により大形電子部品２４をはんだ付け
する方法が提案されている。図４は従来の別の表面実装
方法を摸式的に示した断面図であり、（ａ）は印刷工
程、（ｂ）は搭載工程、（ｃ）はリフロー処理工程、
（ｄ）は大形電子部品のはんだ付け工程を示している。
この場合、印刷機を用いて電極部２１ｃ、２１ｄ上には
んだペースト２５ａ、２５ｂをスクリーン印刷した後
（ａ）、マウンターを用いてはんだペースト２５ａ、２
５ｂ上に各端子２２ａ、２３ａを位置決めしつつ、電子
部品２２、２３を搭載する（ｂ）。次に前記リフロー炉
内においてリフロー処理を施すと、はんだペースト２５
ａ、２５ｂが溶融・凝固してはんだ付け部２６ａ、２６
ｂが形成され、図２に示したものと同様に電極部２１
ｃ、２１ｄと端子２２ａ、２３ａとが接続される
（ｃ）。次に治具（図示せず）等を用いて電極部２１ｅ
上に大形電子部品２４の端子２４ａを位置決め・仮固定
すると共に、ロボットはんだ付け機やはんだごて等を用
いてやに入りはんだ（共に図示せず）によりはんだ付け
を行うと、はんだ付け部３６ｃを介して電極部２１ｅと
端子２４ａとが確実に接続される（ｄ）。
【０００６】しかし、図４に示した従来の別の表面実装
方法では、前記搬送系の移動速度が比較的に早く、小形
で比較的に重い小形電子部品２３に作用する慣性力が、
はんだペースト２５ｂの粘性力に比べて大きくなり易
い。すると電極部２１ｄ上の所定箇所に端子２３ａを維
持させておくことが難しく、搭載工程（ｂ）よりリフロ
ー処理工程（ｃ）に至る移動期間中に端子２３ａの位置
がずれるおそれがあるという問題があった。
方法では、前記搬送系の移動速度が比較的に早く、小形
で比較的に重い小形電子部品２３に作用する慣性力が、
はんだペースト２５ｂの粘性力に比べて大きくなり易
い。すると電極部２１ｄ上の所定箇所に端子２３ａを維
持させておくことが難しく、搭載工程（ｂ）よりリフロ
ー処理工程（ｃ）に至る移動期間中に端子２３ａの位置
がずれるおそれがあるという問題があった。
【０００７】この問題に対処するため、前記搬送系の移
動速度を遅く設定し、端子２３ａを所定位置に確保して
おくという実装方法も提案されているが、この方法では
生産性が低下してしまうという問題があった。
動速度を遅く設定し、端子２３ａを所定位置に確保して
おくという実装方法も提案されているが、この方法では
生産性が低下してしまうという問題があった。
【０００８】
【発明が解決しようとする課題】図２に示した従来の電
子部品の表面実装方法においては、上述（図３）したよ
うに大形電子部品２４の熱容量が大きく、リフロー処理
を施す際に昇温速度が遅くなり、所定時間内にはんだペ
ースト２５ｃが溶融し難く、はんだ付け部２６ｃにおけ
る電極部２１ｅと端子２４ａとの接続が不十分になるお
それがあった。
子部品の表面実装方法においては、上述（図３）したよ
うに大形電子部品２４の熱容量が大きく、リフロー処理
を施す際に昇温速度が遅くなり、所定時間内にはんだペ
ースト２５ｃが溶融し難く、はんだ付け部２６ｃにおけ
る電極部２１ｅと端子２４ａとの接続が不十分になるお
それがあった。
【０００９】また図４に示した従来の別の表面実装方法
においては、上述したように前記搬送系の移動速度が比
較的に早く、小形で比較的に重い小形電子部品２３の場
合、これに作用する慣性力がはんだペースト２５ｂの粘
性力に比べて大きくなり易い。すると電極部２１ｄ上の
所定箇所に端子２３ａの位置を維持させておくことが難
しく、搭載工程（ｂ）よりリフロー処理工程（ｃ）に至
る移動期間中に端子２３ａと電極部２１ｄとの位置にず
れＤが生じ易く、この状態でリフロー処理を施してしま
うおそれがあった。また別工程により、前記治具等を用
いて大形電子部品２４を位置決め・仮固定するのが面倒
であり、コストが掛かり易いという課題があった。
においては、上述したように前記搬送系の移動速度が比
較的に早く、小形で比較的に重い小形電子部品２３の場
合、これに作用する慣性力がはんだペースト２５ｂの粘
性力に比べて大きくなり易い。すると電極部２１ｄ上の
所定箇所に端子２３ａの位置を維持させておくことが難
しく、搭載工程（ｂ）よりリフロー処理工程（ｃ）に至
る移動期間中に端子２３ａと電極部２１ｄとの位置にず
れＤが生じ易く、この状態でリフロー処理を施してしま
うおそれがあった。また別工程により、前記治具等を用
いて大形電子部品２４を位置決め・仮固定するのが面倒
であり、コストが掛かり易いという課題があった。
【００１０】また上記した従来のさらに別の表面実装方
法においては、上述したように前記搬送系の移動速度を
遅く設定すると、端子２３ａの位置を電極部２５ｂ上の
所定箇所に常時確保し得るものの、生産性が低下してし
まうという課題があった。
法においては、上述したように前記搬送系の移動速度を
遅く設定すると、端子２３ａの位置を電極部２５ｂ上の
所定箇所に常時確保し得るものの、生産性が低下してし
まうという課題があった。
【００１１】本発明は上記課題に鑑みなされたものであ
り、配線基板上にマウンターを用いて小形電子部品と同
時に大形電子部品も自動的に位置決め・搭載することが
でき、前記大形電子部品の端子に酸化膜が発生するのを
防止して前記配線基板における電極部を確実に接続する
ことができ、しかも搬送系の移動速度を遅くしなくて
も、前記大形電子部品や比較的に重い小形電子部品に位
置ずれが発生するのを確実に防止することができ、この
結果、品質及び生産性を高め、コストを削減することが
できる電子部品の表面実装方法を提供することを目的と
している。
り、配線基板上にマウンターを用いて小形電子部品と同
時に大形電子部品も自動的に位置決め・搭載することが
でき、前記大形電子部品の端子に酸化膜が発生するのを
防止して前記配線基板における電極部を確実に接続する
ことができ、しかも搬送系の移動速度を遅くしなくて
も、前記大形電子部品や比較的に重い小形電子部品に位
置ずれが発生するのを確実に防止することができ、この
結果、品質及び生産性を高め、コストを削減することが
できる電子部品の表面実装方法を提供することを目的と
している。
【００１２】
【００１３】
【００１４】
【課題を解決するための手段及びその効果】 上記目的を
達成するために 本発明に係る電子部品の表面実装方法
は、複数個の小形電子部品の端子が接続される電極部に
はんだペーストを印刷する印刷工程と、複数個の大形電
子部品を含むボンド塗布必要部品が搭載される配線基板
上の所定箇所にボンドを塗布するボンド塗布工程と、前
記ボンド及び前記ハンダペースト上にマウンターを用い
て前記大形電子部品及び前記小形電子部品を搭載する搭
載工程と、前記配線基板にリフロー処理を施すリフロー
処理工程と、前記大形電子部品が搭載される電極部に前
記大形電子部品をはんだ付けするはんだ付け工程とを含
むことを特徴としている（１）。
達成するために 本発明に係る電子部品の表面実装方法
は、複数個の小形電子部品の端子が接続される電極部に
はんだペーストを印刷する印刷工程と、複数個の大形電
子部品を含むボンド塗布必要部品が搭載される配線基板
上の所定箇所にボンドを塗布するボンド塗布工程と、前
記ボンド及び前記ハンダペースト上にマウンターを用い
て前記大形電子部品及び前記小形電子部品を搭載する搭
載工程と、前記配線基板にリフロー処理を施すリフロー
処理工程と、前記大形電子部品が搭載される電極部に前
記大形電子部品をはんだ付けするはんだ付け工程とを含
むことを特徴としている（１）。
【００１５】上記した電子部品の表面実装方法（１）に
よれば、前記搭載工程の後に、前記配線基板にリフロー
処理を施すリフロー処理工程と、前記大形電子部品が搭
載される電極部に前記大形電子部品をはんだ付けするは
んだ付け工程とを含んでいるので、慣性力に基づいて発
生する前記ボンド塗布必要部品における前記配線基板に
対する位置ずれを、搬送系の移動速度を遅くすることな
く、前記ボンドの粘着作用に基づいて確実に阻止するこ
とができる。また前記リフロー処理工程において前記ボ
ンドが硬化するため、前記はんだ付け工程までの期間、
前記大形電子部品を前記配線基板に確実に仮固定してお
くことができる。この結果、電子機器の品質及び生産性
を高め、コストを削減することができる。
よれば、前記搭載工程の後に、前記配線基板にリフロー
処理を施すリフロー処理工程と、前記大形電子部品が搭
載される電極部に前記大形電子部品をはんだ付けするは
んだ付け工程とを含んでいるので、慣性力に基づいて発
生する前記ボンド塗布必要部品における前記配線基板に
対する位置ずれを、搬送系の移動速度を遅くすることな
く、前記ボンドの粘着作用に基づいて確実に阻止するこ
とができる。また前記リフロー処理工程において前記ボ
ンドが硬化するため、前記はんだ付け工程までの期間、
前記大形電子部品を前記配線基板に確実に仮固定してお
くことができる。この結果、電子機器の品質及び生産性
を高め、コストを削減することができる。
【００１６】また本発明に係る電子部品の表面実装方法
は、電子部品の表面実装方法（１）において、前記大形
電子部品の端子に予めメッキ処理を施しておくことを特
徴としている（２）。
は、電子部品の表面実装方法（１）において、前記大形
電子部品の端子に予めメッキ処理を施しておくことを特
徴としている（２）。
【００１７】上記した電子部品の表面実装方法（２）に
よれば、表面実装方法（１）において、前記大形電子部
品の端子に予めメッキ処理を施しておくので、リフロー
炉を通ったときに、前記大形電子部品の端子が酸化する
のを防止することができ、次工程のはんだ付け工程にお
いて前記配線基板の電極部に前記端子を確実に接続する
ことができる。
よれば、表面実装方法（１）において、前記大形電子部
品の端子に予めメッキ処理を施しておくので、リフロー
炉を通ったときに、前記大形電子部品の端子が酸化する
のを防止することができ、次工程のはんだ付け工程にお
いて前記配線基板の電極部に前記端子を確実に接続する
ことができる。
【００１８】
【発明の実施の形態】以下、本発明に係る電子部品の表
面実装方法の実施の形態を図面に基づいて説明する。な
お、従来例と同一機能を有する構成部品には同一の符号
を付すこととする。図１は実施の形態に係る電子部品の
表面実装方法を摸式的に示した断面図であり、（ａ）は
印刷工程、（ｂ）はボンド塗布工程、（ｃ）は搭載工
程、（ｄ）はリフロー処理工程、（ｅ）ははんだ付け工
程を示している。図１（ｅ）に示したように、基板２１
ａの一主面２１ｂには配線パターン（図示せず）が形成
されており、この配線パターンの所定箇所には複数個の
電極部２１ｃ〜２１ｅが形成されている。これら基板２
１ａ、電極部２１ｃ〜２１ｅ、前記配線パターン等を含
んで配線基板２１が構成されている。配線基板２１上の
所定箇所には、小形で比較的に軽い抵抗等の小形電子部
品２２が複数個搭載されると共に、ボンド１７の塗布必
要部品としての小形で比較的に重いトランスやアルミ電
解コンデンサ等の小形電子部品２３と、大形で重いトラ
ンス等の大形電子部品１４とが硬化ボンド１７ａを介し
て複数個搭載されている。特に大形電子部品１４の端子
１４ａの表面には予めはんだ材料等を用いたメッキ（図
示せず）処理が施されており、これらの電子部品１４、
２２、２３の各端子１４ａ、２２ａ、２３ａは、はんだ
付け部１６ｃ、２６ａ、２６ｂを介して電極部２１ｃ〜
２１ｅの所定箇所にそれぞれ接続されている。これら配
線基板２１、電子部品１４、２２、２３、はんだ付け部
１６ｃ、２６ａ、２６ｂ等を含んで電子機器基板部１０
が構成されている。
面実装方法の実施の形態を図面に基づいて説明する。な
お、従来例と同一機能を有する構成部品には同一の符号
を付すこととする。図１は実施の形態に係る電子部品の
表面実装方法を摸式的に示した断面図であり、（ａ）は
印刷工程、（ｂ）はボンド塗布工程、（ｃ）は搭載工
程、（ｄ）はリフロー処理工程、（ｅ）ははんだ付け工
程を示している。図１（ｅ）に示したように、基板２１
ａの一主面２１ｂには配線パターン（図示せず）が形成
されており、この配線パターンの所定箇所には複数個の
電極部２１ｃ〜２１ｅが形成されている。これら基板２
１ａ、電極部２１ｃ〜２１ｅ、前記配線パターン等を含
んで配線基板２１が構成されている。配線基板２１上の
所定箇所には、小形で比較的に軽い抵抗等の小形電子部
品２２が複数個搭載されると共に、ボンド１７の塗布必
要部品としての小形で比較的に重いトランスやアルミ電
解コンデンサ等の小形電子部品２３と、大形で重いトラ
ンス等の大形電子部品１４とが硬化ボンド１７ａを介し
て複数個搭載されている。特に大形電子部品１４の端子
１４ａの表面には予めはんだ材料等を用いたメッキ（図
示せず）処理が施されており、これらの電子部品１４、
２２、２３の各端子１４ａ、２２ａ、２３ａは、はんだ
付け部１６ｃ、２６ａ、２６ｂを介して電極部２１ｃ〜
２１ｅの所定箇所にそれぞれ接続されている。これら配
線基板２１、電子部品１４、２２、２３、はんだ付け部
１６ｃ、２６ａ、２６ｂ等を含んで電子機器基板部１０
が構成されている。
【００１９】このように構成された電子機器基板部１０
を製造する場合、印刷機（図示せず）を用いて電極部２
１ｃ、２１ｄ上にはんだペースト２５ａ、２５ｂをスク
リーン印刷した後（ａ）、小形及び大形電子部品２３、
１４が搭載される配線基板２１上の所定箇所にボンド塗
布器（図示せず）を用いて熱硬化樹脂材料製のボンド１
７をそれぞれ塗布する（ｂ）。次にマウンター（図示せ
ず）を用いてはんだペースト２５ａ、２５ｂ、電極部２
１ｅ上に各端子２２ａ、２３ａ、１４ａを位置決めしつ
つ、電子部品２２、２３、１４を搭載した後、搬送系を
介してリフロー炉（図示せず）に移動させる（ｃ）。こ
の際、ボンド１７の粘着作用とはんだペーストの粘性力
との相乗作用により、小形及び大形電子部品２３、１４
は配線基板２１に対して相対的なずれは生じない。次に
これらにリフロー処理を施すと、はんだペースト２５
ａ、２５ｂが溶融・凝固してはんだ付け部２６ａ、２６
ｂが形成され、このはんだ付け部２６ａ、２６ｂを介し
て電極部２１ｃ、２１ｄと端子２２ａ、２３ａとが接続
される。またリフロー処理時の熱によりボンド１７が硬
化し、この硬化ボンド１７ａを介して大形電子部品１４
と配線基板２１とが確実に仮固定される（ｄ）。次にロ
ボットはんだ付け機やはんだごて等を使用し、やに入り
はんだ（共に図示せず）を用いて電極部２１ｅと端子１
４ａとをはんだ付けすると、治具等を用いて大形電子部
品２４を位置決め・仮固定する必要がなく、はんだ付け
部３６ｃを介して電極部２１ｅと端子１４ａとが確実に
接続される（ｅ）。
を製造する場合、印刷機（図示せず）を用いて電極部２
１ｃ、２１ｄ上にはんだペースト２５ａ、２５ｂをスク
リーン印刷した後（ａ）、小形及び大形電子部品２３、
１４が搭載される配線基板２１上の所定箇所にボンド塗
布器（図示せず）を用いて熱硬化樹脂材料製のボンド１
７をそれぞれ塗布する（ｂ）。次にマウンター（図示せ
ず）を用いてはんだペースト２５ａ、２５ｂ、電極部２
１ｅ上に各端子２２ａ、２３ａ、１４ａを位置決めしつ
つ、電子部品２２、２３、１４を搭載した後、搬送系を
介してリフロー炉（図示せず）に移動させる（ｃ）。こ
の際、ボンド１７の粘着作用とはんだペーストの粘性力
との相乗作用により、小形及び大形電子部品２３、１４
は配線基板２１に対して相対的なずれは生じない。次に
これらにリフロー処理を施すと、はんだペースト２５
ａ、２５ｂが溶融・凝固してはんだ付け部２６ａ、２６
ｂが形成され、このはんだ付け部２６ａ、２６ｂを介し
て電極部２１ｃ、２１ｄと端子２２ａ、２３ａとが接続
される。またリフロー処理時の熱によりボンド１７が硬
化し、この硬化ボンド１７ａを介して大形電子部品１４
と配線基板２１とが確実に仮固定される（ｄ）。次にロ
ボットはんだ付け機やはんだごて等を使用し、やに入り
はんだ（共に図示せず）を用いて電極部２１ｅと端子１
４ａとをはんだ付けすると、治具等を用いて大形電子部
品２４を位置決め・仮固定する必要がなく、はんだ付け
部３６ｃを介して電極部２１ｅと端子１４ａとが確実に
接続される（ｅ）。
【００２０】上記説明から明らかなように、実施の形態
に係る電子部品の表面実装方法では複数個の小形電子部
品２２、２３の端子２２ａ、２３ａが接続される電極部
２１ｃ、２１ｄにはんだペースト２５ａ、２５ｂを印刷
する印刷工程と、ボンド塗布必要部品としての複数個の
大形電子部品１４及び小形電子部品２３が搭載される配
線基板２１上の所定箇所にボンド１７を塗布するボンド
塗布工程と、ボンド１７及びはんだペースト２５ａ、２
５ｂ上にマウンターを用いて大形電子部品１４及び小形
電子部品２２、２３を搭載する搭載工程とを含んでいる
ので、マウンターを用い、小形電子部品２２、２３を所
定のはんだペースト２５ａ、２５ｂ上に位置決め・搭載
すると同時に、大形電子部品１４及び比較的重い小形電
子部品２３を配線基板２１上における所定のボンド１７
上に正確、かつ自動的に位置決め・搭載することができ
る。
に係る電子部品の表面実装方法では複数個の小形電子部
品２２、２３の端子２２ａ、２３ａが接続される電極部
２１ｃ、２１ｄにはんだペースト２５ａ、２５ｂを印刷
する印刷工程と、ボンド塗布必要部品としての複数個の
大形電子部品１４及び小形電子部品２３が搭載される配
線基板２１上の所定箇所にボンド１７を塗布するボンド
塗布工程と、ボンド１７及びはんだペースト２５ａ、２
５ｂ上にマウンターを用いて大形電子部品１４及び小形
電子部品２２、２３を搭載する搭載工程とを含んでいる
ので、マウンターを用い、小形電子部品２２、２３を所
定のはんだペースト２５ａ、２５ｂ上に位置決め・搭載
すると同時に、大形電子部品１４及び比較的重い小形電
子部品２３を配線基板２１上における所定のボンド１７
上に正確、かつ自動的に位置決め・搭載することができ
る。
【００２１】また、前記搭載工程の後、配線基板２１に
リフロー処理を施すリフロー処理工程と、大形電子部品
１４が搭載される電極部２１ｅに大形電子部品１４をは
んだ付けするはんだ付け工程とを施しても、慣性力に基
づいて発生する大形及び小形電子部品１４、２３におけ
る配線基板２１に対する位置ずれを、搬送系の移動速度
を遅くすることなく、ボンド１７の粘着作用に基づいて
確実に阻止することができる。また前記リフロー処理工
程においてボンド１７が硬化して硬化ボンド１７ａとな
るため、はんだ付け工程までの期間、大形電子部品１４
を配線基板２１に確実に仮固定しておくことができる。
この結果、電子機器１０の品質及び生産性を高め、コス
トを削減することができる。
リフロー処理を施すリフロー処理工程と、大形電子部品
１４が搭載される電極部２１ｅに大形電子部品１４をは
んだ付けするはんだ付け工程とを施しても、慣性力に基
づいて発生する大形及び小形電子部品１４、２３におけ
る配線基板２１に対する位置ずれを、搬送系の移動速度
を遅くすることなく、ボンド１７の粘着作用に基づいて
確実に阻止することができる。また前記リフロー処理工
程においてボンド１７が硬化して硬化ボンド１７ａとな
るため、はんだ付け工程までの期間、大形電子部品１４
を配線基板２１に確実に仮固定しておくことができる。
この結果、電子機器１０の品質及び生産性を高め、コス
トを削減することができる。
【００２２】また、大形電子部品１４の端子１４ａに予
めメッキ処理を施しておくので、リフロー炉を通ったと
きに、大形電子部品１４の端子１４ａが酸化するの防止
することができ、次工程のはんだ付け工程において配線
基板２１の電極部２１ｅに端子１４ａを確実に接続する
ことができる。
めメッキ処理を施しておくので、リフロー炉を通ったと
きに、大形電子部品１４の端子１４ａが酸化するの防止
することができ、次工程のはんだ付け工程において配線
基板２１の電極部２１ｅに端子１４ａを確実に接続する
ことができる。
【図１】本発明に係る電子部品の表面実装方法の実施の
形態を摸式的に示した断面図であり、（ａ）は印刷工
程、（ｂ）はボンド塗布工程、（ｃ）は搭載工程、
（ｄ）はリフロー処理工程、（ｅ）は大形電子部品のは
んだ付け工程を示している。
形態を摸式的に示した断面図であり、（ａ）は印刷工
程、（ｂ）はボンド塗布工程、（ｃ）は搭載工程、
（ｄ）はリフロー処理工程、（ｅ）は大形電子部品のは
んだ付け工程を示している。
【図２】従来の電子部品の表面実装方法を摸式的に示し
た断面図であり、（ａ）は印刷工程、（ｂ）は搭載工
程、（ｃ）はリフロー処理工程を示している。
た断面図であり、（ａ）は印刷工程、（ｂ）は搭載工
程、（ｃ）はリフロー処理工程を示している。
【図３】従来の電子部品の実装方法におけるリフロー処
理工程後の大形電子部品近傍を摸式的に示した断面図で
ある。
理工程後の大形電子部品近傍を摸式的に示した断面図で
ある。
【図４】従来の別の表面実装方法を摸式的に示した断面
図であり、（ａ）は印刷工程、（ｂ）は搭載工程、
（ｃ）はリフロー処理工程、（ｄ）は大形電子部品のは
んだ付け工程を示している。
図であり、（ａ）は印刷工程、（ｂ）は搭載工程、
（ｃ）はリフロー処理工程、（ｄ）は大形電子部品のは
んだ付け工程を示している。
１４ 大形電子部品 １４ａ、２２ａ、２３ａ 端子 １７ ボンド ２１ 配線基板 ２１ｃ、２１ｄ、２１ｅ 電極部 ２２、２３ 小形電子部品 ２５ａ、２５ｂ はんだペースト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−199780（ＪＰ，Ａ) 特開 平６−45753（ＪＰ，Ａ) 特開 平４−91862（ＪＰ，Ａ) 特開 昭59−87900（ＪＰ，Ａ) 特開 平４−76990（ＪＰ，Ａ) 特開 平２−139138（ＪＰ，Ａ) 特開 平７−321492（ＪＰ，Ａ) 特開 平４−7381（ＪＰ，Ａ) 実開 昭59−91777（ＪＰ，Ｕ) 実開 昭61−144656（ＪＰ，Ｕ) 実開 平２−60279（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 13/00
Claims (2)
- 【請求項１】 複数個の小形電子部品の端子が接続され
る電極部にはんだペーストを印刷する印刷工程と、複数
個の大形電子部品を含むボンド塗布必要部品が搭載され
る配線基板上の所定箇所にボンドを塗布するボンド塗布
工程と、前記ボンド及び前記ハンダペースト上にマウン
ターを用いて前記大形電子部品及び前記小形電子部品を
搭載する搭載工程と、前記配線基板にリフロー処理を施
すリフロー処理工程と、前記大形電子部品が搭載される
電極部に前記大形電子部品をはんだ付けするはんだ付け
工程とを含むことを特徴とする電子部品の表面実装方
法。 - 【請求項２】 前記大形電子部品の端子に予めメッキ処
理を施しておくことを特徴とする請求項１記載の電子部
品の表面実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16341498A JP3189209B2 (ja) | 1998-06-11 | 1998-06-11 | 電子部品の表面実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16341498A JP3189209B2 (ja) | 1998-06-11 | 1998-06-11 | 電子部品の表面実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354995A JPH11354995A (ja) | 1999-12-24 |
| JP3189209B2 true JP3189209B2 (ja) | 2001-07-16 |
Family
ID=15773451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16341498A Expired - Fee Related JP3189209B2 (ja) | 1998-06-11 | 1998-06-11 | 電子部品の表面実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189209B2 (ja) |
-
1998
- 1998-06-11 JP JP16341498A patent/JP3189209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354995A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846554B2 (ja) | 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法 | |
| JP4181759B2 (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
| JP4143280B2 (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
| JP2002359459A (ja) | 電子部品の実装方法、プリント配線基板および実装構造体 | |
| JP3189209B2 (ja) | 電子部品の表面実装方法 | |
| JPH11233910A (ja) | 部品実装方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH0357295A (ja) | 両面実装プリント板への電子部品実装方法 | |
| JP2554694Y2 (ja) | プリント基板 | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| CA2200122C (en) | Uni-pad surface mount component package | |
| JP3237392B2 (ja) | 電子部品の実装方法 | |
| KR19990012613A (ko) | 반도체 집적회로 및 전자 부품의 회로기판 실장방법 | |
| JP3082599B2 (ja) | コネクタの半田付け方法 | |
| JP2679455B2 (ja) | チップ状電子部品の半田付け方法 | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JP3051132B2 (ja) | 電子部品の実装方法 | |
| JP2591766Y2 (ja) | プリント基板 | |
| JPH04154190A (ja) | チップ部品の実装方法 | |
| JPH02101775A (ja) | 両面プリント基板及びこの実装方法 | |
| JPH05267536A (ja) | 電子部品の実装方法 | |
| JP3492826B2 (ja) | チップの半田付け方法 | |
| JPH04196191A (ja) | プリント基板 | |
| JP2000165029A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |