JP3186386B2 - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置Info
- Publication number
- JP3186386B2 JP3186386B2 JP31235693A JP31235693A JP3186386B2 JP 3186386 B2 JP3186386 B2 JP 3186386B2 JP 31235693 A JP31235693 A JP 31235693A JP 31235693 A JP31235693 A JP 31235693A JP 3186386 B2 JP3186386 B2 JP 3186386B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor device
- insulated gate
- conductivity type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、過電圧耐量を向上させ
た絶縁ゲート型半導体装置に関する。
た絶縁ゲート型半導体装置に関する。
【０００２】
【従来の技術】スイッチング回路等に絶縁ゲート型半導
体装置、例えば絶縁ゲート型トランジスタを用いる場合
に、その回路で発生する過電圧に対して、絶縁ゲート型
トランジスタ自体が破壊に至ることを防止することが必
要である。絶縁ゲート型トランジスタの過電圧耐量確保
のためには、次の方法が用いられている。
体装置、例えば絶縁ゲート型トランジスタを用いる場合
に、その回路で発生する過電圧に対して、絶縁ゲート型
トランジスタ自体が破壊に至ることを防止することが必
要である。絶縁ゲート型トランジスタの過電圧耐量確保
のためには、次の方法が用いられている。
【０００３】図２に示す第一の方法は、ｎ- 半導体基板
１の下面側にｎ+ 層２、上面側にｐ形チャネル拡散層３
を形成し、さらにそのｐ層３の表面層にｎ+ ソース層４
を形成し、ｐ層３のｎ+ ソース層４とｎ- 層１にはさま
れた部分の表面上に、ゲート酸化膜５を介して多結晶シ
リコンからなるゲート６を設け、ＰＳＧ絶縁膜51で覆っ
てなる縦型ＭＯＳＦＥＴの活性領域10の外に、チャネル
拡散層３より深いｐ拡散層31とｎ- 層１とからなるアバ
ランシェダイオード部11を設けるものである。そして、
ｐ層31とゲート端子Ｇとをゲート電圧を阻止するダイオ
ード12を介して接続する。出力端子間に過電圧が加わっ
たときには、深いｐ拡散層31とｎ- 層１との間の接合で
先にアバランシェに突入させ、流れるアバランシェ電流
をゲート容量に注入することで、ＭＯＳＦＥＴ10自体を
オン状態にし、過電圧を電流として吸収する。
１の下面側にｎ+ 層２、上面側にｐ形チャネル拡散層３
を形成し、さらにそのｐ層３の表面層にｎ+ ソース層４
を形成し、ｐ層３のｎ+ ソース層４とｎ- 層１にはさま
れた部分の表面上に、ゲート酸化膜５を介して多結晶シ
リコンからなるゲート６を設け、ＰＳＧ絶縁膜51で覆っ
てなる縦型ＭＯＳＦＥＴの活性領域10の外に、チャネル
拡散層３より深いｐ拡散層31とｎ- 層１とからなるアバ
ランシェダイオード部11を設けるものである。そして、
ｐ層31とゲート端子Ｇとをゲート電圧を阻止するダイオ
ード12を介して接続する。出力端子間に過電圧が加わっ
たときには、深いｐ拡散層31とｎ- 層１との間の接合で
先にアバランシェに突入させ、流れるアバランシェ電流
をゲート容量に注入することで、ＭＯＳＦＥＴ10自体を
オン状態にし、過電圧を電流として吸収する。
【０００４】図３に示す第二の方法は、アバランシェダ
イオード部11を、チャネル拡散層３より浅いかその界面
の曲率より大きい曲率をもつように設計されたｐ拡散層
32を形成するものである。出力端子間に過電圧が加わっ
た時には、このｐ層32とｎ-層１との間の接合を先にア
バランシェに突入させ、流れるアバランシェ電流をゲー
ト容量に注入することで、ＭＯＳＦＥＴ10自体をオン状
態にし、過電圧を電流として吸収する。
イオード部11を、チャネル拡散層３より浅いかその界面
の曲率より大きい曲率をもつように設計されたｐ拡散層
32を形成するものである。出力端子間に過電圧が加わっ
た時には、このｐ層32とｎ-層１との間の接合を先にア
バランシェに突入させ、流れるアバランシェ電流をゲー
ト容量に注入することで、ＭＯＳＦＥＴ10自体をオン状
態にし、過電圧を電流として吸収する。
【０００５】
【発明が解決しようとする課題】しかし上述の第一方法
では、深い拡散層31で先にアバランシェに突入させるた
め、この拡散層がないデバイスに比較し、耐圧が低下し
てしまう。また第二の方法では、チャネル拡散層３と異
なった形状を持つ拡散層32が、チップのある一部だけに
存在するため、空乏層の広がりの不均一が発生すること
から、この部分で電流集中破壊を起こしやすくなり、そ
の上、スイッチング時間が鈍化する可能性がある。
では、深い拡散層31で先にアバランシェに突入させるた
め、この拡散層がないデバイスに比較し、耐圧が低下し
てしまう。また第二の方法では、チャネル拡散層３と異
なった形状を持つ拡散層32が、チップのある一部だけに
存在するため、空乏層の広がりの不均一が発生すること
から、この部分で電流集中破壊を起こしやすくなり、そ
の上、スイッチング時間が鈍化する可能性がある。
【０００６】本発明の目的は、以上の問題を解決し、耐
圧の低下、スイッチング時間の鈍化あるいは電流集中破
壊の発生を招くことなく過電圧耐量を向上させた絶縁ゲ
ート型半導体装置を提供することにある。
圧の低下、スイッチング時間の鈍化あるいは電流集中破
壊の発生を招くことなく過電圧耐量を向上させた絶縁ゲ
ート型半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、第一導電形半導体基板の表面層に選択的に形成さ
れた第二導電形半導体領域と、前記第二導電形半導体領
域内に選択的に形成された第一導電形半導体領域と、前
記第一導電形半導体基板から前記第一導電形半導体領域
に渡ってその表面上に絶縁ゲート構造とを備えた活性領
域を有する半導体基板の活性領域外の表面上に、 前記
活性領域から所定の距離を置いて前記第二導電形半導体
領域と前記第一導電形半導体基板とのＰＮ接合から前記
第一導電形半導体基板に広がる空乏層を感知する強誘電
体材料からなる空乏層感知体を備え、該空乏層感知体が
ゲートと接続されたものとする。前記空乏層感知体は半
導体装置の出力端子間に過電圧が印加されたときに前記
空乏層がはじめて到達する位置の上に備えられたことが
有効である。強誘電体材料がダイヤモンドであることが
有効である。また、前記空乏層感知体とゲートの間に感
知体からの信号を増幅するドライブ回路が挿入されたこ
とが良い。前記活性領域から前記第一導電形半導体基板
の端部に渡ってその表面上にフィールドプレートを設け
たものであって、前記空乏層感知体が前記フィールドプ
レート中に絶縁して備えられたことも有効である。
めに、第一導電形半導体基板の表面層に選択的に形成さ
れた第二導電形半導体領域と、前記第二導電形半導体領
域内に選択的に形成された第一導電形半導体領域と、前
記第一導電形半導体基板から前記第一導電形半導体領域
に渡ってその表面上に絶縁ゲート構造とを備えた活性領
域を有する半導体基板の活性領域外の表面上に、 前記
活性領域から所定の距離を置いて前記第二導電形半導体
領域と前記第一導電形半導体基板とのＰＮ接合から前記
第一導電形半導体基板に広がる空乏層を感知する強誘電
体材料からなる空乏層感知体を備え、該空乏層感知体が
ゲートと接続されたものとする。前記空乏層感知体は半
導体装置の出力端子間に過電圧が印加されたときに前記
空乏層がはじめて到達する位置の上に備えられたことが
有効である。強誘電体材料がダイヤモンドであることが
有効である。また、前記空乏層感知体とゲートの間に感
知体からの信号を増幅するドライブ回路が挿入されたこ
とが良い。前記活性領域から前記第一導電形半導体基板
の端部に渡ってその表面上にフィールドプレートを設け
たものであって、前記空乏層感知体が前記フィールドプ
レート中に絶縁して備えられたことも有効である。
【０００８】
【作用】絶縁ゲート型半導体装置の出力端子間に定格耐
圧以上の過電圧が加わったとき、その電圧値に応じた前
記空乏層が半導体基板の活性領域から基板端部に向かっ
て広がろうとする。基板上に絶縁層を介して、フィール
ドプレートを設けたときには、その中に絶縁して備えた
空乏層感知体の誘電体材料には、空乏層が広がることに
よって基板端方向に吐きだされてくるキャリアの移動に
より分極を生じることにより電圧が誘起され、この誘起
電圧を必要によりドライブ回路で増幅してゲートに電圧
信号として加えることにより、半導体装置自体をオンさ
せ、過電圧を電流として基板全体で吸収する。
圧以上の過電圧が加わったとき、その電圧値に応じた前
記空乏層が半導体基板の活性領域から基板端部に向かっ
て広がろうとする。基板上に絶縁層を介して、フィール
ドプレートを設けたときには、その中に絶縁して備えた
空乏層感知体の誘電体材料には、空乏層が広がることに
よって基板端方向に吐きだされてくるキャリアの移動に
より分極を生じることにより電圧が誘起され、この誘起
電圧を必要によりドライブ回路で増幅してゲートに電圧
信号として加えることにより、半導体装置自体をオンさ
せ、過電圧を電流として基板全体で吸収する。
【０００９】
【実施例】図１は本発明の一実施例のｎチャネル絶縁ゲ
ート型トランジスタを示し、図２、図３と共通の部分に
は同一の符号が付されている。このトランジスタのｎ-
半導体基板１の端部にはｐ形のチャネルストッパ33が設
けられており、その表面に接合する金属電極71とチャネ
ル拡散層３およびｎ+ ソース層４に共通に接触する主電
極７との間に、初期酸化膜52およびＰＳＧ絶縁膜53を介
して高抵抗材料膜からなるフィールドプレート８が設け
られている。チャネルストッパ33の上には酸化膜54を介
して多結晶Si膜61も形成されている。また、フィールド
プレート８の主電極７に近接した位置にも金属電極72が
接触し、主電極７、金属電極72の上に高抵抗材料膜81が
被覆している。基板端部に近い位置では、初期酸化膜5
2、ＰＳＧ絶縁膜53、フィールドプレート８にダイヤモ
ンドのような強誘電体材料からなる空乏層感知体９およ
び金属電極73が絶縁膜55を介して埋め込まれている。金
属電極73はゲート端子Ｇとドライブ回路13およびダイオ
ード12が挿入される配線74を介して接続されている。
ート型トランジスタを示し、図２、図３と共通の部分に
は同一の符号が付されている。このトランジスタのｎ-
半導体基板１の端部にはｐ形のチャネルストッパ33が設
けられており、その表面に接合する金属電極71とチャネ
ル拡散層３およびｎ+ ソース層４に共通に接触する主電
極７との間に、初期酸化膜52およびＰＳＧ絶縁膜53を介
して高抵抗材料膜からなるフィールドプレート８が設け
られている。チャネルストッパ33の上には酸化膜54を介
して多結晶Si膜61も形成されている。また、フィールド
プレート８の主電極７に近接した位置にも金属電極72が
接触し、主電極７、金属電極72の上に高抵抗材料膜81が
被覆している。基板端部に近い位置では、初期酸化膜5
2、ＰＳＧ絶縁膜53、フィールドプレート８にダイヤモ
ンドのような強誘電体材料からなる空乏層感知体９およ
び金属電極73が絶縁膜55を介して埋め込まれている。金
属電極73はゲート端子Ｇとドライブ回路13およびダイオ
ード12が挿入される配線74を介して接続されている。
【００１０】空乏層感知体９は、ｎ形半導体基板の上
に、基板中に広がる空乏層の変化を強誘電体材料が分離
作用で感知できる程度の距離以上離れないように、酸化
膜52の薄い部分を介して設置されている。そして、感知
体９の設置位置は、定格電圧が印加された時の空乏層14
の広がる位置を、予めｎ- 基板１の比抵抗、絶縁膜52、
53の厚みなどから計算して、過電圧印加時に到達する空
乏層14の端部より内側の上に設定する。感知体９は、フ
ィールドプレート８上の電位分布が乱されて基板１中の
空乏層14の広がりが不均一にならないように設置する必
要がある。また、センサからの信号を増幅するドライブ
回路13についても、同様に基板表面の電位分布を乱さな
いような配慮が必要である。
に、基板中に広がる空乏層の変化を強誘電体材料が分離
作用で感知できる程度の距離以上離れないように、酸化
膜52の薄い部分を介して設置されている。そして、感知
体９の設置位置は、定格電圧が印加された時の空乏層14
の広がる位置を、予めｎ- 基板１の比抵抗、絶縁膜52、
53の厚みなどから計算して、過電圧印加時に到達する空
乏層14の端部より内側の上に設定する。感知体９は、フ
ィールドプレート８上の電位分布が乱されて基板１中の
空乏層14の広がりが不均一にならないように設置する必
要がある。また、センサからの信号を増幅するドライブ
回路13についても、同様に基板表面の電位分布を乱さな
いような配慮が必要である。
【００１１】上記の実施例は、フィールドプレート構造
を有する絶縁ゲート型トランジスタについて述べたが、
本発明は、フィールドプレート耐圧構造のない絶縁ゲー
ト型トランジスタにも実施でき、また絶縁ゲート型トラ
ンジスタは、ＭＯＳＦＥＴに限定されず、図２、図３の
ｎ+ 層２の代わりにｐ+ 層を備えたＩＧＢＴにも実施で
きる。
を有する絶縁ゲート型トランジスタについて述べたが、
本発明は、フィールドプレート耐圧構造のない絶縁ゲー
ト型トランジスタにも実施でき、また絶縁ゲート型トラ
ンジスタは、ＭＯＳＦＥＴに限定されず、図２、図３の
ｎ+ 層２の代わりにｐ+ 層を備えたＩＧＢＴにも実施で
きる。
【００１２】
【発明の効果】本発明によれば、過電圧による空乏層の
広がりを強誘電体材料からなる感知体を用いて検知する
ことにより、ダイナミッククランプ動作によって過電圧
耐量が向上する一方、従来の技術による部分的に深い拡
散層や、曲率の異なった拡散層が不要となり、過電圧耐
量対策を行うことでの耐圧の低下が起こらないため、デ
バイスの高耐圧化が可能となり、また、従来の技術に比
べて空乏層が均一に広がることから、電流集中を起こし
にくく、スイッチング性能にも悪影響を与えることな
く、高周波化にも対応可能となる。
広がりを強誘電体材料からなる感知体を用いて検知する
ことにより、ダイナミッククランプ動作によって過電圧
耐量が向上する一方、従来の技術による部分的に深い拡
散層や、曲率の異なった拡散層が不要となり、過電圧耐
量対策を行うことでの耐圧の低下が起こらないため、デ
バイスの高耐圧化が可能となり、また、従来の技術に比
べて空乏層が均一に広がることから、電流集中を起こし
にくく、スイッチング性能にも悪影響を与えることな
く、高周波化にも対応可能となる。
【図１】本発明の一実施例の絶縁ゲート型半導体装置を
示し、(a) は要部断面図、(b)は検知体部拡大断面図
示し、(a) は要部断面図、(b)は検知体部拡大断面図
【図２】従来の絶縁ゲート型半導体装置の一例の要部断
面図
面図
【図３】従来の絶縁ゲート型半導体装置の別の例の要部
断面図
断面図
１ ｎ- 半導体基板 ３ ｐ形チャネル拡散層 ４ ｎ+ ソース層 ５ ゲート酸化膜 51、53、55 絶縁膜 52 初期酸化膜 ６ ゲート ７ 主電極 71、72、73 金属電極 ８ フィールドプレート ９ 空乏層感知体 10 活性領域 13 ドライブ回路 14 空乏層
Claims (5)
- 【請求項１】第一導電形半導体基板の表面層に選択的に
形成された第二導電形半導体領域と、前記第二導電形半
導体領域内に選択的に形成された第一導電形半導体領域
と、前記第一導電形半導体基板から前記第一導電形半導
体領域に渡ってその表面上に絶縁ゲート構造とを備えた
活性領域を有する半導体基板の活性領域外の表面上に、前記活性領域から所定の距離を置いて前記第二導電形半
導体領域と前記第一導電形半導体基板とのＰＮ接合から
前記第一導電形半導体基板に広がる空乏層を感知する 強
誘電体材料からなる空乏層感知体を備え、該空乏層感知
体がゲートと接続されたことを特徴とする絶縁ゲート型
半導体装置。 - 【請求項２】前記空乏層感知体は半導体装置の出力端子
間に過電圧が印加されたときに前記空乏層がはじめて到
達する位置の上に備えられたことを特徴とする請求項１
記載の絶縁ゲート型半導体装置。 - 【請求項３】前記強誘電体材料がダイヤモンドであるこ
とを特徴とする請求項１あるいは２記載の絶縁ゲート型
半導体装置。 - 【請求項４】前記空乏層感知体とゲートの間に感知体か
らの信号を増幅するドライブ回路が挿入されたことを特
徴とする請求項１ないし３のいずれかに記載の絶縁ゲー
ト型半導体装置。 - 【請求項５】前記活性領域から前記第一導電形半導体基
板の端部に渡ってその表面上にフィールドプレートを設
けたものであって、前記空乏層感知体が前記フィールド
プレート中に絶縁して備えられたことを特徴とする請求
項１ないし４のいずれかに記載の絶縁ゲート型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31235693A JP3186386B2 (ja) | 1993-12-14 | 1993-12-14 | 絶縁ゲート型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31235693A JP3186386B2 (ja) | 1993-12-14 | 1993-12-14 | 絶縁ゲート型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169953A JPH07169953A (ja) | 1995-07-04 |
| JP3186386B2 true JP3186386B2 (ja) | 2001-07-11 |
Family
ID=18028265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31235693A Expired - Fee Related JP3186386B2 (ja) | 1993-12-14 | 1993-12-14 | 絶縁ゲート型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186386B2 (ja) |
-
1993
- 1993-12-14 JP JP31235693A patent/JP3186386B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169953A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111576B2 (ja) | 半導体装置 | |
| US5282018A (en) | Power semiconductor device having gate structure in trench | |
| KR100276414B1 (ko) | 절연 게이트형 반도체 장치 | |
| JP2632720B2 (ja) | 静電放電に対する保護がなされた、保護閾値が可変な集積回路 | |
| EP0083815A2 (en) | Lateral junction field effect transistor device | |
| US4686551A (en) | MOS transistor | |
| JPH0563949B2 (ja) | ||
| US5612564A (en) | Semiconductor device with limiter diode | |
| US4342045A (en) | Input protection device for integrated circuits | |
| EP0494597A1 (en) | Trench-gate power semiconductor device | |
| US5381031A (en) | Semiconductor device with reduced high voltage termination area and high breakdown voltage | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH03180074A (ja) | 半導体装置 | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH01140757A (ja) | 半導体入力保護装置 | |
| US5298770A (en) | Power switching MOS transistor | |
| JP3522532B2 (ja) | 半導体装置 | |
| JP3186386B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US5532502A (en) | Conductivity-modulated-type MOSFET | |
| JP3349029B2 (ja) | 半導体装置 | |
| US6515332B1 (en) | Insulated-gate field-effect semiconductor device | |
| JP3392496B2 (ja) | 電力用半導体装置 | |
| JPH07169952A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |