JP3183701B2 - アコースティックエミッション計測処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被計測物中の局所にお
ける急速なエネルギ解放（塑性変形、割れの発生や成長
等）により発生する過渡的な弾性波であるアコースティ
ックエミッションを信号として検出して、この信号を解
析処理するアコースティックエミッション計測処理装置
に関するものである。

【０００２】

【従来の技術】アコースティックエミッション（以下Ａ
Ｅ波とも言う。）は弾性波動であり連続媒体中を数ｍ以
上にわたって伝播するため、１つのセンサの感度範囲す
なわち測定範囲が広く、センサを走査しなくても、セン
サを被計測物の上に固定しておくだけで十分な情報を得
ることができる。そのため最近アコースティックエミッ
ション計測処理装置は、材料研究（物理現象の観測）や
非破壊検査（健全性の診断）に広く用いられるようにな
ってきた。アコースティックエミッション計測処理装置
は、被計測物中で発生するＡＥ波をセンサで検出し、こ
のセンサの検出信号（以下ＡＥ信号と言う。）を受動的
に計測して解析することにより、ＡＥ波の発生源に関す
る情報を得るものである。従来のアコースティックエミ
ッション計測処理装置は、被計測物の表面に配置される
少なくとも１つのセンサと、少なくとも１つのセンサに
対応して設けられて対応するセンサが検知したＡＥ信号
に基づき解析に必要な複数種類のデータを発生する少な
くとも１つの信号検出装置と、少なくとも１つの信号検
出装置が出力するデータを記憶するメモリと、解析用演
算装置を備えてメモリに記憶されたデータに基づいて解
析処理を行うデータ解析装置とを具備して構成される。

【０００３】

【発明が解決しようとする課題】従来の装置では、デー
タ解析装置中の解析用演算装置が、データ解析だけなく
信号検出装置から出力されるデータを転送し、メモリに
記憶させる作業も行っていた。そのためデータをメモリ
に記憶させる作業と、データ解析作業とを同時に行うこ
とができず、ＡＥデータの高速な取得・処理に不向きで
あるという問題がある。特に、従来の装置で計測精度を
高めるために、被計測物に取付けるセンサの数を多くし
た場合には、取得・処理速度が著しく遅くなり、必要な
データを取りこぼすなどの問題があった。

【０００４】本発明の目的は、データを高速で取得・処
理することができるアコースティックエミッション計測
処理装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明は、被計測物の表
面に配置した少なくとも１つのセンサに対応して設けら
れて対応するセンサが検知したアコースティックエミッ
ション信号に基づき解析に必要なデータを発生する少な
くとも１つの信号検出装置と、少なくとも１つの信号検
出装置が出力するデータを記憶するメモリと、解析用演
算装置を備えてメモリに記憶されたデータに基づいて解
析処理を行うデータ解析装置とを具備してなるアコース
ティックエミッション計測処理装置を改良の対象とす
る。

【０００６】請求項１の発明では、少なくとも１つの信
号検出装置が出力するデータをメモリに記憶させるため
のデータ処理を行うデータ処理用演算装置を設ける。そ
してメモリを解析用演算装置とデータ処理用演算装置の
両方から同時にアクセスできる共有メモリとする。

【０００７】請求項２の発明では、データの解析処理速
度を速くするために、データ処理用演算装置に解析用演
算装置の解析処理の一部を分担させる。

【０００８】請求項３の発明では、データの解析処理速
度を速くするために、少なくとも１つの信号検出装置が
それぞれ出力する複数種類のパラメータの内累積すべき
パラメータをそれぞれ計数して、累積値を記憶部に記憶
する計数器を各信号検出装置に対応して設け、計数器の
記憶部を解析用演算装置で用いるメモリの一部とする。

【０００９】請求項４の発明では、センサの数が多くな
った場合においても、できるだけデータの解析処理速度
を速くするために、データのアドレス付けを工夫する。
すなわちこの発明では、複数の信号検出装置が出力する
データをアコースティックエミッション信号の発生順に
共有メモリに記憶させるためのメモリアドレスの付与を
行う。

【００１０】請求項５の発明では、共有メモリへのデー
タの記憶処理を速くするために、アコースティックエミ
ッション信号の終了を検出すると信号検出を終了した信
号検出装置のデータを共有メモリに順次記憶させる。

【００１１】請求項６の発明では、請求項４及び５の発
明をより具体化するために、データ処理用演算装置を、
リアルタイムクロックと、アドレス割当表と、信号発生
順位決定手段と、メモリアドレス割当手段と、信号終了
判定手段と、データ書込み手段とから構成する。信号発
生順位決定手段は、複数の信号検出装置の出力からアコ
ースティックエミッション信号の発生順位を決定する。
メモリアドレス割当手段は、信号発生順位決定手段が決
定した順位に従って複数の信号検出装置に対するメモリ
アドレスを割当ててメモリアドレス割当表にメモリアド
レスを書込むと共に共有メモリの対応するメモリアドレ
スのメモリ部分にリアルタイムクロックの出力を書込
む。信号終了判定手段は、複数の信号検出装置がそれぞ
れ検出するアコースティックエミッション信号の終了を
判定し、信号検出が終了した信号検出装置に対応するメ
モリアドレスをメモリアドレス割当表から読み出す。デ
ータ書込み手段は、信号終了判定手段が読み出したメモ
リアドレスに該当する共有メモリのメモリ部分に対応す
る信号検出装置が検出したデータを書込む。

【００１２】

【作用】請求項１の発明のように、データ処理用演算装
置を設け且つデータを記憶するメモリを解析用演算装置
とデータ処理用演算装置の両方から同時にアクセスでき
る共有メモリとすると、データをメモリに記憶させる作
業とメモリから読み出したデータを解析する解析作業と
を実質的に並行して行うことができるため、センサの数
が多くなった場合でも高速処理が可能になる。また二つ
の演算装置を用いる場合でも、データを記憶するメモリ
を共有メモリとすると、通信などのデータ転送手段を用
いてメモリにアクセスする必要がなくなるため、更に処
理速度が速くなる。

【００１３】請求項２の発明のように、データ処理用演
算装置に解析用演算装置の解析処理の一部を分担させる
と、解析すべきデータの量が多い場合でも、データの解
析処理速度を速くすることができる。

【００１４】請求項３の発明のように、累積すべきパラ
メータをそれぞれ計数して累積値を記憶部に記憶する計
数器を各信号検出装置に対応して設け、計数器の記憶部
を解析用演算装置で用いるメモリの一部とすると、解析
用演算装置を用いて累積演算を行う必要がなく、しかも
累積演算結果を通信などのデータ転送手段を用いて解析
用演算装置のメモリに転送する必要もなくなるため、解
析用演算装置の負担を少なくしてデータの解析処理速度
を速くすることができる。

【００１５】メモリに記憶すべきデータは、ＡＥ信号の
終了時にはじめて確定する。しかしながら各ＡＥ信号の
終了の順序は発生の順序とは一致しない。このため複数
の信号検出装置を基準にしてメモリアドレスの付与を行
うと、解析処理を行う場合に、ＡＥ信号の発生順を決定
する演算処理を行わなければならず、解析処理速度が遅
くなる。そこで請求項４の発明のように、複数の信号検
出装置が出力するデータをＡＥ信号の発生順に共有メモ
リに記憶させるようにメモリアドレスの付与を行うと、
解析時にＡＥ信号の発生順を決定する演算処理を行う必
要がなくなり解析用演算装置による解析処理速度が速く
なる。

【００１６】請求項５の発明によれば、全ての信号検出
装置の信号検出の終了を待たずに、アコースティックエ
ミッション信号の終了を検出すると信号検出を終了した
信号検出装置のデータから順次共有メモリに記憶させる
ため、共有メモリへのデータの記憶処理が速くなる。

【００１７】請求項６の発明によれば、請求項４の発明
を簡単に具体化できる。特に本発明のように、メモリア
ドレス割当表へのメモリアドレスの書込みと一緒に共有
メモリの対応するメモリアドレスのメモリ部分へのリア
ルタイムクロックの出力（ＡＥ信号の発生時刻）の書込
みを行うと、リアルタイムクロックの出力をＡＥ信号の
検出が終るまで一時的に記憶しておくためのメモリが不
要になる利点がある。

【００１８】

【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。図１は本発明のアコースティックエミッショ
ン計測処理装置の一実施例の概略構成を示すブロック図
である。同図においてＳ１〜Ｓｉmax はｉmax 個の信号
検出装置、ＲＴＣはリアルタイムクロック、ＣＰＵ１は
解析用演算装置、ＣＰＵ２はデータ処理用演算装置、Ｓ
Ｍは共有メモリ、ＭＡＴはメモリアドレス割当表、ＤＰ
は表示装置、Ｃ１〜Ｃｉmax ×3 は計数器である。リア
ルタイムクロックＲＴＣ及びメモリアドレス割当表ＭＡ
Ｔは、データ処理用演算装置ＣＰＵ２に内蔵されている
と見ることができるもので、メモリアドレス割当表ＭＡ
Ｔは複数の信号検出装置に割当られたメモリアドレスを
記憶する。共有メモリＳＭは、解析用演算装置ＣＰＵ１
とデータ処理用演算装置ＣＰＵ２の両方から同時にアク
セスできるもので、通称デュアルポートメモリと呼ばれ
ている。この共有メモリＳＭには、複数の信号検出装置
Ｓ１〜Ｓｉmax が出力したデータが記憶される。この共
有メモリＳＭは、データ処理用演算装置ＣＰＵ２が共有
メモリＳＭへのデータの記憶作業を行っている場合で
も、解析用演算装置ＣＰＵ１が共有メモリＳＭに記憶さ
れているデータを用いて解析作業を行うことを可能にし
ている。解析用演算装置ＣＰＵ１は主として共有メモリ
ＳＭに記憶されたデータに基づいて解析処理を行い、デ
ータ処理用演算装置ＣＰＵ２は主として複数の信号検出
装置Ｓ１〜Ｓｉmax が出力するデータを共有メモリに記
憶させるためのデータ処理を行う。

【００１９】信号検出装置Ｓ１〜Ｓｉmax は、被計測物
の表面に配置した複数のセンサに対応してそれぞれ設け
られて対応するセンサが検知したＡＥ信号に基づき解析
に必要な複数種類のパラメータを含むデータを発生す
る。例えば、本実施例の各信号検出装置は図２に示す構
成を有していてる。入力端子ＩＴには図示しないセンサ
が接続され、この入力端子ＩＴにはアナログのＡＥ信号
が入力される。このセンサとしては、例えば圧電セラミ
ックス素子を用いることができる。圧電セラミックス素
子には、共振型と広帯域型とがあり、波形解析等のよう
にＡＥ波の波形そのものを問題にする場合には広帯域型
が用いられるが、それ以外の場合には共振型が用いられ
る。被計測物に応じて使用する圧電セラミックス素子の
周波数特性を選択することになるが、金属材料では通常
１００ｋＨｚ〜１ＭＨｚの範囲で、コクリート等では１
０〜３００ｋＨｚの範囲で周波数を選択することが多
い。圧電セラミックス素子の出力信号は数μＶ〜数ｍＶ
という低いレベルであり、しかも出力インピーダンスは
静電容量性であるため、信号対雑音比（ＳＮ比）を確保
するためには、プリアンプとセンサとを結ぶケーブルは
できる限り短くする必要がある。そこで図示していない
センサにはプリアンプが設けられており、このプリアン
プである程度の増幅とインピーダンス変換とを行う。信
号変換器Ｓ１〜Ｓｉmax に入力されたＡＥ信号は、増幅
回路１０１によって増幅される。各センサから出力され
るＡＥ信号の波形をすべてデジタル化して記録すると情
報量が多すぎて現実的ではないため、個々のＡＥ信号の
性質を特徴づけるパラメータをＡＥ信号から抽出して、
パラメータだけを記録する。代表的なパラメータとして
は、イベント数ＥＶ（ＡＥ信号の発生回数）、リングダ
ウンカウントＲＤＣ［図５（１）に示すＡＥ信号でしき
い値電圧ＴＬを越えるパルスの数。］、ピーク値ＰＫ
［図５（１）に示すＡＥ信号のピークの値］、立上り時
間ＲＴ［図５（１）に示すように、しきい値電圧ＳＬを
越える最初のパルスが発生してからピーク値に至るまで
の時間］、持続時間ＤＵＲ［図５（１）に示すように、
しきい値電圧を越えるパルスが発生している期間］、エ
ネルギＥＮＣ［図５（１）に示す波形の包絡線によって
囲まれる部分の面積に相当］である。本実施例ではこれ
らのパラメータをデータとして検出する。

【００２０】増幅回路１０１の出力は絶対値回路１０２
により絶対値化されてピーク検出器１０３に入力され
る。ピーク検出器１０３は、図５（１）の波形に示すピ
ーク値ＰＫを検出し、図示しないレジスタに値を記憶す
る。ピークタイミング検出器１０４は、ピーク値を得た
時点のタイミングを検出する。増幅回路１０１からの増
幅信号は比較回路１０５の第１の比較器１０５ａに入力
される。第１の比較器１０５ａは、しきい値設定回路１
０６から入力されるしきい値電圧と増幅信号とを比較し
て、しきい値電圧以上のパルスが発生する毎にゲート回
路１０９にリングダウン信号を出力する。また絶対値回
路１０２からの出力は、比較回路１０５の第２の比較手
段１０５ｂに入力され、絶対値信号がしきい値電圧を越
える毎に信号をＡＥイベント設定器１１２に出力する。
ＡＥイベント設定器１１２は、最初の信号が入力された
ときにイベント開始信号ＥＶ１を出力し、以後入力され
る信号の間隔が一定時間以上になるとイベント終了信号
ＥＶ２を出力する。イベント開始信号ＥＶは、図１の対
応する計数器Ｃに出力される。イベント開始信号ＥＶ１
は、すべてのゲート回路１０８〜１１１に入力される。
ゲート回路１０８では、イベント開始信号ＥＶ１が入力
されてから、クロック発振器１０７からのクロック信号
を立ち上がり時間計数用カウンタ／レジスタ１１３に出
力する。カウンタ／レジスタ１１３は、ピークタイミン
グ検出器１０４からピーク値を検出したことを示すタイ
ミング信号が入力されるまでクロック信号のカウントを
行い、カウント値をレジスタに記憶する。ゲート回路１
０９は、イベント開始信号ＥＶ１が入力されると、第１
の比較器１０５ｂから出力されるリングダウン信号をリ
ングダウン計数用カウンタ／レジスタ１１４に出力する
と共に出力端子ＯＴ１からその信号を出力する。出力端
子ＯＴ１から出力されたリングダウン信号は、図１の対
応する計数器Ｃに入力されてカウントされる。リングダ
ウン計数用カウンタ／レジスタ１１４に入力されたリン
グダウン信号は、カウントされてレジスタに記憶され
る。ゲート回路１１０にイベント開始信号ＥＶ１が入力
されると、持続時間（デュレーション）計数用カウンタ
／レジスタ１１５にクロック信号を出力する。カウンタ
／レジスタ１１５はＡＥイベント設定器１１２からイベ
ント開始信号ＥＶ１が出力されてからイベント終了信号
ＥＶ２が出力されるまで、クロック信号をカウントして
計数値をレジスタに記憶する。ゲート回路１１１は、増
幅回路１０１から出力された増幅信号をエネルギ変換器
１１７で変換したエネルギ信号ＥＮを、イベント開始信
号ＥＶ１が出力されてからエネルギ計数用カウンタ／レ
ジスタ１１６に出力する。カウンタ／レジスタ１１６
は、イベント終了信号ＥＶ２が入力されるまで、エネル
ギ信号ＥＮをカウントして計数値をレジスタに記憶す
る。エネルギ信号は出力端子ＯＴ３から図１の対応する
計数器Ｃに出力される。出力端子ＯＴ２からは、イベン
ト開始信号ＥＶ１及びイベント終了信号ＥＶ２が出力さ
れ、これらの信号は図１のデータ処理用演算装置ＣＰＵ
２に入力される。なおイベント開始信号ＥＶ１は、図１
の対応する計数器Ｃでカウントされる。ピーク検出器１
０３で検出したピーク検出値ＰＫ、カウンタ／レジスタ
１１３で計数した立ち上がり時間ＲＴ、カウンタ／レジ
スタ１１４で計数したリングダウンカウントＲＤＣ、カ
ウンタ／レジスタ１１５で計数した持続時間ＤＵＲ及び
カウンタ／レジスタ１１５で計数したエネルギＥＮは、
データ処理用演算処理装置ＣＰＵ２からの指令によりデ
ータとして出力されて共有メモリＳＭの所定アドレスに
記憶される。

【００２１】各信号検出装置Ｓ１〜Ｓｉmax では、ＡＥ
信号を検出すると上記の検出動作が行われ、各信号検出
装置の出力端子ＯＴ１〜ＯＴ３からはリアルタイムに信
号ＲＤ，ＥＶ１，ＥＶ２及びＥＮが出力される。図５
（１），（２），（３）及び（ｉmax ）は信号検出装置
Ｓ１，Ｓ２，Ｓ３及びＳｉmax に対応するセンサが検出
したＡＥ信号を模擬的に示した例である。この図から判
るように、データは信号の終了時にはじめて確定するも
のであり、センサの取付け位置によって、各ＡＥ信号の
発生時刻及び終了時刻が異なり、発生順序と終了順序と
は一致しない。ＡＥ信号の発生時刻は、ＡＥ波発生源を
決定するために重要な要素であり、解析の基準となる要
素である。信号検出装置Ｓ１〜Ｓｉmax からの各ＡＥ信
号の発生順序を基準にして、各信号検出装置Ｓ１〜Ｓｉ
max からのデータを共有メモリＳＭに記憶させるための
アドレス付けを行うと、解析用演算装置の解析処理を速
くすることができる。

【００２２】本実施例では、ＡＥ信号の発生順すなわち
各センサがＡＥ信号を検出した順番に複数の信号検出装
置Ｓ１〜Ｓｉmax が出力するデータを共有メモリＳＭに
記憶させるためのメモリアドレスの付与を行う。具体的
には、図３に示す手段２０１〜２０４及びメモリアドレ
ス割当表ＭＡＴをデータ処理用演算装置内に構成する。
信号発生順位決定手段２０１は、信号検出装置Ｓ１〜Ｓ
ｉmax の何れかの信号の開始を知ると、リアルタイムク
ロックＲＴＣから時刻データを取得する。そして複数の
信号検出装置Ｓ１〜Ｓｉmax に順番にアクセスして、イ
ベント開始信号ＥＶ１を出力した信号検出装置のうち最
も若い番号を特定する。信号発生順位決定手段２０１が
最初のＡＥ信号の発生を検出すると、メモリアドレス割
当手段２０２は、メモリアドレス割当表ＭＡＴの対応す
る信号検出装置の欄に割当てる共有メモリＳＭのアドレ
スを書込むと同時に共有メモリＳＭの割当てたアドレス
のメモリ部分にリアルタイムクロックＲＴＣから得た時
刻データを書込む。そして次の信号検出装置Ｓn+1 〜Ｓ
ｉmax に順番にアクセスして、イベント開始信号ＥＶ１
の発生を検出すると、前述と同様にしてメモリアドレス
割当表ＭＡＴへのアドレスの書込みと共有メモリＳＭへ
の時刻データの書込みとを行う。このようにしてＡＥ信
号の発生順に従ってメモリアドレスの付与を行う。図５
の例のように信号検出装置Ｓ２、Ｓ１，Ｓｉmax ，Ｓ３
の順にＡＥ信号を検出した場合には、この順番でアドレ
スが付与される。コンピュータによりデータ処理用演算
装置を構成する場合、各ＡＥ信号の発生時間差の間に前
述のアドレス付けを行うことは十分に可能である。同時
に複数のＡＥ信号が発生した場合には、信号発生順位決
定手段２０１が複数の信号検出装置Ｓ１〜Ｓｉmax にア
クセスする順番に従ってメモリアドレスの付与が行なわ
れる。尚この場合にも発生時刻には、アドレス付与の処
理時間の遅れを伴うことはない。

【００２３】信号終了判定手段２０３は、信号発生順位
決定手段２０１と同様に複数の信号検出装置Ｓ１〜Ｓｉ
max に順番にアクセスして、イベント終了信号ＥＶ２を
出力する信号検出装置を特定し、特定した信号検出装置
の割当アドレスをメモリアドレス割当表ＭＡＴから読取
り、共有メモリＳＭの読取ったメモリアドレスのメモリ
部分にデータ（ＰＫ，ＲＴ，ＲＤＣ，ＤＵＲ，ＥＮＣ
等）を書込む。この書込み作業はデータ書込み手段２０
４により行う。この処理は、イベント終了信号ＥＶ２が
出力された順番に行なわれるので、すべてのＡＥ信号が
終了するまでデータの書込みを待つ必要がなく、データ
処理が速くなる。

【００２４】データ処理用演算装置ＣＰＵ２としてコン
ピュータを用いた場合に、図３の手段２０１〜２０４を
ソフトウエアで実現する場合には、例えば図４に示すア
ルゴリズムに従ってプログラムを作成すればよい。図４
のアルゴリズムでは、何れかの信号検出装置からイベン
ト開始信号ＥＶ１が出力されるとステップＳＴ２からス
テップＳＴ３に進む。ステップＳＴ４からステップＳＴ
９までは、信号発生決定手段２０１とメモリアドレス割
当手段２０２を実現するものである。ステップＳＴ３で
ＡＥ信号の発生時刻を取得し、ステップＳＴ４で最初の
信号検出装置Ｓ１を特定し、ステップＳＴ５で特定した
信号検出装置からイベント開始信号ＥＶ１が出力されて
いるか否かを判定し、信号ＥＶ１が出力されていない場
合には、ステップＳＴ８に進んで次の信号検出装置を特
定する。ステップＳＴ５でイベント開始信号ＥＶ１の発
生を検出するとステップＳＴ６に進み、メモリアドレス
の割当とメモリアドレス割当表へのメモリアドレスの書
込みを行う。次にステップＳＴ７で時刻データを共有メ
モリに書込み、ステップＳＴ８へと進む。ステップＳＴ
９で全ての信号検出装置へのアクセスが終了したことを
検出すると、ステップＳＴ１０へと進む。

【００２５】ステップ１０からステップＳＴ１６は、図
３の信号終了判定手段２０３とデータ書込み手段２０４
とを実現する。ステップＳＴ１０で何れかの信号検出装
置からのイベント終了信号ＥＶ２の発生を検出すると、
ステップＳＴ１１へと進み、ステップＳＴ１１で最初の
信号検出装置Ｓ１を特定し、ステップＳＴ１２で特定し
た信号検出装置からイベント終了信号ＥＶ２が出力され
ているか否かを判定し、信号ＥＶ２が出力されていない
場合には、ステップＳＴ１５に進んで次の信号検出装置
を特定する。ステップＳＴ１２でイベント終了信号ＥＶ
２の発生を検出すると、ステップＳＴ１３に進んで、メ
モリアドレス割当表からメモリアドレスを取得し、ステ
ップＳＴ１４で信号検出装置ｉのデータを共有メモリに
書込み、ステップＳＴ１５へと進む。ステップＳＴ１６
で全ての信号検出装置へのアクセスが終了したことを検
出すると、ステップＳＴ２へと進む。以後これを繰り返
す。尚各信号検出装置はデータを出力すると各カウンタ
／レジスタに記憶しているデータを自動的にリセットす
る。

【００２６】計数器Ｃ１１〜Ｃｉmax は、対応する信号
検出装置がそれぞれ出力するリングダウン信号ＲＤの発
生回数を累積して、累積値を記憶部に記憶する。計数器
Ｃｉmax +1〜Ｃimax×2 は対応する信号検出装置がそれ
ぞれ出力するイベント開始信号ＥＶ１の発生回数を累積
して、累積値を記億部に記憶する。計数器Ｃ（ｉmax×2
＋1 ）〜計数器Ｃｉmax ×3 は、対応する信号検出装
置がそれぞれ出力するエネルギ信号の発生回数を累積し
て、累積値を記憶部に記憶する。各計数器の記憶部は、
解析用演算装置ＣＰＵ１のメモリの一部を構成している
ため、解析用演算装置ＣＰＵ１は解析に各累積値を必要
とする場合には、共有メモリに記憶されているデータか
ら累積値を演算しなくても、直ちに累積値を得ることが
できる。従って解析用演算装置ＣＰＵ１の解析処理作業
が速くなる。

【００２７】解析用演算装置ＣＰＵ１は、共有メモリＳ
Ｍに記憶されたデータ及び計数器Ｃ１〜Ｃｉmax ×3 に
記憶された累積値を用いて解析作業を行って、その結果
をＣＲＴやプリンタ等から表示装置ＤＰに表示させる。
解析用演算装置ＣＰＵ１で行う解析処理では、各パラメ
ータのグラフ表示のための解析や、ＡＥイベントの発生
位置の分布解析等を実行する。

【００２８】上記実施例では、計数器Ｃ〜Ｃｉmax ×3
を用いて累積値を求めているが、計数器Ｃ〜Ｃｉmax ×
3 を用いずに、データ処理用演算装置ＣＰＵ２により、
累積演算を行ってもよい。またデータ処理用演算装置Ｃ
ＰＵ２で、解析用演算装置ＣＰＵ１で行うその他の演算
の一部を分担するようにしてもよい。

【００２９】上記実施例において、解析用演算装置及び
表示装置としては、市販のマイクロコンピュータ及びデ
ィスプレイを用いることができる。そしてその他の構成
は、適宜のチャンネルボードに構成し、市販のマイクロ
コンピュータと接続するように構成することができる。

【００３０】また上記実施例は複数のセンサを用いるも
のであるが、請求項１〜３の発明は１個のセンサを用い
る場合にも当然適用できるものである。

【００３１】

【発明の効果】請求項１の発明によれば、データ処理用
演算装置を設け且つデータを記憶するメモリを解析用演
算装置とデータ処理用演算装置の両方から同時にアクセ
スできる共有メモリとしたので、データをメモリに記憶
させる作業とメモリから読み出したデータを解析する解
析作業とを実質的に並行して行うことができ、データ転
送の時間も不要であるのでセンサの数が多くなった場合
でもデータの高速取得・処理が可能になる利点がある。
請求項２の発明によれば、データ処理用演算装置に解析
用演算装置の解析処理の一部を分担させたので、解析す
べきデータの量が多い場合でも、データの解析処理速度
を速くすることができる利点がある。請求項３の発明に
よれば、累積すべきデータをそれぞれ計数して累積値を
記憶部に記憶する計数器を各信号検出装置に対応して設
け、計数器の記憶部を解析用演算装置で用いるメモリの
一部としたので、解析用演算装置を用いて累積演算を行
う必要がなく、またデータ転送の時間も不要となるた
め、解析用演算装置の負担を少なくしてデータの解析処
理速度を速くすることができる利点がある。請求項４の
発明によれば、複数の信号検出装置が出力するデータを
ＡＥ信号の発生順に共有メモリに記憶させるようにメモ
リアドレスの付与を行うため、解析用演算装置による解
析処理速度が速くなる利点がある。請求項５の発明によ
れば、全ての信号検出装置の信号検出の終了を待たず
に、アコースティックエミッション信号の終了を検出す
ると信号検出を終了した信号検出装置のデータから順次
共有メモリに記憶させるため、共有メモリへのデータの
記憶処理が速くなる。請求項６の発明によれば、メモリ
アドレス割当表へのメモリアドレスの書込みと一緒に共
有メモリの対応するメモリアドレスのメモリ部分へのリ
アルタイムクロックの出力（ＡＥ信号の発生時刻）の書
込みを行うため、リアルタイムクロックの出力をＡＥ信
号の検出が終るまで一時的に記憶しておくためのメモリ
が不要になる利点がある。

【図面の簡単な説明】

【図１】本発明の実施例の概略構成を示すブロック図で
ある。

【図２】本発明の実施例で用いる信号検出装置の構成を
示すブロック図である。

【図３】本発明の実施例のデータ処理用演算装置の具体
的構成の一例を説明するためのブロック図である。

【図４】各信号検出装置で検出するＡＥ信号の状態を模
擬的に示す波形図である。

【図５】データ処理用演算装置をソフトウエアを用いて
実現する場合のアルゴリズムを示すフローチャートであ
る。

【符号の説明】

Ｓ１〜Ｓｉmax …信号検出装置、ＲＴＣ…リアルタイム
クロック、ＳＭ…共有メモリ、ＤＰ…表示装置、Ｃ１〜
Ｃｉmax ×3 …計数器、ＭＡＴ…メモリアドレス割当
表、ＣＰＵ１…解析用演算装置、ＣＰＵ２…データ処理
用演算装置、２０１…信号発生順位決定手段、２０２…
メモリアドレス割当手段、２０３…信号終了判定手段、
２０３…データ書込み手段。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 被計測物の表面に配置した少なくとも１
   つのセンサに対応して設けられて対応する前記センサが
   検知したアコースティックエミッション信号に基づき解
   析に必要なデータを発生する少なくとも１つの信号検出
   装置と、前記少なくとも１つの信号検出装置が出力する
   前記データを記憶するメモリと、解析用演算装置を備え
   て前記メモリに記憶された前記データに基づいて解析処
   理を行うデータ解析装置とを具備してなるアコースティ
   ックエミッション計測処理装置であって、前記少なくと
   も１つの信号検出装置が出力する前記データを前記メモ
   リに記憶させるためのデータ処理を行うデータ処理用演
   算装置を設け、前記メモリを前記解析用演算装置と前記
   データ処理用演算装置の両方から同時にアクセスできる
   共有メモリとすることを特徴とするアコースティックエ
   ミッション計測処理装置。
2. 【請求項２】 前記データ処理用演算装置に前記解析用
   演算装置の解析処理の一部を分担させる請求項１に記載
   のアコースティックエミッション計測処理装置。
3. 【請求項３】 前記少なくとも１つの信号検出装置が出
   力するパラメータの内累積すべきパラメータをそれぞれ
   計数して累積値を記憶部に記憶する計数器を各信号検出
   装置に対応して設け、 前記計数器の前記記憶部を前記解析用演算装置で用いる
   メモリの一部とすることを特徴とする請求項１に記載の
   アコースティックエミッション計測処理装置。
4. 【請求項４】 前記少なくとも１つのセンサ及び信号検
   出装置はそれぞれ複数個設けられ、前記データ処理用演
   算装置は、前記複数の信号検出装置が出力するデータを
   アコースティックエミッション信号の発生順に前記共有
   メモリに記憶させるためのメモリアドレスの付与を行う
   請求項１または３に記載のアコースティックエミッショ
   ン計測処理装置。
5. 【請求項５】 前記データ処理用演算装置は、アコース
   ティックエミッション信号の終了を検出すると信号検出
   を終了した信号検出装置のデータを前記共有メモリに順
   次記憶させる請求項４に記載のアコースティックエミッ
   ション計測処理装置。
6. 【請求項６】 前記データ処理用演算装置は、 リアルタイムクロックと、 前記複数の信号検出装置に割当られたメモリアドレスを
   記憶するメモリアドレス割当表と、 前記複数の信号検出装置の出力からアコースティックエ
   ミッション信号の発生順位を決定する信号発生順位決定
   手段と、 前記信号発生順位決定手段が決定した順位に従って前記
   複数の信号検出装置に対するメモリアドレスを割当てて
   前記メモリアドレス割当表にメモリアドレスを書込むと
   共に前記共有メモリの対応するメモリアドレスのメモリ
   部分に前記リアルタイムクロックの出力を書込むメモリ
   アドレス割当手段と、 前記複数の信号検出装置がそれぞれ検出するアコーステ
   ィックエミッション信号の終了を判定し、信号検出が終
   了した信号検出装置に対応するメモリアドレスを前記メ
   モリアドレス割当表から読み出す信号終了判定手段と、 前記信号終了判定手段が読み出したメモリアドレスに該
   当する前記共有メモリのメモリ部分に対応する信号検出
   装置が検出したデータを書込むデータ書込み手段とを具
   備している請求項５に記載のアコースティックエミッシ
   ョン計測処理装置。