JP3180999B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3180999B2 JP3180999B2 JP04459794A JP4459794A JP3180999B2 JP 3180999 B2 JP3180999 B2 JP 3180999B2 JP 04459794 A JP04459794 A JP 04459794A JP 4459794 A JP4459794 A JP 4459794A JP 3180999 B2 JP3180999 B2 JP 3180999B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- inverter
- voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、並列接続されたインバ
ータ装置間の出力電流のばらつきを一定値以内に抑える
インバータ装置に関するものである。
ータ装置間の出力電流のばらつきを一定値以内に抑える
インバータ装置に関するものである。
【０００２】
【従来の技術】従来の並列接続されたインバータ装置を
図６を参照して説明する。図６はインバータ装置の主回
路であり、同図に示すように、インバータ装置１０ａ
は、直流電源７ａ，インバータ１ａ，トランス２ａ，電
流検出器３ａ，電圧検出器４ａ，遮断器５ａ及びフィル
タ８ａより構成されている。インバータ１ａの直流側は
直流電源７ａに接続され、その交流側はトランス２ａに
接続されている。また、トランス２ａの別の巻線は、フ
ィルタ８ａ，電流検出器３ａ，電圧検出器４ａに接続さ
れ、さらに遮断器５ａの一端に接続されている。遮断器
５ａの他端は、電流検出器６を介して負荷１１に接続さ
れている。
図６を参照して説明する。図６はインバータ装置の主回
路であり、同図に示すように、インバータ装置１０ａ
は、直流電源７ａ，インバータ１ａ，トランス２ａ，電
流検出器３ａ，電圧検出器４ａ，遮断器５ａ及びフィル
タ８ａより構成されている。インバータ１ａの直流側は
直流電源７ａに接続され、その交流側はトランス２ａに
接続されている。また、トランス２ａの別の巻線は、フ
ィルタ８ａ，電流検出器３ａ，電圧検出器４ａに接続さ
れ、さらに遮断器５ａの一端に接続されている。遮断器
５ａの他端は、電流検出器６を介して負荷１１に接続さ
れている。
【０００３】また、インバータ装置１０ａと並列接続さ
れるインバータ装置１０ｂも、インバータ装置１０ａと
同様の構成となっている。すなわち、インバータ装置１
０ｂは、直流電源７ｂ，インバータ１ｂ，トランス２
ｂ，電流検出器３ｂ，電圧検出器４ｂ，遮断器５ｂ及び
フィルタ８ｂより構成されている。インバータ１ｂの直
流側は直流電源７ｂに接続され、その交流側はトランス
２ｂに接続されている。また、トランス２ｂの別の巻線
は、フィルタ８ｂ，電流検出器３ｂ，電圧検出器４ｂに
接続され、さらに遮断器５ｂの一端に接続されている。
遮断器５ｂの他端は、電流検出器６を介して負荷１１に
接続されている。
れるインバータ装置１０ｂも、インバータ装置１０ａと
同様の構成となっている。すなわち、インバータ装置１
０ｂは、直流電源７ｂ，インバータ１ｂ，トランス２
ｂ，電流検出器３ｂ，電圧検出器４ｂ，遮断器５ｂ及び
フィルタ８ｂより構成されている。インバータ１ｂの直
流側は直流電源７ｂに接続され、その交流側はトランス
２ｂに接続されている。また、トランス２ｂの別の巻線
は、フィルタ８ｂ，電流検出器３ｂ，電圧検出器４ｂに
接続され、さらに遮断器５ｂの一端に接続されている。
遮断器５ｂの他端は、電流検出器６を介して負荷１１に
接続されている。
【０００４】したがって、遮断器５ａの端子と遮断器５
ｂの端子とは接続されており、これにより２台のインバ
ータ装置１０ａ，１０ｂは並列接続されている。２台以
上のインバータ装置が並列接続される場合も同様にして
接続される。
ｂの端子とは接続されており、これにより２台のインバ
ータ装置１０ａ，１０ｂは並列接続されている。２台以
上のインバータ装置が並列接続される場合も同様にして
接続される。
【０００５】しかして、電流検出器３ａおよび電圧検出
器４ａは、それぞれインバータ装置１０ａの出力電流お
よび出力電圧を検出し、電流検出器３ｂおよび電圧検出
器４ｂは、それぞれインバータ装置１０ｂの出力電流お
よび出力電圧を検出する。電流検出器６は、並列接続さ
れたインバータ装置全体から負荷１１に供給される電流
を検出する。
器４ａは、それぞれインバータ装置１０ａの出力電流お
よび出力電圧を検出し、電流検出器３ｂおよび電圧検出
器４ｂは、それぞれインバータ装置１０ｂの出力電流お
よび出力電圧を検出する。電流検出器６は、並列接続さ
れたインバータ装置全体から負荷１１に供給される電流
を検出する。
【０００６】また、直流電源７ａ，７ｂとしては、鉛蓄
電池等のバッテリ，交流電源に接続された整流器，直流
コンデンサ，直流電源に接続されたチョッパ回路，ある
いはそれらを組み合わせたものを電源としても構わな
い。さらに、並列接続されたインバータ１ａ，１ｂが同
一の直流電源としても構わない。
電池等のバッテリ，交流電源に接続された整流器，直流
コンデンサ，直流電源に接続されたチョッパ回路，ある
いはそれらを組み合わせたものを電源としても構わな
い。さらに、並列接続されたインバータ１ａ，１ｂが同
一の直流電源としても構わない。
【０００７】図７はインバータ装置１０ａの制御回路図
である。同図において、電圧検出器４ａの出力（以下電
圧フィードバックと称する。）は、ベクトル変換器３０
と位相検出器２６に接続されており、位相検出器２６
は、ベクトル変換器３０とベクトル逆変換器３１に接続
されている。
である。同図において、電圧検出器４ａの出力（以下電
圧フィードバックと称する。）は、ベクトル変換器３０
と位相検出器２６に接続されており、位相検出器２６
は、ベクトル変換器３０とベクトル逆変換器３１に接続
されている。
【０００８】位相検出器２６の出力は、電圧フィードバ
ック２２の位相角２９である。ベクトル変換器３０の出
力は、電圧基準２１から減算され，その偏差が電圧制御
装置２３に入力されている。電圧制御装置２３は、積分
器２４，ゲイン２５から構成される比例−積分（ＰＩ）
制御装置である。電圧制御装置２３の入力は積分器２４
に入力され、さらにその出力と加算されゲイン２５に入
力されている。ゲイン２５の出力が電圧制御装置２３の
出力となる。電圧制御装置２３の出力は、ベクトル逆変
換器３１に入力され、このベクトル逆変換器３１の出力
は、ゲート制御装置２７に入力され、その出力はゲート
パルス２８としてインバータ１ａに入力されている。
ック２２の位相角２９である。ベクトル変換器３０の出
力は、電圧基準２１から減算され，その偏差が電圧制御
装置２３に入力されている。電圧制御装置２３は、積分
器２４，ゲイン２５から構成される比例−積分（ＰＩ）
制御装置である。電圧制御装置２３の入力は積分器２４
に入力され、さらにその出力と加算されゲイン２５に入
力されている。ゲイン２５の出力が電圧制御装置２３の
出力となる。電圧制御装置２３の出力は、ベクトル逆変
換器３１に入力され、このベクトル逆変換器３１の出力
は、ゲート制御装置２７に入力され、その出力はゲート
パルス２８としてインバータ１ａに入力されている。
【０００９】位相検出器２６は通常ＰＬＬなどで構成さ
れており、インバータ装置１０ａの出力電圧の位相を検
出する。位相検出器２６の入力はインバータ装置１０ａ
の出力電圧以外に、他の系統の電圧等でも構わない。ま
た、一台の位相検出器２６の出力２９を、並列接続され
た他のインバータ装置（１０ｂ，…）のベクトル変換器
３０，逆変換装置３１に入力しても構わない。
れており、インバータ装置１０ａの出力電圧の位相を検
出する。位相検出器２６の入力はインバータ装置１０ａ
の出力電圧以外に、他の系統の電圧等でも構わない。ま
た、一台の位相検出器２６の出力２９を、並列接続され
た他のインバータ装置（１０ｂ，…）のベクトル変換器
３０，逆変換装置３１に入力しても構わない。
【００１０】ベクトル変換器３０は、インバータ装置１
０ａの電圧フィードバックを電圧ベクトルに同期した座
標（ｄ−ｑ軸）上に、座標変換（ｄ−ｑ変換）する。ベ
クトル逆変換装置３１はその逆の作用をする。座標変換
（ｄ−ｑ変換）により基本波成分は等価的に直流量に変
換されるため、制御を精度良く行うことができる。イン
バータ装置１０ａの出力電圧は、電圧制御装置２３によ
り予め設定された電圧基準２１の一定範囲以内に保たれ
る。
０ａの電圧フィードバックを電圧ベクトルに同期した座
標（ｄ−ｑ軸）上に、座標変換（ｄ−ｑ変換）する。ベ
クトル逆変換装置３１はその逆の作用をする。座標変換
（ｄ−ｑ変換）により基本波成分は等価的に直流量に変
換されるため、制御を精度良く行うことができる。イン
バータ装置１０ａの出力電圧は、電圧制御装置２３によ
り予め設定された電圧基準２１の一定範囲以内に保たれ
る。
【００１１】上記説明では、インバータ装置１０ａの制
御回路について説明したが、並列接続される他のインバ
ータ装置１０ｂの制御回路もインバータ装置１０ａの制
御回路と同様な構成であるので、その説明は省略する。
御回路について説明したが、並列接続される他のインバ
ータ装置１０ｂの制御回路もインバータ装置１０ａの制
御回路と同様な構成であるので、その説明は省略する。
【００１２】ところで、上記構成の従来のインバータ装
置では以下のような問題がある。インバータ装置の制御
回路では、インバータ装置の出力電圧は一定に制御され
るため、負荷には安定に電力が供給される。しかし、並
列接続されたインバータ装置間の電流を制御していない
ため、これらインバータ装置間で電流出力にアンバラン
スが生じ、出力を多く出しているインバータ装置が飽和
することになるので、システム全体として十分な出力が
とれなくなるという問題がある。さらに並列接続された
インバータ装置間で横流が流れ、負荷の大小によらずイ
ンバータ装置が過電流となってしまうという問題があ
る。
置では以下のような問題がある。インバータ装置の制御
回路では、インバータ装置の出力電圧は一定に制御され
るため、負荷には安定に電力が供給される。しかし、並
列接続されたインバータ装置間の電流を制御していない
ため、これらインバータ装置間で電流出力にアンバラン
スが生じ、出力を多く出しているインバータ装置が飽和
することになるので、システム全体として十分な出力が
とれなくなるという問題がある。さらに並列接続された
インバータ装置間で横流が流れ、負荷の大小によらずイ
ンバータ装置が過電流となってしまうという問題があ
る。
【００１３】
【発明が解決しようとする課題】本発明は、上記問題を
解決するためになされたもので、その目的は、並列接続
されたインバータ装置間の電流ばらつきを一定値以内に
抑えるインバータ装置を提供することにある。また他の
目的は、並列接続されたインバータ装置間で横流が流れ
ないインバータ装置を提供することにある。さらに別の
目的は、パルス間隔を十分長くすることで、安定な制御
を行うことができるインバータ装置を提供することにあ
る。
解決するためになされたもので、その目的は、並列接続
されたインバータ装置間の電流ばらつきを一定値以内に
抑えるインバータ装置を提供することにある。また他の
目的は、並列接続されたインバータ装置間で横流が流れ
ないインバータ装置を提供することにある。さらに別の
目的は、パルス間隔を十分長くすることで、安定な制御
を行うことができるインバータ装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１は、並列接続された少なくともＮ
台（Ｎ≧２）のインバータ装置と、各インバータ装置の
出力電圧を検出する各電圧検出器と、各インバータ装置
の出力電流を検出する各第１の電流検出器と、並列接続
された前記インバータ装置全体から負荷に供給される電
流を検出する第２の電流検出器と、各インバータ装置の
電圧基準と前記各電圧検出器との偏差を積分する積分器
とこの積分器の出力と前記各インバータ装置の電圧基準
と前記各電圧検出器との偏差とを加算する加算器とこの
加算器の出力にゲインを乗じるゲイン手段とを有する電
圧制御装置とを備えたインバータ装置において、前記第
２の電流検出器の出力を並列接続されたインバータ装置
の台数Ｎで除算した値から前記第１の電流検出器の出力
を減算したアンバランス電流に応じてパルス状の信号を
出力する電流バランス制御装置と、前記積分器の入力で
ある前記各インバータ装置の電圧基準と前記各電圧検出
器との偏差に前記電流バランス制御装置の出力を加算す
る加算器とを具備したことを特徴とする。
に、本発明の請求項１は、並列接続された少なくともＮ
台（Ｎ≧２）のインバータ装置と、各インバータ装置の
出力電圧を検出する各電圧検出器と、各インバータ装置
の出力電流を検出する各第１の電流検出器と、並列接続
された前記インバータ装置全体から負荷に供給される電
流を検出する第２の電流検出器と、各インバータ装置の
電圧基準と前記各電圧検出器との偏差を積分する積分器
とこの積分器の出力と前記各インバータ装置の電圧基準
と前記各電圧検出器との偏差とを加算する加算器とこの
加算器の出力にゲインを乗じるゲイン手段とを有する電
圧制御装置とを備えたインバータ装置において、前記第
２の電流検出器の出力を並列接続されたインバータ装置
の台数Ｎで除算した値から前記第１の電流検出器の出力
を減算したアンバランス電流に応じてパルス状の信号を
出力する電流バランス制御装置と、前記積分器の入力で
ある前記各インバータ装置の電圧基準と前記各電圧検出
器との偏差に前記電流バランス制御装置の出力を加算す
る加算器とを具備したことを特徴とする。
【００１５】本発明の請求項２は、請求項１記載のイン
バータ装置において、前記電流バランス制御装置は、ア
ンバランス電流の絶対値とアンバランス電流許容値とを
比較する比較器と、前記比較器の出力と第２のワンショ
ット回路の出力との論理積を演算するＡＮＤ回路と、前
記ＡＮＤ回路の出力の立ち上がりに同期して予め設定さ
れた期間論理１のパルスを発生する第１のワンショット
回路と、前記第１のワンショット回路の出力の立ち上が
りに同期して予め設定された期間論理０のパルスを発生
する第２のワンショット回路と、アンバランス電流と前
記第１のワンショット回路の出力を乗算する乗算器とを
有し、前記電流バランス制御装置の出力として、前記乗
算器の出力を出力することを特徴とする。
バータ装置において、前記電流バランス制御装置は、ア
ンバランス電流の絶対値とアンバランス電流許容値とを
比較する比較器と、前記比較器の出力と第２のワンショ
ット回路の出力との論理積を演算するＡＮＤ回路と、前
記ＡＮＤ回路の出力の立ち上がりに同期して予め設定さ
れた期間論理１のパルスを発生する第１のワンショット
回路と、前記第１のワンショット回路の出力の立ち上が
りに同期して予め設定された期間論理０のパルスを発生
する第２のワンショット回路と、アンバランス電流と前
記第１のワンショット回路の出力を乗算する乗算器とを
有し、前記電流バランス制御装置の出力として、前記乗
算器の出力を出力することを特徴とする。
【００１６】本発明の請求項３は、請求項１記載のイン
バータ装置において、前記電流バランス制御装置は、ア
ンバランス電流の絶対値がアンバランス電流許容値を超
えるとアンバランス電流の符号に合わせて論理出力を出
力するリミッタと、パルス間隔、パルス幅の一定パルス
列を出力するパルス発生器と、前記リミッタの出力と前
記パルス発生器の出力を乗算する乗算器とを有し、前記
電流バランス制御装置の出力として、前記乗算器の出力
を出力することを特徴とする。
バータ装置において、前記電流バランス制御装置は、ア
ンバランス電流の絶対値がアンバランス電流許容値を超
えるとアンバランス電流の符号に合わせて論理出力を出
力するリミッタと、パルス間隔、パルス幅の一定パルス
列を出力するパルス発生器と、前記リミッタの出力と前
記パルス発生器の出力を乗算する乗算器とを有し、前記
電流バランス制御装置の出力として、前記乗算器の出力
を出力することを特徴とする。
【００１７】
【作用】本発明のインバータ装置によると、並列接続さ
れたインバータ装置間の電流のばらつきであるアンバラ
ンス電流に応じて、パルス状の信号を前記積分器の入力
である前記各インバータ装置の電圧基準と前記各電圧検
出器との偏差に加算することにより、並列接続されたイ
ンバータ装置間の電流ばらつきを一定値以内に抑えるこ
とができる。したがって、並列接続された複数のインバ
ータ装置間で横流が流れることがなく、また、パルス間
隔を十分長くすることで安定な制御を行うことができ
る。
れたインバータ装置間の電流のばらつきであるアンバラ
ンス電流に応じて、パルス状の信号を前記積分器の入力
である前記各インバータ装置の電圧基準と前記各電圧検
出器との偏差に加算することにより、並列接続されたイ
ンバータ装置間の電流ばらつきを一定値以内に抑えるこ
とができる。したがって、並列接続された複数のインバ
ータ装置間で横流が流れることがなく、また、パルス間
隔を十分長くすることで安定な制御を行うことができ
る。
【００１８】
【実施例】以下、本発明の実施例を図を参照して説明す
る。図１は本発明の一実施例の回路図である。同図にお
いて、電流検出器６の出力は、検出電流（総合）４１と
してゲイン４３に入力される。ここで、ゲイン４３は、
並列接続されるインバータ装置の台数ｎの逆数１／ｎと
する。電流検出器３ａの出力は、検出電流（個別）４２
としてゲイン４３の出力より減算され、偏差がフィルタ
４４に入力される。フィルタ４４の出力は、ベクトル変
換器３２に入力される。ベクトル変換器３２には、さら
に位相検出器２６の出力２９が入力され、ベクトル変換
器３２の出力ΔＩ（以下、アンバランス電流と称す）
は、電流バランス制御装置４０に入力されている。電流
バランス制御装置４０は、パルス発生器４５，乗算器４
７より構成されている。ベクトル変換器３２から電流バ
ランス制御装置４０への入力は、パルス発生器４５と乗
算器４７に入力されている。この乗算器４７には、さら
にパルス発生器４５の出力が入力され、また乗算器４７
の出力は、制御信号４８として制御定数５０を乗じた
後、電圧制御２３の積分器２４の入力に加算される。
る。図１は本発明の一実施例の回路図である。同図にお
いて、電流検出器６の出力は、検出電流（総合）４１と
してゲイン４３に入力される。ここで、ゲイン４３は、
並列接続されるインバータ装置の台数ｎの逆数１／ｎと
する。電流検出器３ａの出力は、検出電流（個別）４２
としてゲイン４３の出力より減算され、偏差がフィルタ
４４に入力される。フィルタ４４の出力は、ベクトル変
換器３２に入力される。ベクトル変換器３２には、さら
に位相検出器２６の出力２９が入力され、ベクトル変換
器３２の出力ΔＩ（以下、アンバランス電流と称す）
は、電流バランス制御装置４０に入力されている。電流
バランス制御装置４０は、パルス発生器４５，乗算器４
７より構成されている。ベクトル変換器３２から電流バ
ランス制御装置４０への入力は、パルス発生器４５と乗
算器４７に入力されている。この乗算器４７には、さら
にパルス発生器４５の出力が入力され、また乗算器４７
の出力は、制御信号４８として制御定数５０を乗じた
後、電圧制御２３の積分器２４の入力に加算される。
【００１９】上記以外の構成は、既に従来例として説明
した図６，図７のインバータ装置と同じ構成なので、そ
の説明は省略する。図２は本実施例で使用されるパルス
発生器４５の構成図であり、このパルス発生器４５は、
絶対値検出器６１と、比較器６２と、論理ＡＮＤ６３
と、ワンショット回路６４と、ワンショット回路６５と
から構成されている。
した図６，図７のインバータ装置と同じ構成なので、そ
の説明は省略する。図２は本実施例で使用されるパルス
発生器４５の構成図であり、このパルス発生器４５は、
絶対値検出器６１と、比較器６２と、論理ＡＮＤ６３
と、ワンショット回路６４と、ワンショット回路６５と
から構成されている。
【００２０】同図に示すように、入力信号のアンバラン
ス電流ΔＩは、絶対値検出器６１に入力されている。絶
対値検出器６１の出力は比較器６２に入力されており、
また比較器６２には、アンバランス電流許容値ΔＩmax
が入力されている。比較器６２の出力は論理ＡＮＤ６３
に入力され、また論理ＡＮＤ６３の他にはワンショット
回路６５の出力が入力されている。論理ＡＮＤ６３の出
力はワンショット回路６４に入力されている。またワン
ショット回路６４は、入力の立ち上がりに同期して予め
設定されたパルス幅Ｔo 秒間論理１を出力する。ワンシ
ョット回路６４の出力はパルス発生器４５の出力であ
り、パルス信号４６となる。また、ワンショット回路６
４の他の出力は、ワンショット回路６５に入力されてい
る。ワンショット回路６５は入力の立ち上がりに同期し
て予め設定されたパルス幅Ｔ1 秒間論理０を出力する。
ス電流ΔＩは、絶対値検出器６１に入力されている。絶
対値検出器６１の出力は比較器６２に入力されており、
また比較器６２には、アンバランス電流許容値ΔＩmax
が入力されている。比較器６２の出力は論理ＡＮＤ６３
に入力され、また論理ＡＮＤ６３の他にはワンショット
回路６５の出力が入力されている。論理ＡＮＤ６３の出
力はワンショット回路６４に入力されている。またワン
ショット回路６４は、入力の立ち上がりに同期して予め
設定されたパルス幅Ｔo 秒間論理１を出力する。ワンシ
ョット回路６４の出力はパルス発生器４５の出力であ
り、パルス信号４６となる。また、ワンショット回路６
４の他の出力は、ワンショット回路６５に入力されてい
る。ワンショット回路６５は入力の立ち上がりに同期し
て予め設定されたパルス幅Ｔ1 秒間論理０を出力する。
【００２１】次に、本実施例の動作を図１，図２および
図３について説明する。インバータ装置全体の出力側に
設置された電流検出器６で検出された出力は、検出電流
（総合）４１としてゲイン４３に入力され１／ｎ倍され
る。また、インバータ装置１０ａの出力側に設置された
電流検出器３ａの出力は、検出電流（個別）４２とし
て、１／ｎ倍された検出電流（総合）４１より減算さ
れ、その偏差が求められる。この偏差をベクトル変換器
３２により出力電圧と同期した座標上に座標変換（ｄ−
ｑ変換）され、アンバランス電流ΔＩが得られる。この
アンバランス電流ΔＩは、並列接続されたインバータ装
置１０ａ，１０ｂ間の出力電流のばらつきに比例するこ
とになる。従って、アンバランス電流ΔＩを一定値以下
に抑えることにより、インバータ装置１０ａ，１０ｂ間
の出力電流のばらつきを一定値以下に抑えることができ
る。
図３について説明する。インバータ装置全体の出力側に
設置された電流検出器６で検出された出力は、検出電流
（総合）４１としてゲイン４３に入力され１／ｎ倍され
る。また、インバータ装置１０ａの出力側に設置された
電流検出器３ａの出力は、検出電流（個別）４２とし
て、１／ｎ倍された検出電流（総合）４１より減算さ
れ、その偏差が求められる。この偏差をベクトル変換器
３２により出力電圧と同期した座標上に座標変換（ｄ−
ｑ変換）され、アンバランス電流ΔＩが得られる。この
アンバランス電流ΔＩは、並列接続されたインバータ装
置１０ａ，１０ｂ間の出力電流のばらつきに比例するこ
とになる。従って、アンバランス電流ΔＩを一定値以下
に抑えることにより、インバータ装置１０ａ，１０ｂ間
の出力電流のばらつきを一定値以下に抑えることができ
る。
【００２２】そこで、アンバランス電流ΔＩの絶対値
が、アンバランス電流許容値ΔＩmaxと比較器６２にて
比較され、アンバランス電流ΔＩの絶対値がアンバラン
ス電流許容値ΔＩmax を越えると、比較器６２の出力が
論理１となる。比較器６２の出力の立ち上がりに同期し
て、ワンショット回路６４はパルス幅Ｔo の論理１のパ
ルスを出力し、これがパルス信号４６となる。一方、こ
のパルス信号４６の立ち上りに同期し、ワンショット回
路６５はパルス幅Ｔ1 の論理０のパルスを出力し、論理
ＡＮＤ６３の出力をマスクする。パルス信号４６は、ア
ンバランス電流ΔＩと乗算器４７にて乗算され制御信号
４８となり、さらに制御定数５０を乗ぜられ、電圧制御
装置２３の積分器２４の入力に加算される。積分器２４
の出力は前記パルス信号によりステップ的に変化し、ア
ンバランス電流ΔＩを小さくするように作用する。
が、アンバランス電流許容値ΔＩmaxと比較器６２にて
比較され、アンバランス電流ΔＩの絶対値がアンバラン
ス電流許容値ΔＩmax を越えると、比較器６２の出力が
論理１となる。比較器６２の出力の立ち上がりに同期し
て、ワンショット回路６４はパルス幅Ｔo の論理１のパ
ルスを出力し、これがパルス信号４６となる。一方、こ
のパルス信号４６の立ち上りに同期し、ワンショット回
路６５はパルス幅Ｔ1 の論理０のパルスを出力し、論理
ＡＮＤ６３の出力をマスクする。パルス信号４６は、ア
ンバランス電流ΔＩと乗算器４７にて乗算され制御信号
４８となり、さらに制御定数５０を乗ぜられ、電圧制御
装置２３の積分器２４の入力に加算される。積分器２４
の出力は前記パルス信号によりステップ的に変化し、ア
ンバランス電流ΔＩを小さくするように作用する。
【００２３】パルス信号４６は、アンバランス電流ΔＩ
の絶対値が許容値ΔＩmax を越えている間出力され、ア
ンバランス電流ΔＩを小さくするように作用するため、
アンバランス電流ΔＩが一定値以内に抑えられるように
制御される。したがって、並列接続された複数のインバ
ータ装置間の出力電流のばらつきを一定値以内に抑える
ことができる。また、パルス間隔Ｔ1 を十分長くするこ
とで、安定な制御を行うことができる。通常、比例−積
分制御の積分項のステップ的な変化は、比例項により瞬
時に補正されるため、出力電圧歪等への悪影響の少ない
制御系が構成できる。
の絶対値が許容値ΔＩmax を越えている間出力され、ア
ンバランス電流ΔＩを小さくするように作用するため、
アンバランス電流ΔＩが一定値以内に抑えられるように
制御される。したがって、並列接続された複数のインバ
ータ装置間の出力電流のばらつきを一定値以内に抑える
ことができる。また、パルス間隔Ｔ1 を十分長くするこ
とで、安定な制御を行うことができる。通常、比例−積
分制御の積分項のステップ的な変化は、比例項により瞬
時に補正されるため、出力電圧歪等への悪影響の少ない
制御系が構成できる。
【００２４】図４は、本発明の他の実施例の構成図であ
る。本実施例は制御信号４８を一定パルス列の符号変調
とした例であり、電流バランス制御装置４０は、パルス
発生器４５ａと、乗算器４７と、リミッタ４９とから構
成されている。この電流バランス制御装置４０の構成が
図１の実施例と異なるのみで、それ以外の構成は、図１
の実施例と同じであるので、同一部分には同一符号を付
してその説明は省略する。
る。本実施例は制御信号４８を一定パルス列の符号変調
とした例であり、電流バランス制御装置４０は、パルス
発生器４５ａと、乗算器４７と、リミッタ４９とから構
成されている。この電流バランス制御装置４０の構成が
図１の実施例と異なるのみで、それ以外の構成は、図１
の実施例と同じであるので、同一部分には同一符号を付
してその説明は省略する。
【００２５】同図に示すように、リミッタ４９は、アン
バランス電流ΔＩの絶対値がアンバランス電流許容値Δ
Ｉmax を越えると入力の符号に合わせて、±１を出力す
る。このリミッタ４９の出力は乗算器４７に入力され
る。またパルス発生器４５ａは、パルス間隔Ｔ2 ，パル
ス幅Ｔo の一定パルス列を出力し、この出力が乗算器４
７に入力される。乗算器４７の出力４８は電流バランス
制御装置４０の出力となる。
バランス電流ΔＩの絶対値がアンバランス電流許容値Δ
Ｉmax を越えると入力の符号に合わせて、±１を出力す
る。このリミッタ４９の出力は乗算器４７に入力され
る。またパルス発生器４５ａは、パルス間隔Ｔ2 ，パル
ス幅Ｔo の一定パルス列を出力し、この出力が乗算器４
７に入力される。乗算器４７の出力４８は電流バランス
制御装置４０の出力となる。
【００２６】図５は、図４の各部の動作波形図である。
同図において、アンバランス電流ΔＩがアンバランス電
流許容値ΔＩmax を越えると、リミッタ４９の出力が１
となる。このとき、パルス発生器４５がパルスを出力す
ると、制御信号４８は正のパルスとなり、さらに制御定
数５０を乗ぜられ、電圧制御装置２３の積分器２４の入
力に加算される。積分器２４の出力は前記パルス信号に
よりステップ的に変化し、アンバランス電流ΔＩを小さ
くするように作用する。
同図において、アンバランス電流ΔＩがアンバランス電
流許容値ΔＩmax を越えると、リミッタ４９の出力が１
となる。このとき、パルス発生器４５がパルスを出力す
ると、制御信号４８は正のパルスとなり、さらに制御定
数５０を乗ぜられ、電圧制御装置２３の積分器２４の入
力に加算される。積分器２４の出力は前記パルス信号に
よりステップ的に変化し、アンバランス電流ΔＩを小さ
くするように作用する。
【００２７】アンバランス電流ΔＩが負のアンバランス
電流許容値−ΔＩmax 以下になった場合は、制御信号４
８は負のパルスとなる。その外の動作は上記実施例と同
じであるので、その説明は省略する。
電流許容値−ΔＩmax 以下になった場合は、制御信号４
８は負のパルスとなる。その外の動作は上記実施例と同
じであるので、その説明は省略する。
【００２８】上述したように、本実施例によると、制御
信号はアンバランス電流ΔＩの大きさによらず一定のた
め、安定した応答を得ることができる。また、制御定数
50を選定することにより、アンバランス電流が、一定値
以上の状態で系がバランスしてしまうことを防ぐことが
でき、必ずアンバランス電流ΔＩを一定値以内に抑える
ことができる。
信号はアンバランス電流ΔＩの大きさによらず一定のた
め、安定した応答を得ることができる。また、制御定数
50を選定することにより、アンバランス電流が、一定値
以上の状態で系がバランスしてしまうことを防ぐことが
でき、必ずアンバランス電流ΔＩを一定値以内に抑える
ことができる。
【００２９】
【発明の効果】以上説明したように、本発明によると、
アンバランス電流を検出してパルス列を発生する方式を
採用しているので、有限整定応答等ディジタル制御手法
が採れる。さらに、アンバランス電流が規定値を越えた
ら一定パルスを発生する方式であるので、系の損失等に
よりアンバランス電流が規定値を越えた状態で安定する
ことなく確実にバランス制御をかけられる。したがっ
て、並列接続されたインバータ装置間の電流ばらつきを
一定値以内に抑えると共にインバータ装置間で横流が流
れないインバータ装置を提供することができる。
アンバランス電流を検出してパルス列を発生する方式を
採用しているので、有限整定応答等ディジタル制御手法
が採れる。さらに、アンバランス電流が規定値を越えた
ら一定パルスを発生する方式であるので、系の損失等に
よりアンバランス電流が規定値を越えた状態で安定する
ことなく確実にバランス制御をかけられる。したがっ
て、並列接続されたインバータ装置間の電流ばらつきを
一定値以内に抑えると共にインバータ装置間で横流が流
れないインバータ装置を提供することができる。
【図１】本発明の一実施例の構成図。
【図２】図１の制御回路図。
【図３】図１における各部の動作波形図。
【図４】本発明の他の一実施例の構成図。
【図５】図４の各部の動作波形図。
【図６】従来のインバータ装置の構成図。
【図７】図６の従来のインバータ装置の制御回路図。
１…インバータ、２…トランス、３…電流検出器、４…
電圧検出器、５…遮断機、６…電流検出器、７…直流電
源、８…フィルタ、１０…インバータ装置、１１…負
荷、２１…電圧基準、２２…電圧フィードバック、２３
…電圧制御装置、２４…積分器、２５…ゲイン、２６…
位相検出器、２７…ゲート制御装置、２８…ゲートパル
ス、２９…位相角、３０…ベクトル変換器、３１…ベク
トル逆変換器、３２…ベクトル変換器、４０…電流バラ
ンス制御装置、４１…検出電流（総合）、４２…検出電
流（個別）、４３…ゲイン、４４…フィルタ、４５，４
５ａ…パルス発生器、４６…パルス信号、４７…乗算
器、４８…制御信号、４９…リミッタ、５０…制御定
数、６１…絶対値検出器、６２…比較器、６３…論理Ａ
ＮＤ、６４，６５…ワンショット回路。
電圧検出器、５…遮断機、６…電流検出器、７…直流電
源、８…フィルタ、１０…インバータ装置、１１…負
荷、２１…電圧基準、２２…電圧フィードバック、２３
…電圧制御装置、２４…積分器、２５…ゲイン、２６…
位相検出器、２７…ゲート制御装置、２８…ゲートパル
ス、２９…位相角、３０…ベクトル変換器、３１…ベク
トル逆変換器、３２…ベクトル変換器、４０…電流バラ
ンス制御装置、４１…検出電流（総合）、４２…検出電
流（個別）、４３…ゲイン、４４…フィルタ、４５，４
５ａ…パルス発生器、４６…パルス信号、４７…乗算
器、４８…制御信号、４９…リミッタ、５０…制御定
数、６１…絶対値検出器、６２…比較器、６３…論理Ａ
ＮＤ、６４，６５…ワンショット回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48
Claims (3)
- 【請求項１】 並列接続された少なくともＮ台（Ｎ≧
２）のインバータ装置と、 各インバータ装置の出力電圧を検出する各電圧検出器
と、 各インバータ装置の出力電流を検出する各第１の電流検
出器と、 並列接続された前記インバータ装置全体から負荷に供給
される電流を検出する第２の電流検出器と、各インバータ装置の電圧基準と前記各電圧検出器との偏
差を積分する積分器とこの積分器の出力と前記各インバ
ータ装置の電圧基準と前記各電圧検出器との偏差とを加
算する加算器とこの加算器の出力にゲインを乗じるゲイ
ン手段とを有する電圧制御装置とを備えたインバータ装
置において、 前記第２の電流検出器の出力を並列接続されたインバー
タ装置の台数Ｎで除算した値から前記第１の電流検出器
の出力を減算したアンバランス電流に応じてパルス状の
信号を出力する電流バランス制御装置と、 前記積分器の入力である前記各インバータ装置の電圧基
準と前記各電圧検出器との偏差に前記電流バランス制御
装置の出力を加算する加算器とを具備したことを特徴と
するインバータ装置。 - 【請求項２】 請求項１記載のインバータ装置におい
て、前記電流バランス制御装置は、アンバランス電流の絶対値とアンバランス電流許容値と
を比較する比較器と、 前記比較器の出力と第２のワンショット回路の出力との
論理積を演算するＡＮＤ回路と、 前記ＡＮＤ回路の出力の立ち上がりに同期して予め設定
された期間論理１のパルスを発生する第１のワンショッ
ト回路と、 前記第１のワンショット回路の出力の立ち上がりに同期
して予め設定された期間論理０のパルスを発生する第２
のワンショット回路と、 アンバランス電流と前記第１のワンショット回路の出力
を乗算する乗算器とを有し、 前記電流バランス制御装置の出力として、前記乗算器の
出力を出力することを 特徴とするインバータ装置。 - 【請求項３】 請求項１記載のインバータ装置におい
て、前記電流バランス制御装置は、 アンバランス電流の絶対値がアンバランス電流許容値を
超えるとアンバランス電流の符号に合わせて論理出力を
出力するリミッタと、 パルス間隔、パルス幅の一定パルス列を出力するパルス
発生器と、 前記リミッタの出力と前記パルス発生器の出力を乗算す
る乗算器とを有し、 前記電流バランス制御装置の出力として、前記乗算器の
出力を出力することを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04459794A JP3180999B2 (ja) | 1994-03-16 | 1994-03-16 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04459794A JP3180999B2 (ja) | 1994-03-16 | 1994-03-16 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07255176A JPH07255176A (ja) | 1995-10-03 |
| JP3180999B2 true JP3180999B2 (ja) | 2001-07-03 |
Family
ID=12695872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04459794A Expired - Lifetime JP3180999B2 (ja) | 1994-03-16 | 1994-03-16 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180999B2 (ja) |
-
1994
- 1994-03-16 JP JP04459794A patent/JP3180999B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07255176A (ja) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2057717C (en) | Parallel inverter system | |
| KR970004468B1 (ko) | 전력변환기의 제어장치 | |
| US20070189045A1 (en) | Power system having a voltage regulator with a notch filter | |
| EP0634833B1 (en) | Control system for power converter | |
| JP3180999B2 (ja) | インバータ装置 | |
| JP4996131B2 (ja) | 単相インバータの制御方法 | |
| JP3488320B2 (ja) | インバータの同期切り換え回路 | |
| US20230188030A1 (en) | Power conversion device and control device | |
| JP3265397B2 (ja) | 電力変換装置の制御方法及びその方法を用いてなる電力変換装置 | |
| JP3260610B2 (ja) | 偏磁抑制制御装置及びそれを用いた電力変換システム | |
| JP3247252B2 (ja) | 電力変換装置の制御装置 | |
| JP2672905B2 (ja) | 無効電力制御装置 | |
| JP2701663B2 (ja) | リミッタ装置 | |
| JP3170119B2 (ja) | 電力変換装置 | |
| JP2878779B2 (ja) | パッシブ併用アクティブフィルタ | |
| JP3127274B2 (ja) | 電力変換器の制御方法及びその装置 | |
| JP2658620B2 (ja) | 電力変換器の制御回路 | |
| JPH0923585A (ja) | 無効電力補償の制御方法 | |
| KR900005426B1 (ko) | 인버터 제어회로 | |
| JP2581906Y2 (ja) | 三相ｃｖｃｆ装置 | |
| JPH09215345A (ja) | 無停電電源装置 | |
| JP3238024B2 (ja) | 自励式変換器の制御装置 | |
| JPH1066344A (ja) | 電力変換装置の制御回路 | |
| JPH08340679A (ja) | 高周波変圧器の偏磁防止回路 | |
| JP3256814B2 (ja) | 多相電力変換器の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |