JP3177515B2 - 電子制御基坂の診断装置 - Google Patents
電子制御基坂の診断装置Info
- Publication number
- JP3177515B2 JP3177515B2 JP15462490A JP15462490A JP3177515B2 JP 3177515 B2 JP3177515 B2 JP 3177515B2 JP 15462490 A JP15462490 A JP 15462490A JP 15462490 A JP15462490 A JP 15462490A JP 3177515 B2 JP3177515 B2 JP 3177515B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- band
- short
- effective value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばアナログICを使用したプリントカ
ード（プリント配線基板）の単体試験をコンピュータに
より自動的に行いカード機能の良否判定と試験結果の表
示や記録を自動的に行う電子制御基板の診断装置に関す
るものである。
ード（プリント配線基板）の単体試験をコンピュータに
より自動的に行いカード機能の良否判定と試験結果の表
示や記録を自動的に行う電子制御基板の診断装置に関す
るものである。
第４図は例えばRECエンジニアNo.4昭和61年12月１日
発行（菱電エンジニアリング株式会社（『カード試験装
置』に示された従来のカード試験装置の信号切換部構成
図であり、図において、５は診断対象試験カード（以
下、試験カードと略称）１、信号発生部２、計測部３の
接続を切換えるマトリックス状の信号切換部、６は信号
発生部２、計測部３、信号切換部５を制御する制御部、
７は試験結果を記録する記録部である。
発行（菱電エンジニアリング株式会社（『カード試験装
置』に示された従来のカード試験装置の信号切換部構成
図であり、図において、５は診断対象試験カード（以
下、試験カードと略称）１、信号発生部２、計測部３の
接続を切換えるマトリックス状の信号切換部、６は信号
発生部２、計測部３、信号切換部５を制御する制御部、
７は試験結果を記録する記録部である。
次に第４図の動作を第３図のブロック構成図と対比し
て以下に説明する。まず制御部６は、信号切換部５を制
御し、信号発生部２と計測部３を試験対象カードの当該
入出力ピンに接続する。更に信号発生部２に対し、必要
な信号を発生させ、また計測部３で試験カード出力信号
を自動で計測する。計測結果が判定基準内であれば判定
良とし、記録部７に試験記録として残す。
て以下に説明する。まず制御部６は、信号切換部５を制
御し、信号発生部２と計測部３を試験対象カードの当該
入出力ピンに接続する。更に信号発生部２に対し、必要
な信号を発生させ、また計測部３で試験カード出力信号
を自動で計測する。計測結果が判定基準内であれば判定
良とし、記録部７に試験記録として残す。
従来の電子制御基板の診断装置は、以上のように構成
されているので、基準値による合否の判定であり、現時
点での故障の判定には有効であるが、将来に対する故障
発生の可能性については客観的に診断することが困難で
ある等の課題があった。
されているので、基準値による合否の判定であり、現時
点での故障の判定には有効であるが、将来に対する故障
発生の可能性については客観的に診断することが困難で
ある等の課題があった。
この発明は、上記のような課題を解消するためになさ
れたもので、入出力特性を主体とした電子制御基板の診
断の他に、電子制御基板の出力端、あるいはテスト端子
で観測される内部雑音の診断機能を追加し、入出力特性
を主体とした診断だけでは発見できない将来故障の原因
となる徴候をも併せて検出できる電子制御基板の診断装
置を得ることを目的とする。
れたもので、入出力特性を主体とした電子制御基板の診
断の他に、電子制御基板の出力端、あるいはテスト端子
で観測される内部雑音の診断機能を追加し、入出力特性
を主体とした診断だけでは発見できない将来故障の原因
となる徴候をも併せて検出できる電子制御基板の診断装
置を得ることを目的とする。
この発明に係る電子制御基板の診断装置は、アナログ
ICを用いた診断対象試験カードの入力端を接地する接地
抵抗と、その診断対象試験カードの出力雑音信号の内、
0.01Hzから20Hzまでの帯域を通過させる帯域通過フィル
タと、その帯域通過フィルタの出力信号を用いて内部雑
音の短時間実効値を計算する演算手段と、上記基準値と
して５マイクロボルトを出力する比較基準設定手段と、
その演算手段の計算結果と比較基準設定手段からの比較
基準信号とを比較して、上記基準値を超えるものを異常
と判断する短時間実効値比較手段と、その短時間実効値
比較手段の比較結果信号を表示する表示手段とをもって
構成したものである。
ICを用いた診断対象試験カードの入力端を接地する接地
抵抗と、その診断対象試験カードの出力雑音信号の内、
0.01Hzから20Hzまでの帯域を通過させる帯域通過フィル
タと、その帯域通過フィルタの出力信号を用いて内部雑
音の短時間実効値を計算する演算手段と、上記基準値と
して５マイクロボルトを出力する比較基準設定手段と、
その演算手段の計算結果と比較基準設定手段からの比較
基準信号とを比較して、上記基準値を超えるものを異常
と判断する短時間実効値比較手段と、その短時間実効値
比較手段の比較結果信号を表示する表示手段とをもって
構成したものである。
［作用］ この発明における電子制御基板の診断装置は、入力端
を適当な抵抗で接地した試験カードの出力端、あるいは
テスト端子で観測される雑音成分を信号増幅したゆらぎ
成分から、適当とする帯域通過フィルタを用いて0.01Hz
から20Hzまでの帯域の周波数成分のみを抽出し、この帯
域通過フィルタで得られた信号の短時間実効値を演算手
段で計算する。そして前記短時間実効値比較手段は上記
演算手段で演算した結果と５マイクロボルトとを比較
し、その比較結果を表示手段に表示するようにして、入
出力特性を主体とした現在の電子制御基板の診断装置で
は発見できない、将来なんらかのトラブルを誘発する可
能性があるアナログICを用いた診断対象試験カードを容
易に検出する。
を適当な抵抗で接地した試験カードの出力端、あるいは
テスト端子で観測される雑音成分を信号増幅したゆらぎ
成分から、適当とする帯域通過フィルタを用いて0.01Hz
から20Hzまでの帯域の周波数成分のみを抽出し、この帯
域通過フィルタで得られた信号の短時間実効値を演算手
段で計算する。そして前記短時間実効値比較手段は上記
演算手段で演算した結果と５マイクロボルトとを比較
し、その比較結果を表示手段に表示するようにして、入
出力特性を主体とした現在の電子制御基板の診断装置で
は発見できない、将来なんらかのトラブルを誘発する可
能性があるアナログICを用いた診断対象試験カードを容
易に検出する。
以下、この発明の一実施例を図について説明する。図
中第３図と同一の部分は同一の符号をもって図示した第
１図において、８は診断対象電子制御基板としてのアナ
ログICを用いた試験カード１の出力端、あるいはテスト
端子で内部雑音を観測する場合の該試験カード１の入力
端を接地する接地抵抗Rg、９は試験カード１から出力さ
れる出力雑音信号（例えば、検知指標として短時間実効
値，歪度，尖度，パワースペクトル密度，確率密度分布
関数など）、10はその出力雑音信号９のうち予め定めら
れた周波数成分、具体的には下限しゃ断周波数0.01Hz〜
上限しゃ断周波数20Hzの帯域を通過させるローパスフィ
ルタとしての帯域通過フィルタ、11はその帯域通過フィ
ルタ10の出力信号、12は前記帯域通過フィルタ10から得
られた出力信号11を用いて内部雑音の短時間実効値を計
算する演算手段としての演算器、13は前記演算器12の計
算器12の計算結果信号、14は内部雑音判定のための比較
基準を設定する比較基準設定手段としての比較基準設定
器で、その比較基準の設定には正常と定義した電子制御
基板で観測される短時間実効値を用いて評価し、比較基
準を設定する。例えば、判断基準として５マイクロボル
トを目安としているが、（又は短時間実効値の分散値の
２倍を比較基準とし、この値を越えるものを異常と判断
する。更に複数の診断基準電子制御基板間の出力雑音信
号の確率密度分布関数を比較基準として設定するように
してもよい。）この判断基準は運用次第で変更される可
能性を含んでいる。15は比較基準設定手段14からの比較
基準信号である。16は上記演算器12から得られた計算結
果信号（短時間実効値）13と比較基準設定器14から出力
される比較基準信号15とを比較する短時間実効値比較手
段としての短時間実効値比較器、17は短時間実効値比較
器16からの比較結果信号、18は前記短時間実効値比較器
16から出力された比較結果を表示する表示手段である。
中第３図と同一の部分は同一の符号をもって図示した第
１図において、８は診断対象電子制御基板としてのアナ
ログICを用いた試験カード１の出力端、あるいはテスト
端子で内部雑音を観測する場合の該試験カード１の入力
端を接地する接地抵抗Rg、９は試験カード１から出力さ
れる出力雑音信号（例えば、検知指標として短時間実効
値，歪度，尖度，パワースペクトル密度，確率密度分布
関数など）、10はその出力雑音信号９のうち予め定めら
れた周波数成分、具体的には下限しゃ断周波数0.01Hz〜
上限しゃ断周波数20Hzの帯域を通過させるローパスフィ
ルタとしての帯域通過フィルタ、11はその帯域通過フィ
ルタ10の出力信号、12は前記帯域通過フィルタ10から得
られた出力信号11を用いて内部雑音の短時間実効値を計
算する演算手段としての演算器、13は前記演算器12の計
算器12の計算結果信号、14は内部雑音判定のための比較
基準を設定する比較基準設定手段としての比較基準設定
器で、その比較基準の設定には正常と定義した電子制御
基板で観測される短時間実効値を用いて評価し、比較基
準を設定する。例えば、判断基準として５マイクロボル
トを目安としているが、（又は短時間実効値の分散値の
２倍を比較基準とし、この値を越えるものを異常と判断
する。更に複数の診断基準電子制御基板間の出力雑音信
号の確率密度分布関数を比較基準として設定するように
してもよい。）この判断基準は運用次第で変更される可
能性を含んでいる。15は比較基準設定手段14からの比較
基準信号である。16は上記演算器12から得られた計算結
果信号（短時間実効値）13と比較基準設定器14から出力
される比較基準信号15とを比較する短時間実効値比較手
段としての短時間実効値比較器、17は短時間実効値比較
器16からの比較結果信号、18は前記短時間実効値比較器
16から出力された比較結果を表示する表示手段である。
次に具体的な動作について説明する。まず、アナログ
ICを使用した試験カード１の入力端子を接地抵抗８（R
g）で接地すると、通常、正常なICの内部雑音の短時間
実効値は約１マイクロボルト前後が出力される。この場
合、商用電源周波数の影響や電波などの高周波の影響を
避けるために測定できる周波数帯域は殆んど直流レベル
で行われる。出力端、又はテスト端子で観測された雑音
成分のうち特定周波数のゆらぎ成分を帯域通過フィルタ
10を介して取出し、演算器12で短時間実効値を計算し
て、比較基準設定器14の比較基準信号と比較する。その
時の合否の判定はサージ電圧印加による劣化ICの内部雑
音調査とその劣化ICの解体調査や、実際に使用していた
ICの内部雑音調査とその使用中ICの解体調査等を参考に
している。その劣化ICにおけるオフセット電流と内部雑
音との関係を第２図に示す。図から判るように５マイク
ロボルトを１つの判断基準としている。その根拠は、内
部雑音が大きいものは内部に何らかの欠陥を有している
可能性が高いということが過去の実験や現場からのデー
タで証明されている。その原因はICを解体しない限り明
確には決め難いがサージが印加された場合や内部に腐食
が存在すると、電流増幅率が低下してこれが雑音を助長
する。また腐食による配線膜など接触面積の減少に伴う
抵抗増大などから雑音が大きくなるものと推定されてい
る。将来の故障の発展性に関しては、サージに起因した
劣化の場合、再度サージが印加された場合により低い電
圧で容易に故障することが実験的に確認されている。ま
た、腐食の場合には、この腐食が更に進行しIC内部の配
線などが断線される可能性がある。これらの結果から通
過帯域周波数および内部雑音の実効値の大きさと合否判
定との間には充分相関が存在すると考えられ、又内部雑
音の発生状況と将来における故障発展の可能性との間に
も普遍性ある現象として判定の目安になり得るとしてこ
の試験では取扱っている。
ICを使用した試験カード１の入力端子を接地抵抗８（R
g）で接地すると、通常、正常なICの内部雑音の短時間
実効値は約１マイクロボルト前後が出力される。この場
合、商用電源周波数の影響や電波などの高周波の影響を
避けるために測定できる周波数帯域は殆んど直流レベル
で行われる。出力端、又はテスト端子で観測された雑音
成分のうち特定周波数のゆらぎ成分を帯域通過フィルタ
10を介して取出し、演算器12で短時間実効値を計算し
て、比較基準設定器14の比較基準信号と比較する。その
時の合否の判定はサージ電圧印加による劣化ICの内部雑
音調査とその劣化ICの解体調査や、実際に使用していた
ICの内部雑音調査とその使用中ICの解体調査等を参考に
している。その劣化ICにおけるオフセット電流と内部雑
音との関係を第２図に示す。図から判るように５マイク
ロボルトを１つの判断基準としている。その根拠は、内
部雑音が大きいものは内部に何らかの欠陥を有している
可能性が高いということが過去の実験や現場からのデー
タで証明されている。その原因はICを解体しない限り明
確には決め難いがサージが印加された場合や内部に腐食
が存在すると、電流増幅率が低下してこれが雑音を助長
する。また腐食による配線膜など接触面積の減少に伴う
抵抗増大などから雑音が大きくなるものと推定されてい
る。将来の故障の発展性に関しては、サージに起因した
劣化の場合、再度サージが印加された場合により低い電
圧で容易に故障することが実験的に確認されている。ま
た、腐食の場合には、この腐食が更に進行しIC内部の配
線などが断線される可能性がある。これらの結果から通
過帯域周波数および内部雑音の実効値の大きさと合否判
定との間には充分相関が存在すると考えられ、又内部雑
音の発生状況と将来における故障発展の可能性との間に
も普遍性ある現象として判定の目安になり得るとしてこ
の試験では取扱っている。
このように異常発生のプロセスを理解することにより
電子制御基板の試験ができ、その試験を容易、かつ迅速
に行うことができると共に、主観に依存しない試験が可
能となる。また、微少な変化を感度よく検知することが
できる。
電子制御基板の試験ができ、その試験を容易、かつ迅速
に行うことができると共に、主観に依存しない試験が可
能となる。また、微少な変化を感度よく検知することが
できる。
以上のようにこの発明によれば、入出力特性を主体と
した電子制御基板の診断の他に、アナログICを用いた試
験カードの入力端子を接地抵抗で接地し、出力端子から
得られる出力雑音の内、0.01Hzから20Hzまでの帯域の周
波数成分のみを帯域通過フィルタを用いて抽出し、その
抽出した内部雑音の短時間実効値を演算手段で計算して
比較基準設定器からの５マイクロボルトと短時間実効値
比較手段で比較し、その比較結果を表示するようにした
ので、電子制御基板の診断を作業者の主観に頼らず高信
頼度をもって確実、容易に行うことができる効果があ
る。
した電子制御基板の診断の他に、アナログICを用いた試
験カードの入力端子を接地抵抗で接地し、出力端子から
得られる出力雑音の内、0.01Hzから20Hzまでの帯域の周
波数成分のみを帯域通過フィルタを用いて抽出し、その
抽出した内部雑音の短時間実効値を演算手段で計算して
比較基準設定器からの５マイクロボルトと短時間実効値
比較手段で比較し、その比較結果を表示するようにした
ので、電子制御基板の診断を作業者の主観に頼らず高信
頼度をもって確実、容易に行うことができる効果があ
る。
第１図はこの発明の一実施例による電子制御基板の診断
装置を示すブロック図、第２図は劣化ICにおけるオフセ
ット電流と内部雑音の関係を示す特性図、第３図は従来
の電子制御基板の診断装置を示すブロック図、第４図は
第３図のハードウェア構成図である。 図において、１は試験カード、８は接地抵抗、10は帯域
通過フィルタ、12は演算器（演算手段）、14は比較基準
設定器（比較基準設定手段）、16は短時間実効値比較器
（短時間実効値比較手段）、18は表示手段である。 なお、図中、同一符号は同一、又は相当部分を示す。
装置を示すブロック図、第２図は劣化ICにおけるオフセ
ット電流と内部雑音の関係を示す特性図、第３図は従来
の電子制御基板の診断装置を示すブロック図、第４図は
第３図のハードウェア構成図である。 図において、１は試験カード、８は接地抵抗、10は帯域
通過フィルタ、12は演算器（演算手段）、14は比較基準
設定器（比較基準設定手段）、16は短時間実効値比較器
（短時間実効値比較手段）、18は表示手段である。 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 秀夫 大阪府大阪市北区中之島３丁目３番22号 関西電力株式会社内 (72)発明者 犬島 浩 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社中央研究所内 (72)発明者 安江 悟 兵庫県神戸市兵庫区和田崎町１丁目１番 ２号 三菱電機株式会社制御製作所内 (56)参考文献 特開 昭62−206458（ＪＰ，Ａ) 特開 平１−292269（ＪＰ，Ａ) 特開 昭57−97466（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 G01R 29/26
Claims (1)
- 【請求項１】アナログICを用いた診断対象試験カードに
所定の入力信号を与え、その診断対象試験カードの出力
信号を正常動作の基準値と比較して合否判定を行う電子
制御基板の診断装置において、 前記アナログICを用いた診断対象試験カードの入力端を
接地する接地抵抗と、 前記診断対象試験カードの出力雑音信号の内、0.01Hzか
ら20Hzまでの帯域を通過させる帯域通過フィルタと、 前記帯域通過フィルタの出力信号を用いて内部雑音の短
時間実効値を計算する演算手段と、 上記基準値として５マイクロボルトを出力する比較基準
設定手段と、 前記演算手段の計算結果と比較基準設定手段からの比較
基準信号とを比較して、 上記基準値を超えるものを異常と判断する短時間実効値
比較手段と、 前記短時間実効値比較手段の比較結果信号を表示する表
示手段とを備えたことを特徴とする電子制御基板の診断
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15462490A JP3177515B2 (ja) | 1990-06-12 | 1990-06-12 | 電子制御基坂の診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15462490A JP3177515B2 (ja) | 1990-06-12 | 1990-06-12 | 電子制御基坂の診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0450675A JPH0450675A (ja) | 1992-02-19 |
| JP3177515B2 true JP3177515B2 (ja) | 2001-06-18 |
Family
ID=15588255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15462490A Expired - Fee Related JP3177515B2 (ja) | 1990-06-12 | 1990-06-12 | 電子制御基坂の診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3177515B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102233035B1 (ko) * | 2021-02-18 | 2021-03-26 | 한전케이피에스 주식회사 | Pcs 전자카드 자동진단 및 기능시험 장치 |
-
1990
- 1990-06-12 JP JP15462490A patent/JP3177515B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450675A (ja) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| JP3228816B2 (ja) | 回路板試験装置及び回路板試験方法 | |
| US7236161B2 (en) | Remote touch simulation systems and methods | |
| US5921939A (en) | Device for monitoring measurement electrodes to detect the presence of faults in electrode, leads and in the connection of the electrodes to a patient | |
| EP0315854B1 (en) | Measurement method for moisture content in the skin and apparatus therefor | |
| US6895809B2 (en) | Method and apparatus for testing a motor | |
| US20080211782A1 (en) | Touch simulation system and method | |
| JPH0242196B2 (ja) | ||
| JPH06300797A (ja) | センサからアースへのコンダクタンス又はループ抵抗の一方の定量測定による自動化センサ診断方法及び装置 | |
| US5359291A (en) | Method and apparatus for detecting short circuits | |
| JPS6316706B2 (ja) | ||
| US5502375A (en) | Method and apparatus for determining orientation of polarized capacitors | |
| EP2425265B1 (en) | System and method for detecting sensor leakage | |
| JP3177515B2 (ja) | 電子制御基坂の診断装置 | |
| JPH0615987B2 (ja) | 振動検出機構の診断方法 | |
| EP0589974B1 (en) | A method and a system for testing capacitive acoustic transducers | |
| US4629976A (en) | Method and circuit for evaluating an analog voltage | |
| JPS5940268B2 (ja) | アコ−スティック・エミッション信号検出感度検査方法及び装置 | |
| US9476928B2 (en) | System and method for detecting sensor leakage | |
| JPH0275087A (ja) | 磁気ラインセンサ | |
| JP2765347B2 (ja) | 部品実装基板の検査装置 | |
| JP2579965Y2 (ja) | 電源監視レコーダ | |
| JPH01171302A (ja) | 演算増幅器の劣化診断装置 | |
| JPS60143787A (ja) | 演算増幅器の試験方法 | |
| JP2001217520A (ja) | 制御回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |