JP3165632B2 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法

Info

Publication number
JP3165632B2
JP3165632B2 JP33884295A JP33884295A JP3165632B2 JP 3165632 B2 JP3165632 B2 JP 3165632B2 JP 33884295 A JP33884295 A JP 33884295A JP 33884295 A JP33884295 A JP 33884295A JP 3165632 B2 JP3165632 B2 JP 3165632B2
Authority
JP
Japan
Prior art keywords
light emitting
lead frames
chip
sealing
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33884295A
Other languages
English (en)
Other versions
JPH09181236A (ja
Inventor
輝光 山藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33884295A priority Critical patent/JP3165632B2/ja
Publication of JPH09181236A publication Critical patent/JPH09181236A/ja
Application granted granted Critical
Publication of JP3165632B2 publication Critical patent/JP3165632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、特に電気信号によ
って信号光を発する発光素子及びその製造方法に関する
ものである。
【0002】
【従来の技術】従来の発光素子について、発光ダイオー
ドランプ(以下、「LEDランプ」と称す。)を用いて
説明する。
【0003】図8は従来のLEDランプを示す斜視図で
ある。
【0004】該LEDランプは、LEDチップ1と、該
LEDチップ1を搭載する反射カップ2aを備え、前記
LEDチップ1の裏面側電極と電気的に接続される一方
のリードフレーム2と、前記LEDチップ1の表面側電
極と金線3等を介して電気的に接続される他方のリード
フレーム4と、前記LEDチップ1及び金線3並びにリ
ードフレーム2,4の一部を封止する封止樹脂5とを有
してなる構造からなる。
【0005】以下、該LEDランプの製造方法につい
て、図9及び図10にしたがって説明する。図9は従来
のLEDランプの製造フローチャートであり、図10は
図9に示すワイヤーボンド工程までを説明するための製
造工程図である。
【0006】まず、図10(a)に示すように、リード
フレーム2とリードフレーム4とがタイバー(図示せ
ず)等によって所定の間隔で保持されたリードフレーム
を用意し、図10(b)に示すように、前記リードフレ
ーム2の反射カップ2aに銀ペースト6を介してLED
チップ1をダイボンドする。
【0007】次に、図10(c)に示すように、LED
チップ1の表面側電極とリードフレーム4とを金線3に
てワイヤーボンドする。
【0008】この後、図9に示すように、ダイボンド,
ワイヤーボンドの電気的検査、封止樹脂5による樹脂モ
ールド、タイバーカット及び目視検査を順次行い、最後
に梱包されて出荷される。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
LEDランプは、LEDランプ1の表面側電極1aとリ
ードフレーム4との電気的接続を金線3にて行っていた
ので、該金線3をはるワイヤーボンド工程が必要であ
り、この工程に起因する不良が発生し、歩留り低下がす
る、即ち製品コストが上がるといった問題があった。
【0010】本発明は、上記課題に鑑み、発光チップと
リードフレームとを直接電気的に接続することにより歩
留りを向上し、製品コストの低減が図れる発光素子及び
その製造方法の提供を目的とするものである。
【0011】
【課題を解決するための手段】本発明の発光素子は、発
光チップと、該発光チップと電気的に接続される第1及
び第2リードフレームと、前記発光チップを封止する封
止樹脂とを備えてなる発光素子において、前記第1及び
第2リードフレームの一端側が外方に屈曲された屈曲部
の下部に、該第1及び第2リードフレームの間隔を保持
して一体化する絶縁性樹脂が側面視で前記第1及び第2
リードフレームの両方の外方まで延びて形成され、前記
発光チップを、前記第1及び第2リードフレームを架橋
するよう搭載し、且つ前記第1及び第2リードフレーム
に直接電気的に接続してなることを特徴とするものであ
る。
【0012】また、本発明の発光素子の製造方法は、発
光チップと、該発光チップと電気的に接続される第1及
び第2リードフレームと、前記発光チップを封止する封
止樹脂とを備えてなる発光素子の製造方法において、タ
イバーにより保持された前記第1及び第2リードフレー
ムの一端側が外方に屈曲された屈曲部の下部に、絶縁性
樹脂を側面視で前記第1及び第2リードフレームの両方
の外方まで延びるように形成して、前記第1及び第2リ
ードフレームの間隔を保持して一体化し、前記発光チッ
プを、前記第1及び第2リードフレームを架橋するよう
搭載し、且つ前記第1及び第2リードフレームに直接電
気的に接続し、前記封止樹脂により封止した後、前記タ
イバーを切断することを特徴とするものである。
【0013】本発明によれば、発光チップを、第1及び
第2リードフレームを架橋するよう搭載し、且つ前記第
1及び第2リードフレームに直接電気的に接続する
で、発光チップは別途金線等を用いることなく第1及び
第2リードフレームに電気的に接続することができる。
【0014】また、前記第1及び第2リードフレームが
絶縁性樹脂を介して一体化されので、第1リードフレ
ームと第2リードフレームとの絶縁性を安定して得るこ
とができる。
【0015】
【発明の実施の形態】本発明よりなる発光素子につい
て、従来例同様、LEDランプを用いて説明する。
【0016】図1は本発明の参考例のLEDランプを示
す斜視図であり、図2は図1の樹脂封止前の状態を示す
側面断面図であり、図3は図2に示すLEDチップの構
造を示す斜視図である。
【0017】該LEDランプは、第1及び第2リードフ
レーム11,12と、該第1及び第2リードフレーム1
1,12の一端側を架橋するように搭載され、且つ前記
第1及び第2リードフレームに直接電気的に接続される
LEDチップ13と、該LEDチップ13と第1及び第
2リードフレーム11,12の一端側を封止する封止樹
脂14とを備えてなる構造である。
【0018】前記第1及び第2リードフレーム11,1
2は互いが所定の間隔で配置され、一端側にそれぞれ半
カップ部11a,12aを備えてなり、該半カップ部1
1a,12aの互いの開口側を所定の間隔で対向配置す
ることにより、1つの反射カップを構成している。ま
た、前記両半カップ部11a,12aの内側底面は前記
LEDチップ13のダイボンドエリアとなっている。
【0019】前記LEDチップ13は、図3に示すよう
に、相対向する側の端面にアノード電極13aとカソー
ド電極13bとが形成されてなり、図2に示すように前
記アノード電極13a又はカソード電極13bが前記半
カップ部11aに銀ペースト等の導電性部材を介して搭
載され、前記カソード電極13b又はアノード電極13
aが前記半カップ部12aに導電性部材を介して搭載さ
れてなる。このようにして前記LEDチップ13は、反
射カップ内で両リードフレーム11,12を架橋するよ
うに搭載される。
【0020】該LEDチップ13は、その両電極の間隔
が両リードフレーム11,12を架橋できる程度の大き
さ(例えば、両リードフレーム11,12の間隔0.2
mmに対して両電極間が0.4mm)からなり、PN接
合部が両リードフレーム11,12に接しないよう両リ
ードフレーム11,12間に配置されてなる。
【0021】前記封止樹脂14は、散乱剤を含有する樹
脂からなり、前記LEDチップ13及びリードフレーム
11,12の一端側にて構成する反射カップを封止する
ものである。
【0022】前記両リードフレーム11,12間は、前
記封止樹脂14による封止により樹脂を介在させるもの
であり、これにより両リードフレーム11,12間の絶
縁性を持たせるものである。
【0023】以下、上述したLEDランプの製造方法
を、図4にしたがって説明する。図4は該LEDランプ
の製造フローチャートである。
【0024】まず、タイバーにより所定の間隔で保持さ
れた両リードフレーム11,12の両半カップ部11
a,12a内に、銀ペーストを介して両半カップ部11
a,12aを架橋するようにLEDチップ13をダイボ
ンドし、続いて該ダイボンドの電気的検査を行う。
【0025】次に、モールド金型を用いて前記LEDチ
ップ13及び両リードフレーム11,12の一端側にて
構成する反射カップを封止樹脂14により樹脂モールド
する。
【0026】この後、タイバーカット及び目視検査を順
次行い、最後に梱包されて出荷される。
【0027】このように、本参考例のLEDランプは、
LEDチップ13が第1及び第2リードフレーム11,
12の半カップ部11a,12aを架橋するよう搭載さ
れ、且つ前記第1及び第2リードフレー11,12に直
接電気的に接続されてなる構造なので、LEDチップ1
3は従来のように別途金線等を用いることなく第1及び
第2リードフレーム11,12に電気的に接続すること
ができ、ワイヤーボンド工程が削減され、製造工程の簡
素化を図ることができる。これに伴い、製品歩留りの向
上、構成部品の削減が可能となり、製品コストの低減が
可能となる。
【0028】図5は他の参考例のLEDランプを説明す
るための図である。本参考例について、上述した参考例
と相違する点のみ説明する。
【0029】本参考例のLEDランプは、図5に示すよ
うに第1及び第2リードフレーム11,12を予め絶縁
性樹脂15にて一体化してなる点が上記参考例と相違す
る。
【0030】該一体化の手法としては、LEDチップ1
3を搭載する前に例えば両リードフレーム11,12間
に絶縁性樹脂15によるインサート成型にてつなぐこと
により一体化する。
【0031】このように、第1及び第2リードフレーム
11,12が絶縁性樹脂を介して予め一体化されてなる
構造なので、第1リードフレーム11と第2リードフレ
ーム12との絶縁性が安定して得られる。
【0032】図6は本発明の実施の形態よりなるLED
ランプを示す斜視図であり、図7は図6の樹脂封止前の
状態を示す側面図である。本実施の形態について、図1
に示す参考例と相違する点のみ説明する。
【0033】該LEDランプは、第1及び第2リードフ
レーム11,12の一端側を半カップ部に代わって断面
視略L字形状に外方に屈曲させてなるとともに、第1及
び第2リードフレーム11,12の一体化用樹脂16に
より両リードフレーム11,12を所定の間隔で保持し
てなるものである。
【0034】なお、上述した実施の形態では、LEDラ
ンプを例にして説明したが、半導体レーザーチップ等の
発光チップを搭載してなる発光素子等においても、上記
構造を採用することにより同様の効果が得られることは
言うまでもない。
【0035】
【発明の効果】以上説明したように、本発明によれば、
発光チップを、第1及び第2リードフレームを架橋する
よう搭載し、且つ前記第1及び第2リードフレームに直
接電気的に接続するので、発光チップは別途金線等を用
いることなく第1及び第2リードフレームに電気的に接
続することができ、ワイヤーボンド工程が削減され、製
造工程の簡素化を図ることができる。これに伴い、製品
歩留りの向上、構成部品の削減が可能となり、製品コス
トの低減が可能となる。
【0036】また、前記第1及び第2リードフレームが
絶縁性樹脂を介して一体化されので、第1リードフレ
ームと第2リードフレームとの絶縁性が安定して得られ
る。
【図面の簡単な説明】
【図1】本発明の参考例の発光素子を示す斜視図であ
る。
【図2】図1の樹脂封止前の状態を示す側面断面図であ
る。
【図3】図2に示す発光素子の構造を示す斜視図であ
る。
【図4】図1に示す発光素子の製造フローチャートであ
る。
【図5】他の参考例の発光素子を説明するための図であ
る。
【図6】本発明の実施の形態よりなる発光素子を示す斜
視図である。
【図7】図6の樹脂封止前の状態を示す側面図である。
【図8】従来の発光素子を示す斜視図である。
【図9】図8に示す発光素子の製造フローチャートであ
る。
【図10】図9に示すワイヤーボンド工程までを説明す
るための製造工程図である。
【符号の説明】
11 第1リードフレーム 12 第2リードフレーム 11a,12a 半カップ部 13 LEDチップ(発光チップ) 13a アノード電極 13b カソード電極 14 封止樹脂 15 絶縁性樹脂 16 一体化用樹脂

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 発光チップと、該発光チップと電気的に
    接続される第1及び第2リードフレームと、前記発光チ
    ップを封止する封止樹脂とを備えてなる発光素子におい
    て、前記第1及び第2リードフレームの一端側が外方に屈曲
    された屈曲部の下部に、該第1及び第2リードフレーム
    の間隔を保持して一体化する絶縁性樹脂が側面視で前記
    第1及び第2リードフレームの両方の外方まで延びて形
    成され、 前記発光チップは、前記第1及び第2リードフレームを
    架橋するよう搭載され、且つ前記第1及び第2リードフ
    レームに直接電気的に接続されてなることを特徴とする
    発光素子。
  2. 【請求項2】 発光チップと、該発光チップと電気的に
    接続される第1及び第2リードフレームと、前記発光チ
    ップを封止する封止樹脂とを備えてなる発光素子の製造
    方法において、 タイバーにより保持された前記第1及び第2リードフレ
    ームの一端側が外方に屈曲された屈曲部の下部に、絶縁
    性樹脂を側面視で前記第1及び第2リードフレームの両
    方の外方まで延びるように形成して、前記第1及び第2
    リードフレームの間隔を保持して一体化し、 前記発光チップを、前記第1及び第2リードフレームを
    架橋するよう搭載し、且つ前記第1及び第2リードフレ
    ームに直接電気的に接続し、前記封止樹脂により封止し
    た後、前記タイバーを切断することを特徴とする発光素
    子の製造方法
JP33884295A 1995-12-26 1995-12-26 発光素子及びその製造方法 Expired - Fee Related JP3165632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33884295A JP3165632B2 (ja) 1995-12-26 1995-12-26 発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33884295A JP3165632B2 (ja) 1995-12-26 1995-12-26 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09181236A JPH09181236A (ja) 1997-07-11
JP3165632B2 true JP3165632B2 (ja) 2001-05-14

Family

ID=18321943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33884295A Expired - Fee Related JP3165632B2 (ja) 1995-12-26 1995-12-26 発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3165632B2 (ja)

Also Published As

Publication number Publication date
JPH09181236A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
US5535509A (en) Method of making a lead on chip (LOC) semiconductor device
EP2605276B1 (en) Packaged leadless semiconductor device
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
US4550333A (en) Light emitting semiconductor mount
US4877756A (en) Method of packaging a semiconductor laser and photosensitive semiconductor device
JP2003100986A (ja) 半導体装置
US7126163B2 (en) Light-emitting diode and its manufacturing method
KR20200001240U (ko) 발광 소자 패키지
JP2002064224A (ja) 発光ダイオード及びその製造方法
KR19980067735A (ko) 반도체 패키지의 제조방법
JP3165632B2 (ja) 発光素子及びその製造方法
JP2007081430A (ja) 半導体発光装置及びその製法並びに半導体発光装置用リフレクタ
JP4543542B2 (ja) 半導体装置
JPH06196759A (ja) 発光素子
JP4144676B2 (ja) チップ型発光ダイオードの製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP3134445B2 (ja) 樹脂封止型半導体装置
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP3188058B2 (ja) 発光ダイオード
JP2002076161A (ja) 表面実装型の半導体装置
JP2713141B2 (ja) 半導体装置
US5969293A (en) Method and apparatus for doubling back single gauge lead frame
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees