JP3164776U - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP3164776U JP3164776U JP2010006584U JP2010006584U JP3164776U JP 3164776 U JP3164776 U JP 3164776U JP 2010006584 U JP2010006584 U JP 2010006584U JP 2010006584 U JP2010006584 U JP 2010006584U JP 3164776 U JP3164776 U JP 3164776U
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- strip
- electronic circuit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】共通のフレキシブル基板上に少なくとも2つの電子部品を備える電子回路を提供する。【解決手段】少なくとも2つの電子部品は個々の場合に同一の機能層材料から成る少なくとも1つの電気機能層を有する。電気機能層は、同一の機能層材料から、また基板上にストリップタイプ様式で形成された層の層領域から形成される。【選択図】図5
Description
本考案は、共通のフレキシブル基板上に少なくとも2つの電子部品を備える電子回路に関連しており、その少なくとも2つの電子部品は個々の場合に同一の機能層材料から成る少なくとも1つの電気機能層を有する。
特許文献1はフィルムの製造のための方法を開示しており、この場合そのフィルムは、有機半導体技術を用いて少なくとも1つの部品、特に1つ又は複数の電界効果トランジスタを備える。部品の1つ又は複数の層の構造化は、この場合、サーマルレプリケーション又はUVレプリケーションによってもたらされる。この場合、大面積様式で塗布された複製される層は完全にレプリケーションによって部分的に切断され、パターン形成様式で構造化された電気機能層が形成される。しかし、複製される層の大面積層の塗布は、スペースの理由で常に可能とは限らず、さらには増大した材料消費量につながる。
すでに最終形態で基板に塗布される電気機能層は、例えば印刷法によって実現される。電子部品の製造における印刷法の利用は、前記部品が高いプロセス速度で安価に大量生産されることを可能にする。少なくとも0.5m/分、好ましくは5〜200m/分の範囲の印刷中の印刷方向での基板の速度が好ましくは選択される。可能な限り均一である電気的値及び電子部品の機能性を保証するために、電子部品がそれらから構成される個別の電気機能層は相次いで形成されなければならず、この場合、所定のレイアウトに従った正しい位置及び配列で互いに上下に配置されなければならない。
さらに、部品の電気的特性及び短い応答時間に関して、電気機能層の層厚さを最小限にすることが必要である。これを例えばプリント電気機能層の場合に達成できるようにするためには、よりいっそう低粘度の印刷媒体を使用することが必要である。
低粘度の媒体を用いた電気機能層の形成の間に要求される高プロセス速度では、第一に、電気機能層のための不正確なエッジが、唯一の部分的な、すなわち電気機能層のパターン形成塗布の間に形成されるという問題が後に起きる。電気機能層のエッジ又はマージンは、分離線の領域において不鮮明である。なぜなら、基板の動きの方向に対向する印刷媒体が、高プロセス速度のために所望の理想的境界線を越えて押されるか、引張られるか、又は回転させられるからである。スミアリングは、媒体の粘度が低下すればするほど、かえって悪化する。しかし、その作用は常に、すなわち高粘度の印刷媒体の場合でもやはり(顕微鏡的に)存在する。寸法がより限界的になればなるほど、この作用は高粘度の媒体の場合でさえもより顕著になる。さらに、印刷方向でスミアされた機能層は、それらの上に配置されるべき以後の機能層の精確なアラインメントを許さない。
低粘度の媒体を用いた電気機能層の形成の間に要求される高プロセス速度では、すでに構造化された形態での、すなわちそれぞれの機能層の最終形態での塗布中に、それぞれの機能層の領域にわたり十分に均一な層厚さを形成することが可能ではないという問題がさらに起きる。その作用は機能層のエッジの近傍で特に生じる。
それゆえ、本考案の目的は、従来技術の不利益を克服する電子回路を提供することである。
その目的は、共通のフレキシブル基板上に少なくとも2つの電子部品を備える電子回路について達成され、少なくとも2つの電子部品は個々の場合に、同一の機能層材料から成る電気機能層が基板上にストリップタイプ様式で形成された層の層領域から形成されるという事実によって、同一の機能層材料から成る少なくとも1つの電気機能層を有する。
前記電子回路は、共通のフレキシブル基板上に少なくとも2つの電子部品を備える電子回路の製造のための方法によって得られるもので、少なくとも2つの電子部品は個々の場合に、少なくとも1つのストリップタイプ層が基板上に形成されるという事実によって、そして同一の機能層材料から成る電気機能層が個別のストリップタイプ層の層領域から形成されるという点で、同一の機能層材料から成る少なくとも1つの電気機能層により形成される。
基板への機能層材料のストリップタイプ塗布は、きれいな輪郭を伴い省スペースと同時に均一な厚さの層塗布を可能にする。このようにして作製され、そして機能層材料から成る少なくとも1つのストリップタイプ層を備える基板は、多様に使用することができ、それぞれの所望の電子回路に個別に適応され得る。
このとき、異なる電子部品の各群がそれぞれ付属の異なるストリップタイプ層によって具体化されると、特別に好ましい。たとえば、たとえばトランジスタ、ダイオード、非リアクタンス性抵抗器、またはキャパシタを形成する、2つまたはそれ以上の同種類の第1の電子部品が設けられる。さらに、第1の電子部品とは異なっていて、たとえばトランジスタ、ダイオード、抵抗器、及びコンデンサを含む群から選択される、2つまたはそれ以上の同種類の第2の電子部品が設けられる。このとき第1の電子部品は、1つまたは複数の第1のストリップタイプ層の層領域によって具体化されており、第2の電子部品は、1つまたは複数の第2のストリップタイプ層の層領域によって具体化される。第1及び第2の電子部品は、2つまたはそれ以上の互いに平行に配置された列に配置されており、このことは、一方では配線コストを明らかに増大させるものの、他方では、特に印刷プロセスを利用して連続プロセスで電子回路を製造するときの生産工学上の著しい利点につながる。
基板上にストリップタイプ様式で形成された層が特定の塗布方向で基板上に連続プロセスにおいて形成された場合、特に価値があることがわかっている。基板上にストリップタイプ様式で形成された層は好ましくは、プリント層か、又は基板上に液体媒体を塗布することによって形成された層である。
基板上にストリップタイプ様式で形成された層が特定の塗布方向で基板上に連続プロセスにおいて形成された場合、特に価値があることがわかっている。基板上にストリップタイプ様式で形成された層は好ましくは、プリント層か、又は基板上に液体媒体を塗布することによって形成された層である。
特に、この場合、使用される連続プロセスは、印刷法、特に凹版印刷、凸版印刷、スクリーン印刷の群からの印刷法であり、又は使用される連続プロセスは、少なくとも1つのストリップタイプ層を基板に形成するために液体媒体を塗布するいずれかの他のコーティング法(例えばブレードコーティング、スピンコーティング、スプレー又はインクジェット式印刷)である。ストリップタイプ層の印刷中、塗布方向は結果として印刷方向に対応する。特に、少なくとも領域単位で基板上に展開される印刷用具が少なくとも1つのストリップタイプ層を印刷するために使用される場合、本考案に従った方法にとって好ましい。例えば、印刷ローラー又は、パッドといった柔軟性ゴム用具がここで印刷用具として適格である。
この場合、20℃の温度時に考察した時に、200mPas未満、特に50mPas未満の絶対粘度を有する印刷媒体又は液体媒体が、少なくとも1つのストリップタイプ層を形成するために好ましい。そのような低粘度の媒体は極めて薄い電気機能層を形成することを可能にすると同時に、それで製造された電子部品の性能特徴を向上させる。
少なくとも2つの電子部品のうちの第1の電子部品が第1の電気機能層を有し、そして少なくとも2つの電子部品のうちの第2の電子部品が第2の電気機能層を有する場合、価値があることがわかっており、第1及び第2の電気機能層は同一の機能層材料から形成されており、第1及び第2の電気機能層は、それらが塗布方向で相次いで又は互いに並んで配置されるようにして基板上に配置されている。
基板上にストリップタイプ様式で形成された層が半導電性又は電気絶縁層、特に有機半導電性又は有機電気絶縁層である場合、特に好ましい。しかし、導電性の、適切であれば有機導電性のストリップタイプ層もまた使用することができる。
例えば、ポリチオフェンは有機半導体材料として適格である。とりわけ、ポリビニルフェノールは有機絶縁材料として価値があることがわかっている。無機半導体又は絶縁材料は、半導電性又は電気絶縁無機微粒子、特にナノ粒子を含有するペーストによって蒸着、スパッタリング又はインサートされ得る。
互いに並んで平行に配置され、異なる機能層材料から形成されている複数のストリップタイプ層を備える基板を形成することは、特に有利である。別の、適切であればさらにストリップタイプ層による個別の領域の以降のコーティングによって、電子回路を形成するために要求される部品をそれらから構成することが可能である。
電子回路の個別の部品を形成するために、基板上にストリップタイプ様式で形成された層は、中断され、且つ/又は相互に独立した層領域に細分されることが必要になるかもしれず、基板上にストリップタイプ様式で形成された層の横断面にわたって見た時に、少なくとも1つの連続的開口が、基板上にストリップタイプ様式で形成された層に形成されている。
この場合、基板上にストリップタイプ様式で形成された層が塗布方向で、及び/又は塗布方向に垂直に細分された場合、価値があることがわかっている。レーザービーム、エンボシング、切削、研削又はスクラッチングの使用は、少なくとも1つのストリップタイプ層を構造化するための適格な方法として価値があることがわかっている。
好ましくは、基板上にストリップタイプ様式で形成された層の少なくとも1つの開口はビアを形成し、それによって、基板平面(x−y平面)に対し垂直に見た時に、基板上にストリップタイプ様式で形成された層の上下に配置された電気機能層の間に電気的接触が形成される。従って、これは機能層間の三次元(z平面)での接続を可能にする。
開口は、1μm〜10mm、好ましくは50μm〜2mmの範囲内の幅を有する場合、好都合であることがわかっている。そのような寸法は、本考案に従った方法を使用した時に例えば凹版又は凸版印刷によって高精度で実現することができる。そのような幅は、そのような開口によるめっきスルーホールの形成中のストリップタイプ層の層領域の十分な電気的絶縁及び、さらに十分な材料取り込み能力(例えば印刷ペーストを取り込むための)を保証する。
少なくとも1つの電子部品がトランジスタとして、特に電界効果トランジスタとして形成される場合、価値があることがわかっている。特に、少なくとも2つの電子部品が個々の場合に電界効果トランジスタとして形成される場合、価値があることがわかっており、電界効果トランジスタは個々の場合に、基板上にストリップタイプ様式で形成された半導電性層の層領域から形成される同一の機能層材料から成る半導電性電気機能層を有しており、そして電界効果トランジスタは個々の場合に、基板上にストリップタイプ様式で形成された電気絶縁層の層領域から形成される同一の機能層材料から成る電気絶縁電気機能層を有する。
さらに、少なくとも1つの電子部品がダイオードとして形成される場合、有利であることがわかっている。特に、少なくとも2つの電子部品が個々の場合にダイオードとして形成される場合、有利であり、ダイオードは個々の場合に、基板上にストリップタイプ様式で形成された半導電性層の層領域から形成される同一の機能層材料から成る半導電性電気機能層を有する。
さらに、少なくとも1つの電子部品が非リアクタンス性抵抗器として形成される場合、価値があることがわかっている。特に、少なくとも2つの電子部品が個々の場合に非リアクタンス性抵抗器として形成される場合、有利であり、抵抗器は個々の場合に、基板上にストリップタイプ様式で形成された層の層領域から形成される同一の機能層材料から成る機能層を有する。
さらに、少なくとも1つの電子部品がキャパシタとして形成される場合、有利であることがわかっている。特に、少なくとも2つの電子部品が個々の場合にキャパシタとして形成される場合、有利であり、キャパシタは個々の場合に、基板上にストリップタイプ様式で形成された電気絶縁層の層領域から形成される同一の機能層材料から成る電気絶縁機能層を有する。
連続プロセスについて、特に、フレキシブル基板がテープタイプ様式で形成される場合、好都合であることがわかっている。少なくとも1つのストリップタイプ層の少なくとも形成の間に、基板はそれによってロールからロールへ適宜移送されることができる。この場合、未コーティングのフレキシブル基板はロールに巻き取られ、基板はロールから巻き出され、例えば印刷機内を誘導され、プロセスにおいてプリントされ、そして最後にプリント基板として別のロールに巻き取られる。これは長い基板テープを加工することを可能にし、印刷機に対する位置決めは新しい基板ロールの始めに一度実行するだけでよい。
この場合、基板上にストリップタイプ様式で形成された少なくとも1つの層がテープタイプ基板の長手方向側と平行に配置されている、すなわち塗布方向がテープタイプ基板の長手方向側と平行に配置されている場合、特に好ましい。その結果、ストリップタイプ層はロールの開始からロールの最後まで基板上に連続的に形成されることができ、それによって層の一様性(層の厚さ、幅及び表面粗さに関して)を高める。
フレキシブル基板は多層様式で形成することができる。適切であれば、使用されるフレキシブル基板が多層化された細長いプラスチックフィルムである場合、特に好ましい。例えば、ポリエステル、ポリエチレン、ポリエチレンテレフタレート又はポリイミドから成るプラスチックフィルムがこの場合に適格である。6μm〜200μmの範囲内の、好ましくは12μm〜50μmの範囲内のフレキシブル基板の厚さが選択された場合、価値があることがわかっている。
基板上にストリップタイプ様式で形成された少なくとも2つの、特に2〜20の層が基板で互いに平行に配置されている場合、価値があることがわかっている。この場合、そのようなストリップタイプ層の幅は、好ましくは50μm〜2000μmである。互いに隣接して平行に配置された2つのストリップタイプ層の間の好ましい距離はこの場合2000μm〜50000μmである
基板上にストリップタイプ様式で形成された少なくとも2つの層が、基板横断面で見た時に、基板の1平面及び/又は異なる平面に配置される場合、特に好ましい。それによって三次元回路が単純な方式で製造できる。
少なくとも2つの電子部品が個々の場合に、異なる機能層材料から成る少なくとも2つの電気機能層を有する場合、有利であり、個々の場合に少なくとも2つの部品の少なくとも2つの電気機能層のうちの1つは、結果として少なくとも2つの電子部品によって共同で使用されるストリップタイプ層の構造化によって形成される。これは部品の最適な配置及びストリップタイプ層の利用を保証する。
少なくとも2つの電子部品のうちの第1の電子部品が第1の電気機能層を有することは価値があることがわかっており、少なくとも2電子部品のうちの第2の電子部品は第2の電気機能層を有しており、第1及び第2の電気機能層は同一の機能層材料から形成されており、第1及び第2の電気機能層は、それらが塗布方向で見た時に相次いで又は互いに並んで配置されるようにして基板上に配置されている。
好ましくは、基板上にストリップタイプ様式で形成された層は、1nm〜300μmの範囲内の、特に1nm〜300nmの範囲内の層厚さで形成されている。
少なくとも2つの電子部品は通常さらに、導電性の、特に有機又は金属の、機能層を有する。後者は、未コーティング基板又はすでにコーティングされた基板上に(ストリップタイプ層の形成の前又は後に)印刷、蒸着又はスパッタリングによって形成することができる。
導電性材料、特に、例えば、蒸着又はスパッタリングされた金又はシリコンから成る導電性ポリマー又は金属もしくは金属合金、又は、金、銀又は導電性無機ナノ粒子を備える導電性ペーストが、この場合に適切である。ここで導電性「有機」材料は、全部の種類の有機、有機金属及び無機プラスチックであると考えられる。従って、炭素を含有する材料としての有機材料に対する独断的意味での制限は考えられず、反対に例えば、シリコーンの使用もまた考えられる。さらに、用語は、分子の大きさに関して、特にポリマー及び/又はオリゴマー材料に関してまったくいかなる制限も受けるように意図されておらず、反対に、「小さな分子」の使用もまた完全に可能である。とりわけ、ポリアニリン又はポリピロールは導電性有機材料として価値があることがわかっている。
電子回路は好ましくは有機回路である。しかし、有機回路が、有機電気機能層だけを有する部品を有する、且つ/又は有機及び無機電気機能層を有する部品を有する場合、等しく価値があることがわかっている。
図1(a)〜9(b)は例証として本考案を説明するために意図されている。
図1(a)は、テープタイプ基板1上に長手方向且つ互いに平行に配置されたストリップタイプ層2a、2b、2c、2dを備えるPETから成るフレキシブルテープタイプ基板1を示している。ストリップタイプ層2a、2b、2c、2dは、凹版印刷法によって基板1上にプリントされており、図1(a)の左側の矢線が印刷方向を示している。ストリップタイプ層2a、2b、2c、2dは、基板1の全長にわたり印刷方向に平行に塗布されている。複数のストリップタイプ層2aは有機且つ導電性様式で形成されており、複数のストリップタイプ層2bは有機且つ半導電性様式で形成されており、ストリップタイプ層2cは再度有機且つ半導電性様式で形成されており、複数のストリップタイプ層2dは有機且つ電気絶縁様式で形成されている。ストリップタイプ層2a、2b、2c、2dはその後、電子部品の組立のために電気機能層としてそのままの形態で、又は他の構造化形態のどちらかで使用される。さらに、適切であれば、再度ストリップタイプの電気機能層が基板1上に電子部品の組立のために塗布され、前記層は所望の電子回路を形成するために接続される。これについては、図4(a)から図8(b)を参照しながらあとで詳しく説明する。印刷媒体による機能層材料のストリップタイプ塗布は、電子部品の以降の機能層の特に均一な層厚さ及び輪郭をもたらす。
図1(b)は、図1(a)における基板1及びストリップタイプ層2a、2b、2c、2dを通る横断面A−A’を示している。
図2(a)は、ここではポリチオフェンである有機半導電性機能層材料から成る1つのストリップタイプ層2bを備えるフレキシブルテープタイプ基板1を示している。ストリップタイプ層2bは基板1に長手方向にプリントされ、図の左側の矢線が塗布方向を示している。例図は、ストリップタイプ層2bのうちの層領域3aを識別しており、それらは基板1の長手方向に向いており、それらにおいて、ストリップタイプ層2bの形成後、ストリップタイプ層2bに開口4a(図2(b)参照)を付与するためにレーザーによって切削が行われることになる。
図2(b)はさらに、レーザー処理後の図2(a)からの基板1及びストリップタイプ層2bを示しており、ストリップタイプ層2bは、基板1の長手方向で平行であり互いに分離されている3つのストリップに分割された。3つのストリップタイプ層2bはその後、適切であればさらなる構造化の後、電子部品の組立のための電気機能層として使用される。さらに、適切であれば再度ストリップタイプの電気機能層が基板1上に電子部品の組立のために塗布され、前記層は所望の電子回路を形成するために接続される。印刷媒体による機能層材料のストリップタイプ塗布は、電子部品の以降の機能層の特に均一な層厚さ及び輪郭をもたらす。
図3(a)は同様に、ここではポリチオフェンである有機半導電性機能層材料から成る1つのストリップタイプ層2bを備えるフレキシブルテープタイプ基板1を示している。ストリップタイプ層2bに加えて、図1(a)に示すように、1つまたは複数のストリップタイプ層が支持基板1の上にさらに設けられている。ストリップタイプ層2bは基板1に長手方向にプリントされ、図の左側の矢線が塗布方向を示している。例図はストリップタイプ層2bのうちの層領域3bを識別しており、それらは基板1の横方向に向いており、それらにおいて、ストリップタイプ層2bの形成後、ストリップタイプ層2bに開口4b(図3(b)参照)を付与するためにレーザーによって切削が行われることになる。
図3(b)はさらに、レーザー処理後の図3(a)からの基板1及びストリップタイプ層2bを示しており、ストリップタイプ層2bは、基板1の横方向で平行であり互いに分離されている3つのストリップに分割された。3つのストリップタイプ層2bはその後、適切であればさらなる構造化の後、電子部品の組立のための電気機能層として使用される。さらに、適切であれば再度ストリップタイプの電気機能層が基板1上に電子部品の組立のために塗布され、前記層は所望の電子回路を形成するために接続される。印刷媒体による機能層材料のストリップタイプ塗布は、電子部品の以降の機能層の特に均一な層厚さ及び輪郭をもたらす。
図4(a)と図4(b)は、多数の電子部品6a、6b、7a、7b、8a、8b、9a、9b、及び9cを共通のフレキシブル基板上に含む電子回路の構造を示している。基板の上には、すでに上で説明したストリップタイプ層2b、2c、及び2dが塗布されている。すでに上で説明したとおり、ストリップタイプ層2b及び2cは、半導電性材料から成る層である。このとき、一方のストリップタイプ層2b及びストリップタイプ層2cはそれぞれ異なる半導電性材料、特に有機半導電性材料から成っている。ストリップタイプ層2dは、電気絶縁材料、特に有機電気絶縁材料から成っている。ストリップタイプ層2b、2c、及び2dは、印刷方法により、特にグラビア印刷により、ロールからロールへの方式で塗布されるのが好ましい。さらに、図2(a)から図3(b)を参照して上で説明したように、ストリップタイプ層がさらに構造化されていることも可能である。
さらに、図4(a)及び図4(b)に示す電子回路は、導電性機能層5a、5bをさらに有している。導電性機能層5a、5bは、金属、特に金から成っているのが好ましい。これらの層は全面的に塗布されるか、またはストリップタイプ様式で塗布され、次いで、たとえばレーザー、機械的除去、又はエッチング法による剥離によって構造化されるのが好ましく、これについては図2(a)から図3(b)を参照しながら一例として上で説明したとおりである。さらに、導電性機能層5a及び5bが有機導電性材料で形成されており、印刷方法によって、好ましくはグラビア印刷によって、すでに構造化された形態で塗布することも可能である。
この電子回路を製造するために、第1のステップで、導電性機能層5aが構造化された形態で基板に塗布され、その様子はたとえば図5(a)及び図5(b)に示されている。次いで、半導電性材料から成るストリップタイプ層2cが印刷方法で塗布される。このことは、図6(a)及び図6(b)に示されている。次いで、半導電性材料から成るストリップタイプ層2bが印刷方法により塗布され、その様子は図7(a)及び図7(b)に示されている。次いで、電気絶縁材料から成るストリップタイプ層2dが印刷方法により塗布され、その様子は図8(a)及び図8(b)に示されている。次いで、導電性機能層5bが構造化された形態で塗布され、それにより、図4(a)及び図4(b)に示す電気回路が基板1の上に準備される。このように導電性機能層5aの塗布の後に、3回の連続する印刷プロセスで、導電性材料、半導電性材料、及び電気絶縁材料の群から選択される互いに異なる電気機能材料が、それぞれストリップタイプ様式でそれぞれ基板に塗布される。
それにより、ストリップタイプ層2cの領域には複数の同種類の電子部品すなわち電子部品6a及び6bが形成され、ストリップタイプ層2d及び2bの領域には複数の同種類の電子部品すなわち電子部品7a及び7bが形成され、ストリップタイプ層2dの領域には複数の同種類の電子部品すなわち電子部品8a及び8bが形成され、ストリップタイプ層2bの領域には複数の同種類の電子部品すなわち電子部品9a、9b、及び9cが形成される。電子部品6a及び6bはそれぞれダイオードを構成しており、電子部品7a及び7bはそれぞれトランジスタを構成しており、電子部品8a及び8bはそれぞれキャパシタを構成しており、電子部品9a、9b、及び9cはそれぞれ非リアクタンス性抵抗器を構成している:
導電性機能層5a、5b及び間に配置された有機半導電性層2cを含むユニットは、それぞれのダイオードを形成する。この場合ストリップタイプ電気絶縁層(ここには図示されていない)が随意選択で有機半導電性層2bと導電性機能層5aとの間の領域全体にわたり配置することができ、前記電気絶縁層は、有機半導電性層2bと導電性機能層5bとの間の領域にビア又は開口を有する。有機半導電性層2bと導電性機能層5aとの間の直接接触がビアによって可能である。
導電性機能層5a、5b、その間に配置された有機半導電性層2b、及び電気絶縁層2dを含むユニットは、図5(a)に示すように構造化された導電性機能層5a及び5bの場合、それぞれトランジスタを形成する。
導電性機能層5a、5b、及びその間に配置された電気絶縁層2dは、それぞれキャパシタを形成する。
導電性機能層5a、5b、及びその間に配置された有機半導電性層2dは、それぞれ非リアクタンス性抵抗器を形成する。半導体の漏れ電流は抵抗を生じる。
層2bは、層5aよりも高い面積抵抗率を有する導電性材料から成る層であってもよく、たとえばカーボンブラックから成っていてよい。
さらに、非リアクタンス性抵抗器は、図9(a)及び図9(b)に示すように構成することもできる:
さらに、図4(a)及び図4(b)に示す電子回路は、導電性機能層5a、5bをさらに有している。導電性機能層5a、5bは、金属、特に金から成っているのが好ましい。これらの層は全面的に塗布されるか、またはストリップタイプ様式で塗布され、次いで、たとえばレーザー、機械的除去、又はエッチング法による剥離によって構造化されるのが好ましく、これについては図2(a)から図3(b)を参照しながら一例として上で説明したとおりである。さらに、導電性機能層5a及び5bが有機導電性材料で形成されており、印刷方法によって、好ましくはグラビア印刷によって、すでに構造化された形態で塗布することも可能である。
この電子回路を製造するために、第1のステップで、導電性機能層5aが構造化された形態で基板に塗布され、その様子はたとえば図5(a)及び図5(b)に示されている。次いで、半導電性材料から成るストリップタイプ層2cが印刷方法で塗布される。このことは、図6(a)及び図6(b)に示されている。次いで、半導電性材料から成るストリップタイプ層2bが印刷方法により塗布され、その様子は図7(a)及び図7(b)に示されている。次いで、電気絶縁材料から成るストリップタイプ層2dが印刷方法により塗布され、その様子は図8(a)及び図8(b)に示されている。次いで、導電性機能層5bが構造化された形態で塗布され、それにより、図4(a)及び図4(b)に示す電気回路が基板1の上に準備される。このように導電性機能層5aの塗布の後に、3回の連続する印刷プロセスで、導電性材料、半導電性材料、及び電気絶縁材料の群から選択される互いに異なる電気機能材料が、それぞれストリップタイプ様式でそれぞれ基板に塗布される。
それにより、ストリップタイプ層2cの領域には複数の同種類の電子部品すなわち電子部品6a及び6bが形成され、ストリップタイプ層2d及び2bの領域には複数の同種類の電子部品すなわち電子部品7a及び7bが形成され、ストリップタイプ層2dの領域には複数の同種類の電子部品すなわち電子部品8a及び8bが形成され、ストリップタイプ層2bの領域には複数の同種類の電子部品すなわち電子部品9a、9b、及び9cが形成される。電子部品6a及び6bはそれぞれダイオードを構成しており、電子部品7a及び7bはそれぞれトランジスタを構成しており、電子部品8a及び8bはそれぞれキャパシタを構成しており、電子部品9a、9b、及び9cはそれぞれ非リアクタンス性抵抗器を構成している:
導電性機能層5a、5b及び間に配置された有機半導電性層2cを含むユニットは、それぞれのダイオードを形成する。この場合ストリップタイプ電気絶縁層(ここには図示されていない)が随意選択で有機半導電性層2bと導電性機能層5aとの間の領域全体にわたり配置することができ、前記電気絶縁層は、有機半導電性層2bと導電性機能層5bとの間の領域にビア又は開口を有する。有機半導電性層2bと導電性機能層5aとの間の直接接触がビアによって可能である。
導電性機能層5a、5b、その間に配置された有機半導電性層2b、及び電気絶縁層2dを含むユニットは、図5(a)に示すように構造化された導電性機能層5a及び5bの場合、それぞれトランジスタを形成する。
導電性機能層5a、5b、及びその間に配置された電気絶縁層2dは、それぞれキャパシタを形成する。
導電性機能層5a、5b、及びその間に配置された有機半導電性層2dは、それぞれ非リアクタンス性抵抗器を形成する。半導体の漏れ電流は抵抗を生じる。
層2bは、層5aよりも高い面積抵抗率を有する導電性材料から成る層であってもよく、たとえばカーボンブラックから成っていてよい。
さらに、非リアクタンス性抵抗器は、図9(a)及び図9(b)に示すように構成することもできる:
図9(a)は、ここではポリアニリン又は金である導電性機能層材料から成るストリップタイプ層5aを備えるPETから成るフレキシブルテープタイプ基板1を示しており、前記ストリップタイプ層はレーザーによって反復的に細分されている。それゆえ、直線状様式で延びる開口4b及び蛇行様式で延びる開口4cが形成されており、一方は半導電性層2b(図示せず)そしてさらに、ここではポリビニルフェノールである電気絶縁機能層材料から成る層2dの、2つのさらなるストリップタイプ層が互いに上下に形成された。層2bは、層5aよりも高い面積抵抗率を有する導電性材料から成る層であってもよく、たとえばカーボンブラックから成っていてよい。この場合、蛇行開口4cの前後のストリップタイプ層5a、そしてまた蛇行の上に配置されたストリップタイプ層2b、2dの層領域は、個々の場合に、抵抗器を形成する別個のユニットを形成する。半導体の漏れ電流は抵抗を生じる。従って、2つの抵抗器ユニットが図6(a)で識別することができる。抵抗器の相互接続又は電子回路とのその連結の例図は、明快さの理由でここでは省略された。それゆえ、抵抗器の電極を形成する蛇行の前後の層領域5aはまた、部品の相互接続を実現するために導体トラックに相応に接点接続されていなければならない。
図1(a)〜9(b)の例図は本考案の概念を例示するためだけの働きをする。これに基づき、当業者は、ここでの本考案を逸脱することなく、基板上にストリップタイプ様式で塗布された層が使用できるさらなる電子回路及び例示的な用途を容易に見出すことができる。従って、図1(a)〜9(b)は、ストリップタイプ層、部品の特定の構成及び、それらの数及び相互接続に対し何らいかなる制限ももたらすように意図されていない。
1 テープタイプ基板
2a、2b、2c、2d ストリップタイプ層
3a、3b 層領域
4a、4b、4c 開口
5a、5b 導電性機能層
2a、2b、2c、2d ストリップタイプ層
3a、3b 層領域
4a、4b、4c 開口
5a、5b 導電性機能層
Claims (17)
- 共通のフレキシブル基板(1)上に多数の電子部品を備える電子回路であって、機能性材料から成る少なくとも1つの第1及び第2のストリップタイプ層が基板上に塗布されており、多数の電子部品は、トランジスタ、ダイオード、非リアクタンス性抵抗器又はキャパシタとして形成された2つまたはそれ以上の同種類の第1の電子部品と、トランジスタ、ダイオード、非リアクタンス性抵抗器及びキャパシタを含む群のうちの第1の部品とは異なる部品として形成された2つまたはそれ以上の同種類の第2の電子部品とを含んでおり、第1の電子部品は同一の機能層材料から成る少なくとも1つの第1の電気機能層をそれぞれ有しており、少なくとも1つの第1の電気機能層は第1のストリップタイプ層(2a、2b、2c、2d、5a)の層領域で構成されており、第2の電子部品は同一の機能層材料から成る少なくとも1つの第2の電気機能層をそれぞれ有しており、少なくとも1つの第2の電気機能層は第2のストリップタイプ層(2a、2b、2d、5a)の層領域で構成されており、第1のストリップタイプ層は第2のストリップタイプ層と平行に配置されており、第1及び第2のストリップタイプ層の機能層材料は互いに異なっていることを特徴とする電子回路。
- 基板(1)上にストリップタイプ様式で形成された層(2a、2b、2c、2d、5a)は特定の塗布方向で基板(1)上に連続プロセスで形成されることを特徴とする請求項1に記載の電子回路。
- 第1且つ/又は第2のストリップタイプ層(2a、2b、2d、2c)は、半導電性又は電気絶縁層、特に有機半導電性又は有機電気絶縁層から成ることを特徴とする請求項1〜2のうちの何れか1項に記載の電子回路。
- 第1且つ/又は第2のストリップタイプ層(2a、2b、2c、2d、5a)は、プリント層又は、基板(1)上に液体媒体を塗布することによって形成された層であることを特徴とする請求項1〜3のうちの何れか1項に記載の電子回路。
- 第1且つ/又は第2のストリップタイプ層(2a、2b、2c、2d、5a)のうちの少なくとも1つは、中断され、且つ/又は相互に独立した層領域に細分されていることを特徴とし、基板(1)上にストリップタイプ様式で形成された層(2a、2b、2c、2d、5a)の横断面にわたって見た時に、少なくとも1つの連続的開口(4a、4b、4c)が基板(1)上にストリップタイプ様式で形成された層(2a、2b、2c、2d、5a)に形成されている請求項1〜4のうちの何れか1項に記載の電子回路。
- 第1且つ/又は第2のストリップタイプ層(2a、2b、2c、2d、5a)は、塗布方向で、且つ/又は塗布方向に垂直に細分されていることを特徴とする請求項5に記載の電子回路。
- トランジスタは電界効果トランジスタとして形成されることを特徴とする請求項1〜6のうちの何れか1項に記載の電子回路。
- 電子回路の第1の電子部品が個々の場合に電界効果トランジスタとして形成されることを特徴とし、電界効果トランジスタは個々の場合に、基板(1)上にストリップタイプ様式で形成された半導電性層(2b)の層領域から形成される同一の機能層材料から成る半導電性電気機能層を第1の層として有しており、電界効果トランジスタは個々の場合に、基板(1)上にストリップタイプ様式で形成された電気絶縁層(2d)の層領域から形成される同一の機能層材料から成る電気絶縁電気機能層を有しており、半導電性層且つ/又は電気絶縁層は少なくとも1つの第1のストリップタイプ層を形成している請求項7に記載の電子回路。
- 電子回路の第2の電子部品が個々の場合にダイオードとして形成されることを特徴とし、ダイオードは個々の場合に、基板(1)上にストリップタイプ様式で形成された半導電性層(2b)の層領域から形成され、第2のストリップタイプ層を構成する同一の機能層材料から成る半導電性電気機能層を有する請求項1〜8のうちの何れか1項に記載の電子回路。
- 電子回路の第2の電子部品が個々の場合にキャパシタとして形成されることを特徴とし、キャパシタは個々の場合に、基板上にストリップタイプ様式で形成された電気絶縁層(2d)の層領域から形成され、第2のストリップタイプ層を構成する同一の機能層材料から成る電気絶縁機能層を有する、請求項1〜9のうちの何れか1項に記載の電子回路。
- フレキシブル基板(1)はテープタイプ様式で形成されることを特徴とする請求項1〜10のうちの何れか1項に記載の電子回路。
- 第1及び第2のストリップタイプ層(2a、2b、2c、2d、5a)は、テープタイプ基板(1)の長手方向側と平行に配置されていることを特徴とする請求項11に記載の電子回路。
- フレキシブル基板(1)は多層であることを特徴とする請求項1〜12のうちの何れか1項に記載の電子回路。
- 第1及び第2のストリップタイプ層(2a、2b、2c、2d、5a)は、基板横断面で見た時に、基板(1)の1平面又は異なる平面に配置されることを特徴とする請求項1〜13のうちの何れか1項に記載の電子回路。
- 第1及び第2のストリップタイプ層(2a、2b、2c、2d、5a)は、1nm〜300μmの範囲内、特に1nm〜300nmの範囲内の層厚さで形成されることを特徴とする請求項1〜14のうちの何れか1項に記載の電子回路。
- 少なくとも2つの電子部品はさらに、導電性の、特に有機又は金属の機能層を有することを特徴とする請求項1〜15のうちの何れか1項に記載の電子回路。
- 電子回路は、有機電気機能層だけを有する部品を有し、且つ/又は有機及び無機電気機能層を有する部品を有することを特徴とする請求項1〜16のうちの何れか1項に記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006584U JP3164776U (ja) | 2010-10-04 | 2010-10-04 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006584U JP3164776U (ja) | 2010-10-04 | 2010-10-04 | 電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3164776U true JP3164776U (ja) | 2010-12-16 |
Family
ID=54876132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010006584U Expired - Fee Related JP3164776U (ja) | 2010-10-04 | 2010-10-04 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3164776U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079971A (ja) * | 2010-10-04 | 2012-04-19 | Polyic Gmbh & Co Kg | 電子回路及び同品の製造のための方法 |
-
2010
- 2010-10-04 JP JP2010006584U patent/JP3164776U/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079971A (ja) * | 2010-10-04 | 2012-04-19 | Polyic Gmbh & Co Kg | 電子回路及び同品の製造のための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Grau et al. | Fully high‐speed gravure printed, low‐variability, high‐performance organic polymer transistors with sub‐5 V operation | |
US7301751B2 (en) | Embedded capacitor | |
KR102254683B1 (ko) | 패턴화된 나노와이어 투명 전도체들에 대한 전자 컴포넌트들의 본딩 | |
US9750141B2 (en) | Printing high aspect ratio patterns | |
US20060158497A1 (en) | Ink-jet printing of compositionally non-uniform features | |
JP2005526271A5 (ja) | ||
Kim et al. | Multiscale and uniform liquid metal thin‐film patterning based on soft lithography for 3D heterogeneous integrated soft microsystems: additive stamping and subtractive reverse stamping | |
US8315061B2 (en) | Electronic circuit with elongated strip layer and method for the manufacture of the same | |
TWI536886B (zh) | 用於裝配電子元件於可撓性基板上的方法和設備以及電子元件和可撓性基板的組件 | |
CN107850958B (zh) | 图案化外覆层 | |
TW202005006A (zh) | 在撓性或剛性載具上的單分電子基板及相關方法 | |
JP3164776U (ja) | 電子回路 | |
Pham et al. | Self-aligned carbon nanotube thin-film transistors on flexible substrates with novel source–drain contact and multilayer metal interconnection | |
CN105393334A (zh) | 压印有图案以形成隔离器件区域的基板 | |
TWI422085B (zh) | 製造電子構件的方法 | |
JP2012079971A (ja) | 電子回路及び同品の製造のための方法 | |
JP2006196851A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2016219508A (ja) | 電子デバイスの製造方法および電子デバイス | |
JP2006186293A (ja) | 薄膜トランジスタの製造方法 | |
US9713268B2 (en) | Manufacturing method for electronic device | |
CN108076581A (zh) | 多层柔性电路板及其制备方法 | |
JP2006237197A (ja) | 薄膜トランジスタの製造方法 | |
US8575025B2 (en) | Templated circuitry fabrication | |
Hrehorova et al. | Suitability of gravure printing for high volume fabrication of electronics | |
JP2023149465A (ja) | 回路基材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |