JP3164192B2 - 方形波−電圧変換回路 - Google Patents
方形波−電圧変換回路Info
- Publication number
- JP3164192B2 JP3164192B2 JP12161895A JP12161895A JP3164192B2 JP 3164192 B2 JP3164192 B2 JP 3164192B2 JP 12161895 A JP12161895 A JP 12161895A JP 12161895 A JP12161895 A JP 12161895A JP 3164192 B2 JP3164192 B2 JP 3164192B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- square wave
- operational amplifier
- duty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、各種の計測器用回路に
関し、特に入力された方形波のデューティに応じた直流
電圧を出力する方形波−電圧変換回路に関する。
関し、特に入力された方形波のデューティに応じた直流
電圧を出力する方形波−電圧変換回路に関する。
【０００２】
【従来の技術】従来の方形波−電圧変換回路は図３に示
すように、抵抗器３〜５とコンデンサ６〜８とを組み合
わせたフィルタを複数段にして積分回路２を構成し、積
分回路２で入力端子１を介して入力された方形波を積分
し、方形波のデューティ（ｔ／Ｔ）に応じた直流電圧に
変換して演算増幅器９（以下、オペアンプと略称する）
の非反転入力端子に入力し、オペアンプ９で非反転増幅
を行って、入力抵抗器２０を介してオペアンプ１４の反
転入力端子に入力し、オペアンプ１４で非反転入力端子
に入力された基準電圧との差を増幅して出力するように
していた。従って、方形波−電圧変換回路の出力は図４
に示すように、方形波のデューティに応じてほぼ０Ｖか
ら８Ｖまでリニアに変化する特性として得られ、デュー
ティに応じた出力は回路定数によって決定される所定の
電圧値となっていた。
すように、抵抗器３〜５とコンデンサ６〜８とを組み合
わせたフィルタを複数段にして積分回路２を構成し、積
分回路２で入力端子１を介して入力された方形波を積分
し、方形波のデューティ（ｔ／Ｔ）に応じた直流電圧に
変換して演算増幅器９（以下、オペアンプと略称する）
の非反転入力端子に入力し、オペアンプ９で非反転増幅
を行って、入力抵抗器２０を介してオペアンプ１４の反
転入力端子に入力し、オペアンプ１４で非反転入力端子
に入力された基準電圧との差を増幅して出力するように
していた。従って、方形波−電圧変換回路の出力は図４
に示すように、方形波のデューティに応じてほぼ０Ｖか
ら８Ｖまでリニアに変化する特性として得られ、デュー
ティに応じた出力は回路定数によって決定される所定の
電圧値となっていた。
【０００３】
【発明が解決しようとする課題】従って、デューティに
応じて出力される電圧値が固定されているため、方形波
−電圧変換回路を組み込んだ計測器の使用環境等の違い
により異なった出力電圧値が必要となった場合、対応が
とれないといった問題点があった。本発明は、デューテ
ィに応じた出力電圧を調整できるようにすることによ
り、異なった出力電圧値が必要となったときでも使用で
きるようにして、汎用性のある方形波−電圧変換回路を
提供することを目的とする。
応じて出力される電圧値が固定されているため、方形波
−電圧変換回路を組み込んだ計測器の使用環境等の違い
により異なった出力電圧値が必要となった場合、対応が
とれないといった問題点があった。本発明は、デューテ
ィに応じた出力電圧を調整できるようにすることによ
り、異なった出力電圧値が必要となったときでも使用で
きるようにして、汎用性のある方形波−電圧変換回路を
提供することを目的とする。
【０００４】
【課題を解決するための手段】本願第１の発明の方形波
−電圧変換回路は、方形波を積分してデューティに応じ
た直流電圧を出力する積分回路と、この積分回路からの
入力を増幅して同極性の電圧を出力する第１の演算増幅
器と、所定の基準電圧を発生させる基準電圧発生部と、
前記第１の演算増幅器の出力部と前記基準電圧発生部間
とを接続した可変抵抗器と、この可変抵抗器の電圧可変
端子に非反転入力端子が接続された第２の演算増幅器と
からなり、前記第２の演算増幅器の出力部と前記基準電
圧発生部の出力部間とから方形波のデューティに応じた
直流電圧を出力することを特徴とする。
−電圧変換回路は、方形波を積分してデューティに応じ
た直流電圧を出力する積分回路と、この積分回路からの
入力を増幅して同極性の電圧を出力する第１の演算増幅
器と、所定の基準電圧を発生させる基準電圧発生部と、
前記第１の演算増幅器の出力部と前記基準電圧発生部間
とを接続した可変抵抗器と、この可変抵抗器の電圧可変
端子に非反転入力端子が接続された第２の演算増幅器と
からなり、前記第２の演算増幅器の出力部と前記基準電
圧発生部の出力部間とから方形波のデューティに応じた
直流電圧を出力することを特徴とする。
【０００５】本願第２の発明の方形波−電圧変換回路
は、前記基準電圧発生部が前記第１の演算増幅器から方
形波のデューティに応じて出力される電圧の最大値とほ
ぼ等しい基準電圧を発生させるものからなることを特徴
とする。本願第３の発明の方形波−電圧変換回路は、前
記第２の演算増幅器が利得を１としたボルテージ・フォ
ロワ回路からなることを特徴とする。
は、前記基準電圧発生部が前記第１の演算増幅器から方
形波のデューティに応じて出力される電圧の最大値とほ
ぼ等しい基準電圧を発生させるものからなることを特徴
とする。本願第３の発明の方形波−電圧変換回路は、前
記第２の演算増幅器が利得を１としたボルテージ・フォ
ロワ回路からなることを特徴とする。
【０００６】
【作用】本発明は上記した構成により、入力された方形
波に対して方形波のデューティに応じた直流電圧を出力
するようにしており、積分回路で方形波を積分してデュ
ーティに応じた直流電圧、例えば、デューティ１００％
のとき５Ｖ、デューティ２０％のとき１Ｖを出力し、前
段の第１の演算増幅器で前記直流電圧を増幅して同極性
の電圧、例えば、デューティ１００％のとき１０Ｖ、デ
ューティ２０％のとき２Ｖを出力し、所定の基準電圧を
発生させる基準電圧発生部を設けて、第１の演算増幅器
の出力部と基準電圧発生部間とを可変抵抗器で接続し、
出力段の第２の演算増幅器の非反転入力端子と可変抵抗
器の電圧可変端子とを接続し、第２の演算増幅器の出力
部と基準電圧発生部の出力部間とから方形波のデューテ
ィに応じた直流電圧を出力する。
波に対して方形波のデューティに応じた直流電圧を出力
するようにしており、積分回路で方形波を積分してデュ
ーティに応じた直流電圧、例えば、デューティ１００％
のとき５Ｖ、デューティ２０％のとき１Ｖを出力し、前
段の第１の演算増幅器で前記直流電圧を増幅して同極性
の電圧、例えば、デューティ１００％のとき１０Ｖ、デ
ューティ２０％のとき２Ｖを出力し、所定の基準電圧を
発生させる基準電圧発生部を設けて、第１の演算増幅器
の出力部と基準電圧発生部間とを可変抵抗器で接続し、
出力段の第２の演算増幅器の非反転入力端子と可変抵抗
器の電圧可変端子とを接続し、第２の演算増幅器の出力
部と基準電圧発生部の出力部間とから方形波のデューテ
ィに応じた直流電圧を出力する。
【０００７】さらに、基準電圧発生部として第１の演算
増幅器から方形波のデューティに応じて出力される電圧
の最大値とほぼ等しい基準電圧、１０Ｖを発生させるも
ので構成し、また、第２の演算増幅器として利得を１と
したボルテージ・フォロワ回路で構成するようにしてお
り、デューティ２０％のときは可変抵抗器を調整するこ
とにより第２の演算増幅器の非反転入力端子の入力電圧
は２Ｖから１０Ｖの範囲で変化させることができ、この
入力電圧がボルテージ・フォロワ回路としているため第
２の演算増幅器の出力部から出力される。また、第２の
演算増幅器をボルテージ・フォロワ回路としインピーダ
ンス変換を行うようにしているため、第２の演算増幅器
の出力部に他の回路が接続されても第２の演算増幅器の
入力側に影響を与えないようにすることができ、入力側
の回路動作を同じ状態に維持することができる。
増幅器から方形波のデューティに応じて出力される電圧
の最大値とほぼ等しい基準電圧、１０Ｖを発生させるも
ので構成し、また、第２の演算増幅器として利得を１と
したボルテージ・フォロワ回路で構成するようにしてお
り、デューティ２０％のときは可変抵抗器を調整するこ
とにより第２の演算増幅器の非反転入力端子の入力電圧
は２Ｖから１０Ｖの範囲で変化させることができ、この
入力電圧がボルテージ・フォロワ回路としているため第
２の演算増幅器の出力部から出力される。また、第２の
演算増幅器をボルテージ・フォロワ回路としインピーダ
ンス変換を行うようにしているため、第２の演算増幅器
の出力部に他の回路が接続されても第２の演算増幅器の
入力側に影響を与えないようにすることができ、入力側
の回路動作を同じ状態に維持することができる。
【０００８】回路出力は第２の演算増幅器の出力部と基
準電圧発生部の出力部間から取り出すようにし、基準電
圧発生部の出力部は１０Ｖに維持されるようにしている
ため、８Ｖ〜０Ｖまでの回路出力が得られる。デューテ
ィ２０％から１００％までの中間値をとる場合、回路出
力は８Ｖ〜０Ｖまでのそれぞれのデューティに応じた値
にすることができ、したがって出力電圧を調整すること
により異なった出力電圧値を得ることが可能となり、方
形波−電圧変換回路に汎用性を持たせることができる。
準電圧発生部の出力部間から取り出すようにし、基準電
圧発生部の出力部は１０Ｖに維持されるようにしている
ため、８Ｖ〜０Ｖまでの回路出力が得られる。デューテ
ィ２０％から１００％までの中間値をとる場合、回路出
力は８Ｖ〜０Ｖまでのそれぞれのデューティに応じた値
にすることができ、したがって出力電圧を調整すること
により異なった出力電圧値を得ることが可能となり、方
形波−電圧変換回路に汎用性を持たせることができる。
【０００９】
【実施例】図１は、本発明の方形波−電圧変換回路の一
実施例を示す構成図であり、図中、図３で示したものと
同一のものは同一の記号を付して説明を省略する。積分
回路２は抵抗器とコンデンサとからなるフィルタ回路を
複数段に接続し、入力された方形波を積分し、方形波の
デューティ（ｔ／Ｔ）に応じた直流電圧に変換するよう
にしており、例えば、デューティ１００％のとき５Ｖ、
デューティ２０％のとき１Ｖを出力できる定数を使用し
ている。積分回路２の出力は初段の演算増幅器９（以
下、オペアンプと略称する）の非反転入力端子に入力
し、オペアンプ９の出力電圧は抵抗器１０及び抵抗器１
１で分割して反転入力端子に帰還させるようにし、抵抗
器１０及び抵抗器１１を同じ定数として利得を２倍と
し、駆動電源としては正極性の電源のみを用いた片電源
方式とした非反転増幅回路を構成している。従って、オ
ペアンプ９の出力電圧はデューティ１００％のとき１０
Ｖ、デューティ２０％のとき２Ｖを出力する。
実施例を示す構成図であり、図中、図３で示したものと
同一のものは同一の記号を付して説明を省略する。積分
回路２は抵抗器とコンデンサとからなるフィルタ回路を
複数段に接続し、入力された方形波を積分し、方形波の
デューティ（ｔ／Ｔ）に応じた直流電圧に変換するよう
にしており、例えば、デューティ１００％のとき５Ｖ、
デューティ２０％のとき１Ｖを出力できる定数を使用し
ている。積分回路２の出力は初段の演算増幅器９（以
下、オペアンプと略称する）の非反転入力端子に入力
し、オペアンプ９の出力電圧は抵抗器１０及び抵抗器１
１で分割して反転入力端子に帰還させるようにし、抵抗
器１０及び抵抗器１１を同じ定数として利得を２倍と
し、駆動電源としては正極性の電源のみを用いた片電源
方式とした非反転増幅回路を構成している。従って、オ
ペアンプ９の出力電圧はデューティ１００％のとき１０
Ｖ、デューティ２０％のとき２Ｖを出力する。
【００１０】オペアンプ９の出力部は可変抵抗器１２を
介して基準電圧発生部１３の出力部に接続されており、
基準電圧発生部１３としては電圧調整部を備えた正確な
電圧値を発生させることができるレギューレタＩＣ等を
使用し、オペアンプ９の出力電圧の最大値とほぼ等しい
基準電圧、１０Ｖを発生させることができるものを用い
る。可変抵抗器１２の電圧可変端子は出力段のオペアン
プ１４の非反転入力端子に接続してあり、したがって可
変抵抗器１２を調整することによりオペアンプ１４の非
反転入力端子の入力電圧は、デューティ２０％のときは
２Ｖから１０Ｖの範囲で変化させることができ、デュー
ティ１００％のときは可変抵抗器１２の調整位置に関係
なく一定の１０Ｖとなる。
介して基準電圧発生部１３の出力部に接続されており、
基準電圧発生部１３としては電圧調整部を備えた正確な
電圧値を発生させることができるレギューレタＩＣ等を
使用し、オペアンプ９の出力電圧の最大値とほぼ等しい
基準電圧、１０Ｖを発生させることができるものを用い
る。可変抵抗器１２の電圧可変端子は出力段のオペアン
プ１４の非反転入力端子に接続してあり、したがって可
変抵抗器１２を調整することによりオペアンプ１４の非
反転入力端子の入力電圧は、デューティ２０％のときは
２Ｖから１０Ｖの範囲で変化させることができ、デュー
ティ１００％のときは可変抵抗器１２の調整位置に関係
なく一定の１０Ｖとなる。
【００１１】オペアンプ１４の出力は反転入力端子に帰
還させて利得を１としたボルテージ・フォロワ回路を構
成するようにし、駆動電源としては正極性の電源のみを
用いた片電源方式としており、したがって入力電圧に等
しい出力電圧が得られる。また、オペアンプ１４をボル
テージ・フォロワ回路としインピーダンス変換を行うよ
うにしているため、オペアンプ１４の出力部に他の回路
が接続されても入力側に影響を与えないようにすること
ができ、入力側の回路動作を同じ状態に維持することが
できる。方形波−電圧変換回路の出力電圧Ｖｏはオペア
ンプ１４の出力部に接続された出力端子と基準電圧発
生部１３の出力部に接続された出力端子との間から取
り出すようにしている。
還させて利得を１としたボルテージ・フォロワ回路を構
成するようにし、駆動電源としては正極性の電源のみを
用いた片電源方式としており、したがって入力電圧に等
しい出力電圧が得られる。また、オペアンプ１４をボル
テージ・フォロワ回路としインピーダンス変換を行うよ
うにしているため、オペアンプ１４の出力部に他の回路
が接続されても入力側に影響を与えないようにすること
ができ、入力側の回路動作を同じ状態に維持することが
できる。方形波−電圧変換回路の出力電圧Ｖｏはオペア
ンプ１４の出力部に接続された出力端子と基準電圧発
生部１３の出力部に接続された出力端子との間から取
り出すようにしている。
【００１２】図２は、本発明の方形波−電圧変換回路の
出力特性の説明図である。基準電圧発生部１３は一定の
出力電圧、１０Ｖを出力し、デューティ１００％のとき
はオペアンプ１４の出力電圧も１０Ｖとなるため、出力
電圧Ｖｏは０Ｖとなり、デューティ２０％のときは可変
抵抗器１２の調整位置によりオペアンプ１４の出力電圧
は２Ｖから１０Ｖの範囲で変化させることができるた
め、出力電圧Ｖｏは８Ｖ〜０Ｖまでの回路出力が得られ
る。デューティ２０％から１００％までの中間値をとる
場合、回路出力は８Ｖ〜０Ｖまでのそれぞれのデューテ
ィに応じた値にすることができ、したがって出力電圧を
調整することにより異なった出力電圧値を得ることが可
能となり、方形波−電圧変換回路に汎用性を持たせるこ
とができる。
出力特性の説明図である。基準電圧発生部１３は一定の
出力電圧、１０Ｖを出力し、デューティ１００％のとき
はオペアンプ１４の出力電圧も１０Ｖとなるため、出力
電圧Ｖｏは０Ｖとなり、デューティ２０％のときは可変
抵抗器１２の調整位置によりオペアンプ１４の出力電圧
は２Ｖから１０Ｖの範囲で変化させることができるた
め、出力電圧Ｖｏは８Ｖ〜０Ｖまでの回路出力が得られ
る。デューティ２０％から１００％までの中間値をとる
場合、回路出力は８Ｖ〜０Ｖまでのそれぞれのデューテ
ィに応じた値にすることができ、したがって出力電圧を
調整することにより異なった出力電圧値を得ることが可
能となり、方形波−電圧変換回路に汎用性を持たせるこ
とができる。
【００１３】上記実施例において、積分回路２の一端は
基準電圧発生部１３の出力部に接続して、アースから浮
かすことにより耐ノイズ性を向上させているが、ノイズ
の影響が少なければ直接アースに接続するようにしても
良い。また、出力段のオペアンプ１４の利得を１として
いるが、必要な出力電圧が得られるように増幅度を大き
くするようにしても良い。さらに、積分回路２の方形波
のデューティに応じた出力電圧値、オペアンプ９の利得
及び基準電圧発生部１３の発生電圧値も上記の値に限定
されるものではなく、必要な出力電圧が得られるように
他の値を選択して用いるようにしても良い。
基準電圧発生部１３の出力部に接続して、アースから浮
かすことにより耐ノイズ性を向上させているが、ノイズ
の影響が少なければ直接アースに接続するようにしても
良い。また、出力段のオペアンプ１４の利得を１として
いるが、必要な出力電圧が得られるように増幅度を大き
くするようにしても良い。さらに、積分回路２の方形波
のデューティに応じた出力電圧値、オペアンプ９の利得
及び基準電圧発生部１３の発生電圧値も上記の値に限定
されるものではなく、必要な出力電圧が得られるように
他の値を選択して用いるようにしても良い。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
積分回路で方形波のデューティに応じた直流電圧に変換
し、初段の演算増幅器で非反転増幅を行って出力し、出
力段の演算増幅器の入力電圧を前記出力と基準電圧発生
部で発生させた電圧に基づき可変抵抗器で調整できるよ
うにしており、したがってデューティに応じた出力電圧
を調整することが可能となり、異なった出力電圧値が必
要となったときでも使用することが可能となり、汎用性
のある方形波−電圧変換回路を提供することができる。
積分回路で方形波のデューティに応じた直流電圧に変換
し、初段の演算増幅器で非反転増幅を行って出力し、出
力段の演算増幅器の入力電圧を前記出力と基準電圧発生
部で発生させた電圧に基づき可変抵抗器で調整できるよ
うにしており、したがってデューティに応じた出力電圧
を調整することが可能となり、異なった出力電圧値が必
要となったときでも使用することが可能となり、汎用性
のある方形波−電圧変換回路を提供することができる。
【図１】本発明の方形波−電圧変換回路の一実施例を示
す構成図である。
す構成図である。
【図２】本発明の方形波−電圧変換回路の出力特性の説
明図である。
明図である。
【図３】従来の方形波−電圧変換回路の構成図である。
【図４】従来の方形波−電圧変換回路の出力特性の説明
図である。
図である。
１ 入力端子 ２ 積分回路 ３ 抵抗器 ４ 抵抗器 ５ 抵抗器 ６ コンデンサ ７ コンデンサ ８ コンデンサ ９ オペアンプ １０ 抵抗器 １１ 抵抗器 １２ 可変抵抗器 １３ 基準電圧発生部 １４ オペアンプ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 29/02 H03K 3/00 - 3/22 H03K 3/26 - 3/36 H03K 5/00 - 5/02 H03K 5/08 - 5/12 H03K 5/15 - 5/26
Claims (3)
- 【請求項１】 方形波を積分してデューティに応じた直
流電圧を出力する積分回路と、この積分回路からの入力
を増幅して同極性の電圧を出力する第１の演算増幅器
と、所定の基準電圧を発生させる基準電圧発生部と、前
記第１の演算増幅器の出力部と前記基準電圧発生部間と
を接続した可変抵抗器と、この可変抵抗器の電圧可変端
子に非反転入力端子が接続された第２の演算増幅器とか
らなり、前記第２の演算増幅器の出力部と前記基準電圧
発生部の出力部間とから方形波のデューティに応じた直
流電圧を出力することを特徴とする方形波−電圧変換回
路。 - 【請求項２】 前記基準電圧発生部が前記第１の演算増
幅器から方形波のデューティに応じて出力される電圧の
最大値とほぼ等しい基準電圧を発生させるものからなる
請求項１記載の方形波−電圧変換回路。 - 【請求項３】 前記第２の演算増幅器が利得を１とした
ボルテージ・フォロワ回路からなる請求項１記載の方形
波−電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12161895A JP3164192B2 (ja) | 1995-05-19 | 1995-05-19 | 方形波−電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12161895A JP3164192B2 (ja) | 1995-05-19 | 1995-05-19 | 方形波−電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08313575A JPH08313575A (ja) | 1996-11-29 |
| JP3164192B2 true JP3164192B2 (ja) | 2001-05-08 |
Family
ID=14815720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12161895A Expired - Fee Related JP3164192B2 (ja) | 1995-05-19 | 1995-05-19 | 方形波−電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164192B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6210968B2 (ja) * | 2014-12-24 | 2017-10-11 | ミネベアミツミ株式会社 | モータ駆動制御装置 |
-
1995
- 1995-05-19 JP JP12161895A patent/JP3164192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08313575A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321654A (ja) | アナログ・デジタル変換装置 | |
| US5371479A (en) | Pre-amplifier with multi-stage feedback | |
| US6809591B1 (en) | AGC circuit providing control of output signal amplitude and of output signal DC level | |
| EP0526423A1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| EP1898526B1 (en) | Low-pass filter and voltage-current conversion circuit used in the same | |
| JP3164192B2 (ja) | 方形波−電圧変換回路 | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| JP3431282B2 (ja) | 受光信号増幅回路及び受光信号処理装置 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| EP0903847B1 (en) | Amplifier circuit | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| RU2066880C1 (ru) | Функциональный преобразователь постоянного тока, реализующий квадратичную зависимость | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH06309046A (ja) | 電流式出力回路 | |
| JPH08201456A (ja) | 方形波−電圧変換回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| EP0280516A2 (en) | Differential amplifier circuit | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| KR890005282B1 (ko) | 레이저 픽업 수광소자의 빔 위치 측정회로 | |
| JP2747864B2 (ja) | 煙センサー回路 | |
| RU1830492C (ru) | Преобразователь емкости датчика в напр жение | |
| JP2927837B2 (ja) | 光電変換装置出力信号検出装置 | |
| KR880004159Y1 (ko) | 브리지 앰프를 사용한 두신호 증폭회로 | |
| JPH0591040U (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |