JP3163655B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JP3163655B2
JP3163655B2 JP18625191A JP18625191A JP3163655B2 JP 3163655 B2 JP3163655 B2 JP 3163655B2 JP 18625191 A JP18625191 A JP 18625191A JP 18625191 A JP18625191 A JP 18625191A JP 3163655 B2 JP3163655 B2 JP 3163655B2
Authority
JP
Japan
Prior art keywords
full
voltage
inductor
capacitor
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18625191A
Other languages
Japanese (ja)
Other versions
JPH0538161A (en
Inventor
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18625191A priority Critical patent/JP3163655B2/en
Publication of JPH0538161A publication Critical patent/JPH0538161A/en
Application granted granted Critical
Publication of JP3163655B2 publication Critical patent/JP3163655B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、交流電源を整流平滑し
た直流電圧を高周波に変換して負荷に供給するインバー
タ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting a DC voltage obtained by rectifying and smoothing an AC power supply to a high frequency and supplying it to a load.

【0002】[0002]

【従来の技術】図14は従来のインバータ装置(特願平
2−405558号)の回路図である。以下、その回路
構成について説明する。全波整流器DBの交流入力端子
には、トランスL3とコンデンサC5,C6よりなるフ
ィルター回路を介して交流電源Vsが接続されている。
全波整流器DBの直流出力端子には、ダイオードD3を
介して平滑コンデンサC1が接続されている。平滑コン
デンサC1には、トランジスタQ1,Q2の直列回路が
接続されている。各トランジスタQ1,Q2には、それ
ぞれダイオードD1,D2が逆並列接続されている。ダ
イオードD3と整流器DBの接続点には、コンデンサC
3の一端が接続されており、トランジスタQ1,Q2の
接続点には、インダクタL1の一端が接続されている。
コンデンサC3の他端とインダクタL1の他端の間に
は、放電灯Laのフィラメントの電源側端子が接続され
ている。放電灯Laのフィラメントの非電源側端子間に
は、コンデンサC2が並列接続されている。また、ダイ
オードD3の両端には、インダクタL2とコンデンサC
4の直列回路が並列接続されている。
FIG. 14 is a circuit diagram of a conventional inverter device (Japanese Patent Application No. 2-405558). Hereinafter, the circuit configuration will be described. An AC power supply Vs is connected to an AC input terminal of the full-wave rectifier DB via a filter circuit including a transformer L3 and capacitors C5 and C6.
A smoothing capacitor C1 is connected to a DC output terminal of the full-wave rectifier DB via a diode D3. A series circuit of transistors Q1 and Q2 is connected to the smoothing capacitor C1. Diodes D1 and D2 are connected in anti-parallel to the transistors Q1 and Q2, respectively. At the connection point between the diode D3 and the rectifier DB, a capacitor C
3, one end of the inductor L1 is connected to the connection point of the transistors Q1 and Q2.
The power supply side terminal of the filament of the discharge lamp La is connected between the other end of the capacitor C3 and the other end of the inductor L1. A capacitor C2 is connected in parallel between the non-power supply terminals of the filament of the discharge lamp La. Further, an inductor L2 and a capacitor C are provided at both ends of the diode D3.
4 series circuits are connected in parallel.

【0003】以下、上記回路の動作について説明する。
まず、インバータの動作について説明する。インバータ
は、トランジスタQ1,Q2とダイオードD1,D2、
インダクタL1、コンデンサC2,C3及び放電灯La
で構成されている。トランジスタQ1,Q2が高速度で
交互にオン・オフし、平滑コンデンサC1の直流電圧を
高周波に変換して、放電灯Laを高周波点灯させる。コ
ンデンサC2は放電灯Laのフィラメントの予熱電流通
電経路を構成しており、また、インダクタL1との共振
用コンデンサも兼ねている。コンデンサC3は直流成分
カット用の結合コンデンサである。
The operation of the above circuit will be described below.
First, the operation of the inverter will be described. The inverter comprises transistors Q1, Q2 and diodes D1, D2,
Inductor L1, capacitors C2 and C3 and discharge lamp La
It is composed of The transistors Q1 and Q2 are alternately turned on and off at a high speed to convert the DC voltage of the smoothing capacitor C1 to a high frequency, thereby lighting the discharge lamp La at a high frequency. The capacitor C2 constitutes a path for supplying a preheating current to the filament of the discharge lamp La, and also functions as a capacitor for resonance with the inductor L1. The capacitor C3 is a coupling capacitor for cutting a DC component.

【0004】上記回路において、トランジスタQ2がオ
ンすると、コンデンサC1から、コンデンサC4、イン
ダクタL2、コンデンサC3、放電灯Laとコンデンサ
C2、インダクタL1、トランジスタQ2を経て、コン
デンサC1に戻る経路で電流が流れる。このとき、各素
子に現れる電圧には、V1≒V4+V5+V3+V2+
V6の関係がある。全波整流器DBの出力端に接続され
るのは、コンデンサC3と、放電灯La及びコンデンサ
C2、並びにインダクタL1の直列回路であるから、|
Vin|>V3+V2+V6≒V1−V4−V5が成立
するとき、全波整流器DBから、コンデンサC3、放電
灯LaとコンデンサC2、インダクタL1、トランジス
タQ2を経て、全波整流器DBに戻る経路で電流が流れ
ることになる。
In the above circuit, when the transistor Q2 is turned on, a current flows from the capacitor C1 through a path returning to the capacitor C1 via the capacitor C4, the inductor L2, the capacitor C3, the discharge lamp La and the capacitor C2, the inductor L1, and the transistor Q2. . At this time, the voltage appearing in each element includes V1 ≒ V4 + V5 + V3 + V2 +
There is a relationship of V6. Connected to the output terminal of the full-wave rectifier DB is a series circuit of the capacitor C3, the discharge lamp La, the capacitor C2, and the inductor L1.
When Vin |> V3 + V2 + V6 ≒ V1-V4-V5, a current flows from the full-wave rectifier DB through a path returning to the full-wave rectifier DB via the capacitor C3, the discharge lamp La and the capacitor C2, the inductor L1, and the transistor Q2. Will be.

【0005】つまり、全波整流器DBの出力端とコンデ
ンサC1の間に挿入したインダクタL2とコンデンサC
4の直列回路が、全波整流器DBの整流出力電圧とコン
デンサC1の電圧V1との差の電圧を分担することにな
り、入力電圧|Vin|がコンデンサC1の電圧V1よ
りも低くても、入力電流Iinが流れる。したがって、
入力力率が高くなる。また、コンデンサC5,C6とト
ランスL3を含むフィルター回路により高周波成分を除
去した入力電流波形は、高調波成分の少ない正弦波に近
い波形とすることができる。また、この回路では、トラ
ンジスタQ2のオン時には、整流器DBから直接的に負
荷に電流を流しているので、回路の総合効率が高くな
り、比較的小型で小容量のインバータ装置には適した回
路方式であった。
That is, the inductor L2 and the capacitor C2 inserted between the output terminal of the full-wave rectifier DB and the capacitor C1.
4 shares the voltage of the difference between the rectified output voltage of the full-wave rectifier DB and the voltage V1 of the capacitor C1. Even if the input voltage | Vin | is lower than the voltage V1 of the capacitor C1, The current Iin flows. Therefore,
The input power factor increases. The input current waveform from which high-frequency components have been removed by the filter circuit including the capacitors C5 and C6 and the transformer L3 can be a waveform close to a sine wave with less harmonic components. Further, in this circuit, when the transistor Q2 is turned on, a current flows directly from the rectifier DB to the load, so that the overall efficiency of the circuit is high and a circuit method suitable for a relatively small and small capacity inverter device. Met.

【0006】[0006]

【発明が解決しようとする課題】上述の従来例では、入
力電圧Vinが負荷電圧に比べてかなり高い場合や、負
荷の抵抗値が極端に小さい場合(軽負荷時)や、インバ
ータの共振状態が弱い場合などのように、或る条件の下
では、インダクタL2とコンデンサC4の直列回路に発
生する電圧が小さくなり、全波整流器DBの整流出力電
圧とコンデンサC1の電圧V1の差の電圧を分担する能
力が低下し、入力電流の波形に、図15に示すように休
止期間Tが生じる。このため、回路構成は簡単で高効率
のインバータであるが、上述のような或る条件の下で
は、入力力率の改善や、入力電流高調波の低減には限界
があり、さらに改善の余地があった。また、このことか
ら、出力制御を行うと、上記の条件に該当する場合があ
り、入力力率を高く、入力電流の高調波成分を低く維持
しつつ、出力制御を行うことが困難であった。
In the above conventional example, when the input voltage Vin is considerably higher than the load voltage, when the resistance value of the load is extremely small (at a light load), or when the resonance state of the inverter is low. Under certain conditions, such as when the voltage is weak, the voltage generated in the series circuit of the inductor L2 and the capacitor C4 becomes small, and the voltage sharing the difference between the rectified output voltage of the full-wave rectifier DB and the voltage V1 of the capacitor C1 is shared. And the pause time T occurs in the waveform of the input current as shown in FIG. For this reason, although the circuit configuration is a simple and high-efficiency inverter, there is a limit to the improvement of the input power factor and the reduction of the input current harmonic under certain conditions as described above, and there is still room for improvement. was there. From this, when the output control is performed, the above condition may be satisfied, and it is difficult to perform the output control while maintaining a high input power factor and a low harmonic component of the input current. .

【0007】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、インバータ負荷及
びスイッチング素子を介して交流電源から入力電流を通
電して入力力率を改善する回路を設けたインバータ装置
において、制御される条件に関係なく、入力電流の休止
期間を少なくすると共に、入力電流の高調波成分を低減
させることにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to improve the input power factor by supplying an input current from an AC power supply via an inverter load and a switching element. The present invention is to reduce the idle period of the input current and reduce the harmonic component of the input current regardless of the controlled condition in the inverter device provided with.

【0008】[0008]

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、交流電源
Vsを全波整流する全波整流器DBと、全波整流器DB
の直流出力端子にダイオードD3を介して接続される平
滑コンデンサC1と、平滑コンデンサC1の両端に直列
的に接続されて交互にオン・オフされる第1及び第2の
トランジスタQ1,Q2と、第1及び第2のトランジス
タQ1,Q2の逆並列ダイオードD1,D2とを備え、
全波整流器DBの直流出力端子とダイオードD3の接続
点と第1及び第2のトランジスタQ1,Q2の接続点と
の間にインバータ負荷(コンデンサC2,C3と負荷F
及びインダクタL1)を接続されたインバータ装置にお
いて、前記ダイオードD3の両端にインピーダンス要素
(インダクタL2とコンデンサC4の直列回路)を接続
し、第1及び第2のトランジスタQ1,Q2の動作周波
数を制御して交流電源Vsからの入力電流Iinの休止
期間を短縮するための制御手段を備えることを特徴とす
るものである。
According to the present invention, in order to solve the above-mentioned problems, as shown in FIG. 1, a full-wave rectifier DB for full-wave rectifying an AC power supply Vs, a full-wave rectifier DB
A smoothing capacitor C1 connected via a diode D3 to a DC output terminal of the first and second transistors Q1 and Q2 connected in series at both ends of the smoothing capacitor C1 and alternately turned on and off; Anti-parallel diodes D1 and D2 of the first and second transistors Q1 and Q2,
An inverter load (capacitors C2, C3 and load F) is connected between a connection point between the DC output terminal of the full-wave rectifier DB and the diode D3 and a connection point between the first and second transistors Q1 and Q2.
And the inductor L1), an impedance element (a series circuit of the inductor L2 and the capacitor C4) is connected to both ends of the diode D3 to control the operating frequency of the first and second transistors Q1 and Q2. And a control unit for shortening the idle period of the input current Iin from the AC power supply Vs.

【0009】[0009]

【作用】以下、本発明の作用を図1に基づいて説明す
る。図1の回路は、図14に示した従来例の回路と実質
的には同じであり、トランジスタQ1,Q2のスイッチ
ング周波数を制御するための周波数制御回路K2を付加
した点と、負荷Fを放電灯Laに限定していない点が異
なるのみである。図に示すように、平滑コンデンサC1
の電圧をV1、負荷Fの両端に接続された共振コンデン
サC2の電圧をV2、直流成分カット用のコンデンサC
3の電圧をV3、コンデンサC4の電圧をV4、インダ
クタL2の電圧をV5、インダクタL1の電圧をV6と
する。また、交流電源Vsからの入力電圧をVin、入
力電流をIinとし、全波整流器DBの出力電流をId
とする。
The operation of the present invention will be described below with reference to FIG. The circuit of FIG. 1 is substantially the same as the circuit of the conventional example shown in FIG. 14, in which a frequency control circuit K2 for controlling the switching frequency of the transistors Q1 and Q2 is added, and the load F is released. The only difference is that it is not limited to the electric lamp La. As shown, the smoothing capacitor C1
Is V1, the voltage of the resonance capacitor C2 connected to both ends of the load F is V2, and the DC component cutting capacitor C is
3, the voltage of the capacitor C4 is V4, the voltage of the inductor L2 is V5, and the voltage of the inductor L1 is V6. The input voltage from the AC power supply Vs is Vin, the input current is Iin, and the output current of the full-wave rectifier DB is Id.
And

【0010】従来例で述べたように、コンデンサC4と
インダクタL2に発生する電圧によって、Vin≒0V
付近でも、トランジスタQ2がオンしたときに入力電流
Iinが流れる。コンデンサC2,C3と負荷F及びイ
ンダクタL1よりなるインバータ負荷に発生する電圧V
3+V2+V6は、ほぼV1−V4−V5に等しく、入
力電圧Vinがそれより高くなると、整流器DBから、
コンデンサC3、負荷FとコンデンサC2、インダクタ
L1、トランジスタQ2を経て、整流器DBに戻る経路
で電流Idが流れる。また、入力電圧Vinがピーク付
近のときには、上記の経路以外に、整流器DBから、ダ
イオードD3、コンデンサC1を経て、整流器DBに戻
る経路でも電流が流れて、この電流によりコンデンサC
1が充電される。
As described in the conventional example, Vin ≒ 0 V depends on the voltage generated in the capacitor C4 and the inductor L2.
Even in the vicinity, the input current Iin flows when the transistor Q2 is turned on. Voltage V generated at the inverter load composed of capacitors C2 and C3, load F and inductor L1
3 + V2 + V6 is substantially equal to V1-V4-V5, and when the input voltage Vin becomes higher, from the rectifier DB,
The current Id flows through a path returning to the rectifier DB via the capacitor C3, the load F, the capacitor C2, the inductor L1, and the transistor Q2. Further, when the input voltage Vin is near the peak, a current flows from the rectifier DB to a path that returns to the rectifier DB via the diode D3 and the capacitor C1, in addition to the path described above.
1 is charged.

【0011】以上の分析から明らかなように、入力電流
Iinの休止期間を減らすには、V=V3+V2+V6
≒V1−V4−V5の値をトランジスタQ2がオンした
ときに低くするように制御しなければならない。今、平
滑用のコンデンサC1はインバータの電源として使用し
ているので、大容量の電解コンデンサである。したがっ
て、コンデンサC1の電圧V1はほぼ一定となる。ま
た、トランジスタQ2のコレクタ・エミッタ間電圧Vc
eと電圧V4及び電圧V(=V3+V2+V6)の関係
は図2のとおりである。入力電流Iinの休止期間を短
くするためには、電圧V(=V3+V2+V6)の下側
の包絡線を出来る限り低くする必要がある。これは、電
圧V4及びV5の振幅を大きくすることに相当し、それ
を実現するには、コンデンサC4とインダクタL2を含
む共振系の共振周波数の近くにスイッチング周波数を設
定すれば良い。
As is apparent from the above analysis, to reduce the idle period of the input current Iin, V = V3 + V2 + V6
It is necessary to control the value of ≒ V1-V4-V5 to be low when the transistor Q2 is turned on. Now, since the smoothing capacitor C1 is used as a power supply for the inverter, it is a large-capacity electrolytic capacitor. Therefore, the voltage V1 of the capacitor C1 becomes substantially constant. Also, the collector-emitter voltage Vc of the transistor Q2
The relationship between e and the voltage V4 and the voltage V (= V3 + V2 + V6) is as shown in FIG. In order to shorten the idle period of the input current Iin, it is necessary to make the lower envelope of the voltage V (= V3 + V2 + V6) as low as possible. This corresponds to increasing the amplitudes of the voltages V4 and V5, which can be realized by setting the switching frequency near the resonance frequency of the resonance system including the capacitor C4 and the inductor L2.

【0012】[0012]

【実施例】図1は本発明の第1の実施例の回路図であ
る。本回路は、図14に示した従来例の回路において、
トランジスタQ1,Q2のスイッチング周波数を制御す
るための周波数制御回路K2を付加したものである。従
来例で述べたような条件にあり、コンデンサC4とイン
ダクタL2の電圧の振幅が小さいと、図3に示すよう
に、Vin≒0V付近の期間Tで、|Vin|<Vとな
るため、入力電流に休止が生じる。ここで、周波数制御
回路K2によりスイッチング周波数を変化させて、共振
周波数に近づけると、コンデンサC4とインダクタL2
の電圧の振幅が大きくなり、電圧V(=V3+V2+V
6)の下側の包絡線は下にシフトする。このため、図4
に示すように、Vin≒0V付近でも|Vin|>Vと
なる期間が存在する。したがって、入力電流の休止が無
くなり、入力電流波形は正弦波に近い波形となる。故
に、従来例に比べて入力力率が高く、入力電流の高調波
成分が少なくなる。
FIG. 1 is a circuit diagram of a first embodiment of the present invention. This circuit is different from the conventional circuit shown in FIG.
A frequency control circuit K2 for controlling the switching frequency of the transistors Q1 and Q2 is added. Under the conditions described in the conventional example, if the amplitude of the voltage of the capacitor C4 and the voltage of the inductor L2 is small, | Vin | <V in a period T near Vin ≒ 0V as shown in FIG. Pauses occur in the current. Here, when the switching frequency is changed by the frequency control circuit K2 to approach the resonance frequency, the capacitor C4 and the inductor L2
Has a large amplitude, and the voltage V (= V3 + V2 + V
6) The lower envelope shifts down. For this reason, FIG.
As shown in FIG. 7, there is a period where | Vin |> V exists even near Vin ≒ 0 V. Therefore, the pause of the input current is eliminated, and the input current waveform becomes a waveform close to a sine wave. Therefore, the input power factor is higher than in the conventional example, and the harmonic component of the input current is reduced.

【0013】上述の制御を実際に行うためには、|Vi
n|とVを検出しておく必要がある。例えば、図5の回
路図に示すように、端子dに接続された検出回路J1に
よりV(=V2+V3+V6)を検出し、端子eに接続
された検出回路J2により|Vin|を検出し、それら
を比較して、スイッチング周波数を変える必要があるか
どうかを周波数制御回路K2で判断しなければならな
い。しかしながら、本発明は|Vin|やVの検出手段
を特定するものではなく、本発明の要点は、コンデンサ
C4とインダクタL2の電圧振幅を制御して、入力電流
の休止を無くすということにある。
In order to actually perform the above control, | Vi
It is necessary to detect n | and V in advance. For example, as shown in the circuit diagram of FIG. 5, V (= V2 + V3 + V6) is detected by a detection circuit J1 connected to a terminal d, and | Vin | is detected by a detection circuit J2 connected to a terminal e. In comparison, the frequency control circuit K2 must determine whether it is necessary to change the switching frequency. However, the present invention does not specify the means for detecting | Vin | or V, and the gist of the present invention is to control the voltage amplitude of the capacitor C4 and the inductor L2 to eliminate the pause of the input current.

【0014】図6は本発明の第2の実施例の回路図であ
る。本実施例においては、スイッチング素子としてMO
SFETを使用している。ダイオードD1,D2は、M
OSFET内の寄生ダイオードによって代用できるの
で、省略可能である。なお、スイッチング素子は、バイ
ポーラトランジスタやMOSFETに限られるものでは
なく、静電誘導サイリスタであっても良いし、その他の
半導体素子であっても良い。
FIG. 6 is a circuit diagram of a second embodiment of the present invention. In this embodiment, MO is used as the switching element.
SFET is used. The diodes D1 and D2 are M
It can be omitted because it can be replaced by a parasitic diode in the OSFET. The switching element is not limited to a bipolar transistor or MOSFET, but may be an electrostatic induction thyristor or another semiconductor element.

【0015】本回路では、図1の実施例において、コン
デンサC4とインダクタL2の直列回路に代えて、コン
デンサC4のみを接続している。入力電流Iinに休止
が生じる原因は同じであり、コンデンサC4の電圧の振
幅が大きくなるように制御することで、入力電流Iin
の休止を無くすことができる。そのために、周波数制御
回路K2を付加し、図1の実施例で述べたのと同様の制
御を行うことにより、入力電流Iinの休止は無くな
り、入力力率を高くし、入力電流の高調波成分を少なく
できる。
In this circuit, only the capacitor C4 is connected instead of the series circuit of the capacitor C4 and the inductor L2 in the embodiment of FIG. The cause of the pause in the input current Iin is the same, and the input current Iin is controlled by controlling the amplitude of the voltage of the capacitor C4 to be large.
Can be eliminated. Therefore, by adding a frequency control circuit K2 and performing the same control as described in the embodiment of FIG. 1, the pause of the input current Iin is eliminated, the input power factor is increased, and the harmonic component of the input current is increased. Can be reduced.

【0016】図7は本発明の第3の実施例の回路図であ
る。本回路では、図1の実施例において、コンデンサC
4とインダクタL2の直列回路に代えて、インダクタL
2のみを接続している。この場合、インピーダンス要素
がインダクタL2であることから、電圧の発生の仕方が
違っているが、トランジスタQ2がオンしたとき、全波
整流器DBの出力電圧とコンデンサC1の電圧V1の差
をインダクタL2が分担し、入力電圧Vinがコンデン
サC1の電圧V1より低くても、入力電流Iinが流れ
て、入力力率と入力電流高調波の改善ができる。このこ
とから、インダクタL2とコンデンサC4の違いはある
が、作用的には上記各実施例と同じである。なお、イン
ピーダンス要素がインダクタL2のみである場合には、
ダイオードD3は必須ではなく、省略可能である。
FIG. 7 is a circuit diagram of a third embodiment of the present invention. In this circuit, in the embodiment of FIG.
4 and an inductor L2 instead of a series circuit.
Only 2 is connected. In this case, since the impedance element is the inductor L2, the manner of generating the voltage is different, but when the transistor Q2 is turned on, the inductor L2 determines the difference between the output voltage of the full-wave rectifier DB and the voltage V1 of the capacitor C1. Even if the input voltage Vin is lower than the voltage V1 of the capacitor C1, the input current Iin flows, and the input power factor and the input current harmonic can be improved. From this, although there is a difference between the inductor L2 and the capacitor C4, the operation is the same as in each of the above embodiments. When the impedance element is only the inductor L2,
The diode D3 is not essential and can be omitted.

【0017】本実施例でも、周波数制御回路K2を付加
し、スイッチング周波数を共振周波数に近づけるように
制御することにより、インダクタL2の電圧V5の振幅
が大きくなるように制御し、入力電流Iinの休止を無
くすことができる。さらに、図7の回路構成のとき、イ
ンダクタL1とL2のインダクタンス値をL2>L1と
なるように設計すると、インダクタL2での発生電圧が
大きくなるので、整流器DBの出力電圧とコンデンサC
1の電圧V1の差を分担する働きが大きくなる。したが
って、入力電流Iinの休止期間は短くなる。これを利
用した実施例回路を次に示す。
Also in this embodiment, by adding the frequency control circuit K2 and controlling the switching frequency to approach the resonance frequency, the amplitude of the voltage V5 of the inductor L2 is controlled to be large, and the input current Iin is stopped. Can be eliminated. Further, in the circuit configuration of FIG. 7, if the inductance values of the inductors L1 and L2 are designed to satisfy L2> L1, the voltage generated in the inductor L2 increases, so that the output voltage of the rectifier DB and the capacitor C
The function of sharing the difference of 1 voltage V1 is increased. Therefore, the idle period of the input current Iin is shortened. An embodiment circuit utilizing this will be described below.

【0018】図8は本発明の第4実施例の回路図であ
る。本回路では、図7の回路におけるインダクタL2の
インダクタンス値を可変としたものである。これによ
り、入力電流の休止期間が大きくなったときには、イン
ダクタL2のインダクタンス値を大きくするように制御
することにより、入力電流の休止期間を短くすることが
できる。この回路では、インダクタL2のインダクタン
ス値を可変とすることによって入力電流の休止を減らす
ので、周波数制御回路K2による周波数の変化幅は小さ
くできる。
FIG. 8 is a circuit diagram of a fourth embodiment of the present invention. In this circuit, the inductance value of the inductor L2 in the circuit of FIG. 7 is made variable. Thus, when the pause period of the input current becomes longer, the pause period of the input current can be shortened by controlling the inductance value of the inductor L2 to be increased. In this circuit, the pause of the input current is reduced by making the inductance value of the inductor L2 variable, so that the width of frequency change by the frequency control circuit K2 can be reduced.

【0019】また、一般にインバータ装置において周波
数を変えると、出力が変化するが、インダクタL2のイ
ンダクタンス値をうまく調整すれば、出力を一定に保つ
ことも可能になる。例えば、スイッチング周波数が回路
の共振周波数よりも高い領域でインバータを動作させて
いるときに、出力を絞るには、スイッチング周波数を高
くすれば良い。ところが、スイッチング周波数を高くす
ると、回路の共振周波数から遠ざかることになり、した
がって、インダクタL2での発生電圧が低下する。そう
すると、従来例で述べたように、入力電流に休止が生じ
ることになる。そこで、入力電流の休止を短くしようと
すると、スイッチング周波数を回路の共振周波数に近づ
けなければならないので、スイッチング周波数を低くす
ることになる。これでは、出力を絞れないことになる。
このような場合に、本回路では、インダクタL2のイン
ダクタンス値を大きくすると、入力電流の休止期間が短
くなる。同時に、インダクタL2はインバータの限流要
素としても作用するので、出力は絞られることになる。
このように、インダクタL2のインダクタンス値を可変
制御すれば、入力電流の休止期間を少なく保ったまま、
出力制御が行える。スイッチングの周波数を変化させる
必要があっても、その変化幅は小さくなるので、制御が
容易である。また、入力力率や入力電流高調波の改善効
果が得られるのは上記各実施例と同様である。
In general, when the frequency is changed in the inverter device, the output changes. However, if the inductance value of the inductor L2 is properly adjusted, the output can be kept constant. For example, when the inverter is operated in a region where the switching frequency is higher than the resonance frequency of the circuit, the output can be reduced by increasing the switching frequency. However, when the switching frequency is increased, the frequency becomes farther from the resonance frequency of the circuit, so that the voltage generated in the inductor L2 decreases. Then, as described in the conventional example, a pause occurs in the input current. In order to shorten the pause of the input current, the switching frequency must be close to the resonance frequency of the circuit, so that the switching frequency is reduced. In this case, the output cannot be reduced.
In such a case, in this circuit, when the inductance value of the inductor L2 is increased, the idle period of the input current is shortened. At the same time, since the inductor L2 also functions as a current limiting element of the inverter, the output is reduced.
As described above, if the inductance value of the inductor L2 is variably controlled, the idle period of the input current can be kept short while maintaining a short period.
Output control can be performed. Even if it is necessary to change the switching frequency, the change width is small, so that the control is easy. The effect of improving the input power factor and the input current harmonic is obtained in the same manner as in each of the above embodiments.

【0020】図9乃至図12はインダクタL2のインダ
クタンス値を可変とする回路例を示している。図9の回
路例では可飽和リアクトルを用いており、そのインダク
タンス値は、制御巻線Tcに印加される制御電圧Vcに
よって決定される。図10の回路例では、インダクタL
21とインダクタL22の直列回路でインダクタL2を
構成し、インダクタL22の両端に双方向性スイッチS
Wを並列接続しており、そのインダクタンス値はスイッ
チSWのオン時に小さく、オフ時に大きくなる。図11
の回路例では、インダクタL21とインダクタL22の
並列回路でインダクタL2を構成し、インダクタL22
に直列に双方向性スイッチSWを接続しており、そのイ
ンダクタンス値はスイッチSWのオン時に小さく、オフ
時に大きくなる。図12の回路例では、インダクタL2
に中間タップを設けて、この中間タップまでの巻線を双
方向性スイッチSWで短絡可能としたものであり、その
インダクタンス値はスイッチSWのオン時に小さく、オ
フ時に大きくなる。なお、図10乃至図12の各回路例
では、インダクタL2のインダクタンス値は2段階にし
か可変制御できないが、さらに多段階の可変制御が必要
であれば、直列接続あるいは並列接続されるインダクタ
の個数を増やすか、あるいはタップ数を増やせば良い。
FIGS. 9 to 12 show circuit examples in which the inductance value of the inductor L2 is variable. In the circuit example of FIG. 9, a saturable reactor is used, and its inductance value is determined by the control voltage Vc applied to the control winding Tc. In the circuit example of FIG.
21 and an inductor L22 constitute an inductor L2, and a bidirectional switch S is provided at both ends of the inductor L22.
W are connected in parallel, and the inductance value is small when the switch SW is on and large when the switch SW is off. FIG.
In the circuit example of (2), the inductor L2 is configured by a parallel circuit of the inductor L21 and the inductor L22, and the inductor L22
, A bidirectional switch SW is connected in series, and its inductance value is small when the switch SW is on and large when it is off. In the circuit example of FIG.
Is provided with an intermediate tap, and the winding up to the intermediate tap can be short-circuited by the bidirectional switch SW. The inductance value is small when the switch SW is on and large when the switch SW is off. In each of the circuit examples shown in FIGS. 10 to 12, the inductance value of the inductor L2 can be variably controlled only in two stages. However, if more stages of variable control are required, the number of inductors connected in series or in parallel can be adjusted. Or just increase the number of taps.

【0021】図13は本発明の第5の実施例の回路図で
ある。本回路では、図7の回路において、インダクタL
2をトランジスタQ1,Q2の直列回路と平滑コンデン
サC1の間に配置したものである。この回路では、トラ
ンジスタQ2がオンしたとき、コンデンサC1からイン
ダクタL2、コンデンサC3、負荷FとコンデンサC
2、インダクタL1、トランジスタQ2、コンデンサC
1の経路で電流が流れ、各素子の電圧関係は、V1≒V
5+V3+V2+V6となる。また、このときの全波整
流器DBの直流出力端子間の電圧は、V=V3+V2+
V6≒V1−V5となり、入力電圧|Vin|がコンデ
ンサC1の電圧V1よりもインダクタL2の電圧V5の
分だけ低くても入力電流が流れる。この全波整流器DB
の出力電圧とコンデンサC1の電圧V1の差をインダク
タL2が分担するという働きは図7の実施例で述べたの
と同様である。したがって、制御方法も同様であり、入
力電流の休止を減らすには、スイッチング周波数を回路
の共振周波数に近づけて、インダクタL2に大きな電圧
V5を発生させる。そうすると、インダクタL2に分担
される全波整流器DBの出力電圧とコンデンサC1の電
圧V1との電圧差も大きくなり、入力電圧|Vin|が
低い期間でも入力電流が流れるようになるので、入力力
率を高くすることができ、また、入力電流の高調波成分
を少なくすることができる。なお、本実施例において
も、インダクタL2のインダクタンス値をインダクタL
1よりも大きく設定したり、あるいは、インダクタL2
のインダクタンス値を可変とすることが好ましいことは
上記の実施例と同様である。
FIG. 13 is a circuit diagram of a fifth embodiment of the present invention. In this circuit, the inductor L in the circuit of FIG.
2 is arranged between the series circuit of the transistors Q1 and Q2 and the smoothing capacitor C1. In this circuit, when the transistor Q2 is turned on, the capacitor C1, the inductor L2, the capacitor C3, the load F and the capacitor C
2, inductor L1, transistor Q2, capacitor C
1 flows, and the voltage relationship of each element is V1 ≒ V
5 + V3 + V2 + V6. At this time, the voltage between the DC output terminals of the full-wave rectifier DB is V = V3 + V2 +
V6 ≒ V1−V5, and the input current flows even if the input voltage | Vin | is lower than the voltage V1 of the capacitor C1 by the voltage V5 of the inductor L2. This full-wave rectifier DB
The function of the inductor L2 sharing the difference between the output voltage of the capacitor C1 and the voltage V1 of the capacitor C1 is the same as that described in the embodiment of FIG. Therefore, the control method is the same. To reduce the pause of the input current, the switching frequency is set close to the resonance frequency of the circuit, and a large voltage V5 is generated in the inductor L2. Then, the voltage difference between the output voltage of full-wave rectifier DB shared by inductor L2 and voltage V1 of capacitor C1 also increases, and the input current flows even during the period when input voltage | Vin | is low, so that the input power factor Can be increased, and the harmonic component of the input current can be reduced. Note that also in this embodiment, the inductance value of the inductor L2 is
1 or the inductor L2
Is preferably variable as in the above-described embodiment.

【0022】以上に述べた例では、整流器DBの出力端
に接続された素子の電圧よりも入力電圧|Vin|の方
が高ければ、入力電流Iinが流れるという点に着目
し、インダクタL2やコンデンサC4の電圧振幅を制御
するというものであった。しかしながら、実際には、実
施例の説明で述べたような電圧関係を満足しさえすれ
ば、入力電流の休止は必ず無くなるので、その電圧関係
を実現する手段は周波数制御に限られるものではなく、
例えば、以下に示すような方法も採用できる。
In the example described above, attention is paid to the fact that if the input voltage | Vin | is higher than the voltage of the element connected to the output terminal of the rectifier DB, the input current Iin will flow. It is to control the voltage amplitude of C4. However, in practice, as long as the voltage relationship as described in the description of the embodiment is satisfied, the pause of the input current is always eliminated, and the means for realizing the voltage relationship is not limited to frequency control.
For example, the following method can be adopted.

【0023】(a)インバータ要素やインピーダンス要
素のインピーダンス値を変化させることにより、共振系
の発振状態を変化させて、結果として、共振状態に近づ
くように制御する方法。このように各要素のインピーダ
ンス値を変化させれば、実施例で述べたような電圧関係
を満足させることが可能である。
(A) A method in which the oscillation state of the resonance system is changed by changing the impedance values of the inverter element and the impedance element, and as a result, control is performed so as to approach the resonance state. Thus, by changing the impedance value of each element, it is possible to satisfy the voltage relationship as described in the embodiment.

【0024】(b)負荷を重くする方法。つまり、負荷
のインピーダンス値を変化させることにより、共振系の
発振状態を変化させて、結果として、共振状態に近づく
ように制御する方法。このように負荷のインピーダンス
値を変化させれば、実施例で述べたような電圧関係を満
足させることが可能である。
(B) A method of increasing the load. That is, by changing the impedance value of the load, the oscillation state of the resonance system is changed, and as a result, control is performed so as to approach the resonance state. By changing the impedance value of the load in this way, it is possible to satisfy the voltage relationship as described in the embodiment.

【0025】なお、上記の(a),(b)の制御を行う
ための具体的な回路例については特に図示しないが、例
えば、インピーダンス素子を両方向性スイッチにより入
切する手段などを用いれば、容易に実現できることは明
らかである。
Although a specific example of a circuit for controlling the above (a) and (b) is not specifically shown, for example, if means for turning on and off the impedance element by a bidirectional switch is used, Obviously, it can be easily realized.

【0026】[0026]

【発明の効果】本発明では、交流電源を全波整流する全
波整流器と、全波整流器の直流出力端子にダイオードを
介して接続される平滑コンデンサと、平滑コンデンサの
両端あるいは全波整流器の直流出力端子間に直列的に接
続されて交互にオン・オフされる第1及び第2のスイッ
チング素子と、第1及び第2のスイッチング素子の逆並
列ダイオードとを備え、全波整流器の直流出力端子とダ
イオードの接続点と第1及び第2のスイッチング素子の
接続点との間にインバータ負荷を接続されたインバータ
装置において、前記ダイオードの両端にインピーダンス
要素を接続し、第1及び第2のスイッチング素子の動作
周波数を制御して交流電源からの入力電流の休止期間を
短縮するための制御手段を備えるものであるから、全波
整流器の出力電圧が低い期間でも前記インピーダンス要
素の電圧振幅を増大させるように周波数制御を行うこと
により、平滑コンデンサの充電電圧と全波整流器の出力
電圧との電圧差を前記インピーダンス要素に分担させる
ことができ、したがって、入力電流の休止期間を少なく
して、入力力率を高くし、入力電流の高調波成分を少な
くすることができるという効果がある。
According to the present invention, a full-wave rectifier for full-wave rectification of an AC power supply, a smoothing capacitor connected to a DC output terminal of the full-wave rectifier via a diode, and a DC terminal at both ends of the smoothing capacitor or a full-wave rectifier. A DC output terminal of a full-wave rectifier, comprising first and second switching elements connected in series between output terminals and alternately turned on and off, and antiparallel diodes of the first and second switching elements. And an inverter load having an inverter load connected between a connection point of the diode and a connection point of the first and second switching elements, wherein an impedance element is connected to both ends of the diode, and the first and second switching elements are connected. Control means for controlling the operating frequency of the rectifier to reduce the idle period of the input current from the AC power supply. By performing the frequency control so as to increase the voltage amplitude of the impedance element even in a low period, the voltage difference between the charging voltage of the smoothing capacitor and the output voltage of the full-wave rectifier can be shared by the impedance element. There is an effect that the rest period of the input current can be reduced, the input power factor can be increased, and the harmonic component of the input current can be reduced.

【0027】また、インピーダンス要素のインダクタン
ス値をインバータ負荷のインダクタンス値よりも大きく
設定すれば、インピーダンス要素の電圧振幅が大きくな
るので、全波整流器の出力電圧と平滑コンデンサの電圧
との差をインピーダンス要素により分担する効果が大き
くなるという利点がある。
Further, if the inductance value of the impedance element is set to be larger than the inductance value of the inverter load, the voltage amplitude of the impedance element increases, so that the difference between the output voltage of the full-wave rectifier and the voltage of the smoothing capacitor is calculated. Therefore, there is an advantage that the effect of sharing is increased.

【0028】さらに、インピーダンス要素のインダクタ
ンス値を可変とすれば、周波数制御によりインバータの
出力を変化させても、インピーダンス要素の電圧振幅を
入力電流の休止が生じないように制御することができ、
入力力率が低下したり、入力電流の高調波成分が増大す
ることを防止できるという効果がある。
Further, if the inductance value of the impedance element is made variable, the voltage amplitude of the impedance element can be controlled so that the input current does not pause even if the output of the inverter is changed by frequency control.
There is an effect that it is possible to prevent the input power factor from decreasing and the harmonic component of the input current from increasing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】本発明の第1の実施例の動作説明のための波形
図である。
FIG. 2 is a waveform chart for explaining the operation of the first embodiment of the present invention.

【図3】本発明の第1の実施例の周波数制御前の動作を
示す波形図である。
FIG. 3 is a waveform chart showing an operation before frequency control according to the first embodiment of the present invention.

【図4】本発明の第1の実施例の周波数制御後の動作を
示す波形図である。
FIG. 4 is a waveform chart showing an operation after frequency control according to the first embodiment of the present invention.

【図5】本発明の第1の実施例に検出回路を付加した回
路図である。
FIG. 5 is a circuit diagram in which a detection circuit is added to the first embodiment of the present invention.

【図6】本発明の第2の実施例の回路図である。FIG. 6 is a circuit diagram of a second embodiment of the present invention.

【図7】本発明の第3の実施例の回路図である。FIG. 7 is a circuit diagram of a third embodiment of the present invention.

【図8】本発明の第4の実施例の回路図である。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention.

【図9】本発明の第4の実施例に用いるインダクタを例
示する回路図である。
FIG. 9 is a circuit diagram illustrating an inductor used in a fourth embodiment of the present invention.

【図10】本発明の第4の実施例に用いるインダクタを
例示する回路図である。
FIG. 10 is a circuit diagram illustrating an inductor used in a fourth embodiment of the present invention.

【図11】本発明の第4の実施例に用いるインダクタを
例示する回路図である。
FIG. 11 is a circuit diagram illustrating an inductor used in a fourth embodiment of the present invention.

【図12】本発明の第4の実施例に用いるインダクタを
例示する回路図である。
FIG. 12 is a circuit diagram illustrating an inductor used in a fourth embodiment of the present invention.

【図13】本発明の第5の実施例の回路図である。FIG. 13 is a circuit diagram of a fifth embodiment of the present invention.

【図14】従来例の回路図である。FIG. 14 is a circuit diagram of a conventional example.

【図15】従来例の動作を示す波形図である。FIG. 15 is a waveform chart showing the operation of the conventional example.

【符号の説明】[Explanation of symbols]

D1,D2,D3 ダイオード C1,C2,C3 コンデンサ C4,C5,C6 コンデンサ Q1,Q2 トランジスタ L1,L2 インダクタ L3 トランス Vs 交流電源 DB 全波整流器 F 負荷 D1, D2, D3 Diode C1, C2, C3 Capacitor C4, C5, C6 Capacitor Q1, Q2 Transistor L1, L2 Inductor L3 Transformer Vs AC power supply DB Full-wave rectifier F Load

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電源を全波整流する全波整流器
と、全波整流器の直流出力端子にダイオードを介して接
続される平滑コンデンサと、平滑コンデンサの両端に直
列的に接続されて交互にオン・オフされる第1及び第2
のスイッチング素子と、第1及び第2のスイッチング素
子の逆並列ダイオードとを備え、全波整流器の直流出力
端子とダイオードの接続点と第1及び第2のスイッチン
グ素子の接続点との間にインバータ負荷を接続されたイ
ンバータ装置において、前記ダイオードの両端にインピ
ーダンス要素を接続し、第1及び第2のスイッチング素
子の動作周波数を制御して交流電源からの入力電流の休
止期間を短縮するための制御手段を備えることを特徴と
するインバータ装置。
1. A full-wave rectifier for full-wave rectification of an AC power supply, a smoothing capacitor connected to a DC output terminal of the full-wave rectifier via a diode, and both ends of the smoothing capacitor connected in series and turned on alternately. First and second turned off
A switching element, and an anti-parallel diode of the first and second switching elements, wherein an inverter is provided between a connection point between the DC output terminal of the full-wave rectifier and the diode and a connection point between the first and second switching elements. In an inverter device connected to a load, a control for connecting an impedance element to both ends of the diode and controlling an operation frequency of the first and second switching elements to reduce a pause of an input current from an AC power supply. An inverter device comprising means.
【請求項2】 交流電源を全波整流する全波整流器
と、全波整流器の直流出力端子にダイオードを介して接
続される平滑コンデンサと、全波整流器の直流出力端子
間に直列的に接続されて交互にオン・オフされる第1及
び第2のスイッチング素子と、第1及び第2のスイッチ
ング素子の逆並列ダイオードとを備え、全波整流器の直
流出力端子とダイオードの接続点と第1及び第2のスイ
ッチング素子の接続点との間にインバータ負荷を接続さ
れたインバータ装置において、前記ダイオードの両端に
インピーダンス要素を接続し、第1及び第2のスイッチ
ング素子の動作周波数を制御して交流電源からの入力電
流の休止期間を短縮するための制御手段を備えることを
特徴とするインバータ装置。
2. A full-wave rectifier for full-wave rectifying an AC power supply, a smoothing capacitor connected to a DC output terminal of the full-wave rectifier via a diode, and a series connection between the DC output terminal of the full-wave rectifier. First and second switching elements, which are alternately turned on and off, and an anti-parallel diode of the first and second switching elements. A connection point between the DC output terminal of the full-wave rectifier and the diode, the first and second switching elements, In an inverter device having an inverter load connected to a connection point of a second switching element, an impedance element is connected to both ends of the diode, and an operating frequency of the first and second switching elements is controlled to obtain an AC power supply. An inverter device comprising control means for shortening the idle period of the input current from the inverter.
【請求項3】 インピーダンス要素はコンデンサとイ
ンダクタの直列回路であることを特徴とする請求項1又
は請求項2記載のインバータ装置。
3. The inverter device according to claim 1, wherein the impedance element is a series circuit of a capacitor and an inductor.
【請求項4】 インバータ負荷のインダクタンス値よ
りもインピーダンス要素のインダクタンス値を大きく設
定したことを特徴とする請求項3記載のインバータ装
置。
4. The inverter device according to claim 3, wherein the inductance value of the impedance element is set to be larger than the inductance value of the inverter load.
【請求項5】 インピーダンス要素又はインバータ負
荷のインピーダンス値を変化させて共振作用を強めるよ
うに制御する手段を備えることを特徴とする請求項1乃
至4のいずれかに記載のインバータ装置。
5. The inverter device according to claim 1, further comprising a control unit that changes the impedance value of the impedance element or the inverter load so as to enhance the resonance effect.
JP18625191A 1991-07-25 1991-07-25 Inverter device Expired - Fee Related JP3163655B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18625191A JP3163655B2 (en) 1991-07-25 1991-07-25 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18625191A JP3163655B2 (en) 1991-07-25 1991-07-25 Inverter device

Publications (2)

Publication Number Publication Date
JPH0538161A JPH0538161A (en) 1993-02-12
JP3163655B2 true JP3163655B2 (en) 2001-05-08

Family

ID=16185002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18625191A Expired - Fee Related JP3163655B2 (en) 1991-07-25 1991-07-25 Inverter device

Country Status (1)

Country Link
JP (1) JP3163655B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19508468B4 (en) * 1994-11-25 2006-05-24 Matsushita Electric Works, Ltd., Kadoma Power supply means
US5995398A (en) * 1997-09-23 1999-11-30 Matsushita Electric Works, Ltd Power supply device

Also Published As

Publication number Publication date
JPH0538161A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
US5768112A (en) Sub-resonant series resonant converter having improved form factor and reduced EMI
KR960005690B1 (en) Inverter device
JPH02184267A (en) Series resonance inverter with non-loss snabber-reset part
JPH08506931A (en) Electronic ballast with two transistors and two transformers
JPH07177745A (en) Switching regulator
US5862043A (en) Switch coupled active forward converter for obtaining a high power factor at a single power stage
JP3163655B2 (en) Inverter device
KR940003774B1 (en) Power supply circuit
US6208086B1 (en) Halogen power converter with complementary switches
KR100420964B1 (en) Single-stage converter compensating power factor
US20020000923A1 (en) Switching power supply circuit
JPH11308879A (en) Neutral point type inverter
JP2005510198A (en) Three-phase power supply parallel feedforward compensation type power factor correction circuit
JP3067292B2 (en) Inverter device
EP1313203A2 (en) Half-bridge converters
JP3493273B2 (en) Power factor improvement circuit of three-phase rectifier
JP3261706B2 (en) Inverter device
JPH04368471A (en) Power source
JP3163657B2 (en) Inverter device
JP3163656B2 (en) Inverter device
JP3211380B2 (en) Power converter
US20040213023A1 (en) Off-line non-step adjustment voltage regulator
JP2000312483A (en) Power unit
JPH0556659A (en) Power supply
JP3235295B2 (en) Power supply

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees