JP3261706B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JP3261706B2
JP3261706B2 JP18625091A JP18625091A JP3261706B2 JP 3261706 B2 JP3261706 B2 JP 3261706B2 JP 18625091 A JP18625091 A JP 18625091A JP 18625091 A JP18625091 A JP 18625091A JP 3261706 B2 JP3261706 B2 JP 3261706B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
inductor
resonance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18625091A
Other languages
Japanese (ja)
Other versions
JPH0538153A (en
Inventor
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18625091A priority Critical patent/JP3261706B2/en
Publication of JPH0538153A publication Critical patent/JPH0538153A/en
Application granted granted Critical
Publication of JP3261706B2 publication Critical patent/JP3261706B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、交流電源を整流平滑し
た直流電圧を高周波に変換して負荷に供給するインバー
タ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting a DC voltage obtained by rectifying and smoothing an AC power supply to a high frequency and supplying it to a load.

【0002】[0002]

【従来の技術】図23は従来のインバータ装置(特願平
2−327321号)の回路図である。以下、その回路
構成について説明する。全波整流器DBの交流入力端子
には、インダクタL3とコンデンサC5よりなるフィル
ター回路を介して交流電源Vsが接続されている。全波
整流器DBの直流出力端子には、インダクタL2とL1
を介して平滑コンデンサC1が接続されている。平滑コ
ンデンサC1には、トランジスタQ1,Q2の直列回路
が接続されている。各トランジスタQ1,Q2には、そ
れぞれダイオードD1,D2が逆並列接続されている。
トランジスタQ1,Q2の接続点とインダクタL1,L
2の接続点の間には、コンデンサC3を介して放電灯L
aが接続されている。放電灯Laのフィラメントの非電
源側端子間には、コンデンサC2が並列接続されてい
る。
2. Description of the Related Art FIG. 23 is a circuit diagram of a conventional inverter device (Japanese Patent Application No. 2-327321). Hereinafter, the circuit configuration will be described. An AC power supply Vs is connected to an AC input terminal of the full-wave rectifier DB via a filter circuit including an inductor L3 and a capacitor C5. The DC output terminals of the full-wave rectifier DB include inductors L2 and L1.
Is connected to a smoothing capacitor C1. A series circuit of transistors Q1 and Q2 is connected to the smoothing capacitor C1. Diodes D1 and D2 are connected in anti-parallel to the transistors Q1 and Q2, respectively.
The connection point between the transistors Q1 and Q2 and the inductors L1 and L
2 between the discharge lamps L through the capacitor C3.
a is connected. A capacitor C2 is connected in parallel between the non-power supply terminals of the filament of the discharge lamp La.

【0003】以下、上記回路の動作について説明する。
まず、インバータの動作について説明する。インバータ
は、トランジスタQ1,Q2とダイオードD1,D2、
インダクタL1、コンデンサC2,C3及び放電灯La
で構成されている。トランジスタQ1,Q2が高速度で
交互にオン・オフし、平滑コンデンサC1の直流電圧を
高周波に変換して、放電灯Laを高周波点灯させる。コ
ンデンサC2は放電灯Laのフィラメントの予熱電流通
電経路を構成しており、また、インダクタL1との共振
用コンデンサも兼ねている。コンデンサC3は直流成分
カット用の結合コンデンサである。
The operation of the above circuit will be described below.
First, the operation of the inverter will be described. The inverter comprises transistors Q1, Q2 and diodes D1, D2,
Inductor L1, capacitors C2 and C3 and discharge lamp La
It is composed of The transistors Q1 and Q2 are alternately turned on and off at a high speed to convert the DC voltage of the smoothing capacitor C1 to a high frequency, thereby lighting the discharge lamp La at a high frequency. The capacitor C2 constitutes a path for supplying a preheating current to the filament of the discharge lamp La, and also functions as a capacitor for resonance with the inductor L1. The capacitor C3 is a coupling capacitor for cutting a DC component.

【0004】上記回路において、トランジスタQ2がオ
ンすると、コンデンサC1からインダクタL1、コンデ
ンサC3、放電灯La、トランジスタQ2の経路で電流
が流れるが、負荷に流れる電流は部分的に整流器DBか
らインダクタL2、コンデンサC3、放電灯La、トラ
ンジスタQ2の経路からも流れる。トランジスタQ2が
オフすると、インバータの振動回路はダイオードD1を
オンさせて、閉ループを形成する。このとき、インダク
タL2に蓄えられたエネルギーは、コンデンサC3、放
電灯La、ダイオードD1を介してコンデンサC1へ放
出され、コンデンサC1が充電される。次に、トランジ
スタQ1がオンすると、コンデンサC3からインダクタ
L1、トランジスタQ1、放電灯Laの経路で負荷には
上記とは逆向きに電流が流れるようになる。このとき、
インダクタL2に残ったエネルギーは、インダクタL1
を介してコンデンサC1へ放出され、さらにコンデンサ
C1を充電する。
In the above circuit, when the transistor Q2 is turned on, current flows from the capacitor C1 through the path of the inductor L1, the capacitor C3, the discharge lamp La, and the transistor Q2, but the current flowing to the load is partially passed from the rectifier DB to the inductor L2, The current also flows from the path of the capacitor C3, the discharge lamp La, and the transistor Q2. When transistor Q2 turns off, the oscillating circuit of the inverter turns on diode D1 to form a closed loop. At this time, the energy stored in the inductor L2 is discharged to the capacitor C1 via the capacitor C3, the discharge lamp La, and the diode D1, and the capacitor C1 is charged. Next, when the transistor Q1 is turned on, a current flows through the load from the capacitor C3 to the load through the path of the inductor L1, the transistor Q1, and the discharge lamp La in the opposite direction. At this time,
The energy remaining in the inductor L2 is the inductor L1
Is discharged to the capacitor C1 via the capacitor C1, and further charges the capacitor C1.

【0005】以上の過程は交流電源Vsの商用周期の全
区間にわたって繰り返されるので、入力電流が常に流れ
ることになる。したがって、入力力率が高くなる。ま
た、適当なフィルター回路を入力側に付加し、高周波成
分を除去した入力電流波形は、高調波成分の少ない正弦
波に近い波形とすることができる。また、この回路で
は、整流器DBからインダクタL2を介して直接的に負
荷に電流を流しているので、回路の総合効率が高くな
り、比較的小型で小容量のインバータ装置には適した回
路方式であった。
[0005] The above process is repeated over the entire section of the commercial cycle of the AC power supply Vs, so that the input current always flows. Therefore, the input power factor increases. Also, an appropriate filter circuit is added to the input side, and the input current waveform from which the high-frequency component has been removed can be a waveform close to a sine wave with few harmonic components. Further, in this circuit, since current flows directly from the rectifier DB to the load via the inductor L2, the overall efficiency of the circuit increases, and a circuit method suitable for a relatively small and small-capacity inverter device is used. there were.

【0006】[0006]

【発明が解決しようとする課題】上述の従来例では、入
力電圧Vinが負荷電圧に比べてかなり高い場合や、負
荷の抵抗値が極端に小さい場合(軽負荷時)や、インバ
ータの共振状態が弱い場合などのように、或る条件の下
では、入力電流Iinの波形に、図24に示すように休
止期間Tが生じる。このため、回路構成は簡単で高効率
のインバータであるが、上述のような或る条件の下で
は、入力力率の改善や、入力電流高調波の低減には限界
があり、さらに改善の余地があった。また、このことか
ら、出力制御を行うと、上記の条件に該当する場合があ
り、入力力率を高く、入力電流の高調波成分を低く維持
しつつ、出力制御を行うことが困難であった。
In the above conventional example, when the input voltage Vin is considerably higher than the load voltage, when the resistance value of the load is extremely small (at a light load), or when the resonance state of the inverter is low. Under a certain condition such as a weak case, a pause T occurs in the waveform of the input current Iin as shown in FIG. For this reason, although the circuit configuration is a simple and high-efficiency inverter, there is a limit to the improvement of the input power factor and the reduction of the input current harmonic under certain conditions as described above, and there is still room for improvement. was there. From this, when the output control is performed, the above condition may be satisfied, and it is difficult to perform the output control while maintaining a high input power factor and a low harmonic component of the input current. .

【0007】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、インバータの振動
要素及びスイッチング素子を介して交流電源から入力電
流を通電して入力力率を改善する回路を設けたインバー
タ装置において、制御される条件に関係なく、入力電流
の休止期間を少なくすると共に、入力電流の高調波成分
を低減させることにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and an object of the present invention is to improve the input power factor by supplying an input current from an AC power supply through a vibration element and a switching element of an inverter. It is an object of the present invention to reduce an idle period of an input current and reduce a harmonic component of an input current regardless of a controlled condition in an inverter device provided with such a circuit.

【0008】[0008]

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、交流電源
Vsを全波整流する全波整流器DBと、全波整流器DB
の直流出力端子にダイオードD3を介して接続される平
滑コンデンサC1と、平滑コンデンサC1の両端に直列
的に接続されて高周波で交互にオン・オフされる第1及
び第2のトランジスタQ1,Q2と、第1及び第2のト
ランジスタQ1,Q2の逆並列ダイオードD1,D2と
を備え、前記ダイオードD3と平滑コンデンサC1の接
続点と第1及び第2のスイッチング素子Q1,Q2の接
続点との間に、負荷Fと共振用のコンデンサC2の並列
回路と、直流成分カット用のコンデンサC3と、共振用
のインダクタL1の直列回路を接続され、前記直列回路
を構成する複数の回路要素のうち1つ以上を含む第1の
回路要素(負荷FとコンデンサC2,C3)と残りの1
つ以上を含む第2の回路要素(インダクタL1)との接
続点にインピーダンス要素(インダクタL2)の一端を
接続し、全波整流器DBの直流出力端子とダイオードD
3の接続点に前記インピーダンス要素の他端を接続して
成るインバータ装置において、交流電源電圧のゼロクロ
ス付近でも第1の回路要素の電圧がスイッチングの一周
期内で全波整流器の整流出力電圧より低くなる期間が生
じるように第1及び第2のスイッチング素子のデューテ
ィ又はスイッチング周波数を制御する制御手段を備える
ことを特徴とするものである。
According to the present invention, in order to solve the above-mentioned problems, as shown in FIG. 1, a full-wave rectifier DB for full-wave rectifying an AC power supply Vs, a full-wave rectifier DB
And a first and second transistor Q1, Q2 connected in series to both ends of the smoothing capacitor C1 and alternately turned on and off at a high frequency. , The antiparallel diodes D1 and D2 of the first and second transistors Q1 and Q2,
And a connection between the diode D3 and the smoothing capacitor C1.
Connection between the connection point and the first and second switching elements Q1 and Q2.
The load F and the capacitor C2 for resonance are connected in parallel between
Circuit, DC component cutting capacitor C3, and resonance
Is connected to the series circuit of the inductor L1.
A first element including at least one of a plurality of circuit elements constituting
Circuit elements (load F and capacitors C2 and C3) and remaining 1
Connection with a second circuit element (inductor L1) including
Connect one end of impedance element (inductor L2) to the continuation point
Connected, the DC output terminal of the full-wave rectifier DB and the diode D
Connect the other end of the impedance element to the connection point 3
Of the AC power supply voltage
Voltage around the switching circuit
During the period, there is a period when the voltage becomes lower than the rectified output voltage of the full-wave rectifier.
The duty of the first and second switching elements
And control means for controlling the switching frequency .

【0009】[0009]

【作用】以下、本発明の作用を図1に基づいて説明す
る。図1の回路は、図23に示した従来例の回路と実質
的には同じであり、交流電源Vsと全波整流器DBの間
のフィルター回路の構成を変更した点と、負荷Fを放電
灯Laに限定していない点が異なるのみである。図に示
すように、平滑コンデンサC1の電圧をV1、負荷Fの
両端に接続された共振コンデンサC2の電圧をV2、直
流成分カット用のコンデンサC3の電圧をV3、インダ
クタL2の電圧をV4とする。また、交流電源Vsから
の入力電圧をVin、入力電流をIinとし、全波整流
器DBの出力電流をIdとする。
The operation of the present invention will be described below with reference to FIG. The circuit of FIG. 1 is substantially the same as the circuit of the related art shown in FIG. 23. The configuration of the filter circuit between the AC power supply Vs and the full-wave rectifier DB is changed, and the load F is connected to a discharge lamp. The only difference is that it is not limited to La. As shown in the figure, the voltage of the smoothing capacitor C1 is V1, the voltage of the resonance capacitor C2 connected to both ends of the load F is V2, the voltage of the DC component cutting capacitor C3 is V3, and the voltage of the inductor L2 is V4. . The input voltage from the AC power supply Vs is Vin, the input current is Iin, and the output current of the full-wave rectifier DB is Id.

【0010】本発明者の研究によれば、交流電源Vsか
らの入力電流Iinの休止の原因は、交流電源Vsの電
圧Vinとインバータの回路要素の電圧V(=V3+V
2)との大小関係にあることが判明した。入力電流Ii
nが休止するときの各部の波形は、図2に示すようにな
っていた。各部の電圧波形の関係から、|Vin|>V
(=V3+V2)のとき、入力電流Iinが流れること
が分かった。厳密には、上式の関係を満足し、且つトラ
ンジスタQ2がオンしたときに、電流Idが流れること
になるものであるが、スイッチング周期内で電圧Vが極
小になるのと、トランジスタQ2のオン期間とは位相が
ほぼ一致しており、実際には上式の条件を満足すれば、
入力電流が流れる。図2に示す関係のときには、Vin
≒0Vの期間Tでは、|Vin|が小さくて、入力電流
Iinが流れない。ここで、常に入力電流Iinが流れ
るようにするためには、Vin≒0Vの期間Tにおいて
も|Vin|>Vとなる期間が存在するようにすれば良
いことが分かる。
According to the study of the present inventor, the cause of the pause of the input current Iin from the AC power supply Vs is caused by the voltage Vin of the AC power supply Vs and the voltage V (= V3 + V) of the circuit element of the inverter.
It was found that there was a magnitude relationship with 2). Input current Ii
The waveforms of the respective parts when n was stopped were as shown in FIG. | Vin |> V
When (= V3 + V2), it was found that the input current Iin flows. Strictly speaking, the current Id flows when the relationship of the above expression is satisfied and the transistor Q2 is turned on. However, when the voltage V becomes minimum in the switching cycle and the transistor Q2 is turned on. The phase is almost the same as the period, and if the condition of the above equation is satisfied,
Input current flows. In the case of the relationship shown in FIG.
In the period T of ≒ 0 V, | Vin | is small and the input current Iin does not flow. Here, it can be seen that in order for the input current Iin to always flow, it is sufficient that a period where | Vin |> V exists even in the period T where Vin ≒ 0 V.

【0011】それには図3に示すような電圧関係にあれ
ば良い。この図3では、Vin≒0Vの付近でも、イン
バータのスイッチングの一周期内で必ず|Vin|>V
となる期間が生じるので、入力電流Iinの休止期間が
無くなり、高入力力率で、入力電流の高調波成分が少な
くなる。このような電圧関係にする、或るいは近付ける
ための手段としては、コンデンサC3の電圧V3を下
げるか、コンデンサC2の電圧V2の振幅を大きくす
ることが考えられる。を実現するための手段として
は、下側のトランジスタQ2のデューティ比を大きくす
ることが有効であり、を実現するための手段として
は、スイッチング周波数を回路の共振周波数に近付ける
ことが有効である。したがって、これらの手段を講じる
ことにより、従来例の問題点は解決できる。
It suffices if the voltage relationship is as shown in FIG. In FIG. 3, even near Vin ≒ 0 V, it is always | Vin |> V within one cycle of inverter switching.
, The idle period of the input current Iin is eliminated, the input power factor is high, and the harmonic components of the input current are reduced. As a means for achieving or approaching such a voltage relationship, it is conceivable to lower the voltage V3 of the capacitor C3 or increase the amplitude of the voltage V2 of the capacitor C2. It is effective to increase the duty ratio of the lower transistor Q2 as a means for realizing the above, and it is effective to make the switching frequency close to the resonance frequency of the circuit as a means for realizing the above. Therefore, by taking these measures, the problems of the conventional example can be solved.

【0012】[0012]

【実施例】図4は本発明の第1の実施例の回路図であ
る。本回路は、図1に示す本発明の基本構成に、トラン
ジスタQ1,Q2のデューティ制御機能を持つデューテ
ィ制御回路K1を付加したものである。デューティ制御
回路K1の各出力端子a,b,cは、トランジスタQ
1,Q2の制御用端子a,b,cにそれぞれ接続されて
おり、トランジスタQ1,Q2を交互にオン・オフさせ
るものである。
FIG. 4 is a circuit diagram of a first embodiment of the present invention. This circuit is obtained by adding a duty control circuit K1 having a duty control function for the transistors Q1 and Q2 to the basic configuration of the present invention shown in FIG. Each output terminal a, b, c of the duty control circuit K1 is connected to a transistor Q
1 and Q2 are connected to control terminals a, b and c, respectively, to turn on and off the transistors Q1 and Q2 alternately.

【0013】図5及び図6は本実施例の動作波形図であ
る。デューティ制御前は図5に示すように、Vin≒0
V付近の期間Tで|Vin|<Vとなるため、入力電流
に休止が生じる。そこで、デューティ制御回路K1によ
り、トランジスタQ1,Q2のデューティ比を変えて、
下側のトランジスタQ2のオン時間を短くすると、イン
バータの回路要素である直流成分カット用のコンデンサ
C3の電圧V3が下がる。このため、図6に示すよう
に、V(=V2+V3)は図5のデューティ制御前に比
べて下へシフトし、Vin≒0Vでも|Vin|>Vと
なる期間が存在することになる。したがって、入力電流
の休止が無くなり、入力電流波形は正弦波に近い波形と
なる。よって、従来例に比べて入力力率がより高くな
り、入力電流の高調波成分がより少なくなる。
FIGS. 5 and 6 are operation waveform diagrams of the present embodiment. Before the duty control, as shown in FIG.
Since | Vin | <V in the period T near V, the input current pauses. Therefore, the duty ratio of the transistors Q1 and Q2 is changed by the duty control circuit K1,
If the ON time of the lower transistor Q2 is shortened ,
The voltage V3 of the DC component cutting capacitor C3, which is a circuit element of the inverter, decreases. For this reason, as shown in FIG. 6, V (= V2 + V3) shifts downward compared to before the duty control in FIG. 5, and there is a period where | Vin |> V even when Vin ≒ 0V. Therefore, the pause of the input current is eliminated, and the input current waveform becomes a waveform close to a sine wave. Therefore, the input power factor is higher than in the conventional example, and the harmonic component of the input current is smaller.

【0014】上述の制御を実際に行うためには、|Vi
n|とVを検出しておく必要がある。例えば、図7の回
路図に示すように、端子dに接続された検出回路J1に
よりV(=V2+V3)を検出し、端子eに接続された
検出回路J2により|Vin|を検出し、それらを比較
して、デューティ比を変える必要があるかどうかをデュ
ーティ制御回路K1で判断しなければならない。しかし
ながら、本発明は|Vin|やVの検出手段を特定する
ものではなく、本発明の要点は、直流成分カット用のコ
ンデンサC3の電圧V3を制御して、入力電流の休止を
無くすということにある。
In order to actually perform the above-described control, | Vi
It is necessary to detect n | and V in advance. For example, as shown in the circuit diagram of FIG. 7, V (= V2 + V3) is detected by a detection circuit J1 connected to a terminal d, and | Vin | is detected by a detection circuit J2 connected to a terminal e. In comparison, the duty control circuit K1 must determine whether the duty ratio needs to be changed. However, the present invention does not specify the means for detecting | Vin | or V, and the gist of the present invention is to control the voltage V3 of the DC component cutting capacitor C3 to eliminate the pause of the input current. is there.

【0015】図8は本発明の第2の実施例の回路図であ
る。本回路は図4の実施例のデューティ制御回路K1の
代わりに周波数制御回路K2を付加したものである。
今、スイッチング周波数が回路の共振周波数よりもかな
り高いとすると、共振用のコンデンサC2の電圧V2の
振幅は小さく、図9に示すように、Vin≒0V付近の
期間Tで|Vin|<V(=V2+V3)となるため、
入力電流に休止が生じる。そこで、周波数制御回路K2
によりスイッチング周波数を下げて、回路の共振周波数
に近づけると、図10に示すように発振が強まるので、
共振用のコンデンサC2の電圧V2の振幅が大きくな
る。これによって、Vin≒0Vでも|Vin|>Vと
なる期間が存在することになる。したがって、入力電流
の休止が無くなり、入力電流波形は正弦波に近い波形と
なる。よって、従来例に比べて入力力率がより高く、入
力電流の高調波成分がより少なくなる。
FIG. 8 is a circuit diagram of a second embodiment of the present invention. This circuit is obtained by adding a frequency control circuit K2 instead of the duty control circuit K1 of the embodiment of FIG.
Now, assuming that the switching frequency is considerably higher than the resonance frequency of the circuit, the amplitude of the voltage V2 of the resonance capacitor C2 is small, and | Vin | <V (V) in the period T near Vin ≒ 0V as shown in FIG. = V2 + V3),
Pauses occur in the input current. Therefore, the frequency control circuit K2
When the switching frequency is lowered to approach the resonance frequency of the circuit, the oscillation increases as shown in FIG.
The amplitude of the voltage V2 of the resonance capacitor C2 increases. As a result, there is a period where | Vin |> V exists even when Vin ≒ 0 V. Therefore, the pause of the input current is eliminated, and the input current waveform becomes a waveform close to a sine wave. Therefore, the input power factor is higher and the harmonic component of the input current is smaller than in the conventional example.

【0016】上に述べたのは、スイッチング周波数が共
振周波数よりも高くて、入力電流に休止が生じる場合の
制御方法である。逆に、スイッチング周波数が共振周波
数より低くて、入力電流に休止が生じる場合には、スイ
ッチング周波数を上げることにより、共振周波数に近付
ければ良い。
What has been described above is a control method in the case where the switching frequency is higher than the resonance frequency and the input current pauses. Conversely, if the switching frequency is lower than the resonance frequency and the input current pauses, the switching frequency may be increased to approach the resonance frequency.

【0017】図11は本発明の第3の実施例の回路図で
ある。本実施例においては、スイッチング素子としてM
OSFETを使用している。ダイオードD1,D2は、
MOSFET内の寄生ダイオードで代用できるので、省
略可能である。なお、スイッチング素子は、バイポーラ
トランジスタやMOSFETに限られるものではなく、
静電誘導サイリスタであっても良いし、その他の半導体
素子であっても良い。
FIG. 11 is a circuit diagram of a third embodiment of the present invention. In this embodiment, M is used as the switching element.
OSFET is used. The diodes D1 and D2 are
It can be omitted because a parasitic diode in the MOSFET can be used instead. The switching element is not limited to a bipolar transistor or MOSFET,
It may be an electrostatic induction thyristor or another semiconductor element.

【0018】本回路では、図4の実施例において、負荷
FとコンデンサC2の並列回路とインダクタL1の配置
を入れ換えると共に、インダクタL2に代えてコンデン
サC4を接続した構成を有している。図に示すように、
コンデンサC4の電圧をVc、インダクタL1の電圧を
V5、ダイオードD2の電圧をVdとする。この回路構
成において、入力電流が流れる条件は、|Vin|>V
(=Vc+V3+V5)で、且つトランジスタQ2がオ
ンしていることである。各部の波形は図12に示すよう
になる。また、インダクタL1の電圧V5の波形とトラ
ンジスタQ2のオン・オフの関係は、図13に示すよう
になっており、インダクタL1の電圧V5の値が大きく
なる期間T1でトランジスタQ2がオンとなり、小さく
なる期間T2でトランジスタQ2がオフとなる。期間T
1とT2におけるインダクタL1の電圧V5の変化に比
べて、コンデンサC3の電圧V3やコンデンサC4の電
圧Vcの変化は小さく、電圧V(=Vc+V3+V5)
の期間T1での降下と期間T2での上昇はほぼ電圧V5
と同じである。したがって、期間T1での電圧V5の降
下度合いが大きいほど、上記の条件|Vin|>V(=
Vc+V3+V5)を満たしやすくなり、入力電流も流
れやすくなる。ここで、インダクタL1の電圧V5の変
化は、共振系の発振状態に密接に関係しており、スイッ
チング周波数が共振周波数に近いほど、インダクタL1
の電圧V5の変化が大きい。これは、インダクタL1と
コンデンサC2が直列共振系を構成しているので、共振
周波数の近くでは、回路電流iが大きくなるからであ
る。インダクタL1の電圧V5は、その変化率di/d
tに比例するので、回路電流iが大きくなると、インダ
クタL1の電圧V5の変化も大きくなる。
In this circuit, the arrangement of the inductor L1 and the parallel circuit of the load F and the capacitor C2 in the embodiment of FIG. 4 are interchanged, and a capacitor C4 is connected in place of the inductor L2. As shown in the figure,
The voltage of the capacitor C4 is Vc, the voltage of the inductor L1 is V5, and the voltage of the diode D2 is Vd. In this circuit configuration, the condition under which the input current flows is | Vin |> V
(= Vc + V3 + V5), and the transistor Q2 is on. The waveforms of each part are as shown in FIG. The relationship between the waveform of the voltage V5 of the inductor L1 and the on / off state of the transistor Q2 is as shown in FIG. 13, and the transistor Q2 is turned on during the period T1 when the value of the voltage V5 of the inductor L1 is large, and becomes small. In a certain period T2, the transistor Q2 is turned off. Period T
The change in the voltage V3 of the capacitor C3 and the change in the voltage Vc of the capacitor C4 are smaller than the change in the voltage V5 of the inductor L1 at 1 and T2, and the voltage V (= Vc + V3 + V5)
Drop in the period T1 and rise in the period T2 are almost equal to the voltage V5.
Is the same as Therefore, as the degree of drop of voltage V5 in period T1 increases, the above condition | Vin |> V (=
Vc + V3 + V5), and the input current easily flows. Here, the change in the voltage V5 of the inductor L1 is closely related to the oscillation state of the resonance system, and the closer the switching frequency is to the resonance frequency, the more the inductor L1 changes.
Of the voltage V5 is large. This is because the circuit current i increases near the resonance frequency because the inductor L1 and the capacitor C2 form a series resonance system. The voltage V5 of the inductor L1 has a rate of change di / d
Since it is proportional to t, when the circuit current i increases, the change in the voltage V5 of the inductor L1 also increases.

【0019】上記のことから、本回路では、周波数制御
機能を有する周波数制御回路K2を付加し、入力電流に
休止が生じるようなときには、第2の実施例で述べた周
波数制御を行うことにより、スイッチング周波数を共振
周波数に近づけるように制御し、インダクタL1の電圧
V5の降下を大きくすることにより、上記の条件|Vi
n|>V(=Vc+V3+V5)を満足させるものであ
る。これにより、入力電流Iinの休止は無くなり、入
力力率を高く、入力電流の高調波を少なくすることがで
きる。
From the above, in this circuit, a frequency control circuit K2 having a frequency control function is added, and when a pause occurs in the input current, the frequency control described in the second embodiment is performed. By controlling the switching frequency to approach the resonance frequency and increasing the drop of the voltage V5 of the inductor L1, the above condition | Vi
n |> V (= Vc + V3 + V5). Thereby, the pause of the input current Iin is eliminated, the input power factor is increased, and the harmonics of the input current can be reduced.

【0020】図14は本発明の第4の実施例の回路図で
ある。本回路では、図11に示した実施例において、コ
ンデンサC4に対して直列的にインダクタL2を接続し
た構成を有している。この回路構成において、入力電流
が流れるための条件は、|Vin|>V(=Vc+V4
+V3+V5)で、且つトランジスタQ2がオンしてい
ることである。図11に示した実施例と比べると、イン
ダクタL2の電圧V4が条件式に加わった点が異なる。
しかしながら、上記の条件式の中で最も変化の大きいも
のはインダクタL1の電圧V5である。したがって、図
11に示した実施例と同様に、スイッチング周波数を共
振系の共振周波数に近づけるように制御すれば、トラン
ジスタQ2のオン時の電圧V(=Vc+V4+V3+V
5)の降下が大きくなり、上記の条件式を満足するよう
になる。これによって、入力電流Iinの休止は無くな
り、入力力率を高く、入力電流の高調波を少なくするこ
とができる。
FIG. 14 is a circuit diagram of a fourth embodiment of the present invention. This circuit has a configuration in which an inductor L2 is connected in series to a capacitor C4 in the embodiment shown in FIG. In this circuit configuration, the condition for the input current to flow is | Vin |> V (= Vc + V4
+ V3 + V5), and the transistor Q2 is on. The difference from the embodiment shown in FIG. 11 is that the voltage V4 of the inductor L2 is added to the conditional expression.
However, the one having the largest change among the above conditional expressions is the voltage V5 of the inductor L1. Therefore, as in the embodiment shown in FIG. 11, if the switching frequency is controlled to be close to the resonance frequency of the resonance system, the voltage V (= Vc + V4 + V3 + V) when the transistor Q2 is turned on.
The drop of 5) becomes large, and the above conditional expression is satisfied. As a result, the pause of the input current Iin is eliminated, the input power factor is increased, and harmonics of the input current can be reduced.

【0021】図14に示した回路の一変形例を図15に
示す。本回路では、図14の回路において、インダクタ
L2に直列のコンデンサC4を除去した構成を有してい
る。この回路構成でも、入力電流Iinに休止を生じる
原因は同じである。ただし、インピーダンス素子がイン
ダクタL2のみなので、電流が反転しないため、ダイオ
ードD3は省略しても良い。この回路構成でも、スイッ
チング周波数を共振系の共振周波数に近づけるように制
御すれば、入力電流Iinの休止は無くなり、入力力率
を高く、入力電流の高調波を少なくすることができる。
FIG. 15 shows a modification of the circuit shown in FIG. This circuit has a configuration in which the capacitor C4 in series with the inductor L2 is removed from the circuit of FIG. Even in this circuit configuration, the cause of the pause in the input current Iin is the same. However, since the impedance element is only the inductor L2, the current does not reverse, so that the diode D3 may be omitted. Even in this circuit configuration, if the switching frequency is controlled so as to approach the resonance frequency of the resonance system, the pause of the input current Iin is eliminated, the input power factor is increased, and the harmonics of the input current can be reduced.

【0022】図16は本発明の第5の実施例の回路図で
ある。本回路では、図4に示した第1の実施例におい
て、負荷FとコンデンサC2の並列回路をコンデンサC
3に代えてインダクタL1と直列に接続したものであ
る。この回路において、入力電流が流れるための条件
は、|Vin|>V3+V4で、且つトランジスタQ2
がオンしているときである。ここで、インダクタL2の
電圧V4は比較的小さく、影響は少ない。したがって、
コンデンサC3の電圧V3を下げれば、上記の条件式を
満たすことができる。そのための手段としては、トラン
ジスタQ2のオン・デューティを小さくすることが有効
である。そこで、この実施例では、デューティ制御機能
を持つデューティ制御回路K1を付加しており、入力電
流に休止が生じる場合には、トランジスタQ2のオン・
デューティを小さくする。すると、コンデンサC3の電
圧V3が下がり、上記の条件式|Vin|>V3+V4
を満たすことになり、したがって、入力電流の休止が減
り、入力電流波形は正弦波に近づく。これによって、入
力力率を高く、入力電流の高調波成分を小さくすること
ができる。
FIG. 16 is a circuit diagram of a fifth embodiment of the present invention. In this circuit, the parallel circuit of the load F and the capacitor C2 in the first embodiment shown in FIG.
3 is connected in series with the inductor L1. In this circuit, the condition for the input current to flow is | Vin |> V3 + V4 and the transistor Q2
Is on. Here, the voltage V4 of the inductor L2 is relatively small and has little effect. Therefore,
By lowering the voltage V3 of the capacitor C3, the above conditional expression can be satisfied. As a means for achieving this, it is effective to reduce the on-duty of the transistor Q2. Therefore, in this embodiment, a duty control circuit K1 having a duty control function is added, and when a pause occurs in the input current, the transistor Q2 is turned on and off.
Reduce the duty. Then, the voltage V3 of the capacitor C3 decreases, and the conditional expression | Vin |> V3 + V4
And therefore the pause in the input current is reduced, and the input current waveform approaches a sine wave. This makes it possible to increase the input power factor and reduce the harmonic components of the input current.

【0023】図17は本発明の第6の実施例の回路図で
ある。本回路では、図4に示した第1の実施例におい
て、コンデンサC3とインダクタL1の接続箇所を入れ
換えたものである。この回路において、入力電流が流れ
るための条件は、|Vin|>V4+V5+V2で、且
つトランジスタQ2がオンしているときである。ここで
も、インダクタL2の電圧V4の影響は少なく、実質的
にはV5+V2の大きさについて検討すれば良い。トラ
ンジスタQ2がオンしているとき、V5+V2≒V1−
V3となっており、V1とV3はほぼ一定の電圧を保つ
ので、V5+V2もほぼ一定の電圧となっている。した
がって、V5+V2を下げるには、コンデンサC3の電
圧V3を上げるように制御すれば良い。そのための手段
としては、トランジスタQ2のオン・デューティを大き
くすることが有効である。そこで、この実施例では、デ
ューティ制御機能を持つデューティ制御回路K1を付加
しており、入力電流に休止が生じる場合には、トランジ
スタQ2のオン・デューティを大きくする。すると、コ
ンデンサC3の電圧V3が上がり、上記の条件式|Vi
n|>V4+V5+V2を満たすことになり、したがっ
て、入力電流の休止が減り、入力電流波形は正弦波に近
づく。これによって、入力力率を高く、入力電流の高調
波成分を小さくすることができる。
FIG. 17 is a circuit diagram of a sixth embodiment of the present invention. In this circuit, the connection between the capacitor C3 and the inductor L1 in the first embodiment shown in FIG. 4 is replaced. In this circuit, the condition for the input current to flow is | Vin |> V4 + V5 + V2 and the transistor Q2 is on. Here, too, the effect of the voltage V4 of the inductor L2 is small, and the magnitude of V5 + V2 may be substantially examined. When the transistor Q2 is on, V5 + V2 ≒ V1-
Since V1 and V3 maintain a substantially constant voltage, V5 + V2 is also a substantially constant voltage. Therefore, in order to lower V5 + V2, control may be performed so as to increase the voltage V3 of the capacitor C3. As a means for achieving this, it is effective to increase the on-duty of the transistor Q2. Therefore, in this embodiment, a duty control circuit K1 having a duty control function is added, and when a pause occurs in the input current, the on-duty of the transistor Q2 is increased. Then, the voltage V3 of the capacitor C3 increases, and the above conditional expression | Vi
n |> V4 + V5 + V2, thus reducing the rest of the input current and bringing the input current waveform closer to a sine wave. This makes it possible to increase the input power factor and reduce the harmonic components of the input current.

【0024】図18は本発明の第7の実施例の回路図で
ある。本回路では、図11の回路において、コンデンサ
C3をインダクタL1に代えて負荷FとコンデンサC2
の並列回路に直列に接続した構成としている。この回路
において、入力電流が流れるための条件は、|Vin|
>Vc+V5で、且つトランジスタQ2がオンしている
ときである。これは、図11の回路において、入力電流
が流れるための条件式|Vin|>V(=Vc+V3+
V5)の右辺からコンデンサC3の電圧V3が除去され
たものとなっている。コンデンサC3の電圧V3はほぼ
一定の電圧であるので、この電圧V3が除去された本実
施例の条件式を満足するには、トランジスタQ2のオン
期間におけるインダクタL1の電圧V5の変化が大きく
なるようにすれば良い。そこで、この実施例では、周波
数制御機能を持つ周波数制御回路K2を付加しており、
入力電流に休止が生じる場合には、スイッチング周波数
を共振周波数に近づけることで、インダクタL1の電圧
V5の変化が大きくなり、上記の条件式|Vin|>V
c+V5を満足するようになる。したがって、入力電流
の休止が減り、入力電流波形は正弦波に近づく。これに
よって、入力力率を高く、入力電流の高調波成分を小さ
くすることができる。
FIG. 18 is a circuit diagram of a seventh embodiment of the present invention. In this circuit, in the circuit of FIG. 11, the capacitor C3 is replaced with the load F and the capacitor C2 instead of the inductor L1.
Are connected in series to the parallel circuit. In this circuit, the condition for the input current to flow is | Vin |
> Vc + V5 and the transistor Q2 is on. This is because, in the circuit of FIG. 11, the conditional expression | Vin |> V (= Vc + V3 +
The voltage V3 of the capacitor C3 is removed from the right side of V5). Since the voltage V3 of the capacitor C3 is a substantially constant voltage, in order to satisfy the conditional expression of the present embodiment from which the voltage V3 is removed, the change in the voltage V5 of the inductor L1 during the ON period of the transistor Q2 is increased. You can do it. Therefore, in this embodiment, a frequency control circuit K2 having a frequency control function is added.
When a pause occurs in the input current, by bringing the switching frequency close to the resonance frequency, the change in the voltage V5 of the inductor L1 increases, and the above-described conditional expression | Vin |> V
c + V5 is satisfied. Therefore, the pause of the input current is reduced, and the input current waveform approaches a sine wave. This makes it possible to increase the input power factor and reduce the harmonic components of the input current.

【0025】図18に示した回路の変形例を図19と図
20に示す。図19の回路では、図18の回路におい
て、コンデンサC4に直列にインダクタL2を挿入した
構成を有している。また、図20の回路では、図18の
回路において、コンデンサC4に代えてインダクタL2
を接続している。これらの回路構成でも、周波数制御機
能を有する周波数制御回路K2をそれぞれ付加し、入力
電流に休止が生じる場合には、スイッチング周波数を共
振周波数に近づけることで、インダクタL1の電圧V5
の変化が大きくなり、入力電流の休止が減り、入力電流
波形は正弦波に近づく。これによって、入力力率を高
く、入力電流の高調波成分を小さくすることができる。
FIGS. 19 and 20 show modifications of the circuit shown in FIG. The circuit of FIG. 19 has a configuration in which an inductor L2 is inserted in series with the capacitor C4 in the circuit of FIG. Also, in the circuit of FIG. 20, in the circuit of FIG. 18, an inductor L2 is used instead of the capacitor C4.
Are connected. In these circuit configurations, the frequency control circuits K2 each having a frequency control function are added, and when a pause occurs in the input current, the switching frequency is brought close to the resonance frequency so that the voltage V5 of the inductor L1 is reduced.
Changes, the pause of the input current decreases, and the input current waveform approaches a sine wave. This makes it possible to increase the input power factor and reduce the harmonic components of the input current.

【0026】図21は本発明の第8の実施例の回路図で
ある。本回路では、図4に示した第1の実施例におい
て、負荷Fを放電灯FLとしている。ここで、入力電圧
VinがAC200Vとすると、コンデンサC1の電圧
V1は約282Vとなる。トランジスタQ1,Q2のデ
ューティが50%とすると、コンデンサC3の電圧V3
は約141Vとなる。今、負荷が低圧放電灯FLで、低
ワットのものであるとすると、点灯時のランプ電圧が低
く、従って、負荷電圧V2の振幅が小さくなり、入力電
流が流れるための条件|Vin|>V3+V2を満足し
ない期間が生じて、入力電流に休止が生じることにな
る。そこで、制御回路K3により、トランジスタQ2の
オン時間を縮めるように制御すると、コンデンサC3の
電圧V3が下がり、従って、入力電流の休止期間が短く
なる。トランジスタQ2のオン・デューティを適度に制
御すると、完全に入力電流の休止を無くすことが可能で
ある。また、放電灯FLは一般に負性抵抗特性を持ち、
トランジスタQ1,Q2のデューティ比をアンバランス
にすると、ランプ電流が減り、ランプ電圧が大きくな
る。これは、負荷電圧V2の振幅が大きくなることに相
当し、この点でも入力電流の休止を無くすことができ
る。以上により、インバータ式の放電灯点灯装置の入力
力率を高くし、入力電流の高調波成分を低減できる。
FIG. 21 is a circuit diagram of an eighth embodiment of the present invention. In this circuit, the load F is the discharge lamp FL in the first embodiment shown in FIG. Here, assuming that the input voltage Vin is 200V AC, the voltage V1 of the capacitor C1 becomes approximately 282V. Assuming that the duty of the transistors Q1 and Q2 is 50%, the voltage V3 of the capacitor C3
Becomes about 141V. Now, assuming that the load is a low-pressure discharge lamp FL having a low wattage, the lamp voltage at the time of lighting is low, the amplitude of the load voltage V2 is small, and the condition for the input current to flow | Vin |> V3 + V2 Is not satisfied, and a pause occurs in the input current. Therefore, when the control circuit K3 controls the on-time of the transistor Q2 to be shortened, the voltage V3 of the capacitor C3 decreases, and accordingly, the idle period of the input current is shortened. By appropriately controlling the on-duty of the transistor Q2, it is possible to completely eliminate the pause of the input current. Further, the discharge lamp FL generally has a negative resistance characteristic,
When the duty ratios of the transistors Q1 and Q2 are unbalanced, the lamp current decreases and the lamp voltage increases. This corresponds to an increase in the amplitude of the load voltage V2. In this regard, the pause of the input current can be eliminated. As described above, the input power factor of the inverter-type discharge lamp lighting device can be increased, and the harmonic component of the input current can be reduced.

【0027】図22は本発明の第9の実施例の回路図で
ある。本回路では、図4に示した第1の実施例におい
て、負荷Fを抵抗RLとしている。抵抗RLは、例えば
白熱電球などに相当し、その場合には、白熱電球の高周
波点灯装置が構成される。この点灯装置では、デューテ
ィ制御機能と周波数制御機能を有する制御回路K3を設
けて、スイッチング周波数を変化させることにより、光
出力を制御することができる。光出力を絞る場合には、
スイッチング周波数を共振周波数から遠ざける。する
と、発振が弱まり、負荷電圧V2の振幅が小さくなる。
このとき、入力電流Iinに休止が生じる。そこで、デ
ューティ比をアンバランスにして、トランジスタQ2の
オン・デューティ比が大きくなるように制御すると、コ
ンデンサC3の電圧V3が低下し、入力電流Iinの休
止が無くなる。したがって、入力力率が高く、入力電流
の高調波成分が少ない点灯装置を実現できる。図22の
点灯装置では、スイッチング周波数を回路の共振周波数
よりも高く設定し、出力制御を行うときには、スイッチ
ング周波数を高くして、光出力を絞るものであるが、こ
のとき、同時にトランジスタQ2のオン・デューティ比
が大きくなるように制御することで、入力力率を常に高
く保ち、入力電流の高調波成分を常に小さく保ったまま
で、光出力を制御することが可能となる。
FIG. 22 is a circuit diagram of a ninth embodiment of the present invention. In this circuit, the load F is the resistor RL in the first embodiment shown in FIG. The resistor RL corresponds to, for example, an incandescent lamp, and in that case, a high-frequency lighting device of the incandescent lamp is configured. In this lighting device, a control circuit K3 having a duty control function and a frequency control function is provided, and the light output can be controlled by changing the switching frequency. When reducing the light output,
Keep the switching frequency away from the resonance frequency. Then, the oscillation is weakened, and the amplitude of the load voltage V2 is reduced.
At this time, a pause occurs in the input current Iin. Therefore, when the duty ratio is unbalanced and the on-duty ratio of the transistor Q2 is controlled to increase, the voltage V3 of the capacitor C3 decreases, and the pause of the input current Iin is eliminated. Therefore, it is possible to realize a lighting device having a high input power factor and a low harmonic component of the input current. In the lighting device of FIG. 22, the switching frequency is set higher than the resonance frequency of the circuit, and when performing output control, the switching frequency is increased to reduce the light output. At this time, the transistor Q2 is turned on at the same time. By controlling the duty ratio to be large, it is possible to control the optical output while always keeping the input power factor high and keeping the harmonic components of the input current small.

【0028】以上に述べた例では、整流器DBの出力端
に接続された素子の電圧よりも入力電圧|Vin|の方
が高ければ、入力電流Iinが流れるという点に着目
し、コンデンサC3の電圧V3や負荷の電圧V2を制御
するというものであった。しかしながら、実際には、実
施例の説明で述べたような電圧関係を満足しさえすれ
ば、入力電流の休止は必ず無くなるので、その電圧関係
を実現する手段はデューティ制御や周波数制御に限られ
るものではなく、例えば、以下に示すような方法も採用
できる。
In the example described above, if the input voltage | Vin | is higher than the voltage of the element connected to the output terminal of the rectifier DB, the input current Iin flows. V3 and the voltage V2 of the load are controlled. However, in practice, as long as the voltage relationship as described in the description of the embodiment is satisfied, the pause of the input current is always eliminated, and the means for realizing the voltage relationship is limited to duty control and frequency control. Instead, for example, the following method can be adopted.

【0029】(a)インバータの回路要素やインピーダ
ンス要素のインピーダンス値を変化させることにより、
共振系の発振状態を変化させて、結果として、共振状態
に近づくように制御する方法。このように各要素のイン
ピーダンス値を変化させれば、実施例で述べたような電
圧関係を満足させることが可能である。
(A) By changing the impedance values of the circuit elements and impedance elements of the inverter ,
A method in which the oscillation state of a resonance system is changed, and as a result, control is performed so as to approach the resonance state. Thus, by changing the impedance value of each element, it is possible to satisfy the voltage relationship as described in the embodiment.

【0030】(b)負荷を重くする方法。つまり、負荷
のインピーダンス値を変化させることにより、共振系の
発振状態を変化させて、結果として、共振状態に近づく
ように制御する方法。このように負荷のインピーダンス
値を変化させれば、実施例で述べたような電圧関係を満
足させることが可能である。
(B) A method of increasing the load. That is, by changing the impedance value of the load, the oscillation state of the resonance system is changed, and as a result, control is performed so as to approach the resonance state. By changing the impedance value of the load in this way, it is possible to satisfy the voltage relationship as described in the embodiment.

【0031】なお、上記の(a),(b)の制御を行う
ための具体的な回路例については特に図示しないが、例
えば、インピーダンス素子を両方向性スイッチにより入
切する手段などを用いれば、確実に実現できることは明
らかである。
Although a specific circuit example for controlling the above (a) and (b) is not specifically shown, for example, if means for turning on and off the impedance element by a bidirectional switch is used, It is clear that this can be achieved.

【0032】[0032]

【発明の効果】本発明では、交流電源を全波整流する全
波整流器と、全波整流器の直流出力端子にダイオードを
介して接続される平滑コンデンサと、平滑コンデンサの
両端に直列的に接続されて高周波で交互にオン・オフさ
れる第1及び第2のスイッチング素子と、第1及び第2
のスイッチング素子の逆並列ダイオードとを備え、前記
ダイオードと平滑コンデンサの接続点と第1及び第2の
スイッチング素子の接続点との間に、負荷と共振用のコ
ンデンサの並列回路と、直流成分カット用のコンデンサ
と、共振用のインダクタの直列回路を接続され、前記直
列回路を構成する複数の回路要素のうち1つ以上を含む
第1の回路要素と残りの1つ以上を含む第2の回路要素
との接続点にインピーダンス要素の一端を接続し、全波
整流器の直流出力端子とダイオードの接続点に前記イン
ピーダンス要素の他端を接続して成るインバータ装置に
おいて、交流電源電圧のゼロクロス付近でも第1の回路
要素の電圧がスイッチングの一周期内で全波整流器の整
流出力電圧より低くなる期間が生じるように第1及び第
2のスイッチング素子のデューティ又はスイッチング周
波数を制御する、あるいは、第1又は第2の回路要素、
又はインピーダンス要素、又は負荷のインピーダンス値
を変化させる制御手段を備えるものであるから、交流電
源からの入力電流の休止期間を短縮して、入力力率を高
くし、入力電流の高調波成分を低くすることができると
いう効果がある。
According to the present invention, a full-wave rectifier for an AC power supply is provided.
And a diode at the DC output terminal of the full-wave rectifier.
Of the smoothing capacitor
It is connected in series at both ends and alternately turned on and off at high frequency.
First and second switching elements, and first and second switching elements.
And an anti-parallel diode of a switching element,
The connection point between the diode and the smoothing capacitor and the first and second
A load and a resonance coil are connected between the connection points of the switching elements.
Capacitors and capacitors for cutting DC components
And a series circuit of a resonance inductor,
Includes one or more of a plurality of circuit elements constituting a column circuit
A second circuit element including the first circuit element and the remaining one or more
Connect one end of the impedance element to the connection point with
At the connection point between the DC output terminal of the rectifier and the diode,
Inverter device that connects the other end of the impedance element
In addition, the first circuit is also provided near the zero crossing of the AC power supply voltage.
If the voltage of the element is within
And the first and second
2 switching element duty or switching cycle
Controlling the wave number, or the first or second circuit element,
Or impedance element or load impedance value
Control means for changing the
There is an effect that the rest period of the input current from the source can be shortened, the input power factor can be increased, and the harmonic component of the input current can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基本構成を示す回路図である。FIG. 1 is a circuit diagram showing a basic configuration of the present invention.

【図2】本発明のデューティ制御前の動作を示す波形図
である。
FIG. 2 is a waveform chart showing an operation before duty control according to the present invention.

【図3】本発明のデューティ制御後の動作を示す波形図
である。
FIG. 3 is a waveform chart showing an operation after duty control of the present invention.

【図4】本発明の第1の実施例の回路図である。FIG. 4 is a circuit diagram of a first embodiment of the present invention.

【図5】本発明の第1の実施例のデューティ制御前の動
作を示す波形図である。
FIG. 5 is a waveform chart showing an operation before duty control according to the first embodiment of the present invention.

【図6】本発明の第1の実施例のデューティ制御後の動
作を示す波形図である。
FIG. 6 is a waveform chart showing an operation after duty control according to the first embodiment of the present invention.

【図7】本発明の第1の実施例に検出回路を付加した回
路図である。
FIG. 7 is a circuit diagram in which a detection circuit is added to the first embodiment of the present invention.

【図8】本発明の第2の実施例の回路図である。FIG. 8 is a circuit diagram of a second embodiment of the present invention.

【図9】本発明の第2の実施例の周波数制御前の動作を
示す波形図である。
FIG. 9 is a waveform chart showing an operation before frequency control according to the second embodiment of the present invention.

【図10】本発明の第2の実施例の周波数制御後の動作
を示す波形図である。
FIG. 10 is a waveform chart showing an operation after frequency control according to the second embodiment of the present invention.

【図11】本発明の第3の実施例の回路図である。FIG. 11 is a circuit diagram of a third embodiment of the present invention.

【図12】本発明の第3の実施例の全体的な動作を示す
波形図である。
FIG. 12 is a waveform chart showing the overall operation of the third embodiment of the present invention.

【図13】本発明の第3の実施例の要部の動作を示す波
形図である。
FIG. 13 is a waveform chart showing the operation of the main part of the third embodiment of the present invention.

【図14】本発明の第4の実施例の回路図である。FIG. 14 is a circuit diagram of a fourth embodiment of the present invention.

【図15】本発明の第4の実施例の一変形例の回路図で
ある。
FIG. 15 is a circuit diagram of a modification of the fourth embodiment of the present invention.

【図16】本発明の第5の実施例の回路図である。FIG. 16 is a circuit diagram of a fifth embodiment of the present invention.

【図17】本発明の第6の実施例の回路図である。FIG. 17 is a circuit diagram of a sixth embodiment of the present invention.

【図18】本発明の第7の実施例の回路図である。FIG. 18 is a circuit diagram of a seventh embodiment of the present invention.

【図19】本発明の第7の実施例の一変形例の回路図で
ある。
FIG. 19 is a circuit diagram of a modification of the seventh embodiment of the present invention.

【図20】本発明の第7の実施例の他の変形例の回路図
である。
FIG. 20 is a circuit diagram of another modification of the seventh embodiment of the present invention.

【図21】本発明の第8の実施例の回路図である。FIG. 21 is a circuit diagram of an eighth embodiment of the present invention.

【図22】本発明の第9の実施例の回路図である。FIG. 22 is a circuit diagram of a ninth embodiment of the present invention.

【図23】従来例の回路図である。FIG. 23 is a circuit diagram of a conventional example.

【図24】従来例の動作を示す波形図である。FIG. 24 is a waveform chart showing the operation of the conventional example.

【符号の説明】[Explanation of symbols]

D1,D2,D3 ダイオード C1,C2,C3 コンデンサ C4,C5,C6 コンデンサ Q1,Q2 トランジスタ L1,L2 インダクタ L3 トランス Vs 交流電源 DB 全波整流器 F 負荷 D1, D2, D3 Diode C1, C2, C3 Capacitor C4, C5, C6 Capacitor Q1, Q2 Transistor L1, L2 Inductor L3 Transformer Vs AC power supply DB Full-wave rectifier F Load

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 1/12 H02M 7/5387 H04B 41/24 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 H02M 1/12 H02M 7/5387 H04B 41/24

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電源を全波整流する全波整流器
と、全波整流器の直流出力端子にダイオードを介して接
続される平滑コンデンサと、平滑コンデンサの両端に直
列的に接続されて高周波で交互にオン・オフされる第1
及び第2のスイッチング素子と、第1及び第2のスイッ
チング素子の逆並列ダイオードとを備え、前記ダイオー
ドと平滑コンデンサの接続点と第1及び第2のスイッチ
ング素子の接続点との間に、負荷と共振用のコンデンサ
の並列回路と、直流成分カット用のコンデンサと、共振
用のインダクタの直列回路を接続され、前記直列回路を
構成する複数の回路要素のうち1つ以上を含む第1の回
路要素と残りの1つ以上を含む第2の回路要素との接続
点にインピーダンス要素の一端を接続し、全波整流器の
直流出力端子とダイオードの接続点に前記インピーダン
ス要素の他端を接続して成るインバータ装置において、
交流電源電圧のゼロクロス付近でも第1の回路要素の電
圧がスイッチングの一周期内で全波整流器の整流出力電
圧より低くなる期間が生じるように第1及び第2のスイ
ッチング素子のデューティ又はスイッチング周波数を制
御する制御手段を備えることを特徴とするインバータ装
置。
1. A full-wave rectifier for full-wave rectification of an AC power supply, a smoothing capacitor connected via a diode to a DC output terminal of the full-wave rectifier, and alternately connected at both ends of the smoothing capacitor in series at a high frequency. First turned on and off
And it includes a second switching element and a reverse parallel diode of the first and second switching elements, the diode
Connection point between the capacitor and the smoothing capacitor and the first and second switches
Between the load and the resonance capacitor
Parallel circuit, DC component cut capacitor and resonance
Connected to a series circuit of inductors for
A first round including at least one of a plurality of circuit elements to be configured
Connection between a circuit element and a second circuit element including one or more of the remaining ones
Connect one end of the impedance element to the point
Connect the impedance at the connection point between the DC output terminal and the diode.
In the inverter device connected to the other end of the
Even when the AC power supply voltage is near zero crossing,
Output voltage of the full-wave rectifier within one cycle of switching.
The first and second switches are connected so that a period during which the pressure is lower than the pressure occurs.
Control the duty or switching frequency of the switching element.
Inverter, characterized in that it comprises a control means for control.
【請求項2】 第1の回路要素は直流成分カット用の2. A first circuit element for cutting a DC component.
コンデンサを含み、前記制御手段は、直流成分カット用Including a capacitor, wherein the control means is for cutting a DC component.
のコンデンサの電圧を下げるように第1及び第2のスイAnd the second switch so as to lower the voltage of the
ッチング素子のデューティを制御することを特徴とするControlling the duty of the switching element
請求項1記載のインバータ装置。The inverter device according to claim 1.
【請求項3】 前記制御手段は、第1又は第2の回路3. The control circuit according to claim 1, wherein the control means is a first or second circuit.
要素に含まれる負荷の電圧振幅を増大させるように第1The first is to increase the voltage amplitude of the load contained in the element.
及び第2のスイッチング素子のスイッチング周波数を制And the switching frequency of the second switching element.
御することを特徴とする請求項1記載のインバータ装The inverter device according to claim 1, wherein
置。Place.
【請求項4】 交流電源を全波整流する全波整流器4. A full-wave rectifier for full-wave rectifying an AC power supply.
と、全波整流器の直流出力端子にダイオードを介して接To the DC output terminal of the full-wave rectifier via a diode.
続される平滑コンデンサと、平滑コンデンサの両端に直Connected to both ends of the smoothing capacitor
列的に接続されて高周波で交互にオン・オフされる第1First connected in a row and alternately turned on and off at high frequency
及び第2のスイッチング素子と、第1及び第2のスイッAnd a second switching element, and a first and a second switch.
チング素子の逆並列ダイオードとを備え、前記ダイオーAnd an anti-parallel diode of the switching element.
ドと平滑コンデンサの接続点と第1及び第2のスイッチConnection point between the capacitor and the smoothing capacitor and the first and second switches
ング素子の接続点との間に、負荷と共振用のコンデンサBetween the load and the resonance capacitor
の並列回路と、直流成分カット用のコンデンサと、共振Parallel circuit, DC component cut capacitor and resonance
用のインダクタの直列回路を接続され、前記直列回路をConnected to a series circuit of inductors for
Structure 成する複数の回路要素のうち1つ以上を含む第1の回First circuit including one or more of a plurality of circuit elements to be formed
路要素と残りの1つ以上を含む第2の回路要素との接続Connection between a circuit element and a second circuit element including one or more of the remaining ones
点にインピーダンス要素の一端を接続し、全波整流器のConnect one end of the impedance element to the point
直流出力端子とダイオードの接続点に前記インピーダンConnect the impedance at the connection point between the DC output terminal and the diode.
ス要素の他端を接続して成るインバータ装置において、In the inverter device connected to the other end of the
第1又は第2の回路要素、又はインピーダンス要素、又A first or second circuit element, or an impedance element, or
は負荷のインピーダンス値を変化させて、交流電源電圧Changes the impedance value of the load to
のゼロクロス付近でも第1の回路要素の電圧がスイッチThe voltage of the first circuit element is switched even near zero crossing of
ングの一周期内で全波整流器の整流出力電圧より低くなOutput voltage of the full-wave rectifier within one cycle of
る期間が生じるように制御する制御手段を備えることをControl means for controlling the time period to occur.
特徴とするインバータ装置。Features inverter device.
【請求項5】 第1の回路要素は負荷と共振用のコン5. The first circuit element comprises a load and a resonance capacitor.
デンサの並列回路に直流成分カット用のコンデンサを直Connect a DC component cut capacitor directly to the parallel circuit of the capacitor.
列接続して構成され、第2の回路要素は共振用のインダThe second circuit element is connected in a column,
クタより成り、インピーダンス要素はインダクタ又はイAnd the impedance element is an inductor or inductor.
ンダクタとコンデンサの直列回路より成る請求項1〜45. A circuit comprising a series circuit of an inductor and a capacitor.
のいずれかに記載のインバータ装置。The inverter device according to any one of the above.
【請求項6】 第1の回路要素は負荷と共振用のコン6. A first circuit element includes a load and a resonance capacitor.
デンサの並列回路に共振用のインダクタを直列接続してConnect a resonance inductor in series with the parallel circuit of the capacitor.
構成され、第2の回路要素は直流成分カット用のコンデThe second circuit element is a capacitor for cutting a DC component.
ンサより成り、インピーダンス要素はインダクタより成The impedance element consists of an inductor.
る請求項1又は4に記載のインバータ装置。The inverter device according to claim 1 or 4, wherein:
【請求項7】 第1の回路要素は直流成分カット用の7. A first circuit element for cutting a DC component.
コンデンサより成り、第2の回路要素は負荷と共振用のThe second circuit element consists of a capacitor for load and resonance.
コンデンサの並列回路に共振用のインダクタを直列接続A resonance inductor is connected in series with a parallel circuit of capacitors
して構成され、インピーダンス要素はインダクタより成The impedance element is composed of an inductor.
る請求項1、2又は4のいずれかに記載のインバータ装An inverter device according to claim 1, 2 or 4,
置。Place.
【請求項8】 第1の回路要素は直流成分カット用の8. A first circuit element for cutting a DC component
コンデンサと共振用のインダクタの直列回路より成り、Consists of a series circuit of a capacitor and a resonance inductor,
第2の回路要素は負荷と共振用のコンデンサの並列回路The second circuit element is a parallel circuit of a load and a capacitor for resonance.
より成り、インピーダンス要素はインダクタ又はコンデAnd the impedance element is an inductor or capacitor.
ンサ又はインダクタとコンデンサの直列回路より成る請Or a series of inductors and capacitors in series.
求項1〜4のいずれかに記載のインバータ装置。The inverter device according to any one of claims 1 to 4.
【請求項9】 第1の回路要素は共振用のインダクタ9. The first circuit element is a resonance inductor.
より成り、第2の回路要素は負荷と共振用のコンデンサThe second circuit element is a load and a capacitor for resonance.
の並列回路に直流成分カット用のコンデンサを直列接続DC component cutting capacitor connected in series to the parallel circuit of
して構成され、インピーダンス要素はインダクタ又はコThe impedance element is an inductor or core.
ンデンサ又はインダクタとコンデンサの直列回路より成Composed of a capacitor or a series circuit of an inductor and a capacitor.
る請求項1、3又は4のいずれかに記In any one of claims 1, 3 and 4. 載のインバータ装Mounted inverter
置。Place.
【請求項10】 インピーダンス要素はインダクタよ10. The impedance element is an inductor.
り成り、全波整流器の直流出力端子と平滑コンデンサのThe DC output terminal of the full-wave rectifier and the smoothing capacitor
間に接続されたダイオードを省略したことを特徴とするCharacterized by omitting the diode connected between them
請求項1〜9のいずれかに記載のインバータ装置。The inverter device according to claim 1.
JP18625091A 1991-07-25 1991-07-25 Inverter device Expired - Fee Related JP3261706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18625091A JP3261706B2 (en) 1991-07-25 1991-07-25 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18625091A JP3261706B2 (en) 1991-07-25 1991-07-25 Inverter device

Publications (2)

Publication Number Publication Date
JPH0538153A JPH0538153A (en) 1993-02-12
JP3261706B2 true JP3261706B2 (en) 2002-03-04

Family

ID=16184984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18625091A Expired - Fee Related JP3261706B2 (en) 1991-07-25 1991-07-25 Inverter device

Country Status (1)

Country Link
JP (1) JP3261706B2 (en)

Also Published As

Publication number Publication date
JPH0538153A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
CA2056010C (en) Inverter device for stable, high power-factor input current supply
JPH08506931A (en) Electronic ballast with two transistors and two transformers
JPH11507176A (en) Single switch ballast with power factor correction
JP3261706B2 (en) Inverter device
JP3163655B2 (en) Inverter device
JP3067292B2 (en) Inverter device
JP3163656B2 (en) Inverter device
JPH02202365A (en) Power source equipment
JP3163657B2 (en) Inverter device
JP3493943B2 (en) Power supply
JP3496446B2 (en) Power supply
JPH0620789A (en) Discharge lamp lighting device
JP3654067B2 (en) Power supply
JPH10271846A (en) Power device
KR100272754B1 (en) Discharge lamp appratus
JP3235295B2 (en) Power supply
JPH0487564A (en) Rectification smoothing device
JP3134958B2 (en) Power supply device, discharge lamp lighting device and lighting device
JP3291507B2 (en) Inverter device for discharge lamp
JPH0213265A (en) High frequency power source equipment
JPH0440838B2 (en)
JPH0556659A (en) Power supply
JPH0213264A (en) High frequency power source equipment
JPH10243661A (en) Power supply, discharge lamp lighting device and lighting apparatus
JPH01251594A (en) Lighting device for discharge lamp

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees