JP2000312483A - Power unit - Google Patents

Power unit

Info

Publication number
JP2000312483A
JP2000312483A JP2000045346A JP2000045346A JP2000312483A JP 2000312483 A JP2000312483 A JP 2000312483A JP 2000045346 A JP2000045346 A JP 2000045346A JP 2000045346 A JP2000045346 A JP 2000045346A JP 2000312483 A JP2000312483 A JP 2000312483A
Authority
JP
Japan
Prior art keywords
power supply
voltage
capacitor
rectifier
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000045346A
Other languages
Japanese (ja)
Other versions
JP3755371B2 (en
Inventor
Masahiro Naruo
誠浩 鳴尾
Masahito Onishi
雅人 大西
Takashi Kanda
隆司 神田
Kazutaka Hori
和宇 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000045346A priority Critical patent/JP3755371B2/en
Publication of JP2000312483A publication Critical patent/JP2000312483A/en
Application granted granted Critical
Publication of JP3755371B2 publication Critical patent/JP3755371B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Abstract

PROBLEM TO BE SOLVED: To reduce the loss in a switching element by reducing the peak factor of the current flowing to a load circuit. SOLUTION: A power unit is provided with a rectifier DB, a diode D11 the anode of which is forwardly connected to the positive, output terminal of the rectifier DB, and a filter capacitor C10 connected between the cathode of the diode D11 and the negative output terminal of the rectifier DB. The power unit is also provided with a diode D12, the anode of which is forwardly connected to the cathode of the diode D11, FETs Q1 and Q2 which are connected in series between the cathode of the diode D12 and the negative output terminal of the rectifier DB, and a control circuit 10 which controls the turning on/off of the FETs Q1 and Q2. In addition, the power unit is also provided with a transformer T11, having a primary winding n11 connected between the junction of the FETs Q1 and Q2 and the positive output terminal of the rectifier DB and a secondary winding connected to a load circuit 11, a capacitor C11 connected in parallel with the diode D11 or rectifier DB, and a capacitor C12 connected in parallel with the diode D12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電力の直流電
力への整流平滑を行い、この整流平滑で得た直流電圧を
高周波電圧に変換して負荷回路に高周波電力を供給する
電源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for performing rectification and smoothing of AC power into DC power, converting a DC voltage obtained by the rectification and smoothing into a high frequency voltage, and supplying a high frequency power to a load circuit. It is.

【0002】[0002]

【従来の技術】図54はこのような従来の電源装置の概
略構成図である(特願平9−88526号などを参
照)。
2. Description of the Related Art FIG. 54 is a schematic structural view of such a conventional power supply device (see Japanese Patent Application No. 9-88526).

【0003】この回路構成は交流電源ACを全波整流す
る整流器DBを有し、この整流器DBの出力端間には容
量の比較的小さいコンデンサC1が接続される。また、
平滑用のコンデンサC2と、このコンデンサC2と並列
接続される一対のトランジスタTr1,Tr2の直列回
路とを備え、コンデンサC2の低電位側端子は整流器D
Bの低電位側の直流出力端子に接続される。整流器DB
の高電位側の直流出力端子とトランジスタTr1,Tr
2の接続点との間にトランスT1の1次巻線が接続され
る。トランスT1の2次巻線に負荷回路11が接続さ
れ、この負荷回路11はトランスT1の2次巻線の両端
にそれぞれフィラメントの一端が接続された放電ランプ
(蛍光ランプ)FLと、放電ランプFLの各フィラメン
トの非電源装置側端間に接続した予熱・共振用のコンデ
ンサC111とを設けたものを用いており、トランスT
1の漏れインダクタンスとコンデンサC111とにより
共振回路が構成される。また、図54では、トランジス
タTr1,Tr2にバイポーラトランジスタを用いてお
り、それぞれダイオードD1,D2が逆並列に接続され
る。トランジスタTr1,Tr2は制御回路(図示せ
ず)により電源周波数よりも十分高いスイッチング周波
数で交互にオン/オフされる。
This circuit configuration has a rectifier DB for full-wave rectification of an AC power supply AC, and a capacitor C1 having a relatively small capacity is connected between the output terminals of the rectifier DB. Also,
It comprises a smoothing capacitor C2 and a series circuit of a pair of transistors Tr1 and Tr2 connected in parallel with the capacitor C2.
B is connected to the DC output terminal on the low potential side. Rectifier DB
High-potential side DC output terminal and transistors Tr1, Tr
The primary winding of the transformer T1 is connected between the two connection points. A load circuit 11 is connected to the secondary winding of the transformer T1, and the load circuit 11 includes a discharge lamp (fluorescent lamp) FL having one end of a filament connected to both ends of the secondary winding of the transformer T1, and a discharge lamp FL. And a capacitor C111 for preheating / resonance connected between the non-power supply side ends of the respective filaments.
A resonance circuit is constituted by the leakage inductance 1 and the capacitor C111. In FIG. 54, bipolar transistors are used for the transistors Tr1 and Tr2, and diodes D1 and D2 are connected in anti-parallel, respectively. The transistors Tr1 and Tr2 are alternately turned on / off at a switching frequency sufficiently higher than the power supply frequency by a control circuit (not shown).

【0004】いま、定常状態の動作について考えると、
定常吠態ではコンデンサC2は充電されているから、ト
ランジスタTr1がオンになると、コンデンサC2、ト
ランジスタTr1、トランスT1の1次巻線、コンデン
サC1およびコンデンサC2の経路で電流が流れ、トラ
ンスT1を介して負荷回路11へ電力が供給される。こ
のとき、コンデンサC2の両端電圧VC2はトランスT1
の漏れインダクタンスとの共振により上昇する。トラン
ジスタTr1がオフするとトランスT1の1次巻線に蓄
積されたエネルギーが放出され、トランスT1、コンデ
ンサC1、ダイオードD2およびトランスT1の経路で
電流が流れ続け、コンデンサC1の両端電圧がさらに上
昇する。
[0004] Considering the steady state operation,
Since the capacitor C2 is charged in the steady barking mode, when the transistor Tr1 is turned on, a current flows through the path of the capacitor C2, the transistor Tr1, the primary winding of the transformer T1, the capacitor C1, and the capacitor C2, and passes through the transformer T1. Thus, power is supplied to the load circuit 11. At this time, the voltage V C2 across the capacitor C2 is equal to the voltage of the transformer T1.
Rises due to resonance with the leakage inductance. When the transistor Tr1 is turned off, the energy stored in the primary winding of the transformer T1 is released, current continues to flow through the path of the transformer T1, the capacitor C1, the diode D2 and the transformer T1, and the voltage across the capacitor C1 further increases.

【0005】続いてトランジスタTr2がオンすると、
トランスT1の漏れインダクタンスとコンデンサC11
1,C1との共振作用により、コンデンサC1、トラン
スT1、トランジスタTr2およびコンデンサC1の経
路で共振電流が流れる。このとき、コンデンサC1の両
端電圧VC1が下降し始め、この両端電圧が整流器DBの
直流出力電圧よりも低くなると、交流電源ACから入力
電流が引き込まれて、交流電源AC、整流器DB、トラ
ンスT1、トランジスタTr2、整流器DBおよび交流
電源ACの経路で電流が流れる。そして、トランジスタ
Tr2がオフすると、交流電源AC、整流器DB、トラ
ンスT1、ダイオードD1、コンデンサC2、整流器D
Bおよび交流電源ACの経路で電流が流れ続け、トラン
ジスタTr1をオンすると最初の状態に戻る。
Subsequently, when the transistor Tr2 is turned on,
Leakage inductance of transformer T1 and capacitor C11
1 and C1, a resonance current flows through the path of the capacitor C1, the transformer T1, the transistor Tr2 and the capacitor C1. At this time, the voltage V C1 across the capacitor C1 starts to fall, and when this voltage becomes lower than the DC output voltage of the rectifier DB, the input current is drawn from the AC power supply AC, and the AC power supply AC, the rectifier DB, and the transformer T1 , A current flows through the path of the transistor Tr2, the rectifier DB, and the AC power supply AC. When the transistor Tr2 is turned off, the AC power supply AC, the rectifier DB, the transformer T1, the diode D1, the capacitor C2, and the rectifier D
Current continues to flow through the path of B and the AC power supply AC, and when the transistor Tr1 is turned on, the state returns to the initial state.

【0006】図55は交流電源ACの電圧Vsの1周期
にわたる動作波形図を示しており、上から順番に、コン
デンサC1の両端電圧VC1の波形、トランスT1の1次
巻線に流れる電流IT1の波形、交流電源ACからの入力
電流Iinの波形、および負荷回路11の放電ランプFL
に流れるランプ電流IFLの波形を示している。
FIG. 55 shows an operation waveform diagram of the voltage Vs of the AC power supply AC over one cycle. The waveform of the voltage V C1 across the capacitor C1 and the current I flowing through the primary winding of the transformer T1 are arranged in order from the top. The waveform of T1, the waveform of the input current Iin from the AC power supply AC, and the discharge lamp FL of the load circuit 11
3 shows a waveform of a lamp current I FL flowing through the lamp.

【0007】ところで、図54には示していないが、こ
の種の高周波電力を負荷回路11に与える回路では、交
流電源ACヘの高周波成分の混入を防止するために、交
流電源ACと整流器DBとの間に高周波阻止用のフィル
タ回路を挿入することが一般的に行なわれている。この
ようなフィルタ回路を設けることにより、交流電源AC
からの入力電流Iinは図55の一番下の正弦波状の波形
になる。すなわち、図55に示した「Iinフィルタな
し」の包絡線成分のみが抽出され、交流電源ACの電圧
Vsにほぼ比例した入力電流が得られる。
By the way, although not shown in FIG. 54, in a circuit for supplying this kind of high-frequency power to the load circuit 11, in order to prevent high-frequency components from being mixed into the AC power supply AC, the AC power supply AC and the rectifier DB are connected to each other. It is common practice to insert a high frequency blocking filter circuit between them. By providing such a filter circuit, the AC power supply AC
55 has a sinusoidal waveform at the bottom of FIG. That is, only the envelope component “without Iin filter” shown in FIG. 55 is extracted, and an input current substantially proportional to the voltage Vs of the AC power supply AC is obtained.

【0008】また、入力電流波形はコンデンサC1の容
量が重要な因子となる。例えば、コンデンサC2の両端
電圧の振幅が大きくなるときには、図56(a)のよう
に交流電源ACから高周波阻止用フィルタヘの入力電流
Iinが流れている期間に極性が反転して大きなノイズが
発生する。また、コンデンサC1の両端電圧の振幅が小
さくなるときには、図56(c)のように高周波阻止用
フィルタヘの入力電流に休止区間が生じる。いずれの場
合も交流電源ACに対してノイズが混入するので、図5
6(b)のような入力電流となるようにコンデンサC1
の容量を設定することで、入力電流高調波が低減される
だけでなく、入力力率も高くなる。
The input current waveform depends on the capacitance of the capacitor C1. For example, when the amplitude of the voltage between both ends of the capacitor C2 becomes large, the polarity is inverted during the period when the input current Iin flows from the AC power supply AC to the high frequency blocking filter as shown in FIG. . When the amplitude of the voltage between both ends of the capacitor C1 becomes small, a pause section occurs in the input current to the high frequency blocking filter as shown in FIG. In any case, noise is mixed into the AC power supply AC.
The capacitor C1 has an input current as shown in FIG.
Setting not only the input current harmonics are reduced, but also the input power factor is increased.

【0009】なお、特開平10−14257号公報に
は、整流器の出力端子およびダイオードの接点と、カッ
プリングコンデンサおよびインダクタからなる直列回路
との間に、第2のインピーダンス要素を接続すると共
に、ダイオードを介して第2のインピーダンスの両端
に、負荷回路を接続して成る電源装置が開示されてい
る。
Japanese Patent Application Laid-Open No. H10-14257 discloses that a second impedance element is connected between an output terminal of a rectifier and a contact point of a diode, and a series circuit including a coupling capacitor and an inductor. There is disclosed a power supply device in which a load circuit is connected to both ends of a second impedance via a power supply.

【0010】[0010]

【発明が解決しようとする課題】しかし、図54に示す
従来の電源装置において、トランスT1の1次巻線に印
加される電圧は、電圧VC2と電圧VC1の差の電圧であ
り、電圧VC2はほぼ一定の直流電圧であるから、電圧V
C1から直流成分を除いた波形となる。このため、負荷電
流IFLは図55に示すように脈流谷部で高く、脈流山部
で小さくなる。負荷電流IFLの波高率を下げようとする
と、電圧VC2を高くしなければならず、コンデンサC2
の高耐圧化によるコストアップとなる。また、トランジ
スタTr2のオン時に入力電流と共振電流が足し合わさ
れるため、トランジスタTr2がオフする瞬間のトラン
ジスタTr2に流れる電流は大きくなる。特に入力電流
がピークとなる脈流山部で非常に大きくなる。このた
め、高VC2とスイッチ電流大によりトランジスタTr2
のスイッチング損失が大きくなり、回路効率が低くなる
という課題があった。
However, in the conventional power supply device shown in FIG. 54, the voltage applied to the primary winding of the transformer T1 is the difference between the voltage V C2 and the voltage V C1 , Since V C2 is a substantially constant DC voltage, the voltage V
The waveform is obtained by removing the DC component from C1 . Therefore, as shown in FIG. 55, the load current I FL is high at the valley of the pulsating flow and becomes small at the ridge of the pulsating flow. To lower the crest factor of the load current I FL , the voltage V C2 must be increased, and the capacitor C2
The cost is increased by increasing the breakdown voltage. Further, since the input current and the resonance current are added when the transistor Tr2 is turned on, the current flowing through the transistor Tr2 at the moment when the transistor Tr2 is turned off increases. In particular, it becomes very large at the pulsating peak where the input current reaches its peak. For this reason, the transistor Tr2 due to the high V C2 and the large switch current
However, there has been a problem that the switching loss becomes large and the circuit efficiency becomes low.

【0011】本発明の目的とするところは、入力電流高
調波が少なく、平滑コンデンサの電圧が低くとも負荷回
路に流れる電流の波高率が小さく、スイッチング素子の
損失を低減した電源装置を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply device in which the input current harmonics are small, the crest factor of the current flowing through the load circuit is small even if the voltage of the smoothing capacitor is low, and the loss of the switching element is reduced. It is in.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
の請求項1記載の発明の電源装置は、交流電力を直流電
力に整流する整流器と、前記整流器の一方の出力端子と
順方向に一端が接続される第1ダイオードと、前記第1
ダイオードの他端と前記整流器の他方の出力端子との間
に接続される平滑コンデンサと、前記第1ダイオードの
他端と順方向に一端が接続される第2ダイオードと、前
記第2ダイオードの他端と前記整流器の他方の出力端子
との間に直列接続される一対のスイッチング素子と、前
記一対のスイッチング素子の各々と逆並列接続されるダ
イオードと、前記一対のスイッチング素子の接続点と前
記整流器の一方の出力端子との間に接続される1次巻線
を有するとともに負荷回路と接続される2次巻線を有す
るトランスと、前記第1および第2ダイオードとそれぞ
れ並列接続される第1および第2コンデンサとを備える
ものである。
According to a first aspect of the present invention, there is provided a power supply apparatus comprising: a rectifier for rectifying AC power into DC power; one output terminal of one end of the rectifier in a forward direction; Is connected to the first diode, and the first diode is connected to the first diode.
A smoothing capacitor connected between the other end of the diode and the other output terminal of the rectifier; a second diode connected to the other end of the first diode in a forward direction; A pair of switching elements connected in series between one end and the other output terminal of the rectifier, a diode connected in anti-parallel with each of the pair of switching elements, a connection point of the pair of switching elements, and the rectifier And a transformer having a primary winding connected between the first and second output terminals and having a secondary winding connected to a load circuit, and a first and a second parallel connection with the first and second diodes, respectively. And a second capacitor.

【0013】この構成では、第1および第2コンデンサ
に生じる電圧によって、トランスの1次巻線に印加する
電圧の波高値がほぼ一定になり、負荷回路に流れる電流
の波高率が小さくなる。この結果、スイッチング素子の
損失低減が可能になる。
In this configuration, the voltage generated at the first and second capacitors makes the peak value of the voltage applied to the primary winding of the transformer substantially constant, and reduces the crest factor of the current flowing through the load circuit. As a result, the loss of the switching element can be reduced.

【0014】請求項2記載の発明の電源装置は、交流電
力を直流電力に整流する整流器と、前記整流器の一方の
出力端子と順方向に一端が接続される第1ダイオード
と、前記第1ダイオードの他端と前記整流器の他方の出
力端子との間に接続される平滑コンデンサと、前記第1
ダイオードの他端と順方向に一端が接続される第2ダイ
オードと、前記第2ダイオードの他端と前記整流器の他
方の出力端子との間に直列接続される一対のスイッチン
グ素子と、前記一対のスイッチング素子の各々と逆並列
接続されるダイオードと、前記一対のスイッチング素子
の接続点と前記整流器の一方の出力端子との間に接続さ
れる1次巻線を有するとともに負荷回路と接続される2
次巻線を有するトランスと、前記整流器の両出力端子間
に接続される第1コンデンサと、前記第2ダイオードと
並列接続される第2コンデンサとを備えるものである。
According to a second aspect of the present invention, there is provided a power supply device comprising: a rectifier for rectifying AC power to DC power; a first diode having one end connected to one output terminal of the rectifier in a forward direction; A smoothing capacitor connected between the other end of the rectifier and the other output terminal of the rectifier;
A second diode having one end connected to the other end of the diode in the forward direction; a pair of switching elements connected in series between the other end of the second diode and the other output terminal of the rectifier; A diode connected in anti-parallel to each of the switching elements, a primary winding connected between a connection point of the pair of switching elements and one output terminal of the rectifier, and connected to a load circuit;
A transformer having a secondary winding, a first capacitor connected between both output terminals of the rectifier, and a second capacitor connected in parallel with the second diode.

【0015】この構成でも、第1および第2コンデンサ
に生じる電圧によって、トランスの1次巻線に印加する
電圧の波高値がほぼ一定になり、負荷回路に流れる電流
の波高率が小さくなる。この結果、スイッチング素子の
損失低減が可能になる。
Also in this configuration, the voltage generated at the first and second capacitors makes the peak value of the voltage applied to the primary winding of the transformer substantially constant, and the peak factor of the current flowing through the load circuit decreases. As a result, the loss of the switching element can be reduced.

【0016】なお、前記1次巻線と並列接続される第1
インダクタを備える構成でもよい(請求項3)。この構
成でも、負荷回路に流れる電流の波高率低減およびスイ
ッチング素子の損失低減が可能になる。
The first winding connected in parallel with the primary winding.
A configuration including an inductor may be adopted. Even with this configuration, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0017】また、前記2次巻線と直列接続される第2
インダクタを備え、前記負荷回路は、負荷とコンデンサ
との並列回路により構成され、前記2次巻線および第2
インダクタの両端間に接続される構成でもよい(請求項
4)。この構成でも、負荷回路に流れる電流の波高率低
減およびスイッチング素子の損失低減が可能になる。
Further, a second coil connected in series with the secondary winding is provided.
An inductor, wherein the load circuit is configured by a parallel circuit of a load and a capacitor;
A configuration connected between both ends of the inductor may be adopted. Even with this configuration, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0018】また、前記トランスは前記第2インダクタ
としての漏れインダクタンス成分を有する構成でもよい
(請求項5)。この構成でも、負荷回路に流れる電流の
波高率低減およびスイッチング素子の損失低減が可能に
なる。
Further, the transformer may have a leakage inductance component as the second inductor. Even with this configuration, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0019】また、前記一対のスイッチング素子に対し
て、スイッチング周波数およびオンデューティ比の少な
くとも一方を変更可能にオン/オフ制御を行う制御手段
を備える構成でもよい(請求項6)。この構成によれ
ば、負荷回路への供給電力量の調整が可能になる。ま
た、負荷回路が放電ランプを含む場合には、先行予熱、
始動並びに調光点灯などの制御が可能になる。さらに、
消費電力の変動に起因する直流電圧の異常昇圧によるス
イッチング素子などの破壊防止が可能になる。
Further, a control means for performing on / off control so that at least one of a switching frequency and an on-duty ratio can be changed for the pair of switching elements may be provided (claim 6). According to this configuration, it is possible to adjust the amount of power supplied to the load circuit. If the load circuit includes a discharge lamp,
Control such as starting and dimming can be performed. further,
It is possible to prevent the switching element and the like from being destroyed due to the abnormal boosting of the DC voltage due to the fluctuation of the power consumption.

【0020】また、前記交流電力の電圧変動に応じてス
イッチング周波数およびオンデューティ比の少なくとも
一方を変更して、前記一対のスイッチング素子に対する
オン/オフ制御を行う制御手段を備え、前記制御手段
は、前記負荷回路に定格出力を供給しているときは前記
オンデューティ比を主体に制御する一方、前記負荷回路
への出力を低下させたときは前記スイッチング周波数を
主体に制御する構成でもよい(請求項7)。この構成に
よれば、交流電力の電圧が変動しても負荷電流を許容範
囲内に納めることが可能となる。
[0020] Further, there is provided control means for changing at least one of a switching frequency and an on-duty ratio in accordance with the voltage fluctuation of the AC power to perform on / off control for the pair of switching elements. When the rated output is supplied to the load circuit, the on-duty ratio is mainly controlled, while when the output to the load circuit is reduced, the switching frequency is mainly controlled. 7). According to this configuration, even if the voltage of the AC power fluctuates, the load current can be kept within an allowable range.

【0021】また、前記平滑コンデンサの両端電圧を検
出する電圧検出手段と、前記電圧検出手段の検出結果に
応じてスイッチング周波数およびデューティ比の少なく
とも一方を変更可能に前記一対のスイッチング素子に対
するオン/オフ制御を行う制御手段とを備える構成でも
よい(請求項8)。この構成では、回路が正常に動作し
ている場合には、検出電圧が所定レベルになるように制
御することで負荷回路に安定出力が得られ、負荷回路が
放電ランプを含む場合には照明のちらつきを抑制するこ
とができる。また、回路に異常が発生した場合には、電
圧の異常昇圧を検出して発振を停止するなどの制御を行
うことで、過電圧による素子の破壊防止が可能になる。
A voltage detecting means for detecting a voltage between both ends of the smoothing capacitor; and an on / off switch for the pair of switching elements so that at least one of a switching frequency and a duty ratio can be changed according to a detection result of the voltage detecting means. It may be configured to include control means for performing control (claim 8). In this configuration, when the circuit is operating normally, a stable output is obtained by controlling the detected voltage to a predetermined level, and when the load circuit includes a discharge lamp, the output of the illumination is controlled. Flicker can be suppressed. In addition, when an abnormality occurs in the circuit, it is possible to prevent the element from being destroyed due to an overvoltage by performing control such as stopping the oscillation by detecting an abnormal increase in the voltage.

【0022】また、印加電圧を所定電圧に制限するクラ
ンプ回路を備える構成でもよい(請求項9)。この構成
によれば、回路素子への過電圧の印加防止および回路素
子の破壊防止が可能になる。
Further, a configuration may be adopted in which a clamp circuit for limiting the applied voltage to a predetermined voltage is provided. According to this configuration, it is possible to prevent application of an overvoltage to the circuit element and prevent destruction of the circuit element.

【0023】また、前記一対のスイッチング素子の少な
くとも一方と、少なくとも高周波的に並列接続されるコ
ンデンサを備える構成でもよい(請求項10)。この構
成によれば、スイッチング素子の損失低減、回路効率の
向上、およびノイズやコストの低減が可能になる。
Further, a configuration may be provided that includes a capacitor connected in parallel with at least one of the pair of switching elements at least in high frequency. According to this configuration, it is possible to reduce the loss of the switching element, improve the circuit efficiency, and reduce noise and cost.

【0024】また、前記1次巻線を介して前記整流器の
両出力端子間に接続されるスイッチング素子に対して、
このスイッチング素子の電圧と前記平滑コンデンサの両
端電圧とがほぼ等しい場合にオン制御を行う制御手段を
備える構成でもよい(請求項11)。この構成によれ
ば、スイッチオン時の損失増加の抑制が可能になる。
Further, for a switching element connected between both output terminals of the rectifier via the primary winding,
A configuration may be provided that includes control means for performing on-control when the voltage of the switching element and the voltage across the smoothing capacitor are substantially equal (claim 11). According to this configuration, it is possible to suppress an increase in loss at the time of switch-on.

【0025】また、前記1次巻線を介して前記整流器の
両出力端子間に接続されるスイッチング素子の両端電圧
を検出する電圧検出手段と、前記電圧検出手段の検出結
果を利用して前記一対のスイッチング素子のオン/オフ
制御を行う制御手段とを備える構成でもよい(請求項1
2)。この構成によれば、スイッチオン時の損失増加の
抑制が可能になる。
Further, voltage detecting means for detecting a voltage between both ends of a switching element connected between both output terminals of the rectifier via the primary winding, and the pair of voltage detecting means utilizing the detection result of the voltage detecting means. And a control unit for performing on / off control of the switching element.
2). According to this configuration, it is possible to suppress an increase in loss at the time of switch-on.

【0026】また、前記負荷回路は少なくとも2つの共
振周波数および少なくとも1つの反共振周波数を有する
構成でもよい(請求項13)。この構成によれば、負荷
回路に流れる電流の波高率低減およびスイッチング素子
の損失低減が可能になる。
Further, the load circuit may be configured to have at least two resonance frequencies and at least one anti-resonance frequency. According to this configuration, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0027】また、前記負荷回路は、第2インダクタを
介して前記2次巻線の両端に接続される第3コンデンサ
と、第3インダクタを介して前記第3コンデンサの両端
に各一端が接続される一対のフィラメントを有する放電
ランプと、前記一対のフィラメントの他端間に接続され
る第4コンデンサとにより成る構成でもよい(請求項1
4)。この構成によれば、例えば負荷回路が細管型の放
電ランプを含む場合、最適な予熱制御が可能になり、好
適な始動および点灯が可能になる。
The load circuit has a third capacitor connected to both ends of the secondary winding via a second inductor, and one end connected to both ends of the third capacitor via a third inductor. A discharge lamp having a pair of filaments and a fourth capacitor connected between the other ends of the pair of filaments.
4). According to this configuration, for example, when the load circuit includes a thin tube type discharge lamp, optimal preheating control becomes possible, and suitable starting and lighting become possible.

【0028】また、前記トランスは前記第2インダクタ
としての漏れインダクタンス成分を有する構成でもよい
(請求項15)。この構成によれば、例えば負荷回路が
細管型の放電ランプを含む場合、最適な予熱制御が可能
になり、好適な始動および点灯が可能になる。
Further, the transformer may have a leakage inductance component as the second inductor. According to this configuration, for example, when the load circuit includes a thin tube type discharge lamp, optimal preheating control becomes possible, and suitable starting and lighting become possible.

【0029】また、制御手段を備え、前記負荷回路は放
電ランプを含み、前記制御手段は、前記放電ランプを調
光点灯する場合には、前記平滑コンデンサの直流電圧を
定格点灯時よりも低い値になるように前記一対のスイッ
チング素子のスイッチング周波数およびデューティ比の
少なくとも一方を制御し、前記放電ランプのフィラメン
トを先行予熱する場合には、前記平滑コンデンサの直流
電圧を定格点灯時よりも高い値になるように前記一対の
スイッチング素子のスイッチング周波数およびデューテ
ィ比の少なくとも一方を制御する構成でもよい(請求項
16)。この構成によれば、例えば負荷回路が細管型の
放電ランプを含む場合、最適な予熱制御が可能になり、
好適な始動および点灯が可能になる。
The load circuit includes a discharge lamp. When the discharge lamp is dimly lit, the control circuit lowers the DC voltage of the smoothing capacitor to a value lower than the rated voltage. When controlling at least one of the switching frequency and the duty ratio of the pair of switching elements so as to preheat the filament of the discharge lamp, the DC voltage of the smoothing capacitor is set to a value higher than the rated lighting. A configuration may be adopted in which at least one of the switching frequency and the duty ratio of the pair of switching elements is controlled so as to be as follows. According to this configuration, for example, when the load circuit includes a thin tube type discharge lamp, optimal preheating control becomes possible,
Suitable starting and lighting are enabled.

【0030】さらに、前記負荷回路は、前記2次巻線の
両端に接続されるコンデンサと、このコンデンサの両端
に各一端が接続される一対のフィラメントを有する放電
ランプとにより成り、前記各フィラメントの両端間には
予熱用の共振回路が接続される構成でもよい(請求項1
7)。この構成によれば、例えば負荷回路が細管型の放
電ランプを含む場合、最適な予熱制御が可能になり、好
適な始動および点灯が可能になる。
Further, the load circuit comprises a capacitor connected to both ends of the secondary winding, and a discharge lamp having a pair of filaments each having one end connected to both ends of the capacitor. A configuration in which a preheating resonance circuit is connected between both ends may be adopted.
7). According to this configuration, for example, when the load circuit includes a thin tube type discharge lamp, optimal preheating control becomes possible, and suitable starting and lighting become possible.

【0031】請求項18記載の発明の電源装置は、交流
電力を直流電力に整流する整流器と、前記整流器の一方
の出力端子と順方向に一端が接続される第1ダイオード
と、前記第1ダイオードの他端と前記整流器の他方の出
力端子との間に接続される平滑コンデンサと、前記第1
ダイオードの他端と順方向に一端が接続される第2ダイ
オードと、前記第2ダイオードの他端と前記整流器の他
方の出力端子との間に直列接続される一対のスイッチン
グ素子と、前記一対のスイッチング素子の各々と逆並列
接続されるダイオードと、前記一対のスイッチング素子
の接続点と前記整流器の一方の出力端子との間に接続さ
れる第1インダクタンスと、負荷回路とともに前記第1
インダクタンスと並列に接続される第2インダクタンス
と、前記第1および第2ダイオードとそれぞれ並列接続
される第1および第2コンデンサとを備えるものであ
る。
The power supply device according to the present invention is a rectifier for rectifying AC power to DC power, a first diode having one end connected to one output terminal of the rectifier in a forward direction, and a first diode. A smoothing capacitor connected between the other end of the rectifier and the other output terminal of the rectifier;
A second diode having one end connected to the other end of the diode in the forward direction; a pair of switching elements connected in series between the other end of the second diode and the other output terminal of the rectifier; A diode connected in anti-parallel to each of the switching elements, a first inductance connected between a connection point of the pair of switching elements and one output terminal of the rectifier, and a first circuit together with a load circuit;
A second inductance connected in parallel with the inductance; and first and second capacitors respectively connected in parallel with the first and second diodes.

【0032】この構成では、第1および第2コンデンサ
に生じる電圧によって、第1インダクタンスに印加する
電圧の波高値がほぼ一定になり、負荷回路に流れる電流
の波高率が小さくなる。この結果、スイッチング素子の
損失低減が可能になる。
In this configuration, the voltage generated at the first and second capacitors makes the peak value of the voltage applied to the first inductance substantially constant, and the peak factor of the current flowing through the load circuit decreases. As a result, the loss of the switching element can be reduced.

【0033】[0033]

【発明の実施の形態】図1は本発明の第1実施形態に係
る電源装置の概略構成図、図2〜図6は本電源装置の動
作説明図、図7および図8は本電源装置の動作時におけ
る各部の信号波形図で、これらの図を用いて以下に第1
実施形態の説明を行う。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic configuration diagram of a power supply device according to a first embodiment of the present invention, FIGS. 2 to 6 are explanatory diagrams of the operation of the power supply device, and FIGS. FIG. 3 is a signal waveform diagram of each part during operation.
An embodiment will be described.

【0034】本電源装置は、図1に示すように、交流電
源ACからの交流電力を直流電力に全波整流する整流器
DBと、この整流器DBの正極性出力端子と順方向にア
ノードが接続されるダイオードD11(第1ダイオー
ド)と、このダイオードD11のカソードと整流器DB
の負極性出力端子との間に接続される平滑用のコンデン
サC10と、ダイオードD11のカソードと順方向にア
ノードが接続されるダイオードD12(第2ダイオー
ド)と、このダイオードD12のカソードと整流器DB
の負極性出力端子との間に直列接続されるFETQ1,
Q2(一対のスイッチング素子)と、これらFETQ
1,Q2のオン/オフ制御を行う制御回路10と、FE
TQ1,Q2の接続点と整流器DBの正極性出力端子と
の間に接続される1次巻線n11を有するとともに負荷
回路11と接続される2次巻線n12を有するトランス
T11と、ダイオードD11,D12とそれぞれ並列接
続されるコンデンサC11,C12とを備えている。
As shown in FIG. 1, this power supply device has a rectifier DB for full-wave rectification of AC power from an AC power supply AC to DC power, and an anode connected to a positive output terminal of the rectifier DB in a forward direction. (A first diode), a cathode of the diode D11 and a rectifier DB
, A diode D12 (second diode) having a cathode connected to the cathode of the diode D11 in a forward direction, a cathode of the diode D12 and a rectifier DB.
FET Q1, connected in series with the negative output terminal of
Q2 (a pair of switching elements) and these FETs Q
1, a control circuit 10 for performing on / off control of Q2, and FE
A transformer T11 having a primary winding n11 connected between a connection point of TQ1 and Q2 and a positive output terminal of the rectifier DB and having a secondary winding n12 connected to the load circuit 11, and a diode D11, D12 and capacitors C11 and C12 respectively connected in parallel.

【0035】ただし、FETQ1,Q2の各々は、例え
ばMOSFETであり、ソース・サブストレートが接続
されており、ドレインおよびソースにそれぞれカソード
およびアノードが接続(逆並列接続)される寄生ダイオ
ードを有する構造になっている。
However, each of the FETs Q1 and Q2 is, for example, a MOSFET, has a source / substrate connected, and has a structure having a parasitic diode in which a cathode and an anode are connected (in reverse parallel connection) to a drain and a source, respectively. Has become.

【0036】また、制御回路10は、交流電源ACの周
波数よりも十分に高いスイッチング周波数の動作でFE
TQ1,Q2を交互にオン/オフさせる。すなわち、ス
イッチング周波数は、1周期の間で交流電源ACの電圧
が一定と見なせる程度に設定される。
The control circuit 10 operates at a switching frequency sufficiently higher than the frequency of the AC power supply AC to operate the FE.
TQ1 and Q2 are turned on / off alternately. That is, the switching frequency is set to such an extent that the voltage of the AC power supply AC can be considered constant during one cycle.

【0037】また、負荷回路11は、2次巻線n12の
両端と各一端が接続される一対のフィラメントを有する
放電ランプ(蛍光ランプ)FLと、上記一対のフィラメ
ントの各他端間に接続される予熱・共振用のコンデンサ
C111とにより構成されている。
The load circuit 11 is connected between a discharge lamp (fluorescent lamp) FL having a pair of filaments, one end of which is connected to both ends of the secondary winding n12, and the other end of the pair of filaments. And a preheating / resonance capacitor C111.

【0038】さらに、トランスT11はリーケージトラ
ンスであり、このトランスT1の漏れインダクタンスと
コンデンサC111とにより共振回路が形成される構成
になっている。
Further, the transformer T11 is a leakage transformer, and has a configuration in which a resonance circuit is formed by the leakage inductance of the transformer T1 and the capacitor C111.

【0039】次に、上記構成の本電源装置の回路動作に
ついて図2〜図8を参照しながら説明する。ただし、図
7の時点t11はFETQ2のオン時点を示す。また、
図7における電圧VQ1、VQ2、VC11 、VC12 および電
流IT11 、IQ1、IQ2、Iinの各々は図1に示す同符号
の信号と対応している。同様に、図8における電圧V
C11 、VC12 、VT11 、および電流IT11 、Iinの各々
も図1に示す同符号の信号に対応している。さらに、図
8の電流IFLは放電ランプFLに流れる電流を示す。
Next, the circuit operation of the power supply device having the above configuration will be described.
This will be described with reference to FIGS. However,
The time point t11 of 7 indicates the ON time point of the FET Q2. Also,
Voltage V in FIG.Q1, VQ2, VC11, VC12And electricity
Style IT11, IQ1, IQ2, Iin are the same symbols as shown in FIG.
Signal. Similarly, the voltage V in FIG.
C11, VC12, VT11And the current IT11, Each of Iin
Also correspond to the signal of the same sign shown in FIG. Furthermore, the figure
8 current IFLIndicates a current flowing through the discharge lamp FL.

【0040】コンデンサC10の充電後の定常状態にお
いて、図7に示す時点t12になると、図2の矢印線に
示すように、コンデンサC10、コンデンサC11、1
次巻線n11、FETQ2およびコンデンサC10の経
路に電流IT11 が流れ、コンデンサC10が電源となっ
て、コンデンサC11が充電されてその電圧VC11 が上
昇するとともにトランスT11を介して負荷回路11に
電力が供給される。
In a steady state after the charging of the capacitor C10, at the time t12 shown in FIG. 7, the capacitors C10, C11,
A current IT11 flows through the path of the next winding n11, the FET Q2 and the capacitor C10, and the capacitor C10 serves as a power supply, the capacitor C11 is charged and its voltage VC11 increases, and power is supplied to the load circuit 11 via the transformer T11. Is supplied.

【0041】この後、コンデンサC11の電圧VC11
コンデンサC10の電圧VC10 と整流器DBの出力電圧
|Vs|との差電圧(VC10 −|Vs|)に上昇すると(図
7の時点t13)、図3の矢印線に示すように、交流電
源AC、整流器DB、1次巻線n11、FETQ2、整
流器DBおよび交流電源ACの経路に電流IT11 が流
れ、交流電源ACから本電源装置内に入力電流Iinが引
き込まれる。ここで、図7から、FETQ1,Q2がオ
ン/オフを1回繰り返す期間において、交流電源ACか
ら入力電流Iinが引き込まれる期間(時点t13〜t1
5)が存在するのが分かる。
Thereafter, the voltage V C11 of the capacitor C11 is equal to the voltage V C10 of the capacitor C10 and the output voltage of the rectifier DB.
When the voltage rises to the difference voltage (V C10 − | Vs |) with respect to | Vs | (time t13 in FIG. 7), as shown by the arrow line in FIG. 3, the AC power supply AC, the rectifier DB, the primary winding n11, and the FET Q2 , The current IT11 flows through the path of the rectifier DB and the AC power supply AC, and the input current Iin is drawn into the power supply device from the AC power supply AC. Here, from FIG. 7, in the period in which the FETs Q1 and Q2 repeat ON / OFF once, the period in which the input current Iin is drawn from the AC power supply AC (time t13 to t1).
It can be seen that 5) exists.

【0042】この後、FETQ2がオフになると(図7
の時点t14)、図4の矢印線に示すように、1次巻線
n11を流れた電流によってエネルギーを蓄積したトラ
ンスT11、および交流電源ACが電源となって、交流
電源AC、整流器DB、1次巻線n11、FETQ1の
寄生ダイオード、コンデンサC12、コンデンサC1
0、整流器DBおよび交流電源ACの経路に電流IT11
が流れ、入力電流Iinを引き込みつつコンデンサC1
0,C12が充電される。このとき、コンデンサC12
の電圧VC12 は、図7に示すように、トランスT11の
漏れインダクタンスとの共振作用により上昇する。ま
た、FETQ1がオンになる。
Thereafter, when the FET Q2 is turned off (FIG. 7)
At time t14), as shown by the arrow line in FIG. 4, the transformer T11 storing the energy by the current flowing through the primary winding n11 and the AC power supply AC serve as the power supply, and the AC power supply AC, the rectifier DB, Next winding n11, parasitic diode of FET Q1, capacitor C12, capacitor C1
0, the current I T11 in the path of the rectifier DB and the AC power supply AC.
Flows, and the capacitor C1 is drawn while drawing the input current Iin.
0 and C12 are charged. At this time, the capacitor C12
As shown in FIG. 7, the voltage V C12 rises due to the resonance action with the leakage inductance of the transformer T11. Further, the FET Q1 is turned on.

【0043】FETQ1がオンになると、トランスT1
1の漏れインダクタンスおよびコンデンサC11,C1
2,C111の共振作用によって、図5の矢印線に示す
ように、コンデンサC11、コンデンサC12、FET
Q1、1次巻線n11およびコンデンサC11の経路に
共振電流が流れる。この後、コンデンサC11,C12
の電圧VC11 ,VC12 が下降に転じ(図7の時点t1
5)、これらのエネルギーがトランスT11を介して負
荷回路11に供給される。このとき、1次巻線n11に
流れる電流の向きがFETQ2のオン時とは逆向きにな
るから、負荷回路11に交番した高周波電圧が印加され
ることになる。
When the FET Q1 is turned on, the transformer T1
1 and the capacitors C11 and C1
2 and C111, the capacitor C11, capacitor C12, FET
A resonance current flows through the path of Q1, the primary winding n11 and the capacitor C11. Thereafter, the capacitors C11 and C12
The voltages V C11 and V C12 of FIG.
5), these energies are supplied to the load circuit 11 via the transformer T11. At this time, since the direction of the current flowing through the primary winding n11 is opposite to the direction when the FET Q2 is turned on, an alternating high-frequency voltage is applied to the load circuit 11.

【0044】この後、コンデンサC11,C12の電圧
C11 ,VC12 が0になると(図7の時点t16)、そ
れぞれに並列接続されているダイオードD11,D12
がオンして上記共振電流が引き続き流れる。
[0044] Thereafter, when the voltage V C11, V C12 of the capacitors C11, C12 is zero (time in FIG. 7 t16), diodes D11, D12 connected in parallel with each
Turns on, and the above-described resonance current continues to flow.

【0045】この後、FETQ1がオフになると(図7
の時点t17)、図6の矢印線に示すように、1次巻線
n11、コンデンサC11、コンデンサC10、FET
Q2の寄生ダイオードおよび1次巻線n11の経路に電
流が流れて、トランスT11に蓄積されたエネルギーが
放出される。
Thereafter, when the FET Q1 is turned off (FIG. 7)
At time t17), as shown by the arrow line in FIG. 6, the primary winding n11, the capacitor C11, the capacitor C10, the FET
A current flows through the path of the parasitic diode of Q2 and the primary winding n11, and the energy stored in the transformer T11 is released.

【0046】この後、トランスT11に蓄積されたエネ
ルギーの放出が完了すると(時点t18)、図2に示し
た時点t12の回路動作に戻る。
Thereafter, when the release of the energy stored in the transformer T11 is completed (time t18), the operation returns to the circuit operation at time t12 shown in FIG.

【0047】上記回路動作が周期的に繰り返されること
により、負荷回路11に高周波電力が供給される。すな
わち、交流電源ACの1周期に亘って上記の主要な信号
波形を観察すると図8に示すようになる。
High frequency power is supplied to the load circuit 11 by repeating the above circuit operation periodically. That is, when observing the above-mentioned main signal waveforms over one cycle of the AC power supply AC, it becomes as shown in FIG.

【0048】ここで、この図8に示すように、交流電源
ACの電圧Vsが正弦波状に上昇および下降すると、コ
ンデンサC11の電圧VC11 が正弦波状に下降および上
昇するが、この電圧VC11 と、電圧Vsが正弦波状に上
昇および下降すると同様に上昇および下降するコンデン
サC12の電圧VC12 とによって、1次巻線n11に印
加する電圧VT11 はほぼ一定の変動レベル(振幅)の電
圧になる。この結果、2次側の負荷回路11に流れる電
流IFLの波高率(振幅変動率)が小さくなる。
[0048] Here, as shown in FIG. 8, when the voltage Vs of the AC power source AC is raised and lowered sinusoidally, the voltage V C11 of the capacitor C11 is lowered and raised sinusoidally, this voltage V C11 The voltage V T11 applied to the primary winding n11 becomes a voltage having a substantially constant fluctuation level (amplitude) by the voltage V C12 of the capacitor C12 which rises and falls likewise when the voltage Vs rises and falls in a sine wave shape. . As a result, the crest factor (amplitude variation rate) of the current I FL flowing through the secondary load circuit 11 decreases.

【0049】以上、第1実施形態によれば、コンデンサ
C10の電圧を高くしなくても、負荷回路11に流れる
電流の波高率を小さくすることが可能になる。
As described above, according to the first embodiment, the crest factor of the current flowing through the load circuit 11 can be reduced without increasing the voltage of the capacitor C10.

【0050】また、コンデンサC10の電圧にコンデン
サC12の電圧が重畳するので、コンデンサC10の電
圧を低めに設定することが可能になる。さらに、コンデ
ンサC12の電圧が図7に示すように共振的に上昇する
ので、FETQ2に印加するオフ時点の電圧がコンデン
サC10の電圧と等しく、コンデンサC10の電圧を低
めに設定する分だけスイッチング損失の低減が可能にな
る。
Since the voltage of the capacitor C12 is superimposed on the voltage of the capacitor C10, the voltage of the capacitor C10 can be set lower. Further, since the voltage of the capacitor C12 resonatesly rises as shown in FIG. 7, the voltage at the time of OFF applied to the FET Q2 is equal to the voltage of the capacitor C10, and the switching loss is reduced by the lower voltage of the capacitor C10. Reduction becomes possible.

【0051】さらに、図1では、入力側にフィルタ回路
が設けられていないが、一般的な従来例に従って、交流
電源ACと整流器DBとの間に高周波阻止用のフィルタ
回路を設けると、交流電源ACへの高周波成分の混入防
止が可能になる。このとき、コンデンサC11の電圧振
幅が大きすぎると、図56(a)と同様に交流電源AC
から入力電流が引き込まれている期間に極性が反転して
大きなノイズが発生する一方、逆に小さすぎると、図5
6(c)と同様に入力電流に休止区間が生じて交流電源
ACにノイズが混入するので、図56(b)と同様な入
力電流となるように、コンデンサC11の容量を設定す
るのが望ましい。この結果、入力電流の高調波低減が可
能になるとともに、入力力率を高くすることが可能にな
る。
Although no filter circuit is provided on the input side in FIG. 1, if a filter circuit for blocking high frequency is provided between the AC power supply AC and the rectifier DB according to a general conventional example, the AC power supply High frequency components can be prevented from being mixed into AC. At this time, if the voltage amplitude of the capacitor C11 is too large, as in FIG.
The polarity is inverted during the period in which the input current is drawn from the device, and a large noise is generated.
Since a pause occurs in the input current and noise is mixed into the AC power supply AC as in the case of FIG. 6C, it is desirable to set the capacitance of the capacitor C11 so that the input current becomes similar to that of FIG. . As a result, it is possible to reduce the harmonics of the input current and to increase the input power factor.

【0052】このように、第1実施形態では、従来構成
よりもコンデンサC10の電圧を低くしつつ負荷回路1
1に出力される電流の波高率をさらに下げ、スイッチン
グ損失を低減することできるので、回路効率の向上およ
びコスト低減が可能となる。
As described above, in the first embodiment, the voltage of the capacitor C10 is lower than that of the conventional configuration while the load circuit 1
Since the crest factor of the current output to 1 can be further reduced and the switching loss can be reduced, the circuit efficiency can be improved and the cost can be reduced.

【0053】図9は本発明の第2実施形態に係る電源装
置の概略構成図で、この図を用いて以下に第2実施形態
の説明を行うと、本電源装置は、1次巻線n11と並列
接続されるインダクタL1をさらに備えているほかは、
第1実施形態の電源装置と同様に構成されている。
FIG. 9 is a schematic configuration diagram of a power supply device according to a second embodiment of the present invention. The power supply device according to the second embodiment will be described below. In addition to further including an inductor L1 connected in parallel with
It has the same configuration as the power supply device of the first embodiment.

【0054】第2実施形態におけるトランスT11の1
次側励磁インダクタンスおよびインダクタL1の並列回
路の等価インダクタンスを、第1実施形態におけるトラ
ンスT11の1次側励磁インダクタンスにほぼ等しくな
るように設定すれば、本電源装置の回路動作は第1実施
形態とほぼ同様となる。したがって、第2実施形態によ
れば、第1実施形態と同様の効果を奏することが可能に
なる。
The transformer T11 of the second embodiment
If the equivalent inductance of the parallel circuit of the secondary side exciting inductance and the inductor L1 is set to be substantially equal to the primary side exciting inductance of the transformer T11 in the first embodiment, the circuit operation of the present power supply device is the same as that of the first embodiment. It is almost the same. Therefore, according to the second embodiment, the same effects as those of the first embodiment can be obtained.

【0055】図10は本発明の第3実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第3実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2、トランスT11および制御回路10を第
1実施形態と同様に備えているほか、2次巻線n12と
直列接続されるインダクタL2をさらに備え、負荷回路
11が2次巻線n12およびインダクタL2の両端間に
接続される構成になっている。
FIG. 10 is a schematic configuration diagram of a power supply device according to a third embodiment of the present invention. The following description of the third embodiment with reference to this drawing shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12, FE
TQ1, Q2, a transformer T11, and a control circuit 10 are provided in the same manner as in the first embodiment. In addition, an inductor L2 connected in series with a secondary winding n12 is further provided, and the load circuit 11 is provided with a secondary winding n12 and an inductor. It is configured to be connected between both ends of L2.

【0056】ただし、インダクタL2は、第1実施形態
におけるトランスT11の漏れインダクタンスに代えて
使用されるものである。したがって、本電源装置の回路
動作は第1実施形態とほぼ同様となるので、第1実施形
態と同様の効果を奏することが可能になる。
However, the inductor L2 is used instead of the leakage inductance of the transformer T11 in the first embodiment. Accordingly, the circuit operation of the present power supply device is substantially the same as that of the first embodiment, and the same effects as those of the first embodiment can be obtained.

【0057】図11は本発明の第4実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第4実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2およびトランスT11を第1実施形態と同
様に備えているほか、第1実施形態と相違する点とし
て、FETQ1,Q2に対して、スイッチング周波数お
よびオンデューティ比の少なくとも一方を変更可能にオ
ン/オフ制御を行う制御回路20を備えている。
FIG. 11 is a schematic configuration diagram of a power supply device according to a fourth embodiment of the present invention. The power supply device according to the fourth embodiment will be described below with reference to FIG. ~ C12, diodes D11, D12, FE
TQ1, Q2 and a transformer T11 are provided in the same manner as in the first embodiment. The difference from the first embodiment is that the FETs Q1, Q2 are turned on so that at least one of the switching frequency and the on-duty ratio can be changed. And a control circuit 20 for performing on / off control.

【0058】ここで、FETQ1,Q2に対するスイッ
チング周波数、オン期間およびデューティ比などの少な
くとも1つを適宜変更すれば、負荷回路11への供給電
力量を所望の値に調整することが可能になる。
Here, the power supply to the load circuit 11 can be adjusted to a desired value by appropriately changing at least one of the switching frequency, the ON period, the duty ratio, and the like for the FETs Q1 and Q2.

【0059】例えは、制御回路20がFETQ2のオン
時間を短くするようにオン/オフ制御を行うと、交流電
源ACから引き込まれる入力電流Iinを減少させること
ができる。また、制御回路20が、放電ランプFLの消
費電力が少ない先行予熱時や始動時などで、FETQ2
の1周期に占めるオン期間の割合を少なくするように制
御を行うと、コンデンサC10の電圧の異常昇圧を抑制
可能となる。
For example, when the control circuit 20 performs on / off control so as to shorten the on-time of the FET Q2, the input current Iin drawn from the AC power supply AC can be reduced. In addition, the control circuit 20 controls the FET Q2 during pre-heating or startup when the power consumption of the discharge lamp FL is low.
When the control is performed so as to reduce the ratio of the ON period to one cycle of the above, abnormal increase of the voltage of the capacitor C10 can be suppressed.

【0060】以上、第4実施形態によれば、放電ランプ
の先行予熱、始動および点灯制御が可能となる。また、
負荷回路への供給電力の調整、すなわち放電ランプの調
光点灯が可能になる。さらに、消費電力の変動に起因す
る直流電圧の異常昇圧によるFETなどの破壊防止が可
能になる。
As described above, according to the fourth embodiment, advance preheating, starting and lighting control of the discharge lamp can be performed. Also,
Adjustment of the power supplied to the load circuit, that is, dimming lighting of the discharge lamp becomes possible. Further, it is possible to prevent the breakdown of the FET or the like due to the abnormal boosting of the DC voltage due to the fluctuation of the power consumption.

【0061】図12は本発明の第5実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第5実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2およびトランスT11を第1実施形態と同
様に備えているほか、第1実施形態と相違する制御回路
30を備えている。
FIG. 12 is a schematic structural view of a power supply device according to a fifth embodiment of the present invention. The following description of the fifth embodiment with reference to FIG. 12 shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12, FE
TQ1, Q2 and a transformer T11 are provided similarly to the first embodiment, and a control circuit 30 different from the first embodiment is provided.

【0062】図13〜図15はこの制御回路30の動作
説明図で、これらの図をさらに用いて制御回路30につ
いて詳述する。近年、照明器具の小型化、放電ランプの
高効率化および省資源化を目的として、放電ランプを細
径化する傾向にあり、これに伴って、放電ランプのフィ
ラメントコイルが、細径の放電ランプ内で十分長くなる
ようにさらに細くなる傾向にある。
FIGS. 13 to 15 are explanatory diagrams of the operation of the control circuit 30. The control circuit 30 will be described in detail with reference to FIGS. In recent years, there has been a tendency to reduce the diameter of discharge lamps for the purpose of downsizing lighting fixtures, increasing the efficiency of discharge lamps and saving resources, and accordingly, filament coils of discharge lamps have become smaller. It tends to be thinner so that it is sufficiently long within.

【0063】このような放電ランプでは、フィラメント
コイルの寿命、すなわち放電ランプの寿命を確保するた
めに、点灯時のフィラメント電流に対して上限値が規定
されている(図13参照)。この上限値は先行予熱時の
フィラメント電流下限値よりも低くなっている(図14
参照)。また、細管型の放電ランプは、先行予熱時の点
灯を防止するための無負荷2次電圧の上限値と調光点灯
時の両端電圧との差が小さい特性を有するとともに、比
較的高いランプインピーダンスを有するので、これら両
者で直流電圧VC10 の値が等しい場合、無負荷時と調光
時の共振特性にあまり差が生じなくなる。この結果、C
予熱方式の場合、先行予熱時と調光点灯時の動作周波数
(スイッチング周波数)の差が小さくなり、先行予熱時
と調光点灯時とのフィラメント電流に差をつけ難くな
る。
In such a discharge lamp, in order to secure the life of the filament coil, that is, the life of the discharge lamp, an upper limit value is defined for the filament current at the time of lighting (see FIG. 13). This upper limit is lower than the lower limit of the filament current at the time of preheating (FIG. 14).
reference). In addition, the thin tube type discharge lamp has a characteristic that a difference between an upper limit value of a no-load secondary voltage for preventing lighting at the time of preheating and a voltage between both ends at the time of dimming lighting is small, and a relatively high lamp impedance. Therefore, when the DC voltage V C10 is the same in both cases, there is little difference in resonance characteristics between when no load is applied and when dimming is performed. As a result, C
In the case of the preheating method, the difference between the operating frequency (switching frequency) at the time of preceding preheating and the time of light control lighting becomes small, and it becomes difficult to make a difference between the filament current at the time of preceding preheating and the time of light control lighting.

【0064】そこで、調光点灯時には、FETQ2のオ
ンデューティ比を上述のように直流電圧VC10 の値が等
しいときよりも小さくして、入力電力に対する負荷への
供給電力の比を大きくすることで、直流電圧VC10 を下
げてなるべく低い周波数で点灯させる。また、先行予熱
時には、FETQ2のオンデューティ比を上述のように
直流電圧VC10 の値が等しいときよりも大きくして、入
力電力に対するフィラメントヘの供給電力の比を小さく
することで、直流電圧VC10 を許容範囲で上げてなるべ
く高い周波数で点灯させる。
Therefore, during dimming lighting, the on-duty ratio of FET Q2 is made smaller than when the value of DC voltage V C10 is equal as described above, and the ratio of the power supplied to the load to the input power is increased. Then, the DC voltage V C10 is lowered to light the lamp at a frequency as low as possible. At the time of preheating, the on-duty ratio of the FET Q2 is made larger than when the value of the DC voltage V C10 is equal as described above, and the ratio of the power supplied to the filament to the input power is made smaller, so that the DC voltage V Turn on C10 as high as possible by raising C10 within the allowable range.

【0065】具体的には、調光点灯時の場合、図13に
示すように、オンデューティ比を小さくする前に周波数
fd2で点灯していたものを、オンデューティ比を小さ
くして電圧VC10 を下げ、ランプ電流IFLが等しく、フ
ィラメント電流Ifが点灯時の上限値以下となる周波数
fd1に周波数を下げて調光点灯を行なう。
More specifically, in the case of the dimming lighting, as shown in FIG. 13, the lighting which is lit at the frequency fd2 before the on-duty ratio is reduced is reduced to the voltage V C10 by reducing the on-duty ratio. the lowered lamp current I FL is equal, the filament current If performing dimming lighting lowered frequency to the upper limit value or less and comprising a frequency fd1 of the time of lighting.

【0066】他方、先行予熱時の場合、図14に示すよ
うに、オンデューティ比を大きくする前に周波数fpre2
で予熱を行なっていたものを、オンデューティ比を大き
くして直流電圧VC10 を許容範囲で上げ、フィラメント
電流Ifが先行予熱時の下限値よりも大きく、無負荷2
次電圧が上限値以下となる周波数fpre1に周波数を上げ
て先行予熱を行なう。
On the other hand, in the case of the preheating, as shown in FIG. 14, the frequency fpre2 is increased before the on-duty ratio is increased.
The DC voltage V C10 is increased within the allowable range by increasing the on-duty ratio, the filament current If is larger than the lower limit value in the preceding preheating,
The preheating is performed by increasing the frequency to a frequency fpre1 at which the next voltage becomes equal to or lower than the upper limit value.

【0067】このように、制御回路30による信号によ
ってFETQ1,Q2の動作を変更し、各動作での直流
電圧を図15に示すように変更することで、放電ランプ
が細管型であっても、C予熱方式によって予熱条件を満
足しつつ放電ランプの点灯が行なえる。
As described above, by changing the operation of the FETs Q1 and Q2 according to the signal from the control circuit 30 and changing the DC voltage in each operation as shown in FIG. 15, even if the discharge lamp is of a thin tube type, The discharge lamp can be turned on while satisfying the preheating condition by the C preheating method.

【0068】図16は本発明の第6実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第6実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2および制御回路10を第1実施形態と同様
に備えているほか、第1実施形態との相違点として、整
流器DBの正極性出力端子とFETQ1,Q2の接続点
との間に接続される1次巻線n21を有するとともに2
次巻線n22,n23,n24を有するトランスT21
を備えている。
FIG. 16 is a schematic structural view of a power supply device according to a sixth embodiment of the present invention. The power supply device according to the sixth embodiment will be described below with reference to FIG. ~ C12, diodes D11, D12, FE
TQ1 and Q2 and the control circuit 10 are provided in the same manner as in the first embodiment. The difference from the first embodiment is that the control circuit 10 is connected between the positive output terminal of the rectifier DB and the connection point of the FETs Q1 and Q2. Primary winding n21
Transformer T21 having next windings n22, n23, n24
It has.

【0069】そして、このトランスT21の2次巻線n
22には、コンデンサC211と放電ランプFLとの並
列回路が接続されており、また、2次巻線n23は、放
電ランプFLの一方のフィラメントの両端にコンデンサ
C212と直列接続されており、さらに2次巻線n24
は、放電ランプFLの他方のフィラメントの両端にコン
デンサC213と直列接続されている。なお、図16で
は、負荷回路21は、コンデンサC211〜C213お
よび放電ランプFLにより構成されている。
The secondary winding n of the transformer T21
22 is connected to a parallel circuit of a capacitor C211 and the discharge lamp FL, and a secondary winding n23 is connected in series with the capacitor C212 at both ends of one filament of the discharge lamp FL. Next winding n24
Is connected in series with the capacitor C213 at both ends of the other filament of the discharge lamp FL. In FIG. 16, the load circuit 21 includes capacitors C211 to C213 and a discharge lamp FL.

【0070】このように、第6実施形態では、放電ラン
プFLは、コンデンサC212および2次巻線n23に
より成る共振回路によって一方のフィラメントが予熱さ
れるとともに、コンデンサC213および2次巻線n2
4により成る共振回路によって他方のフィラメントが予
熱される。これにより、主共振回路とフィラメント予熱
用の共振回路とを独立させて設計可能になるので、例え
ば放電ランプが細管型であっても、最適な予熱設定が可
能になり、放電ランプを好適に点灯させることができ
る。
As described above, in the sixth embodiment, one filament of the discharge lamp FL is preheated by the resonance circuit including the capacitor C212 and the secondary winding n23, and the capacitor C213 and the secondary winding n2.
The other filament is preheated by the resonant circuit 4. As a result, the main resonance circuit and the resonance circuit for filament preheating can be designed independently, so that, for example, even if the discharge lamp is a thin tube type, the optimum preheating setting can be performed, and the discharge lamp can be suitably turned on. Can be done.

【0071】図17は本発明の第7実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第7実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2、トランスT11および制御回路10を第
1実施形態と同様に備えているほか、第1実施形態との
相違点として、FETQ1のドレインと一端が接続され
るコンデンサC13、およびこのコンデンサC13の他
端とFETQ1のソースとの間に接続される1次巻線n
31を有するとともに2次巻線n32,n33を有する
トランスT31を備えている。
FIG. 17 is a schematic configuration diagram of a power supply device according to a seventh embodiment of the present invention. The following description of the seventh embodiment with reference to this drawing shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12, FE
TQ1 and Q2, a transformer T11 and a control circuit 10 are provided in the same manner as in the first embodiment. The difference from the first embodiment is that a capacitor C13 having one end connected to the drain of the FET Q1 and a capacitor C13 Primary winding n connected between the other end and the source of FET Q1
31 and a transformer T31 having secondary windings n32 and n33.

【0072】そして、このトランスT31の2次巻線n
32は、放電ランプFLの一方のフィラメントの両端に
コンデンサC212と直列接続されており、また2次巻
線n33は、放電ランプFLの他方のフィラメントの両
端にコンデンサC213と直列接続されている。すなわ
ち、フィラメント予熱用の共振回路であるコンデンサC
13と1次巻線n31の直列回路をFETQ1に並列接
続し、各フィラメントの両端にフィラメント予熱用の共
振回路を並列接続して、2次巻線n32,n33から放
電ランプFLのフィラメント予熱電流を取り出す構成に
なっている。なお、図17では、図16と同様に、コン
デンサC211〜C213および放電ランプFLにより
負荷回路21が構成されている。
The secondary winding n of the transformer T31
Numeral 32 is connected in series with a capacitor C212 at both ends of one filament of the discharge lamp FL, and a secondary winding n33 is connected in series with a capacitor C213 at both ends of the other filament of the discharge lamp FL. That is, the capacitor C, which is a resonance circuit for filament preheating,
13, a series circuit of the primary winding n31 is connected in parallel with the FET Q1, a resonance circuit for filament preheating is connected in parallel to both ends of each filament, and a filament preheating current of the discharge lamp FL is supplied from the secondary windings n32 and n33. It is configured to be taken out. In FIG. 17, the load circuit 21 is configured by the capacitors C211 to C213 and the discharge lamp FL, as in FIG.

【0073】このように、第7実施形態では、放電ラン
プFLは、コンデンサC212および2次巻線n32に
より成る共振回路によって一方のフィラメントが予熱さ
れるとともに、コンデンサC213および2次巻線n3
3により成る共振回路によって他方のフィラメントが予
熱される。これにより、主共振回路とフィラメント予熱
用の共振回路とを独立させて設計可能になるので、例え
ば放電ランプが細管型であっても、最適な予熱設定が可
能になり、放電ランプを好適に点灯させることができ
る。また、FETQ1がこの寄生ダイオードとダイオー
ドD12によってクランプされるので、FETQ1の両
端電圧は、振幅が直流電圧VC10 と等しい矩形波とな
る。このFETQ1の電圧を用いてフィラメント予熱用
の共振回路を構成することで、波高率の小さい予熱電流
を供給できる。
As described above, in the seventh embodiment, in the discharge lamp FL, one filament is preheated by the resonance circuit including the capacitor C212 and the secondary winding n32, and the capacitor C213 and the secondary winding n3.
The other filament is preheated by the resonant circuit consisting of 3. As a result, the main resonance circuit and the resonance circuit for filament preheating can be designed independently, so that, for example, even if the discharge lamp is a thin tube type, the optimum preheating setting can be performed, and the discharge lamp can be suitably turned on. Can be done. Further, since the FET Q1 is clamped by the parasitic diode and the diode D12, the voltage across the FET Q1 is a rectangular wave whose amplitude is equal to the DC voltage V C10 . By configuring a resonance circuit for filament preheating using the voltage of the FET Q1, a preheating current with a small crest factor can be supplied.

【0074】図18は本発明の第8実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第8実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2、トランスT11および制御回路10を第
1実施形態と同様に備えているほか、第1実施形態との
相違点として、2次巻線n12と直列接続される1次巻
線n41を有するとともに、2次巻線n42,n43を
有するトランスT41を備えている。
FIG. 18 is a schematic structural view of a power supply device according to an eighth embodiment of the present invention. The power supply device according to the eighth embodiment will be described below with reference to FIG. ~ C12, diodes D11, D12, FE
TQ1, Q2, a transformer T11, and a control circuit 10 are provided in the same manner as in the first embodiment, and a difference from the first embodiment is that a primary winding n41 connected in series with a secondary winding n12 is provided. In addition, a transformer T41 having secondary windings n42 and n43 is provided.

【0075】そして、このトランスT41の2次巻線n
41は、放電ランプFLの一方のフィラメントの両端に
コンデンサC212と直列接続されており、また2次巻
線n43は、放電ランプFLの他方のフィラメントの両
端にコンデンサC213と直列接続されている。なお、
図18では、図16と同様に、コンデンサC211〜C
213および放電ランプFLにより負荷回路21が構成
されている。
The secondary winding n of the transformer T41
41 is connected in series with a capacitor C212 at both ends of one filament of the discharge lamp FL, and a secondary winding n43 is connected in series with a capacitor C213 at both ends of the other filament of the discharge lamp FL. In addition,
In FIG. 18, similarly to FIG.
213 and the discharge lamp FL constitute a load circuit 21.

【0076】このように、第8実施形態では、放電ラン
プFLは、コンデンサC212および2次巻線n41に
より成る共振回路によって一方のフィラメントが予熱さ
れるとともに、コンデンサC213および2次巻線n4
3により成る共振回路によって他方のフィラメントが予
熱される。これにより、主共振回路とフィラメント予熱
用の共振回路とを独立させて設計可能になるので、例え
ば放電ランプが細管型であっても、最適な予熱設定が可
能になり、放電ランプを好適に点灯させることができ
る。
As described above, in the eighth embodiment, one filament of the discharge lamp FL is preheated by the resonance circuit including the capacitor C212 and the secondary winding n41, and the capacitor C213 and the secondary winding n4.
The other filament is preheated by the resonant circuit consisting of 3. As a result, the main resonance circuit and the resonance circuit for filament preheating can be designed independently, so that, for example, even if the discharge lamp is a thin tube type, the optimum preheating setting can be performed, and the discharge lamp can be suitably turned on. Can be done.

【0077】図19は上記第1実施形態に係る電源装置
の別の負荷回路への適用例を示す図で、その負荷回路3
1は、トランスT11の1次巻線n12と並列接続され
るコンデンサC211と、このコンデンサC211の両
端と各一端が接続される一対のフィラメントを有する放
電ランプFLと、その一対のフィラメントの各他端間に
接続されるコンデンサC111とにより構成されてい
る。
FIG. 19 is a diagram showing an example in which the power supply device according to the first embodiment is applied to another load circuit.
Reference numeral 1 denotes a capacitor C211 connected in parallel with the primary winding n12 of the transformer T11, a discharge lamp FL having a pair of filaments connected to both ends of the capacitor C211 and one end thereof, and the other end of the pair of filaments. And a capacitor C111 connected therebetween.

【0078】図19では、コンデンサC211を設けた
ので、フィラメント電流に対する設計自由度が向上し、
例えば、細管型の放電ランプ用の簡易設計が可能にな
る。また、放電ランプFLに対して電源装置側にコンデ
ンサC211が接続されているので、放電ランプFLの
脱着時にトランスT11に蓄積されたエネルギーに起因
するスパイク状の高電圧の発生を防止可能になる。
In FIG. 19, since the capacitor C211 is provided, the degree of freedom in designing the filament current is improved.
For example, a simple design for a thin tube type discharge lamp becomes possible. Further, since the capacitor C211 is connected to the power supply device side with respect to the discharge lamp FL, it is possible to prevent generation of a spike-like high voltage caused by energy accumulated in the transformer T11 when the discharge lamp FL is attached / detached.

【0079】図20は本発明の第9実施形態に係る電源
装置の概略構成図で、この図を用いて以下に第9実施形
態の説明を行うと、本電源装置は、整流器DB、コンデ
ンサC10〜C12、ダイオードD11,D12、FE
TQ1,Q2およびトランスT11を第1実施形態と同
様に備えているほか、第1実施形態と相違する点とし
て、FETQ1,Q2に対して種々のオン/オフ制御を
行うものであって、例えば、定格点灯時に交流電圧Vs
が変動する場合、負荷電流が許容範囲内に入るようにス
イッチング周波数を一定にしてオンデューティ比を適宜
変更しながら、オン/オフ制御行う制御回路40を備え
ている。ただし、交流電圧Vsの定格電圧は100Vで
あるとする。
FIG. 20 is a schematic configuration diagram of a power supply device according to a ninth embodiment of the present invention. The ninth embodiment will be described below with reference to this figure. This power supply device includes a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12, FE
TQ1, Q2 and a transformer T11 are provided in the same manner as in the first embodiment. The difference from the first embodiment is that various on / off controls are performed on the FETs Q1, Q2. AC voltage Vs at rated lighting
Is varied, the control circuit 40 performs on / off control while changing the on-duty ratio appropriately while keeping the switching frequency constant so that the load current falls within the allowable range. However, it is assumed that the rated voltage of the AC voltage Vs is 100V.

【0080】図21は負荷電流に対するFETQ2のオ
ンデューティ比の特性およびスイッチング周波数に対す
るFETQ2のオンデューティ比の特性をそれぞれ上部
および下部に示す図で、この図をさらに用いて制御回路
40について詳述する。
FIG. 21 is a diagram showing, at the top and bottom, the characteristics of the on-duty ratio of FET Q2 with respect to the load current and the characteristics of the on-duty ratio of FET Q2 with respect to the switching frequency. Control circuit 40 will be described in further detail with reference to FIG. .

【0081】スイッチング周波数を一定にして、入力電
流を引き込むFETQ2のオンデューティ比を50%よ
りも大きくすると、負荷回路11に供給される電力は低
下するが、入力電流が増大するので、直流電圧VC10
上昇する。オンデューティ比が50%よりも少し大きい
ところでは、直流電圧VC10 の上昇による負荷電流I FL
の増大の方が大きくなり、オンデューティ比に灯する負
荷電流IFLのピークは、図21に示すように、オンデュ
ーティ比50%から大きい方にずれる。この特性を利用
して、電源電圧Vsが低くなったとき、オンデューティ
比を50%よりも大きいd2にすれば、負荷電流IFL
許容範囲内に収まることになる。
With the switching frequency kept constant, the input power
50% on-duty ratio of FET Q2
Larger, the power supplied to the load circuit 11 is lower.
However, since the input current increases, the DC voltage VC10Is
To rise. On duty ratio is slightly larger than 50%
By the way, DC voltage VC10Load current I due to the rise of FL
Increases and the on-duty ratio
Load current IFLThe peak of
Deviates from 50% to the larger one. Use this property
When the power supply voltage Vs decreases, the on-duty
If the ratio is d2 greater than 50%, the load current IFLBut
It will be within the acceptable range.

【0082】また、共振回路において、共振周波数f0
に近いほど無効電流成分が減少して回路効率が向上する
ので、図21に示すように、電源電圧Vsの変動時にお
いてもスイッチング周波数を一定にし、入力電流を引き
込むFETQ2のオンデューティ比をd1,d2,d3
のように変化させて負荷電流IFLが許容範囲内に入るよ
うに制御が行われる。
In the resonance circuit, the resonance frequency f0
, The reactive current component decreases and the circuit efficiency improves, so as shown in FIG. 21, the switching frequency is kept constant even when the power supply voltage Vs fluctuates, and the on-duty ratio of the FET Q2 that draws the input current is d1, d2, d3
Is controlled so that the load current I FL falls within the allowable range.

【0083】以上、本第9実施形態によれば、交流電源
Vsの電圧変動に応じて入力電流を引き込むFETQ2
のオンデューティ比を変更制御することで、交流電源A
Cの電圧Vsが変動した場合においても負荷電流IFL
許容範囲向に収めることが可能となる。
As described above, according to the ninth embodiment, the FET Q2 that draws the input current in accordance with the voltage fluctuation of the AC power supply Vs
By controlling the on-duty ratio of the
Even when the voltage Vs of C fluctuates, it becomes possible to keep the load current I FL within the allowable range.

【0084】図22は本発明の第10実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第10実
施形態の説明を行うと、本電源装置は、整流器DB、コ
ンデンサC10〜C12、ダイオードD11,D12、
FETQ1,Q2およびトランスT11を第1実施形態
と同様に備えているほか、第1実施形態と相違する点と
して、FETQ1,Q2に対して種々のオン/オフ制御
を行うものであって、例えば、定格点灯時に交流電圧V
sが変動する場合、負荷電流が許容範囲内に入るように
スイッチング周波数およびオンデューティ比を、どちら
かといえばオンデューティ比を主体に適宜変更しなが
ら、オン/オフ制御行う制御回路50を備えている。
FIG. 22 is a schematic configuration diagram of a power supply device according to a tenth embodiment of the present invention. The following description of the tenth embodiment with reference to this drawing shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12,
In addition to the provision of the FETs Q1, Q2 and the transformer T11 as in the first embodiment, the difference from the first embodiment is that various on / off controls are performed on the FETs Q1, Q2. AC voltage V at rated lighting
When s fluctuates, there is provided a control circuit 50 that performs on / off control while appropriately changing the switching frequency and the on-duty ratio so that the load current falls within the allowable range. I have.

【0085】図23は負荷電流に対するFETQ2のオ
ンデューティ比の特性およびスイッチング周波数に対す
るFETQ2のオンデューティ比の特性をそれぞれ上部
および下部に示す図で、この図をさらに用いて制御回路
50について詳述する。
FIG. 23 shows, at the top and bottom, the characteristics of the on-duty ratio of FET Q2 with respect to the load current and the characteristics of the on-duty ratio of FET Q2 with respect to the switching frequency. The control circuit 50 will be described in further detail with reference to FIG. .

【0086】第9実施形態では、電源電圧Vsの変動時
において、スイッチング周波数を一定として、入力電流
を引き込むFETQ2のオンデューティ比をd1,d
2,d3のように変更して負荷電流を許容範囲内に収め
る制御が行われる。このとき、交流電源ACの電圧Vs
が高くなるに従って、オンデューティ比が50%よりど
んどん小さくなり、負荷電流の正弦波状の波形が歪んで
しまう。負荷回路に放電ランプを含む場合、負荷電流の
歪に起因する高周波成分がノイズとなって放射する問題
が生じる。
In the ninth embodiment, when the power supply voltage Vs fluctuates, the switching frequency is kept constant, and the on-duty ratio of the FET Q2 that draws the input current is d1, d
The control is performed such that the load current falls within the allowable range by changing the values to d2 and d3. At this time, the voltage Vs of the AC power supply AC
Becomes higher, the on-duty ratio becomes smaller and smaller than 50%, and the sinusoidal waveform of the load current is distorted. When the load circuit includes a discharge lamp, there is a problem that high-frequency components resulting from distortion of the load current are radiated as noise.

【0087】そこで、第10実施形態では、図23に示
すように、オンデューティ比が小さくなりすぎるVs>
100Vにおいて、スイッチング周波数を高くしてオン
デューティ比をなるべく50%に近づけ、負荷電流の歪
に起因する高周波成分を低減するように制御が行われ
る。例えば、Vsが110Vのときには、オンデューテ
ィ比をd3より高いd3’にするとともにスイッチング
周波数を上げてオン/オフ制御が行われる。要するに、
回路効率と負荷電流の高調波成分がトレードオフとなる
ように各交流電源電圧でのスイッチング周波数とオンデ
ューティ比を適切に設定する制御が行われる。
Therefore, in the tenth embodiment, as shown in FIG. 23, the on-duty ratio Vs becomes too small.
At 100 V, the switching frequency is increased to make the on-duty ratio as close to 50% as possible, and control is performed so as to reduce high frequency components caused by load current distortion. For example, when Vs is 110 V, on / off control is performed by setting the on-duty ratio to d3 'higher than d3 and increasing the switching frequency. in short,
Control is performed to appropriately set the switching frequency and on-duty ratio at each AC power supply voltage so that the circuit efficiency and the harmonic component of the load current trade off.

【0088】以上、本第10実施形態によれば、交流電
源Vsの電圧変動に応じて入力電流を引き込むFETQ
2のスイッチング周波数およびオンデューティ比を適切
に変更制御することで、交流電源ACの電圧Vsが変動
した場合においても負荷電流を許容範囲向に収めること
が可能になるとともに、放電ランプから放射されるノイ
ズを低減することが可能となる。
As described above, according to the tenth embodiment, the FET Q that draws the input current according to the voltage fluctuation of the AC power supply Vs
2 by appropriately changing and controlling the switching frequency and the on-duty ratio, it is possible to keep the load current within the allowable range even when the voltage Vs of the AC power supply AC fluctuates, and to radiate from the discharge lamp. Noise can be reduced.

【0089】図24は本発明の第11実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第11実
施形態の説明を行うと、本電源装置は、整流器DB、コ
ンデンサC10〜C12、ダイオードD11,D12、
FETQ1,Q2およびトランスT11を第1実施形態
と同様に備えているほか、第1実施形態と相違する点と
して、FETQ1,Q2に対して種々のオン/オフ制御
を行うものであって、例えば、定格点灯時に交流電圧V
sが変動する場合、スイッチング周波数およびオンデュ
ーティ比を、オンデューティ比を主体に適宜変更しなが
ら、オン/オフ制御を行う一方、負荷回路11を定格出
力よりも低い出力で駆動している時に交流電圧Vsが変
動する場合、スイッチング周波数およびオンデューティ
比を、スイッチング周波数を主体に適宜変更しながら、
オン/オフ制御を行う制御回路60を備えている。
FIG. 24 is a schematic configuration diagram of a power supply device according to an eleventh embodiment of the present invention. The following description of the eleventh embodiment with reference to this drawing shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12,
In addition to the provision of the FETs Q1, Q2 and the transformer T11 as in the first embodiment, the difference from the first embodiment is that various on / off controls are performed on the FETs Q1, Q2. AC voltage V at rated lighting
When s fluctuates, while the switching frequency and the on-duty ratio are appropriately changed mainly based on the on-duty ratio, on / off control is performed, while the load circuit 11 is driven at an output lower than the rated output, When the voltage Vs fluctuates, the switching frequency and the on-duty ratio are appropriately changed mainly with the switching frequency.
A control circuit 60 for performing on / off control is provided.

【0090】図25は負荷電流に対するFETQ2のオ
ンデューティ比の特性およびスイッチング周波数に対す
るFETQ2のオンデューティ比の特性をそれぞれ上部
および下部に示す図で、この図をさらに用いて制御回路
60について詳述する。
FIG. 25 is a diagram showing the characteristics of the on-duty ratio of the FET Q2 with respect to the load current and the characteristics of the on-duty ratio of the FET Q2 with respect to the switching frequency, respectively. .

【0091】第9実施形態では、電源電圧Vsの変動時
において、スイッチング周波数を一定として、入力電流
を引き込むFETQ2のオンデューティ比をd1,d
2,d3のように変更して負荷電流を許容範囲内に収め
る制御が行われる。このとき、負荷回路11の放電ラン
プFLを調光点灯可能に本電源装置を構成すると、調光
点灯時には直流電圧VC10 の昇圧を抑制するために小さ
なオンデューティ比でオン/オフ制御が行われるので、
出力を低下させたときに負荷電流の波形の歪が大きくな
ってしまう。
In the ninth embodiment, when the power supply voltage Vs fluctuates, the switching frequency is kept constant and the on-duty ratio of the FET Q2 that draws the input current is set to d1, d.
The control is performed such that the load current falls within the allowable range by changing the values to d2 and d3. At this time, if the present power supply device is configured so that the discharge lamp FL of the load circuit 11 can be dimmed and lit, on / off control is performed with a small on-duty ratio in order to suppress the DC voltage V C10 from increasing during dimming and lighting. So
When the output is reduced, the distortion of the load current waveform increases.

【0092】そこで、第11実施形態では、図25に示
すように、調光点灯時に交流電圧Vsが変動する場合、
オンデューティ比がなるべく大きな値をとるとともにあ
まり変化しないように、交流電源ACの電圧Vsに応じ
てオンデューティ比およびスイッチング周波数を、スイ
ッチング周波数を主体に適宜変更し、負荷電流の歪に起
因する高調波成分を低減する制御が行われる。例えば、
電圧Vsが100Vのときにはオンデューティ比をd1
より大きいd1’にしてスイッチング周波数を高くし、
また電圧Vsが110Vのときにはオンデューティ比を
d3より大きいd3’にしてスイッチング周波数を高く
する制御が行われる。
Therefore, in the eleventh embodiment, as shown in FIG. 25, when the AC voltage Vs fluctuates during dimming lighting,
The on-duty ratio and the switching frequency are appropriately changed mainly based on the switching frequency in accordance with the voltage Vs of the AC power supply AC so that the on-duty ratio takes as large a value as possible and does not change much. Control for reducing the wave component is performed. For example,
When the voltage Vs is 100 V, the on-duty ratio is set to d1
Increase d1 'to increase the switching frequency,
When the voltage Vs is 110 V, control is performed to increase the switching frequency by setting the on-duty ratio to d3 'larger than d3.

【0093】ただし、細管型の放電ランプFLに対して
C予熱方式を用いる場合には、スイッチング周波数を高
くしすきるとフィラメントの予熱電流が増加して予熱条
件を満足しなくなるおそれがあるので、予熱条件を満足
する範囲内(図25の「スイッチング周波数上限」以下
の範囲)でスイッチング周波数を調整する制御が行われ
る。これによって、C予熱条件を満足しつつ交流電源V
sの電圧変動時に負荷電流を許容範囲内に収め、負荷電
流の高調波成分を低減することができる。
However, when the C preheating method is used for the thin tube type discharge lamp FL, if the switching frequency is increased too high, the preheating current of the filament may increase and the preheating condition may not be satisfied. Control for adjusting the switching frequency is performed within a range that satisfies the condition (a range equal to or less than the “upper limit of switching frequency” in FIG. 25). As a result, the AC power supply V
When the voltage of s fluctuates, the load current is kept within an allowable range, and harmonic components of the load current can be reduced.

【0094】以上、本第11実施形態によれば、交流電
源Vsの電圧変動に応じて入力電流を引き込むFETQ
2のスイッチング周波数およびオンデューティ比を適切
に変更制御することで、交流電源ACの電圧Vsが変動
した場合においても負荷電流を許容範囲向に収めること
が可能になるとともに、放電ランプから放射されるノイ
ズを低減することが可能となる。
As described above, according to the eleventh embodiment, the FET Q that draws in the input current according to the voltage fluctuation of the AC power supply Vs
2 by appropriately changing and controlling the switching frequency and the on-duty ratio, it is possible to keep the load current within the allowable range even when the voltage Vs of the AC power supply AC fluctuates, and to radiate from the discharge lamp. Noise can be reduced.

【0095】図26は本発明の第12実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第12実
施形態の説明を行うと、本電源装置は、整流器DB、コ
ンデンサC10〜C12、ダイオードD11,D12、
FETQ1,Q2およびトランスT11を第1実施形態
と同様に備えているほか、第1実施形態と相違する点と
して、コンデンサC10の両端電圧を検出する電圧検出
回路12、およびこの電圧検出回路12の検出結果に応
じて、スイッチング周波数、オン期間およびデューティ
比などを適宜変更しながらFETQ1,Q2に対する停
止を含むオン/オフ制御を行う制御回路70を備えてい
る。
FIG. 26 is a schematic configuration diagram of a power supply device according to a twelfth embodiment of the present invention. The following description of the twelfth embodiment will be made with reference to FIG. ~ C12, diodes D11, D12,
FETs Q1 and Q2 and a transformer T11 are provided in the same manner as in the first embodiment. What is different from the first embodiment is that a voltage detection circuit 12 for detecting a voltage between both ends of a capacitor C10 and a detection of the voltage detection circuit 12 A control circuit 70 is provided for performing on / off control including stopping the FETs Q1 and Q2 while appropriately changing the switching frequency, the ON period, the duty ratio, and the like according to the result.

【0096】例えは、電圧検出回路12により検出され
る電圧値が所定値となるように、スイッチング周波数、
オン期間およびデューティ比などを適宜変更しながらF
ETQ1,Q2に対するオン/オフ制御が行われる。こ
れにより、コンデンサC10が上記所定値の一定電圧を
保持することができる。この結果、安定した出力特性が
得られるとともに、負荷回路が放電ランプを含む場合、
照明のちらつきを抑えることが可能になる。
For example, the switching frequency and the switching frequency are set so that the voltage value detected by the voltage detection circuit 12 becomes a predetermined value.
While appropriately changing the ON period and the duty ratio, F
On / off control for ETQ1 and Q2 is performed. Thereby, the capacitor C10 can hold the constant voltage of the predetermined value. As a result, when stable output characteristics are obtained and the load circuit includes a discharge lamp,
It is possible to suppress flickering of lighting.

【0097】また、電圧検出回路12により検出される
電圧値が異常とみなされるレベル以上になると、FET
Q1,Q2のスイッチング動作停止の制御が行われる。
これにより、過電圧による回路素子の破壊を防止するこ
とができる。
When the voltage value detected by the voltage detection circuit 12 becomes higher than the level considered abnormal, the FET
Control for stopping the switching operation of Q1 and Q2 is performed.
Thus, it is possible to prevent the destruction of the circuit element due to the overvoltage.

【0098】図27は本発明の第13実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第13実
施形態の説明を行うと、本電源装置は、整流器DB、コ
ンデンサC10〜C12、ダイオードD11,D12、
FETQ1,Q2、トランスT11および制御回路10
を第1実施形態と同様に備えているほか、第1実施形態
と相違する点として、FETQ2に並列接続されるコン
デンサCP1をさらに備えている。
FIG. 27 is a schematic configuration diagram of a power supply device according to a thirteenth embodiment of the present invention. The following description of the thirteenth embodiment with reference to FIG. 27 shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12,
FET Q1, Q2, transformer T11 and control circuit 10
In addition to the comprises like the first embodiment, as the difference from the first embodiment further includes a capacitor C P1 is connected in parallel with FET Q2.

【0099】図28〜図32は本電源装置の動作説明
図、図33は本電源装置の動作時における各部の信号波
形図で、これらの図を用いて本第13実施形態の動作に
ついて説明する。
FIG. 28 to FIG. 32 are explanatory diagrams of the operation of the present power supply device, and FIG. 33 is a signal waveform diagram of each part during operation of the present power supply device. The operation of the thirteenth embodiment will be described with reference to these drawings. .

【0100】コンデンサC10の充電後の定常状態にお
いて、図33に示す時点t22になると、図28の矢印
線に示すように、コンデンサC10、コンデンサC1
1、1次巻線n11、FETQ2およびコンデンサC1
0の経路に電流IT11 が流れ、コンデンサC10が電源
となって、コンデンサC11が充電されて電圧VC11
上昇するとともにトランスT11を介して負荷回路11
に電力が供給される。このとき、電流IT11 はコンデン
サCP1には流れない。
In the steady state after the charging of the capacitor C10, at the time t22 shown in FIG. 33, as shown by the arrow line in FIG.
1, primary winding n11, FET Q2 and capacitor C1
0, the current IT11 flows through the path C0, the capacitor C10 serves as a power source, the capacitor C11 is charged, the voltage V C11 increases, and the load circuit 11
Is supplied with power. At this time, current I T11 does not flow through the capacitor C P1.

【0101】この後、コンデンサC11の電圧VC11
コンデンサC10の電圧VC10 と整流器DBの出力電圧
|Vs|との差電圧(VC10 −|Vs|)に上昇すると(図
33の時点t23)、図29の矢印線に示すように、交
流電源AC、整流器DB、1次巻線n11、FETQ
2、整流器DBおよび交流電源ACの経路に電流IT11
が流れ、交流電源ACから本電源装置内に入力電流Iin
が引き込まれる。
Thereafter, the voltage V C11 of the capacitor C11 is equal to the voltage V C10 of the capacitor C10 and the output voltage of the rectifier DB.
When the voltage rises to the difference voltage (V C10 − | Vs |) with respect to | Vs | (time t23 in FIG. 33), as shown by the arrow line in FIG. 29, the AC power supply AC, the rectifier DB, the primary winding n11, and the FET Q
2. Current I T11 in the path of rectifier DB and AC power supply AC
Flows, and the input current Iin
Is drawn.

【0102】この後、FETQ2がオフになると(図3
3の時点t24)、図30に示すように、トランスT1
1に蓄積したエネルギーによって、コンデンサCP1を充
電する電流ICP1 が流れ、FETQ2の両端電圧VQ2
穏やかに上昇する一方、FETQ2を流れる電流IQ2
瞬時にゼロになる。これにより、FETQ2のスイッチ
ング損失が大幅に低減される。
Thereafter, when the FET Q2 is turned off (FIG.
3 at time t24), as shown in FIG.
Due to the energy stored in 1, the current I CP1 for charging the capacitor C P1 flows, and the voltage V Q2 across the FET Q2 rises gently, while the current I Q2 flowing through the FET Q2 instantaneously goes to zero. Thereby, the switching loss of the FET Q2 is greatly reduced.

【0103】電圧VQ1がゼロになると、図30に示すよ
うに、1次巻線n11を流れた電流によってエネルギー
を蓄積したトランスT11、および交流電源ACが電源
となって、交流電源AC、整流器DB、1次巻線n1
1、FETQ1の寄生ダイオード、コンデンサC12、
コンデンサC10、整流器DBおよび交流電源ACの経
路に電流IT11 が流れ、入力電流Iinを引き込みつつコ
ンデンサC10,C12が充電される。このとき、コン
デンサC12の電圧VC12 は、図33に示すように、ト
ランスT11の漏れインダクタンスとの共振作用により
上昇する。また、FETQ1がオンになる。
When the voltage V Q1 becomes zero, as shown in FIG. 30, the transformer T11 storing energy by the current flowing through the primary winding n11 and the AC power supply AC become the power supply, and the AC power supply AC and the rectifier DB, primary winding n1
1, a parasitic diode of the FET Q1, a capacitor C12,
Capacitor C10, current I T11 flows in the path of the rectifier DB and the AC power source AC, while pulling the input current Iin capacitor C10, C12 is charged. At this time, as shown in FIG. 33, the voltage V C12 of the capacitor C12 increases due to the resonance effect with the leakage inductance of the transformer T11. Further, the FET Q1 is turned on.

【0104】FETQ1がオンになると、トランスT1
1の漏れインダクタンスおよびコンデンサC11,C1
2,C111の共振作用によって、図31の矢印線に示
すように、コンデンサC11、コンデンサC12、FE
TQ1、1次巻線n11およびコンデンサC11の経路
に共振電流が流れる。この後、コンデンサC11,C1
2の電圧VC11 ,VC12 が下降に転じ(図33の時点t
25)、これらのエネルギーがトランスT11を介して
負荷回路11に供給される。このとき、1次巻線n11
に流れる電流の向きがFETQ2のオン時とは逆向きに
なるから、負荷回路11に交番した高周波電圧が印加さ
れることになる。
When the FET Q1 is turned on, the transformer T1
1 and the capacitors C11 and C1
2 and C111, the capacitors C11, C12, and FE as shown by the arrow in FIG.
A resonance current flows through the path of TQ1, primary winding n11 and capacitor C11. Thereafter, the capacitors C11 and C1
The voltages V C11 and V C12 of FIG.
25), these energies are supplied to the load circuit 11 via the transformer T11. At this time, the primary winding n11
The direction of the current flowing through the load circuit 11 is opposite to that when the FET Q2 is turned on, so that an alternating high-frequency voltage is applied to the load circuit 11.

【0105】この後、コンデンサC11,C12の電圧
C11 ,VC12 が0になると(図33の時点t26)、
それぞれに並列接続されているダイオードD11,D1
2がオンして上記共振電流が引き続き流れる。
Thereafter, when the voltages V C11 and V C12 of the capacitors C11 and C12 become 0 (time t26 in FIG. 33),
Diodes D11 and D1 connected in parallel to each other
2 turns on and the above-mentioned resonance current continues to flow.

【0106】この後、FETQ1がオフになると(図3
3の時点t27)、図32に示すように、トランスT1
1に蓄積したエネルギーによって、コンデンサCP1を充
電する電流ICP1 が流れ、FETQ1の両端電圧VQ1
穏やかに上昇する一方、FETQ1を流れる電流IQ1
瞬時にゼロになる。これにより、FETQ1のスイッチ
ング損失が大幅に低減される。
Thereafter, when the FET Q1 is turned off (FIG. 3)
3 at time t27), as shown in FIG.
Due to the energy stored in 1, the current I CP1 for charging the capacitor C P1 flows, and the voltage V Q1 across the FET Q1 rises gently, while the current I Q1 flowing through the FET Q1 instantaneously goes to zero. Thereby, the switching loss of the FET Q1 is greatly reduced.

【0107】電圧VQ2がゼロになると、図32に示すよ
うに、1次巻線n11、コンデンサC11、コンデンサ
C10、FETQ2の寄生ダイオードおよび1次巻線n
11の経路に電流が流れて、トランスT11に蓄積され
たエネルギーが放出される。
When the voltage V Q2 becomes zero, as shown in FIG. 32, the primary winding n11, the capacitor C11, the capacitor C10, the parasitic diode of the FET Q2 and the primary winding n
A current flows through the path of No. 11, and the energy stored in the transformer T11 is released.

【0108】この後、トランスT11に蓄積されたエネ
ルギーの放出が完了すると(時点t28)、図28に示
した時点t22の回路動作に戻る。
Thereafter, when the release of the energy stored in the transformer T11 is completed (time t28), the operation returns to the circuit operation at time t22 shown in FIG.

【0109】以上、第13実施形態によれば、コンデン
サC10の電圧を高くしなくても、負荷回路11に流れ
る電流の波高率を小さくすることが可能になるなどのほ
か、FETのオフ時点の電圧上昇を緩やかにすることに
より、スイッチング損失の低減が可能になる。
As described above, according to the thirteenth embodiment, the crest factor of the current flowing through the load circuit 11 can be reduced without increasing the voltage of the capacitor C10. By reducing the voltage rise, switching loss can be reduced.

【0110】図34は本発明の第14実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第14実
施形態の説明を行うと、本電源装置は、整流器DB、コ
ンデンサC10〜C12、ダイオードD11,D12、
FETQ1,Q2、トランスT11および制御回路10
を第1実施形態と同様に備えているほか、第1実施形態
との相違点としてコンデンサCP2をさらに備えている。
FIG. 34 is a schematic configuration diagram of a power supply device according to a fourteenth embodiment of the present invention. The following description of the fourteenth embodiment with reference to FIG. 34 shows that this power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12,
FET Q1, Q2, transformer T11 and control circuit 10
In the same manner as in the first embodiment, and further includes a capacitor CP2 as a difference from the first embodiment.

【0111】このコンデンサCP2は、一端がFETQ2
のドレインに接続されているとともに、他端がコンデン
サC10を介してFETQ2のソース側に接続されてい
る。すなわち、高周波的には、コンデンサCP2はFET
Q2と並列接続されているのと等価である。したがっ
て、第14実施形態によれば、第13実施形態と同様、
スイッチング損失の低減が可能になる。
One end of the capacitor C P2 is connected to the FET Q2.
And the other end is connected to the source side of the FET Q2 via the capacitor C10. That is, in terms of high frequency, the capacitor C P2 is an FET
This is equivalent to being connected in parallel with Q2. Therefore, according to the fourteenth embodiment, similar to the thirteenth embodiment,
Switching loss can be reduced.

【0112】図35は本発明の第15実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第15実
施形態の説明を行うと、本電源装置は、整流器DB、コ
ンデンサC10〜C12、ダイオードD11,D12、
FETQ1,Q2、トランスT11および制御回路10
を第1実施形態と同様に備えているほか、第1実施形態
との相違点として、FETQ1と並列接続されるコンデ
ンサCP3をさらに備えている。ただし、コンデンサCP3
にはコンデンサC11,C12よりも小さい容量のもの
が使用される。これにより、回路動作は第13実施形態
とほぼ同様になるので、スイッチング損失の低減が可能
になる。
FIG. 35 is a schematic configuration diagram of a power supply device according to a fifteenth embodiment of the present invention. The following description of the fifteenth embodiment with reference to FIG. 35 shows that the power supply device has a rectifier DB and a capacitor C10. ~ C12, diodes D11, D12,
FET Q1, Q2, transformer T11 and control circuit 10
In addition to the comprises like the first embodiment, as a difference from the first embodiment further includes a capacitor C P3 connected in parallel with the FET Q1. However, capacitor C P3
Is smaller than the capacitors C11 and C12. As a result, the circuit operation is substantially the same as that of the thirteenth embodiment, so that the switching loss can be reduced.

【0113】図36は本発明の第16実施形態に係る電
源装置の制御回路の概略構成図、図37はその制御回路
の動作説明図で、これらの図を用いて以下に第16実施
形態の説明を行う。
FIG. 36 is a schematic configuration diagram of a control circuit of a power supply device according to a sixteenth embodiment of the present invention, and FIG. 37 is an explanatory diagram of the operation of the control circuit. Give an explanation.

【0114】本電源装置は、整流器DB、コンデンサC
10〜C12、ダイオードD11,D12、FETQ
1,Q2およびトランスT11を第1実施形態と同様に
備えているほか、第1実施形態との相違点として、調光
点灯可能に負荷回路11に対する供給電力量を調整すべ
く、スイッチング周波数、オン期間およびデューティ比
などを適宜変更しながら、FETQ1,Q2のオン/オ
フ制御を行う制御回路80を備えている。
This power supply device comprises a rectifier DB, a capacitor C
10 to C12, diodes D11 and D12, FETQ
1, Q2 and a transformer T11 are provided in the same manner as in the first embodiment. The difference from the first embodiment is that the switching frequency and the on A control circuit 80 is provided for performing on / off control of the FETs Q1 and Q2 while appropriately changing the period and the duty ratio.

【0115】この制御回路80は、図36に示すよう
に、例えばμPD5555Cなどの無安定マルチバイブ
レータ301と、この発振周波数を決めるコンデンサC
b1および可変抵抗Rb1と、例えばμPD5555C
などの単安定マルチバイブレータ302と、この出力パ
ルスのHigh期間を決めるコンデンサCb2および抵
抗Rb2と、例えば単安定マルチバイブレータ302の
出力パルスVb1がHighのときにFETQ1をオン
にしてFETQ2をオフにするドライバ303とにより
構成されている。
As shown in FIG. 36, the control circuit 80 includes an astable multivibrator 301 such as a μPD5555C and a capacitor C for determining the oscillation frequency.
b1 and the variable resistor Rb1, for example, μPD5555C
, A capacitor Cb2 and a resistor Rb2 that determine the High period of the output pulse, and a driver that turns on the FET Q1 and turns off the FET Q2 when the output pulse Vb1 of the monostable multivibrator 302 is High, for example. 303.

【0116】次に、制御回路80による回路動作の概略
を説明すると、定格点灯時には、FETQ1,Q2は、
図37(a)に示すように交互にオン/オフされる。こ
の定格点灯から調光点灯に移行すると、放電ランプFL
の出力を下げるため、FETQ1,Q2は、図37
(b)に示すように、高めに変更されたスイッチング周
波数の出力パルスで交互にオン/オフされる。このと
き、FETQ2のオフ期間を一定にしておくと、スイッ
チング周波数が高くなっても、FETQ2の電圧V
Q2は、コンデンサC10の電圧VC10 と略等しくなるま
で低下し、この結果、スイッチング損失を低減すること
ができる。
Next, an outline of the circuit operation by the control circuit 80 will be described. At the time of rated lighting, the FETs Q1 and Q2
They are turned on / off alternately as shown in FIG. When shifting from this rated lighting to dimming lighting, the discharge lamp FL
37, the FETs Q1 and Q2
As shown in (b), the output is alternately turned on / off with an output pulse having a higher switching frequency. At this time, if the off period of the FET Q2 is kept constant, the voltage V
Q2 is reduced to be substantially equal to the voltage V C10 of the capacitor C10, as a result, it is possible to reduce the switching losses.

【0117】図38は本発明の第17実施形態に係る電
源装置の概略構成図、図39は本電源装置の制御回路の
動作説明図で、これらの図を用いて以下に第17実施形
態の説明を行う。
FIG. 38 is a schematic configuration diagram of a power supply device according to a seventeenth embodiment of the present invention, and FIG. 39 is an explanatory diagram of the operation of a control circuit of the power supply device. Give an explanation.

【0118】本電源装置は、図38に示すように、整流
器DB、コンデンサC10〜C12、ダイオードD1
1,D12、FETQ1,Q2およびトランスT11を
第1実施形態と同様に備えているほか、第1実施形態と
の相違点として、コンデンサC10と並列接続される抵
抗R11,R12の直列回路により成り、この直列回路
の接続点からコンデンサC10の両端電圧を電圧V1と
して出力する検出回路22と、FETQ2と並列接続さ
れる抵抗R21,R22の直列回路により成り、この直
列回路の接続点からFETQ2のドレイン・ソース電圧
を電圧V2として出力する検出回路23と、調光点灯可
能に負荷回路11に対する供給電力を調整すべく、検出
回路22,23からの両出力信号に応じて、FETQ
1,Q2のオン/オフ制御を行う制御回路90とを備え
ている。
As shown in FIG. 38, this power supply device comprises a rectifier DB, capacitors C10 to C12, and a diode D1.
1, D12, FETs Q1, Q2, and a transformer T11 as in the first embodiment, and is different from the first embodiment in that it comprises a series circuit of resistors R11 and R12 connected in parallel with a capacitor C10. A detection circuit 22 that outputs the voltage between both ends of the capacitor C10 as a voltage V1 from a connection point of the series circuit and a series circuit of resistors R21 and R22 connected in parallel with the FET Q2. A detection circuit 23 that outputs a source voltage as a voltage V2 and an FET Q in accordance with both output signals from the detection circuits 22 and 23 to adjust power supplied to the load circuit 11 so that dimming and lighting can be performed.
1 and a control circuit 90 for performing on / off control of Q2.

【0119】ただし、抵抗R11,R12,R21,R
22は、(R12/(R11+R12))>(R22/
(R21+R22))を満足する値に設定されているも
のとする。
However, resistors R11, R12, R21, R
22 is (R12 / (R11 + R12))> (R22 /
(R21 + R22)).

【0120】制御回路90は、電圧V1,V2をそれぞ
れ非反転入力端子および反転入力端子で取り込むコンパ
レータ401と、このコンパレータ401の出力端子と
電圧Vccのラインとの間に接続される抵抗R3と、周波
数およびデューティ比が可変になっている発振器402
と、コンパレータ401および発振器402の両出力V
3,V4のアンドをとるアンド回路403と、このアン
ド回路403の出力V5に応じてFETQ1,Q2のオ
ン/オフを行うドライバ回路404とにより構成されて
いる。
The control circuit 90 includes a comparator 401 for receiving the voltages V1 and V2 at the non-inverting input terminal and the inverting input terminal, a resistor R3 connected between the output terminal of the comparator 401 and the voltage Vcc line, Oscillator 402 with variable frequency and duty ratio
And both outputs V of the comparator 401 and the oscillator 402
3, an AND circuit 403 for ANDing V4, and a driver circuit 404 for turning on / off the FETs Q1 and Q2 according to the output V5 of the AND circuit 403.

【0121】次に、制御回路90による回路動作の概略
を説明すると、定格点灯時には、FETQ1,Q2は、
図39(a)に示すように交互にオン/オフされる。こ
の定格点灯から調光点灯に移行すると、放電ランプFL
の出力を下げるため、FETQ1,Q2は、図39
(b)に示すように、高めに変更されたスイッチング周
波数の動作で交互にオン/オフされる。このとき、コン
パレータ401の出力V3は、電圧V1が電圧V2より
高ければHighとなり、低ければLowとなる。他
方、発信器402の出力は、FETQ1,Q2のオン期
間をアンバランスにするように変更される。そして、こ
れらの出力V3,V4のアンド結果V5がドライバ回路
404の入力信号となり、FETQ1,Q2のスイッチ
ング周波数が高くなっても、電圧VC10 と電圧VQ2とが
ほぼ等しく、かつ、発信器402の出力がHighであ
る場合にのみFETQ2がオンになる。したがって、第
16実施形態と同様に、スイッチング損失の増大を防止
することが可能になる。
Next, an outline of the circuit operation by the control circuit 90 will be described. At the time of rated lighting, the FETs Q1 and Q2
They are turned on / off alternately as shown in FIG. When shifting from this rated lighting to dimming lighting, the discharge lamp FL
FETs Q1 and Q2 are connected as shown in FIG.
As shown in (b), the switching is alternately turned on / off by the operation of the switching frequency changed to a higher value. At this time, the output V3 of the comparator 401 becomes High if the voltage V1 is higher than the voltage V2, and becomes Low if the voltage V1 is lower than the voltage V2. On the other hand, the output of the oscillator 402 is changed so that the ON periods of the FETs Q1 and Q2 are unbalanced. Then, the AND result V5 of these outputs V3 and V4 becomes an input signal of the driver circuit 404, and even if the switching frequency of the FETs Q1 and Q2 increases, the voltage V C10 and the voltage V Q2 are substantially equal and the transmitter 402 Is high, the FET Q2 is turned on. Therefore, similarly to the sixteenth embodiment, it is possible to prevent an increase in switching loss.

【0122】図40は上記第1実施形態に係る電源装置
の別の負荷回路への適用例を示す図で、その負荷回路4
1は、トランスT11の1次巻線n12と並列接続され
るコンデンサC211と、このコンデンサC211の両
端と各一端が接続される一対のフィラメントを有する放
電ランプFLと、その一対のフィラメントの各他端間に
接続される予熱・共振用のコンデンサC111と、コン
デンサC211と放電ランプFLとの両接続ラインの一
方に介在するインダクタL3とにより構成されている。
FIG. 40 is a diagram showing an application example of the power supply device according to the first embodiment to another load circuit.
Reference numeral 1 denotes a capacitor C211 connected in parallel with the primary winding n12 of the transformer T11, a discharge lamp FL having a pair of filaments connected to both ends of the capacitor C211 and one end thereof, and the other end of the pair of filaments. It comprises a preheating / resonance capacitor C111 connected therebetween, and an inductor L3 interposed in one of both connection lines of the capacitor C211 and the discharge lamp FL.

【0123】ここで、トランスT11の高周波振動を高
周波振動源HFとし、2次巻線n12側から見たトラン
スT11のリーケージインダクタンスをLとすれば、図
40に示す回路は図41に示す等価回路に置き換えるこ
とができる。
Here, assuming that the high-frequency vibration of the transformer T11 is a high-frequency vibration source HF and the leakage inductance of the transformer T11 viewed from the secondary winding n12 side is L, the circuit shown in FIG. 40 is equivalent to the equivalent circuit shown in FIG. Can be replaced by

【0124】そして、この等価回路は、インダクタンス
L、インダクタL3およびコンデンサC111,C21
1により構成される共振回路により2つの共振周波数f
01,f02を持つので、その周波数特性は図42に示すよ
うになる。ただし、図42に示すf03は、インダクタL
3およびコンデンサC111の各値を用いて次の(数
1)で与えられる反共振周波数である。
This equivalent circuit includes an inductance L, an inductor L3, and capacitors C111 and C21.
1 and two resonance frequencies f
Since it has 01 and f02, its frequency characteristics are as shown in FIG. However, f03 shown in FIG.
3 and the anti-resonance frequency given by the following (Equation 1) using the values of the capacitor C111.

【0125】[0125]

【数1】 (Equation 1)

【0126】軽負荷時には共振周波数f01,f02で負荷
両端電圧Vz、フィラメント電流Ifがピーク値を持
ち、共振周波数f01,f02の間の反共振周波数f03でデ
ィップとなる。
When the load is light, the voltage Vz across the load and the filament current If have peak values at the resonance frequencies f01 and f02, and dips at the antiresonance frequency f03 between the resonance frequencies f01 and f02.

【0127】放電ランプFLの点灯および調光は共振周
波数f01近傍における出力の取れる周波数領域f1で行
なう。一方、先行予熱は、適正な先行予熱電流および放
電が開始しない程度に低い無負荷2次電圧の確保が可能
な共振周波数f02近傍における周波数fpre で行う。
The lighting and dimming of the discharge lamp FL are performed in a frequency region f1 where an output can be obtained near the resonance frequency f01. On the other hand, the preheating is performed at a frequency fpre near the resonance frequency f02 at which a proper preheating current and a no-load secondary voltage low enough not to start discharging can be secured.

【0128】放電ランプFLが細管型である場合、点灯
時には、予熱電流低減のためにコンデンサC111の容
量を小さく設定する必要がある。一方、先行予熱時に
は、予熱電流を大きくする必要がある。このとき、図4
0では、共振の第2ピークにより大きな先行予熱電流を
流すことが可能となるのである。ただし、先行予熱時の
無負荷2次電圧と先行予熱電流の関係を設定するには、
インダクタンスL、インダクタL3およびコンデンサC
111,C211の定数を調整すればよく、これらの定
数を調整すると、共振周波数f01,f02の周波数間隔が
変わって共振カーブが変わる。
When the discharge lamp FL is of a thin tube type, it is necessary to set the capacity of the capacitor C111 small at the time of lighting in order to reduce the preheating current. On the other hand, at the time of preheating, it is necessary to increase the preheating current. At this time, FIG.
At 0, a larger preheating current can flow through the second peak of the resonance. However, to set the relationship between the no-load secondary voltage during pre-heating and the pre-heating current,
Inductance L, inductor L3 and capacitor C
It is sufficient to adjust the constants of 111 and C211. If these constants are adjusted, the frequency interval between the resonance frequencies f01 and f02 changes and the resonance curve changes.

【0129】以上、図40の構成によれば、負荷共振回
路に2つの共振点と1つの反共振点の存在により、放電
ランプが細管型であっても予熱条件を満足されることが
可能になり、その細管型の放電ランプを最適に点灯させ
ることができる。
As described above, according to the configuration of FIG. 40, the presence of two resonance points and one anti-resonance point in the load resonance circuit makes it possible to satisfy the preheating condition even if the discharge lamp is a thin tube type. Thus, the thin tube discharge lamp can be optimally lit.

【0130】なお、図40では、トランスT11はリー
ケージトランスであるが、これに限らず、リーケージ分
を持たないトランスの2次側にそのリーケージ分に相当
するインダクタを接続する構成でもよいのは言うまでも
ない。
In FIG. 40, the transformer T11 is a leakage transformer. However, the present invention is not limited to this, and it is needless to say that an inductor corresponding to the leakage may be connected to the secondary side of the transformer having no leakage. No.

【0131】図43は本発明の第18実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第18実
施形態の説明を行うと、本電源装置は、FETQ1,Q
2と並列接続されるクランプ回路14をさらに備えてい
るほかは第1実施形態の電源回路と同様に構成されてい
る。
FIG. 43 is a schematic configuration diagram of a power supply device according to the eighteenth embodiment of the present invention. The following description of the eighteenth embodiment with reference to FIG.
The configuration is the same as that of the power supply circuit of the first embodiment except that it further includes a clamp circuit 14 connected in parallel with the power supply circuit 2.

【0132】クランプ回路14は、回路が正常に動作し
ている場合には高インピーダンスであり、回路動作には
ほとんど影響を及ぼさない。これに対して、負荷回路1
1のインピーダンスが急変するなどの異常時、例えば放
電ランプFLの脱着時やエミレス時などで電圧共振的な
動作を行っているコンデンサC12の電圧が急激に上昇
する時、その電圧がある所定の電圧値でクランプされ
る。これにより、回路素子への過電圧の印加が防止さ
れ、回路素子の破壊防止が可能になる。
The clamp circuit 14 has a high impedance when the circuit is operating normally, and hardly affects the circuit operation. On the other hand, load circuit 1
1 when the voltage of the capacitor C12 which is performing voltage resonance operation suddenly rises, for example, when the impedance of the capacitor 1 suddenly changes, for example, when the discharge lamp FL is attached or detached, or when the discharge lamp Emiless, etc. Clamped by value. As a result, application of an overvoltage to the circuit element is prevented, and destruction of the circuit element can be prevented.

【0133】図44は本発明の第19実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第19実
施形態の説明を行うと、本電源装置は、FETQ2と並
列接続されるクランプ回路24をさらに備えているほか
は第1実施形態の電源回路と同様に構成されている。
FIG. 44 is a schematic configuration diagram of a power supply device according to the nineteenth embodiment of the present invention. The following description of the nineteenth embodiment with reference to FIG. 44 shows that the power supply device is connected in parallel with the FET Q2. The configuration is the same as the power supply circuit of the first embodiment except that the power supply circuit further includes a clamp circuit 24.

【0134】本第19実施形態においても、第18実施
形態と同様に、負荷回路11のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサC12の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。
In the nineteenth embodiment as well, similarly to the eighteenth embodiment, the voltage of the capacitor C12 performing a voltage resonance operation suddenly rises at the time of abnormality such as a sudden change in the impedance of the load circuit 11. At this time, the application of the overvoltage to the circuit element is prevented by the clamp of a predetermined voltage value, and the destruction of the circuit element can be prevented.

【0135】図45は本発明の第20実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第20実
施形態の説明を行うと、本電源装置は、コンデンサC1
2と並列接続されるクランプ回路34をさらに備えてい
るほかは第1実施形態の電源回路と同様に構成されてい
る。
FIG. 45 is a schematic configuration diagram of a power supply device according to a twentieth embodiment of the present invention. The following description of the twentieth embodiment will be made with reference to FIG.
The configuration is the same as that of the power supply circuit of the first embodiment except that the power supply circuit further includes a clamp circuit 34 connected in parallel with the power supply circuit 2.

【0136】本第20実施形態においても、第18実施
形態と同様に、負荷回路11のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサC12の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。
Also in the twentieth embodiment, similarly to the eighteenth embodiment, the voltage of the capacitor C12 performing a voltage resonance operation suddenly rises at the time of abnormality such as a sudden change in the impedance of the load circuit 11. At this time, the application of the overvoltage to the circuit element is prevented by the clamp of a predetermined voltage value, and the destruction of the circuit element can be prevented.

【0137】図46は本発明の第21実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第21実
施形態の説明を行うと、本電源装置は、コンデンサC1
1,C12の接続点とFETQ1,Q2の接続点との間
に接続されるクランプ回路44をさらに備えているほか
は第1実施形態の電源回路と同様に構成されている。
FIG. 46 is a schematic configuration diagram of a power supply device according to a twenty-first embodiment of the present invention. The following description of the twenty-first embodiment with reference to FIG.
The configuration is the same as that of the power supply circuit of the first embodiment, except that the power supply circuit of the first embodiment is further provided with a clamp circuit 44 connected between the connection point of the FETs 1 and 12 and the connection point of the FETs Q1 and Q2.

【0138】本第21実施形態においても、第18実施
形態と同様に、負荷回路11のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサC12の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。
Also in the twenty-first embodiment, similarly to the eighteenth embodiment, the voltage of the capacitor C12 which performs a voltage resonance operation when the impedance of the load circuit 11 suddenly changes is rapidly increased. At this time, the application of the overvoltage to the circuit element is prevented by the clamp of a predetermined voltage value, and the destruction of the circuit element can be prevented.

【0139】図47は本発明の第22実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第22実
施形態の説明を行うと、本電源装置は、FETQ1,Q
2と並列接続されるクランプ回路54をさらに備えてい
るほかは第12実施形態の電源回路と同様に構成されて
いる。
FIG. 47 is a schematic configuration diagram of a power supply device according to the twenty-second embodiment of the present invention. The power supply device according to the twenty-second embodiment will be described below with reference to FIG.
The configuration is the same as that of the power supply circuit of the twelfth embodiment except that the power supply circuit further includes a clamp circuit 54 connected in parallel with the power supply circuit 2.

【0140】クランプ回路54は、FETQ1のドレイ
ンとアノードが接続されるダイオード540、このダイ
オード540のカソードとFETQ2のソースとの間に
接続されるコンデンサC540、およびこのコンデンサ
C540と並列接続される抵抗R540により構成され
ている。
The clamp circuit 54 includes a diode 540 connected to the drain and anode of the FET Q1, a capacitor C540 connected between the cathode of the diode 540 and the source of the FET Q2, and a resistor R540 connected in parallel with the capacitor C540. It consists of.

【0141】回路が正常に動作している場合、コンデン
サC540には、コンデンサC12の電圧VC12 とコン
デンサC10の電圧VC10 との和のほぼピーク電圧が印
加する。
[0141] When the circuit is operating normally, the capacitor C540, approximately the peak voltage of the sum of the voltage V C10 of the voltage V C12 and the capacitor C10 of the capacitor C12 is applied.

【0142】これに対し、負荷回路11のインピーダン
スが急変するなどの異常時において電圧共振的な動作を
行なっているコンデンサC12の電圧が急激に上昇する
時、ダイオードD540がオンしてコンデンサC540
が充電されることで、電圧の急激な上昇が抑制され、回
路素子への過電圧の印加が防止される。これにより、例
えばコンデンサC12の電圧上昇を検出してFETQ
1,Q2を制御して、回路素子に過大なストレスがかか
らないように回路を保護する構成が可能になる。
On the other hand, when the voltage of the capacitor C12 performing voltage resonance operation suddenly rises in an abnormal state such as a sudden change in the impedance of the load circuit 11, the diode D540 turns on and the capacitor C540 turns on.
Is charged, rapid rise of the voltage is suppressed, and application of overvoltage to the circuit element is prevented. Thereby, for example, the voltage rise of the capacitor C12 is detected and the FET Q
1, Q2 can be controlled to protect the circuit so that excessive stress is not applied to the circuit element.

【0143】なお、異常時に瞬間的に発生する過大な電
圧によって回路素子が破壊しないようにコンデンサC5
40の容量を選ぶ。また、抵抗R540は、正常時には
コンデンサC540に上記ピーク電圧が保持され、異常
時にはコンデンサC540の保持電圧が回路素子の破壊
を防ぐ電圧に抑えられるようにコンデンサC540の放
電量を調整するものである。
It is to be noted that the capacitor C5 is used to prevent the circuit element from being destroyed by an excessive voltage which is instantaneously generated at the time of abnormality.
Choose 40 capacities. The resistor R540 adjusts the discharge amount of the capacitor C540 so that the peak voltage is held in the capacitor C540 in a normal state, and the voltage held in the capacitor C540 is suppressed to a voltage that prevents the destruction of circuit elements in an abnormal state.

【0144】本第22実施形態においても、第18実施
形態と同様に、負荷回路11のインピーダンスが急変す
るなどの異常時において、回路素子への過電圧の印加防
止が可能になり、回路素子の破壊防止が可能になる。
In the twenty-second embodiment, similarly to the eighteenth embodiment, application of an overvoltage to the circuit element can be prevented in the event of an abnormality such as a sudden change in the impedance of the load circuit 11, and the destruction of the circuit element can be prevented. Prevention becomes possible.

【0145】図48は本発明の第23実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第23実
施形態の説明を行う。
FIG. 48 is a schematic configuration diagram of a power supply device according to a twenty-third embodiment of the present invention. The twenty-third embodiment will be described below with reference to FIG.

【0146】本電源装置は、FETQ1,Q2の接続点
とアノードが接続されるダイオード640、このダイオ
ード540のカソードとコンデンサC11,C12の接
続点との間に接続されるコンデンサC640、およびこ
のコンデンサC640と並列接続される抵抗R640に
より成るクランプ回路64をさらに備えているほかは第
12実施形態の電源回路と同様に構成されている。
This power supply device comprises a diode 640 connected between the connection point of FETs Q1 and Q2 and the anode, a capacitor C640 connected between the cathode of diode 540 and the connection point of capacitors C11 and C12, and a capacitor C640 It is configured similarly to the power supply circuit of the twelfth embodiment except that it further includes a clamp circuit 64 including a resistor R640 connected in parallel with the power supply circuit.

【0147】本第23実施形態においても、第22実施
形態と同様に、負荷回路11のインピーダンスが急変す
るなどの異常時において電圧共振的な動作を行なってい
るコンデンサC12の電圧が急激に上昇する時、ある所
定の電圧値のクランプで、回路素子への過電圧の印加が
防止され、回路素子の破壊防止が可能になる。
In the twenty-third embodiment, similarly to the twenty-second embodiment, the voltage of the capacitor C12 which performs voltage resonance operation suddenly rises in an abnormal state such as when the impedance of the load circuit 11 suddenly changes. At this time, the application of the overvoltage to the circuit element is prevented by the clamp of a predetermined voltage value, and the destruction of the circuit element can be prevented.

【0148】図49は本発明の第24実施形態に係る電
源装置の概略構成図で、この図を用いて以下に第24実
施形態の説明を行うと、本電源装置は、FETQ1,Q
2と並列接続されるクランプ回路74をさらに備えてい
るほかは第1実施形態の電源回路と同様に構成されてい
る。
FIG. 49 is a schematic configuration diagram of a power supply device according to a twenty-fourth embodiment of the present invention. The power supply device according to the twenty-fourth embodiment will be described below with reference to FIG.
The configuration is the same as that of the power supply circuit of the first embodiment except that it further includes a clamp circuit 74 connected in parallel with the power supply circuit 2.

【0149】クランプ回路74は、ある所定の電圧以下
では高インピーダンスで、所定の電圧になるとインピー
ダンスが変化してその電圧以上印加されないような回路
保護素子であり、図49にはZNRが例示されている。
The clamp circuit 74 is a circuit protection element that has a high impedance below a certain predetermined voltage, changes impedance when the predetermined voltage is reached, and does not apply more than that voltage. FIG. 49 shows an example of ZNR. I have.

【0150】本第24実施形態においても、第18実施
形態と同様、負荷回路11のインピーダンスが急変する
などの異常時において、ある所定の電圧値のクランプ
で、回路素子への過電圧の印加防止が可能になり、回路
素子の破壊防止が可能になる。
In the twenty-fourth embodiment, similarly to the eighteenth embodiment, in the event of an abnormality such as a sudden change in the impedance of the load circuit 11, the application of an overvoltage to a circuit element can be prevented by clamping a predetermined voltage value. It is possible to prevent the destruction of the circuit element.

【0151】なお、上記種々の実施形態では、ダイオー
ドD11にコンデンサC11が並列接続される構成にな
っているが、この構成に限らず、図50に示すように、
整流器DBの両出力端子間にコンデンサC21を接続す
る構成でもよい。例えば、交流電源ACからの交流電力
を直流電力に整流する整流器DBと、この整流器DBの
正極性出力端子と順方向にアノードが接続されるダイオ
ードD11(第1ダイオード)と、このダイオードD1
1のカソードと整流器DBの負極性出力端子との間に接
続される平滑用のコンデンサC10と、ダイオードD1
1のカソードと順方向にアノードが接続されるダイオー
ドD12(第2ダイオード)と、このダイオードD12
のカソードと整流器DBの負極性出力端子との間に直列
接続されるFETQ1,Q2(一対のスイッチング素
子)と、これらFETQ1,Q2のオン/オフ制御を行
う制御回路10と、FETQ1,Q2の接続点と整流器
DBの正極性出力端子との間に接続される1次巻線n1
1を有するとともに負荷回路11と接続される2次巻線
n12を有するトランスT11と、整流器DBの両出力
端子間に接続されるコンデンサC21(第1コンデン
サ)と、ダイオードD12と並列接続されるコンデンサ
C12(第2コンデンサ)とにより成る構成でもよい。
この構成では、図51に示すように、コンデンサC21
の電圧VC21 がコンデンサC10の電圧VC10 および入
力電圧Vsの整流後の電圧でクランプされる電圧波形に
なる。したがって、電圧VC21 と電圧VC12 とにより、
図51に示すような電圧VT11 が1次巻線n11に印加
するので、トランスT11には、ほぼ一定の変動レベル
となる電圧が印加されることになる。この結果、2次側
の負荷回路11に流れる電流IFLの波高率が小さくな
り、第1実施形態と同様の効果を奏することが可能にな
る。
In the various embodiments described above, the configuration is such that the capacitor C11 is connected in parallel to the diode D11. However, the present invention is not limited to this configuration, and as shown in FIG.
A configuration in which a capacitor C21 is connected between both output terminals of the rectifier DB may be used. For example, a rectifier DB for rectifying AC power from an AC power supply AC into DC power, a diode D11 (first diode) having a positive output terminal of the rectifier DB and an anode connected in the forward direction, and a diode D1
A smoothing capacitor C10 connected between the cathode of the first rectifier DB and the negative output terminal of the rectifier DB;
A diode D12 (second diode) having an anode connected to the cathode of the first D1 and a second diode D12;
FETs Q1 and Q2 (a pair of switching elements) connected in series between the cathode of the rectifier DB and the negative output terminal of the rectifier DB, a control circuit 10 for performing on / off control of the FETs Q1 and Q2, and connection of the FETs Q1 and Q2. Primary winding n1 connected between the point and the positive output terminal of the rectifier DB
1, a transformer T11 having a secondary winding n12 connected to the load circuit 11, a capacitor C21 (first capacitor) connected between both output terminals of the rectifier DB, and a capacitor connected in parallel with the diode D12. A configuration including C12 (second capacitor) may be used.
In this configuration, as shown in FIG.
The voltage V C21 becomes the voltage waveform is clamped by the voltage of the rectified voltage V C10 and the input voltage Vs of the capacitor C10. Therefore, by the voltage V C21 and the voltage V C12 ,
Since a voltage VT11 as shown in FIG. 51 is applied to the primary winding n11, a voltage having a substantially constant fluctuation level is applied to the transformer T11. As a result, the crest factor of the current I FL flowing through the secondary-side load circuit 11 decreases, and the same effect as in the first embodiment can be obtained.

【0152】また、図50に示す構成のほかに、図52
に示すように、例えば、交流電源ACからの交流電力を
直流電力に整流する整流器DBと、この整流器DBの負
極性出力端子と順方向にカソードが接続されるダイオー
ドD31(第1ダイオード)と、このダイオードD31
のアノードと整流器DBの正極性出力端子との間に接続
される平滑用のコンデンサC30と、ダイオードD31
のアノードと順方向にカソードが接続されるダイオード
D32(第2ダイオード)と、このダイオードD32の
アノードと整流器DBの正極性出力端子との間に直列接
続されるFETQ1,Q2(一対のスイッチング素子)
と、これらFETQ1,Q2のオン/オフ制御を行う制
御回路10と、FETQ1,Q2の接続点と整流器DB
の負極性出力端子との間に接続される1次巻線n11を
有するとともに負荷回路11と接続される2次巻線n1
2を有するトランスT11と、ダイオードD31,D3
2とそれぞれ並列接続されるコンデンサC31,C32
(第1および第2コンデンサ)とにより電源装置を構成
しても、第1実施形態と同様の効果が得られることは言
うまでもない。
In addition to the structure shown in FIG.
As shown in FIG. 1, for example, a rectifier DB for rectifying AC power from an AC power supply AC to DC power, a diode D31 (first diode) having a cathode connected to a negative output terminal of the rectifier DB in a forward direction, This diode D31
And a diode D31 connected between the anode of the rectifier DB and the positive output terminal of the rectifier DB.
D32 (second diode) whose anode is connected to the anode of the diode D32 (second diode), and FETs Q1 and Q2 (a pair of switching elements) connected in series between the anode of the diode D32 and the positive output terminal of the rectifier DB.
A control circuit 10 for performing on / off control of these FETs Q1 and Q2, a connection point of the FETs Q1 and Q2 and a rectifier DB
And a secondary winding n1 connected to the load circuit 11 while being connected between the negative output terminal of
And a diode T31, D3
2 and capacitors C31 and C32 connected in parallel, respectively.
It goes without saying that the same effect as in the first embodiment can be obtained even if the power supply device is configured by the (first and second capacitors).

【0153】さらに、上記各実施形態では、負荷に対し
てトランスを使用する構成になっているが、必ずしも負
荷に対してトランスを使用する構成にする必要はない。
この構成例を図53に示す。この図に示す電源装置は、
交流電源ACからの交流電力を直流電力に全波整流する
整流器DBと、この整流器DBの正極性出力端子と順方
向にアノードが接続されるダイオードD11と、このダ
イオードD11のカソードと整流器DBの負極性出力端
子との間に接続される平滑用のコンデンサC10と、ダ
イオードD11のカソードと順方向にアノードが接続さ
れるダイオードD12と、このダイオードD12のカソ
ードと整流器DBの負極性出力端子との間に直列接続さ
れるFETQ1,Q2と、これらFETQ1,Q2のオ
ン/オフ制御を行う制御回路10と、FETQ1,Q2
の接続点と整流器DBの正極性出力端子との間に接続さ
れるインダクタンスL1と、負荷回路11とともにイン
ダクタンスL1と並列に接続されるインダクタンスL2
と、ダイオードD11,D12とそれぞれ並列接続され
るコンデンサC11,C12とを備える。このような構
成でも、コンデンサC11,C12に生じる電圧によっ
て、インダクタンスL1に印加する電圧の波高値がほぼ
一定になり、負荷回路11に流れる電流の波高率が小さ
くなる。この結果、FETQ1,Q2の損失低減が可能
になる。ところで、図53の接続例は一例であって、上
記各実施形態のトランスT11をインダクタンスL1,
L2に代えた構成でもその実施形態と同様の効果が得ら
れるのである。
Further, in each of the above embodiments, the configuration is such that the transformer is used for the load, but it is not always necessary to use the transformer for the load.
FIG. 53 shows an example of this configuration. The power supply shown in this figure
A rectifier DB for full-wave rectification of AC power from the AC power supply AC to DC power, a diode D11 having a positive output terminal connected to the positive output terminal of the rectifier DB, and a cathode of the diode D11 and a negative electrode of the rectifier DB. A smoothing capacitor C10 connected between the negative output terminal of the rectifier DB and a diode D12 whose anode is connected to the cathode of the diode D11 in the forward direction. , A control circuit 10 for performing on / off control of these FETs Q1, Q2, and FETs Q1, Q2.
, And an inductance L2 connected in parallel with the load circuit 11 and the inductance L1 in parallel with the inductance L1.
And capacitors C11 and C12 connected in parallel with the diodes D11 and D12, respectively. Even in such a configuration, the voltage generated in the capacitors C11 and C12 makes the peak value of the voltage applied to the inductance L1 substantially constant, and the peak factor of the current flowing through the load circuit 11 decreases. As a result, the loss of the FETs Q1 and Q2 can be reduced. Incidentally, the connection example of FIG. 53 is an example, and the transformer T11 of each of the above embodiments is connected to the inductance L1,
The same effect as that of the embodiment can be obtained with the configuration in place of L2.

【0154】[0154]

【発明の効果】以上のことから明らかなように、請求項
1記載の発明によれば、交流電力を直流電力に整流する
整流器と、前記整流器の一方の出力端子と順方向に一端
が接続される第1ダイオードと、前記第1ダイオードの
他端と前記整流器の他方の出力端子との間に接続される
平滑コンデンサと、前記第1ダイオードの他端と順方向
に一端が接続される第2ダイオードと、前記第2ダイオ
ードの他端と前記整流器の他方の出力端子との間に直列
接続される一対のスイッチング素子と、前記一対のスイ
ッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路と接続される2次巻線を有するトランス
と、前記第1および第2ダイオードとそれぞれ並列接続
される第1および第2コンデンサとを備えるので、負荷
回路に流れる電流の波高率低減およびスイッチング素子
の損失低減が可能になる。
As is apparent from the above description, according to the first aspect of the present invention, a rectifier for rectifying AC power to DC power has one end connected to one output terminal of the rectifier in a forward direction. A first diode, a smoothing capacitor connected between the other end of the first diode and the other output terminal of the rectifier, and a second diode connected to the other end of the first diode in the forward direction. A diode, a pair of switching elements connected in series between the other end of the second diode and the other output terminal of the rectifier, and a diode connected in anti-parallel with each of the pair of switching elements;
A transformer having a primary winding connected between a connection point of the pair of switching elements and one output terminal of the rectifier and having a secondary winding connected to a load circuit; Since the two diodes and the first and second capacitors respectively connected in parallel are provided, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0155】請求項2記載の発明によれば、交流電力を
直流電力に整流する整流器と、前記整流器の一方の出力
端子と順方向に一端が接続される第1ダイオードと、前
記第1ダイオードの他端と前記整流器の他方の出力端子
との間に接続される平滑コンデンサと、前記第1ダイオ
ードの他端と順方向に一端が接続される第2ダイオード
と、前記第2ダイオードの他端と前記整流器の他方の出
力端子との間に直列接続される一対のスイッチング素子
と、前記一対のスイッチング素子の各々と逆並列接続さ
れるダイオードと、前記一対のスイッチング素子の接続
点と前記整流器の一方の出力端子との間に接続される1
次巻線を有するとともに負荷回路と接続される2次巻線
を有するトランスと、前記整流器の両出力端子間に接続
される第1コンデンサと、前記第2ダイオードと並列接
続される第2コンデンサとを備えるので、負荷回路に流
れる電流の波高率低減およびスイッチング素子の損失低
減が可能になる。
According to the second aspect of the invention, a rectifier for rectifying AC power to DC power, a first diode having one end connected to one output terminal of the rectifier in the forward direction, A smoothing capacitor connected between the other end and the other output terminal of the rectifier, a second diode having one end connected to the other end of the first diode in a forward direction, and a second end of the second diode. A pair of switching elements connected in series between the other output terminal of the rectifier, a diode connected in anti-parallel with each of the pair of switching elements, and a connection point of the pair of switching elements and one of the rectifiers Connected to the output terminal of
A transformer having a secondary winding having a secondary winding and connected to a load circuit, a first capacitor connected between both output terminals of the rectifier, and a second capacitor connected in parallel with the second diode. , The crest factor of the current flowing through the load circuit can be reduced and the loss of the switching element can be reduced.

【0156】請求項3記載の発明によれば、前記1次巻
線と並列接続される第1インダクタを備えるので、負荷
回路に流れる電流の波高率低減およびスイッチング素子
の損失低減が可能になる。
According to the third aspect of the present invention, since the first inductor is provided in parallel with the primary winding, the crest factor of the current flowing through the load circuit and the loss of the switching element can be reduced.

【0157】請求項4記載の発明によれば、前記2次巻
線と直列接続される第2インダクタを備え、前記負荷回
路は、負荷とコンデンサとの並列回路により構成され、
前記2次巻線および第2インダクタの両端間に接続され
るので、負荷回路に流れる電流の波高率低減およびスイ
ッチング素子の損失低減が可能になる。
According to the fourth aspect of the present invention, there is provided the second inductor connected in series with the secondary winding, and the load circuit is constituted by a parallel circuit of a load and a capacitor.
Since it is connected between both ends of the secondary winding and the second inductor, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0158】請求項5記載の発明によれば、前記トラン
スは前記第2インダクタとしての漏れインダクタンス成
分を有するので、負荷回路に流れる電流の波高率低減お
よびスイッチング素子の損失低減が可能になる。
According to the fifth aspect of the present invention, since the transformer has a leakage inductance component as the second inductor, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0159】請求項6記載の発明によれば、前記一対の
スイッチング素子に対して、スイッチング周波数および
オンデューティ比の少なくとも一方を変更可能にオン/
オフ制御を行う制御手段を備えるので、負荷回路への供
給電力量の調整が可能になる。また、負荷回路が放電ラ
ンプを含む場合には、先行予熱、始動並びに調光点灯な
どの制御が可能になる。さらに、消費電力の変動に起因
する直流電圧の異常昇圧によるスイッチング素子などの
破壊防止が可能になる。
According to the present invention, at least one of a switching frequency and an on-duty ratio can be changed with respect to the pair of switching elements so as to be changeable.
Since the control means for performing the off control is provided, the amount of power supplied to the load circuit can be adjusted. In addition, when the load circuit includes a discharge lamp, control such as preheating, starting, and dimming lighting can be performed. Further, it is possible to prevent the switching element and the like from being destroyed due to abnormal DC voltage boosting due to fluctuations in power consumption.

【0160】請求項7記載の発明によれば、前記交流電
力の電圧変動に応じてスイッチング周波数およびオンデ
ューティ比の少なくとも一方を変更して、前記一対のス
イッチング素子に対するオン/オフ制御を行う制御手段
を備え、前記制御手段は、前記負荷回路に定格出力を供
給しているときは前記オンデューティ比を主体に制御す
る一方、前記負荷回路への出力を低下させたときは前記
スイッチング周波数を主体に制御するので、交流電力の
電圧が変動しても負荷電流を許容範囲内に納めることが
可能となる。
According to the seventh aspect of the present invention, at least one of a switching frequency and an on-duty ratio is changed in accordance with a voltage change of the AC power to perform on / off control for the pair of switching elements. The control means mainly controls the on-duty ratio when the rated output is being supplied to the load circuit, while mainly controlling the switching frequency when the output to the load circuit is reduced. Since the control is performed, even if the voltage of the AC power fluctuates, the load current can be kept within an allowable range.

【0161】請求項8記載の発明によれば、前記平滑コ
ンデンサの両端電圧を検出する電圧検出手段と、前記電
圧検出手段の検出結果に応じてスイッチング周波数およ
びデューティ比の少なくとも一方を変更可能に前記一対
のスイッチング素子に対するオン/オフ制御を行う制御
手段とを備えるので、回路が正常に動作している場合に
は、検出電圧が所定レベルになるように制御することで
負荷回路に安定出力が得られ、負荷回路が放電ランプを
含む場合には照明のちらつきを抑制することができる。
また、回路に異常が発生した場合には、電圧の異常昇圧
を検出して発振を停止するなどの制御を行うことで、過
電圧による素子の破壊防止が可能になる。
According to the invention, the voltage detecting means for detecting the voltage between both ends of the smoothing capacitor and at least one of the switching frequency and the duty ratio can be changed according to the detection result of the voltage detecting means. And control means for performing on / off control on the pair of switching elements, so that when the circuit is operating normally, the detected voltage is controlled to a predetermined level to obtain a stable output to the load circuit. Therefore, when the load circuit includes a discharge lamp, it is possible to suppress flickering of illumination.
In addition, when an abnormality occurs in the circuit, it is possible to prevent the element from being destroyed due to an overvoltage by performing control such as stopping the oscillation by detecting an abnormal increase in the voltage.

【0162】請求項9記載の発明によれば、印加電圧を
所定電圧に制限するクランプ回路を備えるので、回路素
子への過電圧の印加防止および回路素子の破壊防止が可
能になる。
According to the ninth aspect of the present invention, since the clamp circuit for limiting the applied voltage to the predetermined voltage is provided, it is possible to prevent the application of the overvoltage to the circuit element and the destruction of the circuit element.

【0163】請求項10記載の発明によれば、前記一対
のスイッチング素子の少なくとも一方と、少なくとも高
周波的に並列接続されるコンデンサを備えるので、スイ
ッチング素子の損失低減、回路効率の向上、およびノイ
ズやコストの低減が可能になる。
According to the tenth aspect of the present invention, since at least one of the pair of switching elements is provided with at least a capacitor connected in parallel at high frequency, loss of the switching element, improvement of the circuit efficiency, noise and the like can be improved. The cost can be reduced.

【0164】請求項11記載の発明によれば、前記1次
巻線を介して前記整流器の両出力端子間に接続されるス
イッチング素子に対して、このスイッチング素子の電圧
と前記平滑コンデンサの両端電圧とがほぼ等しい場合に
オン制御を行う制御手段を備えるので、スイッチオン時
の損失増加の抑制が可能になる。
According to the eleventh aspect of the present invention, for a switching element connected between both output terminals of the rectifier via the primary winding, the voltage of the switching element and the voltage across the smoothing capacitor are applied. Since the control means for performing the on-control is provided when is substantially equal to each other, it is possible to suppress an increase in loss at the time of switch-on.

【0165】請求項12記載の発明によれば、前記1次
巻線を介して前記整流器の両出力端子間に接続されるス
イッチング素子の両端電圧を検出する電圧検出手段と、
前記電圧検出手段の検出結果を利用して前記一対のスイ
ッチング素子のオン/オフ制御を行う制御手段とを備え
るので、スイッチオン時の損失増加の抑制が可能にな
る。
According to the twelfth aspect of the present invention, voltage detecting means for detecting a voltage across a switching element connected between both output terminals of the rectifier via the primary winding,
Since there is provided control means for performing on / off control of the pair of switching elements using the detection result of the voltage detection means, it is possible to suppress an increase in loss at the time of switch-on.

【0166】請求項13記載の発明によれば、前記負荷
回路は少なくとも2つの共振周波数および少なくとも1
つの反共振周波数を有するので、負荷回路に流れる電流
の波高率低減およびスイッチング素子の損失低減が可能
になる。
According to the thirteenth aspect, the load circuit has at least two resonance frequencies and at least one resonance frequency.
Since it has two anti-resonance frequencies, it is possible to reduce the crest factor of the current flowing through the load circuit and reduce the loss of the switching element.

【0167】請求項14記載の発明によれば、前記負荷
回路は、第2インダクタを介して前記2次巻線の両端に
接続される第3コンデンサと、第3インダクタを介して
前記第3コンデンサの両端に各一端が接続される一対の
フィラメントを有する放電ランプと、前記一対のフィラ
メントの他端間に接続される第4コンデンサとにより成
るので、例えば負荷回路が細管型の放電ランプを含む場
合、最適な予熱制御が可能になり、好適な始動および点
灯が可能になる。
According to the fourteenth aspect of the present invention, the load circuit includes a third capacitor connected to both ends of the secondary winding via a second inductor, and the third capacitor connected via a third inductor. And a fourth capacitor connected between the other ends of the pair of filaments. For example, when the load circuit includes a capillary discharge lamp, Optimum preheating control becomes possible, and suitable starting and lighting become possible.

【0168】請求項15記載の発明によれば、前記トラ
ンスは前記第2インダクタとしての漏れインダクタンス
成分を有するので、例えば負荷回路が細管型の放電ラン
プを含む場合、最適な予熱制御が可能になり、好適な始
動および点灯が可能になる。
According to the present invention, since the transformer has a leakage inductance component as the second inductor, for example, when the load circuit includes a thin tube type discharge lamp, optimal preheating control becomes possible. , Suitable starting and lighting are enabled.

【0169】請求項16記載の発明によれば、制御手段
を備え、前記負荷回路は放電ランプを含み、前記制御手
段は、前記放電ランプを調光点灯する場合には、前記平
滑コンデンサの直流電圧を定格点灯時よりも低い値にな
るように前記一対のスイッチング素子のスイッチング周
波数およびデューティ比の少なくとも一方を制御し、前
記放電ランプのフィラメントを先行予熱する場合には、
前記平滑コンデンサの直流電圧を定格点灯時よりも高い
値になるように前記一対のスイッチング素子のスイッチ
ング周波数およびデューティ比の少なくとも一方を制御
するので、例えば負荷回路が細管型の放電ランプを含む
場合、最適な予熱制御が可能になり、好適な始動および
点灯が可能になる。
According to the sixteenth aspect of the present invention, there is provided control means, wherein the load circuit includes a discharge lamp, and the control means, when dimming and lighting the discharge lamp, controls the DC voltage of the smoothing capacitor. When controlling at least one of the switching frequency and the duty ratio of the pair of switching elements so as to be a value lower than the rated lighting, when preheating the filament of the discharge lamp,
Since at least one of the switching frequency and the duty ratio of the pair of switching elements is controlled so that the DC voltage of the smoothing capacitor becomes a higher value than during rated lighting, for example, when the load circuit includes a capillary discharge lamp, Optimum preheating control becomes possible, and suitable starting and lighting become possible.

【0170】請求項17記載の発明によれば、前記負荷
回路は、前記2次巻線の両端に接続されるコンデンサ
と、このコンデンサの両端に各一端が接続される一対の
フィラメントを有する放電ランプとにより成り、前記各
フィラメントの両端間には予熱用の共振回路が接続され
るので、例えば負荷回路が細管型の放電ランプを含む場
合、最適な予熱制御が可能になり、好適な始動および点
灯が可能になる。
According to the present invention, the load circuit has a capacitor connected to both ends of the secondary winding and a pair of filaments each connected to one end of the capacitor at both ends. Since a resonance circuit for preheating is connected between both ends of each of the filaments, for example, when the load circuit includes a discharge lamp of a thin tube type, optimal preheating control becomes possible, and suitable starting and lighting are performed. Becomes possible.

【0171】請求項18記載の発明によれば、交流電力
を直流電力に整流する整流器と、前記整流器の一方の出
力端子と順方向に一端が接続される第1ダイオードと、
前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、前記第1ダイ
オードの他端と順方向に一端が接続される第2ダイオー
ドと、前記第2ダイオードの他端と前記整流器の他方の
出力端子との間に直列接続される一対のスイッチング素
子と、前記一対のスイッチング素子の各々と逆並列接続
されるダイオードと、前記一対のスイッチング素子の接
続点と前記整流器の一方の出力端子との間に接続される
第1インダクタンスと、負荷回路とともに前記第1イン
ダクタンスと並列に接続される第2インダクタンスと、
前記第1および第2ダイオードとそれぞれ並列接続され
る第1および第2コンデンサとを備えるので、負荷回路
に流れる電流の波高率低減およびスイッチング素子の損
失低減が可能になる。
According to the eighteenth aspect of the present invention, a rectifier for rectifying AC power to DC power, a first diode having one end connected to one output terminal of the rectifier in a forward direction,
A smoothing capacitor connected between the other end of the first diode and the other output terminal of the rectifier; a second diode connected to the other end of the first diode in a forward direction; A pair of switching elements connected in series between the other end of the diode and the other output terminal of the rectifier; a diode connected in anti-parallel with each of the pair of switching elements; and a connection point of the pair of switching elements. A first inductance connected between the first rectifier and one output terminal of the rectifier; a second inductance connected in parallel with the first inductance together with a load circuit;
Since the first and second diodes are provided with the first and second capacitors respectively connected in parallel, the crest factor of the current flowing through the load circuit and the loss of the switching element can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る電源装置の概略構
成図である。
FIG. 1 is a schematic configuration diagram of a power supply device according to a first embodiment of the present invention.

【図2】第1実施形態に係る電源装置の動作説明図であ
る。
FIG. 2 is an operation explanatory diagram of the power supply device according to the first embodiment.

【図3】第1実施形態に係る電源装置の動作説明図であ
る。
FIG. 3 is an explanatory diagram of an operation of the power supply device according to the first embodiment.

【図4】第1実施形態に係る電源装置の動作説明図であ
る。
FIG. 4 is an operation explanatory diagram of the power supply device according to the first embodiment.

【図5】第1実施形態に係る電源装置の動作説明図であ
る。
FIG. 5 is an operation explanatory diagram of the power supply device according to the first embodiment.

【図6】第1実施形態に係る電源装置の動作説明図であ
る。
FIG. 6 is an operation explanatory diagram of the power supply device according to the first embodiment.

【図7】第1実施形態に係る電源装置の動作時における
各部の信号波形図である。
FIG. 7 is a signal waveform diagram of each unit when the power supply device according to the first embodiment operates.

【図8】第1実施形態に係る電源装置の動作時における
各部の信号波形図である。
FIG. 8 is a signal waveform diagram of each unit when the power supply device according to the first embodiment operates.

【図9】本発明の第2実施形態に係る電源装置の概略構
成図である。
FIG. 9 is a schematic configuration diagram of a power supply device according to a second embodiment of the present invention.

【図10】本発明の第3実施形態に係る電源装置の概略
構成図である。
FIG. 10 is a schematic configuration diagram of a power supply device according to a third embodiment of the present invention.

【図11】本発明の第4実施形態に係る電源装置の概略
構成図である。
FIG. 11 is a schematic configuration diagram of a power supply device according to a fourth embodiment of the present invention.

【図12】本発明の第5実施形態に係る電源装置の概略
構成図である。
FIG. 12 is a schematic configuration diagram of a power supply device according to a fifth embodiment of the present invention.

【図13】第5実施形態に係る電源装置の制御回路の動
作説明図である。
FIG. 13 is an operation explanatory diagram of a control circuit of the power supply device according to the fifth embodiment.

【図14】第5実施形態に係る電源装置の制御回路の動
作説明図である。
FIG. 14 is an operation explanatory diagram of a control circuit of the power supply device according to the fifth embodiment.

【図15】第5実施形態に係る電源装置の制御回路の動
作説明図である。
FIG. 15 is an operation explanatory diagram of the control circuit of the power supply device according to the fifth embodiment.

【図16】本発明の第6実施形態に係る電源装置の概略
構成図である。
FIG. 16 is a schematic configuration diagram of a power supply device according to a sixth embodiment of the present invention.

【図17】本発明の第7実施形態に係る電源装置の概略
構成図である。
FIG. 17 is a schematic configuration diagram of a power supply device according to a seventh embodiment of the present invention.

【図18】本発明の第8実施形態に係る電源装置の概略
構成図である。
FIG. 18 is a schematic configuration diagram of a power supply device according to an eighth embodiment of the present invention.

【図19】第1実施形態に係る電源装置の別の負荷回路
への適用例を示す図である。
FIG. 19 is a diagram showing an application example of the power supply device according to the first embodiment to another load circuit.

【図20】本発明の第9実施形態に係る電源装置の概略
構成図である。
FIG. 20 is a schematic configuration diagram of a power supply device according to a ninth embodiment of the present invention.

【図21】負荷電流に対するオンデューティ比の特性お
よびスイッチング周波数に対するオンデューティ比の特
性をそれぞれ上部および下部に示す図である。
FIG. 21 is a diagram showing the characteristics of the on-duty ratio with respect to the load current and the characteristics of the on-duty ratio with respect to the switching frequency in the upper part and the lower part, respectively.

【図22】本発明の第10実施形態に係る電源装置の概
略構成図である。
FIG. 22 is a schematic configuration diagram of a power supply device according to a tenth embodiment of the present invention.

【図23】負荷電流に対するオンデューティ比の特性お
よびスイッチング周波数に対するオンデューティ比の特
性をそれぞれ上部および下部に示す図である。
FIG. 23 is a diagram showing the characteristics of the on-duty ratio with respect to the load current and the characteristics of the on-duty ratio with respect to the switching frequency in the upper part and the lower part, respectively.

【図24】本発明の第11実施形態に係る電源装置の概
略構成図である。
FIG. 24 is a schematic configuration diagram of a power supply device according to an eleventh embodiment of the present invention.

【図25】負荷電流に対するオンデューティ比の特性お
よびスイッチング周波数に対するオンデューティ比の特
性をそれぞれ上部および下部に示す図である。
FIG. 25 is a diagram showing the characteristics of the on-duty ratio with respect to the load current and the characteristics of the on-duty ratio with respect to the switching frequency in the upper part and the lower part, respectively.

【図26】本発明の第12実施形態に係る電源装置の概
略構成図である。
FIG. 26 is a schematic configuration diagram of a power supply device according to a twelfth embodiment of the present invention.

【図27】本発明の第13実施形態に係る電源装置の概
略構成図である。
FIG. 27 is a schematic configuration diagram of a power supply device according to a thirteenth embodiment of the present invention.

【図28】第13実施形態に係る電源装置の動作説明図
である。
FIG. 28 is an explanatory diagram of the operation of the power supply device according to the thirteenth embodiment.

【図29】第13実施形態に係る電源装置の動作説明図
である。
FIG. 29 is a diagram illustrating the operation of the power supply device according to the thirteenth embodiment.

【図30】第13実施形態に係る電源装置の動作説明図
である。
FIG. 30 is an operation explanatory diagram of the power supply device according to the thirteenth embodiment.

【図31】第13実施形態に係る電源装置の動作説明図
である。
FIG. 31 is an explanatory diagram of the operation of the power supply device according to the thirteenth embodiment.

【図32】第13実施形態に係る電源装置の動作説明図
である。
FIG. 32 is an explanatory diagram of the operation of the power supply device according to the thirteenth embodiment.

【図33】第13実施形態に係る電源装置の動作時にお
ける各部の信号波形図である。
FIG. 33 is a signal waveform diagram of each part during operation of the power supply device according to the thirteenth embodiment.

【図34】本発明の第14実施形態に係る電源装置の概
略構成図である。
FIG. 34 is a schematic configuration diagram of a power supply device according to a fourteenth embodiment of the present invention.

【図35】本発明の第15実施形態に係る電源装置の概
略構成図である。
FIG. 35 is a schematic configuration diagram of a power supply device according to a fifteenth embodiment of the present invention.

【図36】本発明の第16実施形態に係る電源装置の制
御回路の概略構成図である。
FIG. 36 is a schematic configuration diagram of a control circuit of a power supply device according to a sixteenth embodiment of the present invention.

【図37】図36に示す制御回路の動作説明図である。FIG. 37 is an operation explanatory diagram of the control circuit shown in FIG. 36;

【図38】本発明の第17実施形態に係る電源装置の概
略構成図である。
FIG. 38 is a schematic configuration diagram of a power supply device according to a seventeenth embodiment of the present invention.

【図39】図38に示す制御回路の動作説明図である。FIG. 39 is an operation explanatory diagram of the control circuit shown in FIG. 38;

【図40】第1実施形態に係る電源装置の別の負荷回路
への適用例を示す図である。
FIG. 40 is a diagram showing an application example of the power supply device according to the first embodiment to another load circuit.

【図41】図40の等価回路図である。FIG. 41 is an equivalent circuit diagram of FIG. 40.

【図42】図40に示す等価回路の周波数特性図であ
る。
FIG. 42 is a frequency characteristic diagram of the equivalent circuit shown in FIG. 40;

【図43】本発明の第18実施形態に係る電源装置の概
略構成図である。
FIG. 43 is a schematic configuration diagram of a power supply device according to an eighteenth embodiment of the present invention.

【図44】本発明の第19実施形態に係る電源装置の概
略構成図である。
FIG. 44 is a schematic configuration diagram of a power supply device according to a nineteenth embodiment of the present invention.

【図45】本発明の第20実施形態に係る電源装置の概
略構成図である。
FIG. 45 is a schematic configuration diagram of a power supply device according to a twentieth embodiment of the present invention.

【図46】本発明の第21実施形態に係る電源装置の概
略構成図である。
FIG. 46 is a schematic configuration diagram of a power supply device according to a twenty-first embodiment of the present invention.

【図47】本発明の第22実施形態に係る電源装置の概
略構成図である。
FIG. 47 is a schematic configuration diagram of a power supply device according to a twenty-second embodiment of the present invention.

【図48】本発明の第23実施形態に係る電源装置の概
略構成図である。
FIG. 48 is a schematic configuration diagram of a power supply device according to a twenty-third embodiment of the present invention.

【図49】本発明の第24実施形態に係る電源装置の概
略構成図である。
FIG. 49 is a schematic configuration diagram of a power supply device according to a twenty-fourth embodiment of the present invention.

【図50】本発明の別の実施形態に係る電源装置の概略
構成図である。
FIG. 50 is a schematic configuration diagram of a power supply device according to another embodiment of the present invention.

【図51】図50に示す回路の各部の信号波形図であ
る。
FIG. 51 is a signal waveform diagram of each part of the circuit shown in FIG. 50;

【図52】本発明のさらに別の実施形態に係る電源装置
の概略構成図である。
FIG. 52 is a schematic configuration diagram of a power supply device according to still another embodiment of the present invention.

【図53】トランス(リーケージトランス)に代えて2
つのインダクタンスを用いて構成した本発明の一実施形
態に係る電源装置の概略構成図である。
FIG. 53 shows an alternative to a transformer (leakage transformer).
FIG. 1 is a schematic configuration diagram of a power supply device according to an embodiment of the present invention configured using two inductances.

【図54】従来の電源装置の概略構成図である。FIG. 54 is a schematic configuration diagram of a conventional power supply device.

【図55】交流電源の電圧の1周期にわたる動作波形図
である。
FIG. 55 is an operation waveform diagram over one cycle of the voltage of the AC power supply.

【図56】コンデンサC1の容量による入力電流波形の
特性変化の説明図である。
FIG. 56 is an explanatory diagram of a characteristic change of an input current waveform due to the capacitance of the capacitor C1.

【符号の説明】[Explanation of symbols]

DB 整流器 D11,D12,D31,D32 ダイオード C10,C30 平滑用のコンデンサ Q1,Q2 FET T11 トランス C11,C12,C21,C31,C32 コンデンサ 10 制御回路 11 負荷回路 L1,L2 インダクタンス DB rectifier D11, D12, D31, D32 Diode C10, C30 Smoothing capacitor Q1, Q2 FET T11 Transformer C11, C12, C21, C31, C32 Capacitor 10 Control circuit 11 Load circuit L1, L2 Inductance

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神田 隆司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 堀 和宇 大阪府門真市大字門真1048番地松下電工株 式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takashi Kanda 1048, Kazuma Kadoma, Kadoma, Osaka Pref.Matsushita Electric Works, Ltd.

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 交流電力を直流電力に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路と接続される2次巻線を有するトランス
と、 前記第1および第2ダイオードとそれぞれ並列接続され
る第1および第2コンデンサとを備える電源装置。
1. A rectifier for rectifying AC power to DC power, a first diode having one end connected to one output terminal of the rectifier in a forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal, a second diode having one end connected to the other end of the first diode in the forward direction, and another end of the second diode and the other output terminal of the rectifier. A pair of switching elements connected in series, a diode connected in anti-parallel with each of the pair of switching elements, and a connection between a connection point of the pair of switching elements and one output terminal of the rectifier. A transformer having a primary winding and a secondary winding connected to a load circuit; and a first and a second core connected in parallel with the first and second diodes, respectively. Power supply and a capacitor.
【請求項2】 交流電力を直流電力に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路と接続される2次巻線を有するトランス
と、 前記整流器の両出力端子間に接続される第1コンデンサ
と、 前記第2ダイオードと並列接続される第2コンデンサと
を備える電源装置。
2. A rectifier for rectifying AC power into DC power, a first diode having one end connected to one output terminal of the rectifier in a forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal, a second diode having one end connected to the other end of the first diode in the forward direction, and another end of the second diode and the other output terminal of the rectifier. A pair of switching elements connected in series, a diode connected in anti-parallel with each of the pair of switching elements, and a connection between a connection point of the pair of switching elements and one output terminal of the rectifier. A transformer having a primary winding and a secondary winding connected to a load circuit, a first capacitor connected between both output terminals of the rectifier, and a second diode. Power supply and a second capacitor which is de connected in parallel.
【請求項3】 前記1次巻線と並列接続される第1イン
ダクタを備える請求項1または2記載の電源装置。
3. The power supply device according to claim 1, further comprising a first inductor connected in parallel with the primary winding.
【請求項4】 前記2次巻線と直列接続される第2イン
ダクタを備え、前記負荷回路は、負荷とコンデンサとの
並列回路により構成され、前記2次巻線および第2イン
ダクタの両端間に接続される請求項1〜3のいずれかに
記載の電源装置。
4. A load circuit comprising a second inductor connected in series with the secondary winding, wherein the load circuit includes a parallel circuit of a load and a capacitor, and is provided between both ends of the secondary winding and the second inductor. The power supply device according to claim 1, wherein the power supply device is connected.
【請求項5】 前記トランスは前記第2インダクタとし
ての漏れインダクタンス成分を有する請求項4記載の電
源装置。
5. The power supply device according to claim 4, wherein the transformer has a leakage inductance component as the second inductor.
【請求項6】 前記一対のスイッチング素子に対して、
スイッチング周波数およびオンデューティ比の少なくと
も一方を変更可能にオン/オフ制御を行う制御手段を備
える請求項1または2記載の電源装置。
6. The pair of switching elements,
3. The power supply device according to claim 1, further comprising control means for performing on / off control so that at least one of a switching frequency and an on-duty ratio can be changed.
【請求項7】 前記交流電力の電圧変動に応じてスイッ
チング周波数およびオンデューティ比の少なくとも一方
を変更して、前記一対のスイッチング素子に対するオン
/オフ制御を行う制御手段を備え、前記制御手段は、前
記負荷回路に定格出力を供給しているときは前記オンデ
ューティ比を主体に制御する一方、前記負荷回路への出
力を低下させたときは前記スイッチング周波数を主体に
制御する請求項1または2記載の電源装置。
7. A control unit for changing at least one of a switching frequency and an on-duty ratio according to a voltage fluctuation of the AC power to perform on / off control on the pair of switching elements, wherein the control unit includes: 3. The control according to claim 1, wherein the on-duty ratio is mainly controlled when a rated output is supplied to the load circuit, while the switching frequency is mainly controlled when an output to the load circuit is reduced. Power supply.
【請求項8】 前記平滑コンデンサの両端電圧を検出す
る電圧検出手段と、前記電圧検出手段の検出結果に応じ
てスイッチング周波数およびデューティ比の少なくとも
一方を変更可能に前記一対のスイッチング素子に対する
オン/オフ制御を行う制御手段とを備える請求項1また
は2記載の電源装置。
8. A voltage detecting means for detecting a voltage between both ends of the smoothing capacitor, and on / off of the pair of switching elements so that at least one of a switching frequency and a duty ratio can be changed according to a detection result of the voltage detecting means. 3. The power supply device according to claim 1, further comprising control means for performing control.
【請求項9】 印加電圧を所定電圧に制限するクランプ
回路を備える請求項1または2記載の電源装置。
9. The power supply device according to claim 1, further comprising a clamp circuit that limits an applied voltage to a predetermined voltage.
【請求項10】 前記一対のスイッチング素子の少なく
とも一方と、少なくとも高周波的に並列接続されるコン
デンサを備える請求項1または2記載の電源装置。
10. The power supply device according to claim 1, further comprising a capacitor connected in parallel with at least one of the pair of switching elements at least in high frequency.
【請求項11】 前記1次巻線を介して前記整流器の両
出力端子間に接続されるスイッチング素子に対して、こ
のスイッチング素子の電圧と前記平滑コンデンサの両端
電圧とがほぼ等しい場合にオン制御を行う制御手段を備
える請求項1または2記載の電源装置。
11. A switching element connected between both output terminals of the rectifier via the primary winding when the voltage of the switching element is substantially equal to the voltage across the smoothing capacitor. The power supply device according to claim 1, further comprising control means for performing the control.
【請求項12】 前記1次巻線を介して前記整流器の両
出力端子間に接続されるスイッチング素子の両端電圧を
検出する電圧検出手段と、 前記電圧検出手段の検出結果を利用して前記一対のスイ
ッチング素子のオン/オフ制御を行う制御手段とを備え
る請求項11記載の電源装置。
12. A voltage detecting means for detecting a voltage between both ends of a switching element connected between both output terminals of the rectifier via the primary winding, and the pair of voltage detecting means utilizing a detection result of the voltage detecting means. The power supply device according to claim 11, further comprising control means for performing on / off control of the switching element.
【請求項13】 前記負荷回路は少なくとも2つの共振
周波数および少なくとも1つの反共振周波数を有する請
求項1または2記載の電源装置。
13. The power supply according to claim 1, wherein the load circuit has at least two resonance frequencies and at least one anti-resonance frequency.
【請求項14】 前記負荷回路は、第2インダクタを介
して前記2次巻線の両端に接続される第3コンデンサ
と、第3インダクタを介して前記第3コンデンサの両端
に各一端が接続される一対のフィラメントを有する放電
ランプと、前記一対のフィラメントの他端間に接続され
る第4コンデンサとにより成る請求項13記載の電源装
置。
14. The load circuit has a third capacitor connected to both ends of the secondary winding via a second inductor, and one end connected to both ends of the third capacitor via a third inductor. 14. The power supply device according to claim 13, comprising a discharge lamp having a pair of filaments, and a fourth capacitor connected between the other ends of the pair of filaments.
【請求項15】 前記トランスは前記第2インダクタと
しての漏れインダクタンス成分を有する請求項14記載
の電源装置。
15. The power supply according to claim 14, wherein the transformer has a leakage inductance component as the second inductor.
【請求項16】 制御手段を備え、前記負荷回路は放電
ランプを含み、前記制御手段は、前記放電ランプを調光
点灯する場合には、前記平滑コンデンサの直流電圧を定
格点灯時よりも低い値になるように前記一対のスイッチ
ング素子のスイッチング周波数およびデューティ比の少
なくとも一方を制御し、前記放電ランプのフィラメント
を先行予熱する場合には、前記平滑コンデンサの直流電
圧を定格点灯時よりも高い値になるように前記一対のス
イッチング素子のスイッチング周波数およびデューティ
比の少なくとも一方を制御する請求項1または2記載の
電源装置。
16. A control circuit, wherein the load circuit includes a discharge lamp, and when the discharge lamp is dimly lit, the control circuit lowers the DC voltage of the smoothing capacitor to a value lower than the rated lighting. When controlling at least one of the switching frequency and the duty ratio of the pair of switching elements so as to preheat the filament of the discharge lamp, the DC voltage of the smoothing capacitor is set to a value higher than the rated lighting. 3. The power supply device according to claim 1, wherein at least one of a switching frequency and a duty ratio of the pair of switching elements is controlled.
【請求項17】 前記負荷回路は、前記2次巻線の両端
に接続されるコンデンサと、このコンデンサの両端に各
一端が接続される一対のフィラメントを有する放電ラン
プとにより成り、前記各フィラメントの両端間には予熱
用の共振回路が接続される請求項1または2記載の電源
装置。
17. The load circuit comprises a capacitor connected to both ends of the secondary winding, and a discharge lamp having a pair of filaments each having one end connected to both ends of the capacitor. 3. The power supply device according to claim 1, wherein a preheating resonance circuit is connected between both ends.
【請求項18】 交流電力を直流電力に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される第1インダクタンス
と、 負荷回路とともに前記第1インダクタンスと並列に接続
される第2インダクタンスと、 前記第1および第2ダイオードとそれぞれ並列接続され
る第1および第2コンデンサとを備える電源装置。
18. A rectifier for rectifying AC power to DC power, a first diode having one end connected to one output terminal of the rectifier in a forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal, a second diode having one end connected to the other end of the first diode in the forward direction, and another end of the second diode and the other output terminal of the rectifier. A pair of switching elements connected in series, a diode connected in anti-parallel to each of the pair of switching elements, and a connection between a connection point of the pair of switching elements and one output terminal of the rectifier. A first inductance, a second inductance connected in parallel with the first inductance together with a load circuit, and the first and second diodes, respectively. Power supply and a first and a second capacitor which is the column connection.
JP2000045346A 1999-02-23 2000-02-23 Power supply Expired - Fee Related JP3755371B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000045346A JP3755371B2 (en) 1999-02-23 2000-02-23 Power supply

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4541199 1999-02-23
JP11-45411 1999-02-23
JP2000045346A JP3755371B2 (en) 1999-02-23 2000-02-23 Power supply

Publications (2)

Publication Number Publication Date
JP2000312483A true JP2000312483A (en) 2000-11-07
JP3755371B2 JP3755371B2 (en) 2006-03-15

Family

ID=26385389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000045346A Expired - Fee Related JP3755371B2 (en) 1999-02-23 2000-02-23 Power supply

Country Status (1)

Country Link
JP (1) JP3755371B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005285A (en) * 2005-06-20 2007-01-11 Samsung Electro Mech Co Ltd Driving apparatus for cold-cathode fluorescent lamp
JP2007227332A (en) * 2005-06-13 2007-09-06 Samsung Electro Mech Co Ltd Driving apparatus for cold-cathode fluorescent lamp

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2497341B1 (en) * 2009-11-02 2018-09-12 Genesys Global LLC Electronic ballast circuit for lamps

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227332A (en) * 2005-06-13 2007-09-06 Samsung Electro Mech Co Ltd Driving apparatus for cold-cathode fluorescent lamp
JP2007005285A (en) * 2005-06-20 2007-01-11 Samsung Electro Mech Co Ltd Driving apparatus for cold-cathode fluorescent lamp

Also Published As

Publication number Publication date
JP3755371B2 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
US7336038B2 (en) Method and apparatus for single-ended conversion of DC to AC power for driving discharge lamps
US5777861A (en) Power supply apparatus having high power-factor and low distortion-factor characteristics
JP2003520407A (en) Power feedback power factor correction scheme for multiple lamp operation.
JP2000003798A (en) Discharge lamp lighting device and lighting system
JP2000312483A (en) Power unit
US6246181B1 (en) Discharge lamp lighting device
KR20030023372A (en) Power supply circuit of electronic ballast
JP3493943B2 (en) Power supply
JP3928378B2 (en) Power supply
JPH04368471A (en) Power source
JP3163655B2 (en) Inverter device
JP2000217366A (en) Power supply device
JP3931591B2 (en) Power supply
JPH09131066A (en) Inverter unit, and lighting system using the same
JP3427142B2 (en) Power supply
JP3654067B2 (en) Power supply
JP3261706B2 (en) Inverter device
JPH11102796A (en) Discharge lamp lighting device
JP2000245169A (en) Power supply equipment
JPH09298887A (en) Power supply
JP2000245159A (en) Power supply equipment
JPH0487564A (en) Rectification smoothing device
JPH10243661A (en) Power supply, discharge lamp lighting device and lighting apparatus
JP2003111434A (en) Power source apparatus
JP2002345261A (en) Power supply unit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090106

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090106

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees