JP3159311B2 - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JP3159311B2 JP3159311B2 JP27078789A JP27078789A JP3159311B2 JP 3159311 B2 JP3159311 B2 JP 3159311B2 JP 27078789 A JP27078789 A JP 27078789A JP 27078789 A JP27078789 A JP 27078789A JP 3159311 B2 JP3159311 B2 JP 3159311B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- camera
- signal processing
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カメラ一体型ビデオテープレコーダ（VT
R）の映像信号処理回路に関する。
R）の映像信号処理回路に関する。
本発明は、カメラ一体型VTRの映像信号処理回路にお
いて、カメラ撮像時には撮像輝度信号の垂直方向の輪郭
補償回路に用いられ、外部信号記録時にはY/C分離回路
に用いられるラインメモリと再生輝度信号のS/N改善の
くし型フィルタ回路及びドロップアウト補償に用いられ
るラインメモリとを兼用することにより、部品点数を削
減して回路規模を小型化できると共に消費電力を削減で
きる様にしたものである。
いて、カメラ撮像時には撮像輝度信号の垂直方向の輪郭
補償回路に用いられ、外部信号記録時にはY/C分離回路
に用いられるラインメモリと再生輝度信号のS/N改善の
くし型フィルタ回路及びドロップアウト補償に用いられ
るラインメモリとを兼用することにより、部品点数を削
減して回路規模を小型化できると共に消費電力を削減で
きる様にしたものである。
また本発明は、カメラ一体型ビデオテープレコーダの
映像信号処理回路において、色信号分離前の撮像入力信
号とライン入力信号のコンポジット信号を切り換える切
り換え手段と、この切り換え手段の出力をゲインコント
ロールするAGC回路と、このAGC回路の出力をアナログデ
ジタル変換するA/D変換手段と、A/D変換後の前記コンポ
ジット信号をY/C分離するY/C分離手段とを備えることに
より、Y/C分離前の信号のAGC回路を兼用し、AGC後のデ
ジタル信号をY/C分離して信号処理することにより、輝
度信号Ｙ及び色信号Ｃのそれぞれに対してA/D変換回路
を用いる必要がないようにしたものである。
映像信号処理回路において、色信号分離前の撮像入力信
号とライン入力信号のコンポジット信号を切り換える切
り換え手段と、この切り換え手段の出力をゲインコント
ロールするAGC回路と、このAGC回路の出力をアナログデ
ジタル変換するA/D変換手段と、A/D変換後の前記コンポ
ジット信号をY/C分離するY/C分離手段とを備えることに
より、Y/C分離前の信号のAGC回路を兼用し、AGC後のデ
ジタル信号をY/C分離して信号処理することにより、輝
度信号Ｙ及び色信号Ｃのそれぞれに対してA/D変換回路
を用いる必要がないようにしたものである。
ビデオカメラとVTRとを一体化したカメラ一体型VTRに
おいては、従来はビデオブロックとカメラブロックとの
２つの信号処理系統が完全に分離され、例えば再生ヘッ
ドの出力信号とビデオカメラの撮像手段の出力信号とは
全く異なる回路系で処理されていた。従って、入力部の
AGC回路用の電圧制御増幅器（VCA），ラインメモリ，ノ
イズキャンセラー及びアパーチャ補償回路等の各種フィ
ルタ回路などは、ビデオブロックとカメラブロックとで
夫々独立に回路が設けられていた。
おいては、従来はビデオブロックとカメラブロックとの
２つの信号処理系統が完全に分離され、例えば再生ヘッ
ドの出力信号とビデオカメラの撮像手段の出力信号とは
全く異なる回路系で処理されていた。従って、入力部の
AGC回路用の電圧制御増幅器（VCA），ラインメモリ，ノ
イズキャンセラー及びアパーチャ補償回路等の各種フィ
ルタ回路などは、ビデオブロックとカメラブロックとで
夫々独立に回路が設けられていた。
また、近時は各種回路を集積化すること等により、そ
のようなカメラ一体型VTRの一層の小型化と低消費電力
化とが図られている。
のようなカメラ一体型VTRの一層の小型化と低消費電力
化とが図られている。
しかしながら、各種回路が集積化されても従来の如く
ビデオブロックとカメラブロックとが完全に分離されて
いたのでは、回路規模の小型化には限界がある不都合が
あった。
ビデオブロックとカメラブロックとが完全に分離されて
いたのでは、回路規模の小型化には限界がある不都合が
あった。
また、例えば再生ヘッドからの出力信号をビデオブロ
ックで処理しているときにも、一般にカメラブロックに
も電源が供給されているため、ビデオブロックとカメラ
ブロックとが分離され回路規模が大きい場合には消費電
力の削減にも限界がある。更に、回路規模が大きい場合
には製造コストの削減も困難である。
ックで処理しているときにも、一般にカメラブロックに
も電源が供給されているため、ビデオブロックとカメラ
ブロックとが分離され回路規模が大きい場合には消費電
力の削減にも限界がある。更に、回路規模が大きい場合
には製造コストの削減も困難である。
本発明は斯かる点に鑑み、カメラ一体型VTRにおい
て、回路規模をより小型化することを目的とする。
て、回路規模をより小型化することを目的とする。
本発明は例えば第１図に示す如く、カメラ一体型VTR
の映像信号処理回路において、カメラ撮像時には撮像輝
度信号CSの垂直方向の輪郭補償回路に用いられ、外部信
号VS記録時にはY/C分離回路に用いられるラインメモリ
（13）と再生輝度信号PSYのS/N改善のくし型フィルタ回
路及びドロップアウト補償に用いられるラインメモリ
（13）とを兼用にしたものである。
の映像信号処理回路において、カメラ撮像時には撮像輝
度信号CSの垂直方向の輪郭補償回路に用いられ、外部信
号VS記録時にはY/C分離回路に用いられるラインメモリ
（13）と再生輝度信号PSYのS/N改善のくし型フィルタ回
路及びドロップアウト補償に用いられるラインメモリ
（13）とを兼用にしたものである。
また、本発明は例えば図１に示す如く、カメラ一体型
ビデオテープレコーダの映像信号処理回路において、色
信号分離前の撮像入力信号CSとライン入力信号VSのコン
ポジット信号を切り換える切り換え手段（３）と、この
切り換え手段（３）の出力をゲインコントロールするAG
C回路（４）と、このAGC回路（４）の出力をアナログデ
ジタル変換するA/D変換手段（６）と、A/D変換後のこの
コンポジット信号をY/C分離するY/C分離手段（13）とを
備えるものである。
ビデオテープレコーダの映像信号処理回路において、色
信号分離前の撮像入力信号CSとライン入力信号VSのコン
ポジット信号を切り換える切り換え手段（３）と、この
切り換え手段（３）の出力をゲインコントロールするAG
C回路（４）と、このAGC回路（４）の出力をアナログデ
ジタル変換するA/D変換手段（６）と、A/D変換後のこの
コンポジット信号をY/C分離するY/C分離手段（13）とを
備えるものである。
斯かる本発明によれば、そのラインメモリ（13）は撮
像信号の記録時には垂直方向の輪郭補償回路の一部とし
て使用され、記録信号の再生時には輝度信号のS/N比を
改善するためのくし型フィルタ回路の一部として使用さ
れる。また、そのAGC回路（４）は撮像信号の記録時に
はその色信号分離前の撮像信号用のAGC回路として使用
され、ライン入力信号の記録時にはそのライン入力信号
のコンポジット信号用のAGC回路として使用される。
像信号の記録時には垂直方向の輪郭補償回路の一部とし
て使用され、記録信号の再生時には輝度信号のS/N比を
改善するためのくし型フィルタ回路の一部として使用さ
れる。また、そのAGC回路（４）は撮像信号の記録時に
はその色信号分離前の撮像信号用のAGC回路として使用
され、ライン入力信号の記録時にはそのライン入力信号
のコンポジット信号用のAGC回路として使用される。
従って、例えばビデオブロック及びカメラブロックの
如く複数の信号処理系統において部分的に回路が共通化
されて部品点数が削減できるので、回路規模を小型化す
ることができる。
如く複数の信号処理系統において部分的に回路が共通化
されて部品点数が削減できるので、回路規模を小型化す
ることができる。
以下、本発明映像信号処理回路の一実施例につき図面
を参照して説明しよう。本例はカメラ一体型VTRに本発
明を適用したものである。
を参照して説明しよう。本例はカメラ一体型VTRに本発
明を適用したものである。
第１図は本例のカメラ一体型VTRの輝度信号処理回路
を示し、この第１図において、（１）及び（２）は夫々
入力端子であり、入力端子（１）には図示省略したカメ
ラ部分の固体撮像素子（例えば補色市松模様の色フィル
タ板を備えたCCD（Charge Coupled Device）など）から
読出されたベースバンドの撮像信号CSを供給し、入力端
子（２）には図示省略したテレビジョンチューナ等より
出力されるビデオ信号（ライン入力信号）VSを供給し、
それらの入力端子（１）及び（２）を夫々スイッチ回路
（３）の一方及び他方の固定接点に接続する。
を示し、この第１図において、（１）及び（２）は夫々
入力端子であり、入力端子（１）には図示省略したカメ
ラ部分の固体撮像素子（例えば補色市松模様の色フィル
タ板を備えたCCD（Charge Coupled Device）など）から
読出されたベースバンドの撮像信号CSを供給し、入力端
子（２）には図示省略したテレビジョンチューナ等より
出力されるビデオ信号（ライン入力信号）VSを供給し、
それらの入力端子（１）及び（２）を夫々スイッチ回路
（３）の一方及び他方の固定接点に接続する。
（４）はAGC（自動利得制御）回路を全体として示
し、このAGC回路（４）は電圧制御増幅器（VCA）（５）
と、このVCA（５）の出力信号をデジタル信号に変換す
るアナログ／デジタル（A/D）変換器（６）と、このデ
ジタル信号の所定周期毎の平均値等を検出してVCA
（５）の利得制御端子に帰還するレベル検出回路（７）
とより構成する。また、スイッチ回路（３）の可動接点
をそのVCA（５）の入力端子に接続し、そのA/D変換器
（６）より出力されるデジタル信号をスイッチ回路
（８）の記録側（REC側）の固定接点に供給する。本例
によれば記録する信号が撮像信号CSとライン入力信号VS
との何れであっても、レベル検出回路（７）で検出され
るデジタル信号の平均値等が所定のレベル範囲内に収ま
るようにそのVCA（５）の利得が自動的に調整される。
従って、AGC回路（４）が共用化されて部品点数が削減
できる利得がある。
し、このAGC回路（４）は電圧制御増幅器（VCA）（５）
と、このVCA（５）の出力信号をデジタル信号に変換す
るアナログ／デジタル（A/D）変換器（６）と、このデ
ジタル信号の所定周期毎の平均値等を検出してVCA
（５）の利得制御端子に帰還するレベル検出回路（７）
とより構成する。また、スイッチ回路（３）の可動接点
をそのVCA（５）の入力端子に接続し、そのA/D変換器
（６）より出力されるデジタル信号をスイッチ回路
（８）の記録側（REC側）の固定接点に供給する。本例
によれば記録する信号が撮像信号CSとライン入力信号VS
との何れであっても、レベル検出回路（７）で検出され
るデジタル信号の平均値等が所定のレベル範囲内に収ま
るようにそのVCA（５）の利得が自動的に調整される。
従って、AGC回路（４）が共用化されて部品点数が削減
できる利得がある。
（９）は再生ヘッドを示し、この再生ヘッド（９）か
ら出力される再生信号PSよりA/D変換器（10）,FM復調回
路（11）及びディエンファシス回路（12）を介してデジ
タルの再生輝度信号PSYを抽出し、この再生輝度信号PSY
をスイッチ回路（８）の再生側（PB側）の固定接点に供
給する。
ら出力される再生信号PSよりA/D変換器（10）,FM復調回
路（11）及びディエンファシス回路（12）を介してデジ
タルの再生輝度信号PSYを抽出し、この再生輝度信号PSY
をスイッチ回路（８）の再生側（PB側）の固定接点に供
給する。
（13）はラインメモリ、（14）はデジタルフィルタ回
路より成りフィルタ係数K0を変更できるトラップ回路を
示し、スイッチ回路（８）の可動接点に現われるデジタ
ル信号をラインメモリ（13）に供給し、後述の如くこの
ラインメモリ（13）と図示省略した付属回路とを用いて
生成されたデジタル信号を直接に及びそのトラップ回路
（14）を介して夫々スイッチ回路（15）の再生側（PB
側）及び記録側（REC側）の固定接点に供給する。その
トラップ回路（14）におけるトラップ周波数は、ライン
入力信号VSの記録時には色副搬送波の周波数fsc（3.58M
Hz）に設定し、撮像信号CSの記録時には例えばCCDのサ
ンプリング周波数の1/2に設定する如くなす。
路より成りフィルタ係数K0を変更できるトラップ回路を
示し、スイッチ回路（８）の可動接点に現われるデジタ
ル信号をラインメモリ（13）に供給し、後述の如くこの
ラインメモリ（13）と図示省略した付属回路とを用いて
生成されたデジタル信号を直接に及びそのトラップ回路
（14）を介して夫々スイッチ回路（15）の再生側（PB
側）及び記録側（REC側）の固定接点に供給する。その
トラップ回路（14）におけるトラップ周波数は、ライン
入力信号VSの記録時には色副搬送波の周波数fsc（3.58M
Hz）に設定し、撮像信号CSの記録時には例えばCCDのサ
ンプリング周波数の1/2に設定する如くなす。
本例のラインメモリ（13）は、第１表に示す如く、撮
像信号CSの記録時には垂直輪郭補償回路（垂直方向のア
パーチャ補償回路）の一部として使用され、ライン入力
信号VSの記録時には輝度信号Ｙと色信号Ｃとを分離する
ためのくし型フィルタ回路の一部として使用され、再生
信号PSの映出時には輝度信号ＹのS/N比を高めると共に
ドロップアウトの補償をも行うくし型フィルタ回路の一
部として使用される。従って、部品点数が削減される利
益がある。
像信号CSの記録時には垂直輪郭補償回路（垂直方向のア
パーチャ補償回路）の一部として使用され、ライン入力
信号VSの記録時には輝度信号Ｙと色信号Ｃとを分離する
ためのくし型フィルタ回路の一部として使用され、再生
信号PSの映出時には輝度信号ＹのS/N比を高めると共に
ドロップアウトの補償をも行うくし型フィルタ回路の一
部として使用される。従って、部品点数が削減される利
益がある。
そのラインメモリ（13）が垂直輪郭補償回路の一部と
して使用されている場合の付属回路及びその動作の一例
につき第２図を参照して説明する。この第２図におい
て、現水平期間の撮像信号CSを加算器（42）及び減算器
（43）の一方の入力ポートに供給し、ラインメモリ（1
3）から読出した前水平期間の撮像信号を加算器（42）
及び減算器（43）の他方の入力ポートに供給し、加算器
（42）の和信号ａを加算器（44）の一方の入力ポートに
供給し、減算器（43）の差信号ｂに乗算器（45）にて係
数K1を乗じて成る信号を加算器（44）の他方の入力ポー
トに供給する。その加算器（44）の和信号CS′が垂直方
向の輪郭が補償された撮像輝度信号となる。
して使用されている場合の付属回路及びその動作の一例
につき第２図を参照して説明する。この第２図におい
て、現水平期間の撮像信号CSを加算器（42）及び減算器
（43）の一方の入力ポートに供給し、ラインメモリ（1
3）から読出した前水平期間の撮像信号を加算器（42）
及び減算器（43）の他方の入力ポートに供給し、加算器
（42）の和信号ａを加算器（44）の一方の入力ポートに
供給し、減算器（43）の差信号ｂに乗算器（45）にて係
数K1を乗じて成る信号を加算器（44）の他方の入力ポー
トに供給する。その加算器（44）の和信号CS′が垂直方
向の輪郭が補償された撮像輝度信号となる。
第２図例の和信号ａは空間周波数の低域成分を多く含
み、差信号ｂは高域成分を多く含む。従って、係数K1の
値を調整してその和信号ａと差信号ｂとの混合比を変え
ることにより、垂直方向の輪郭の補償の程度を変化させ
ることができる。尚、それら加算器（42），（44）、減
算器（43）及び乗算器（45）の動作はマイクロコンピュ
ータのソフトウェアに置換えることができ、このように
マイクロコンピュータのソフトウェアに置換えた場合に
はハードウェアを後述の第３図例と共通化できる利益が
ある。
み、差信号ｂは高域成分を多く含む。従って、係数K1の
値を調整してその和信号ａと差信号ｂとの混合比を変え
ることにより、垂直方向の輪郭の補償の程度を変化させ
ることができる。尚、それら加算器（42），（44）、減
算器（43）及び乗算器（45）の動作はマイクロコンピュ
ータのソフトウェアに置換えることができ、このように
マイクロコンピュータのソフトウェアに置換えた場合に
はハードウェアを後述の第３図例と共通化できる利益が
ある。
そのラインメモリ（13）がドロップアウト補償も兼用
したくし型フィルタ回路の一部として使用されている場
合の付属回路及びその動作の一例につき第３図を参照し
て説明する。この第３図において、記録信号を再生して
得られた再生輝度信号PSYを減算器（46）の加算側入力
ポートに供給し、この減算器（46）の出力信号をスイッ
チ回路（47）の一方（通常側）の固定接点及び減算器
（48）の一方の入力ポートに供給し、このスイッチ回路
（47）の可動接点に現われる信号をラインメモリ（13）
の入力ポート及び出力段の減算器（49）の加算側入力ポ
ートに供給し、ラインメモリ（13）から読出した信号を
スイッチ回路（47）の他方（ドロップアウト補償（DO
C）側）の固定接点及び減算器（48）の他方の入力ポー
トに供給し、この減算器（48）の出力信号をリミッタ
（50）及びスイッチ回路（51）を介して乗算器（52）及
び（53）の一方の入力ポートに供給する。そして、乗算
器（52）及び（53）の他方の入力ポートに夫々係数K2及
びK3を供給し、乗算器（52）の出力信号を出力段の減算
器（49）の減算側入力ポートに供給し、乗算器（53）の
出力信号を入力段の減算器（46）の減算側入力ポートに
供給する如くなす。
したくし型フィルタ回路の一部として使用されている場
合の付属回路及びその動作の一例につき第３図を参照し
て説明する。この第３図において、記録信号を再生して
得られた再生輝度信号PSYを減算器（46）の加算側入力
ポートに供給し、この減算器（46）の出力信号をスイッ
チ回路（47）の一方（通常側）の固定接点及び減算器
（48）の一方の入力ポートに供給し、このスイッチ回路
（47）の可動接点に現われる信号をラインメモリ（13）
の入力ポート及び出力段の減算器（49）の加算側入力ポ
ートに供給し、ラインメモリ（13）から読出した信号を
スイッチ回路（47）の他方（ドロップアウト補償（DO
C）側）の固定接点及び減算器（48）の他方の入力ポー
トに供給し、この減算器（48）の出力信号をリミッタ
（50）及びスイッチ回路（51）を介して乗算器（52）及
び（53）の一方の入力ポートに供給する。そして、乗算
器（52）及び（53）の他方の入力ポートに夫々係数K2及
びK3を供給し、乗算器（52）の出力信号を出力段の減算
器（49）の減算側入力ポートに供給し、乗算器（53）の
出力信号を入力段の減算器（46）の減算側入力ポートに
供給する如くなす。
再生輝度信号PSYのS/N比を改善する場合には、スイッ
チ回路（47）の可動接点を通常側に設定しスイッチ回路
（51）を閉じることにより、第３図例の回路は周知のく
し型フィルタ回路として動作し、減算器（49）の出力信
号PSY′はS/N比が改善された再生輝度信号となる。一
方、ドロップアウト補償を行なう場合には、スイッチ回
路（47）の可動接点をDOC側に設定しスイッチ回路（5
1）を開くことにより、減算器（49）の出力信号PSY′は
前水平期間の撮像信号となりドロップアウトの補償が行
われる。
チ回路（47）の可動接点を通常側に設定しスイッチ回路
（51）を閉じることにより、第３図例の回路は周知のく
し型フィルタ回路として動作し、減算器（49）の出力信
号PSY′はS/N比が改善された再生輝度信号となる。一
方、ドロップアウト補償を行なう場合には、スイッチ回
路（47）の可動接点をDOC側に設定しスイッチ回路（5
1）を開くことにより、減算器（49）の出力信号PSY′は
前水平期間の撮像信号となりドロップアウトの補償が行
われる。
尚、前述した如く、第３図例における減算器（46），
（48），（49）、スイッチ回路（47），（51）、リミッ
タ（50）及び乗算器（52），（53）の動作もマイクロコ
ンピュータのソフトウェアで置換えることができる。
（48），（49）、スイッチ回路（47），（51）、リミッ
タ（50）及び乗算器（52），（53）の動作もマイクロコ
ンピュータのソフトウェアで置換えることができる。
第１図に戻り、スイッチ回路（15）の可動接点に生じ
る信号を直接に及びバンドパスフィルタ回路（16）を介
して夫々加算器（17）の一方及び他方の入力ポートに供
給し、加算器（17）の出力信号を直接に及びγ補正回路
（18）を介して夫々スイッチ回路（19）の再生側（PB
側）及び記録側（REC側）の固定接点に供給する。バン
ドパスフィルタ回路（16）及び加算器（17）により水平
方向のアパーチャ補償回路が構成されている。
る信号を直接に及びバンドパスフィルタ回路（16）を介
して夫々加算器（17）の一方及び他方の入力ポートに供
給し、加算器（17）の出力信号を直接に及びγ補正回路
（18）を介して夫々スイッチ回路（19）の再生側（PB
側）及び記録側（REC側）の固定接点に供給する。バン
ドパスフィルタ回路（16）及び加算器（17）により水平
方向のアパーチャ補償回路が構成されている。
そのスイッチ回路（19）の可動接点に現われる信号を
高域小振幅の信号を打消すためのノイズキャンセラー
（20）を介してスイッチ回路（23）の再生側（PB側）の
固定接点及びエンファシス回路（21）の入力ポートに供
給し、このエンファシス回路（21）の出力信号をFM変調
回路（22）を介してスイッチ回路（23）の記録側（REC
側）の固定接点に供給する如くなす。また、そのスイッ
チ回路（23）の出力信号をデジタル／アナログ（D/A）
変換器（24）を介してスイッチ回路（25）の可動接点に
供給し、このスイッチ回路（25）の記録側（REC側）及
び再生側（PB側）の固定接点を夫々記録ヘッド（26）及
びモニタ（27）に接続する。この場合、実際にはそれら
記録ヘッド（26）及びモニタ（27）に供給される輝度信
号には図示省略した加算回路によって夫々後述の第４図
例の回路にて生成される色信号が加算される。
高域小振幅の信号を打消すためのノイズキャンセラー
（20）を介してスイッチ回路（23）の再生側（PB側）の
固定接点及びエンファシス回路（21）の入力ポートに供
給し、このエンファシス回路（21）の出力信号をFM変調
回路（22）を介してスイッチ回路（23）の記録側（REC
側）の固定接点に供給する如くなす。また、そのスイッ
チ回路（23）の出力信号をデジタル／アナログ（D/A）
変換器（24）を介してスイッチ回路（25）の可動接点に
供給し、このスイッチ回路（25）の記録側（REC側）及
び再生側（PB側）の固定接点を夫々記録ヘッド（26）及
びモニタ（27）に接続する。この場合、実際にはそれら
記録ヘッド（26）及びモニタ（27）に供給される輝度信
号には図示省略した加算回路によって夫々後述の第４図
例の回路にて生成される色信号が加算される。
第１図例において、スイッチ回路（３）の可動接点を
入力端子（１）側に設定し、スイッチ回路（８），（1
5），（19），（23），（25）の可動接点を夫々REC側に
設定することにより、固体撮像素子より読出されたベー
スバンドの撮像信号CSが種々の処理を施された後に記録
ヘッド（26）を介してビデオテープに記録される。ま
た、そのスイッチ回路（３）の可動接点を入力端子
（２）側に設定することにより、ライン入力信号VSが記
録ヘッド（26）を介してビデオテープに記録される。一
方、スイッチ回路（８），（15），（19），（23），
（25）の可動接点を夫々PB側に設定することにより、再
生ヘッド（９）より読出された再生信号PSに対応する映
像がモニタ（27）に映出される。
入力端子（１）側に設定し、スイッチ回路（８），（1
5），（19），（23），（25）の可動接点を夫々REC側に
設定することにより、固体撮像素子より読出されたベー
スバンドの撮像信号CSが種々の処理を施された後に記録
ヘッド（26）を介してビデオテープに記録される。ま
た、そのスイッチ回路（３）の可動接点を入力端子
（２）側に設定することにより、ライン入力信号VSが記
録ヘッド（26）を介してビデオテープに記録される。一
方、スイッチ回路（８），（15），（19），（23），
（25）の可動接点を夫々PB側に設定することにより、再
生ヘッド（９）より読出された再生信号PSに対応する映
像がモニタ（27）に映出される。
本例によればラインメモリ（13）のみならず、バンド
パスフィルタ回路（16）及び加算器（17）より成る水平
方向のアパーチャ補償回路，ノイズキャンセラー（20）
及びD/A変換器（24）が記録時及び再生時において共通
に使用されているため、輝度信号処理用のビデオブロッ
クとカメラブロックとが混在した回路になり部品点数が
大幅に削減できる。従って、回路規模が小型化でき消費
電力及び製造コストが削減できる利益がある。更に、部
品点数の削減によって製造時の調整ポイントが削減でき
る利益もある。
パスフィルタ回路（16）及び加算器（17）より成る水平
方向のアパーチャ補償回路，ノイズキャンセラー（20）
及びD/A変換器（24）が記録時及び再生時において共通
に使用されているため、輝度信号処理用のビデオブロッ
クとカメラブロックとが混在した回路になり部品点数が
大幅に削減できる。従って、回路規模が小型化でき消費
電力及び製造コストが削減できる利益がある。更に、部
品点数の削減によって製造時の調整ポイントが削減でき
る利益もある。
次に、本例のカメラ一体型VTRの色信号処理回路につ
いて第４図を参照して説明するに、この第４図において
第１図に対応する部分には同一符合を付してその詳細説
明は省略する。
いて第４図を参照して説明するに、この第４図において
第１図に対応する部分には同一符合を付してその詳細説
明は省略する。
この第４図において、AGC回路（４）の出力信号をス
イッチ回路（28）の記録側（REC側）の固定接点及びス
イッチ回路（31）のカメラ側の固定接点に供給し、再生
ヘッド（９）の再生信号PSよりA/D変換器（10）及びロ
ーパスフィルタ回路（29）を介して抽出した再生色信号
PScをスイッチ回路（28）の再生側（PB側）の固定接点
に供給し、このスイッチ回路（28）の可動接点に現われ
る信号をデコーダ（30）を介してスイッチ回路（31）の
再生側（記録時のライン入力信号側でもある）の固定接
点に供給し、このスイッチ回路（31）の可動接点に現わ
れる信号をラインメモリ（32）に供給する如くなす。
イッチ回路（28）の記録側（REC側）の固定接点及びス
イッチ回路（31）のカメラ側の固定接点に供給し、再生
ヘッド（９）の再生信号PSよりA/D変換器（10）及びロ
ーパスフィルタ回路（29）を介して抽出した再生色信号
PScをスイッチ回路（28）の再生側（PB側）の固定接点
に供給し、このスイッチ回路（28）の可動接点に現われ
る信号をデコーダ（30）を介してスイッチ回路（31）の
再生側（記録時のライン入力信号側でもある）の固定接
点に供給し、このスイッチ回路（31）の可動接点に現わ
れる信号をラインメモリ（32）に供給する如くなす。
そのデコーダ（30）は再生時には周波数が例えば743k
Hzの搬送波で低域変換されている再生色信号PScより色
差信号Ｒ−Ｙ及びＢ−Ｙを復調し、記録時にはライン入
力信号VSにおいて周波数fscの色副搬送波で変調されて
いる色信号より色差信号Ｒ−Ｙ及びＢ−Ｙを復調する。
Hzの搬送波で低域変換されている再生色信号PScより色
差信号Ｒ−Ｙ及びＢ−Ｙを復調し、記録時にはライン入
力信号VSにおいて周波数fscの色副搬送波で変調されて
いる色信号より色差信号Ｒ−Ｙ及びＢ−Ｙを復調する。
本例のカメラ部の固定撮像素子が補色市松模様の色フ
ィルタ板を備えたCCDである場合において、撮像信号CS
を記録するときにはそのラインメモリ（32）は補色市松
処理回路の一部として使用される。具体的にはそのライ
ンメモリ（32）には２本の水平走査信号を記録できる容
量を持たせ、合計で３本の水平走査信号に対応する色差
信号を取出させる如くなす。また、ライン入力信号VSの
記録時にはラインメモリ（32）は輝度信号Ｙと色信号Ｃ
とを分離して色信号Ｃを抽出するくし型フィルタ回路の
一部として使用され、このくし型フィルタ回路からも合
計で３本の水平走査信号に対応する色差信号が取出され
る。これら３本の水平走査信号がマトリックス回路（3
3）に供給される。
ィルタ板を備えたCCDである場合において、撮像信号CS
を記録するときにはそのラインメモリ（32）は補色市松
処理回路の一部として使用される。具体的にはそのライ
ンメモリ（32）には２本の水平走査信号を記録できる容
量を持たせ、合計で３本の水平走査信号に対応する色差
信号を取出させる如くなす。また、ライン入力信号VSの
記録時にはラインメモリ（32）は輝度信号Ｙと色信号Ｃ
とを分離して色信号Ｃを抽出するくし型フィルタ回路の
一部として使用され、このくし型フィルタ回路からも合
計で３本の水平走査信号に対応する色差信号が取出され
る。これら３本の水平走査信号がマトリックス回路（3
3）に供給される。
一方、再生信号PSの映出時にはそのラインメモリ（3
2）は再生色信号PScのS/N比を改善すると共にドロップ
アウト補償をも行うくし型フィルタ回路の一部として使
用される。このくし型フィルタ回路より出力される再生
色信号PScはデコーダ（30）にて色差信号Ｒ−Ｙ及びＢ
−Ｙに分離されているので、そのままスイッチ回路（3
7）の再生側（PB側）の固定接点に供給する。本例のラ
インメモリ（32）が使用される回路を第２表にまとめ
る。
2）は再生色信号PScのS/N比を改善すると共にドロップ
アウト補償をも行うくし型フィルタ回路の一部として使
用される。このくし型フィルタ回路より出力される再生
色信号PScはデコーダ（30）にて色差信号Ｒ−Ｙ及びＢ
−Ｙに分離されているので、そのままスイッチ回路（3
7）の再生側（PB側）の固定接点に供給する。本例のラ
インメモリ（32）が使用される回路を第２表にまとめ
る。
また、マトリックス回路（33）は３本の水平走査信号
を加減算して３原色信号R,G,Bを生成し、この３原色信
号をホワイトバランス回路（34），γ補正回路（35）及
び色差マトリックス回路（36）を介して色差信号Ｒ−Ｙ
及びＢ−Ｙに変換し、この色差信号をスイッチ回路（3
7）の記録側（REC側）の固定接点に供給し、このスイッ
チ回路（37）の可動接点に現われる信号をカラーノイズ
リダクション回路（38）を介してエンコーダ（39）に供
給する。このエンコーダ（39）は再生時には色差信号を
周波数fscの色副搬送波で変調して色信号Ｃを生成し、
記録時にはその色信号Ｃを周波数が例えば743kHzの信号
で低域変換する如くなす。
を加減算して３原色信号R,G,Bを生成し、この３原色信
号をホワイトバランス回路（34），γ補正回路（35）及
び色差マトリックス回路（36）を介して色差信号Ｒ−Ｙ
及びＢ−Ｙに変換し、この色差信号をスイッチ回路（3
7）の記録側（REC側）の固定接点に供給し、このスイッ
チ回路（37）の可動接点に現われる信号をカラーノイズ
リダクション回路（38）を介してエンコーダ（39）に供
給する。このエンコーダ（39）は再生時には色差信号を
周波数fscの色副搬送波で変調して色信号Ｃを生成し、
記録時にはその色信号Ｃを周波数が例えば743kHzの信号
で低域変換する如くなす。
そのエンコーダ（39）の出力信号をD/A変換器（40）
を介してスイッチ回路（41）の可動接点に供給し、スイ
ッチ回路（41）の記録側（REC側）の固定接点及び再生
側（PB側）の固定接点を夫々図示省略した輝度信号Ｙと
の加算回路を介して記録ヘッド（26）及びモニタ（27）
に接続する。
を介してスイッチ回路（41）の可動接点に供給し、スイ
ッチ回路（41）の記録側（REC側）の固定接点及び再生
側（PB側）の固定接点を夫々図示省略した輝度信号Ｙと
の加算回路を介して記録ヘッド（26）及びモニタ（27）
に接続する。
第４図例において、スイッチ回路（３）の可動接点を
入力端子（１）側に設定し、スイッチ回路（28），（3
7），（41）の可動接点を夫々REC側に設定し、スイッチ
回路（31）の可動接点をカメラ側に設定することによ
り、固体撮像素子より読出されたベースバンドの撮像信
号CSが記録ヘッド（26）を介してビデオテープに記録さ
れる。また、そのスイッチ回路（３）の可動接点を入力
端子（２）側に設定し、スイッチ回路（３）の可動接点
をライン入力及びPB側に設定することにより、ライン入
力信号VSが記録ヘッド（26）を介してビデオテープに記
録される。一方、更にスイッチ回路（28），（37），
（41）の可動接点を夫々PB側に設定することにより、再
生信号PSがモニタ（27）に映出される。
入力端子（１）側に設定し、スイッチ回路（28），（3
7），（41）の可動接点を夫々REC側に設定し、スイッチ
回路（31）の可動接点をカメラ側に設定することによ
り、固体撮像素子より読出されたベースバンドの撮像信
号CSが記録ヘッド（26）を介してビデオテープに記録さ
れる。また、そのスイッチ回路（３）の可動接点を入力
端子（２）側に設定し、スイッチ回路（３）の可動接点
をライン入力及びPB側に設定することにより、ライン入
力信号VSが記録ヘッド（26）を介してビデオテープに記
録される。一方、更にスイッチ回路（28），（37），
（41）の可動接点を夫々PB側に設定することにより、再
生信号PSがモニタ（27）に映出される。
本例によれば、ラインメモリ（32）のみならずカラー
ノイズリダクション回路（38），エンコーダ（39）及び
D/A変換器（40）が記録時及び再生時において共通に使
用されているため、色信号処理用のビデオブロックとカ
メラブロックとが混在した回路になり部品点数が大幅に
削減できる。従って、第１図例と同様に回路規模が小型
化でき、消費電力を少なくできると共に製造時における
調整ポイントの数を少なくすることができる利益があ
る。更に、これによって製造コストを低減することもで
きる。
ノイズリダクション回路（38），エンコーダ（39）及び
D/A変換器（40）が記録時及び再生時において共通に使
用されているため、色信号処理用のビデオブロックとカ
メラブロックとが混在した回路になり部品点数が大幅に
削減できる。従って、第１図例と同様に回路規模が小型
化でき、消費電力を少なくできると共に製造時における
調整ポイントの数を少なくすることができる利益があ
る。更に、これによって製造コストを低減することもで
きる。
尚、本発明は上述実施例に限定されず、本発明の要旨
を逸脱しない範囲でその他種々の構成を採り得ることは
勿論である。
を逸脱しない範囲でその他種々の構成を採り得ることは
勿論である。
本発明によれば、ラインメモリがビデオブロックとカ
メラブロックとで兼用されるので、部品点数が削減でき
回路規模を小型化できると共に、消費電力を削減できる
利益がある。更に、調整ポイント数の減少とも相俟って
製造コストを低減できる利益がある。
メラブロックとで兼用されるので、部品点数が削減でき
回路規模を小型化できると共に、消費電力を削減できる
利益がある。更に、調整ポイント数の減少とも相俟って
製造コストを低減できる利益がある。
また、色信号分離前の撮像入力信号のAGC回路とライ
ン入力信号のコンポジット信号のAGC回路とを兼用する
様にした場合には、AGC回路が２つの入力ブロックで兼
用されるので、同様に部品点数が削減でき回路規模を小
型化できる。
ン入力信号のコンポジット信号のAGC回路とを兼用する
様にした場合には、AGC回路が２つの入力ブロックで兼
用されるので、同様に部品点数が削減でき回路規模を小
型化できる。
第１図は本発明映像信号処理回路の一実施例の輝度信号
処理回路を示す構成図、第２図及び第３図は夫々第１図
例のラインメモリ（13）を垂直輪郭補償回路及びくし型
フィルタ回路の一部として使用した場合を示す要部の構
成図、第４図は本発明の一実施例の色信号処理回路を示
す構成図である。 （４）はAGC回路、（９）は再生ヘッド、（13）はライ
ンメモリ、（14）はトラップ回路、（16）はバンドパス
フィルタ回路、（17）は加算器、（30）はデコーダ、
（32）はラインメモリ、（39）はエンコーダである。
処理回路を示す構成図、第２図及び第３図は夫々第１図
例のラインメモリ（13）を垂直輪郭補償回路及びくし型
フィルタ回路の一部として使用した場合を示す要部の構
成図、第４図は本発明の一実施例の色信号処理回路を示
す構成図である。 （４）はAGC回路、（９）は再生ヘッド、（13）はライ
ンメモリ、（14）はトラップ回路、（16）はバンドパス
フィルタ回路、（17）は加算器、（30）はデコーダ、
（32）はラインメモリ、（39）はエンコーダである。
フロントページの続き (72)発明者 仙田 哲也 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭64−27371（ＪＰ，Ａ) 特開 昭57−63982（ＪＰ，Ａ) 特開 昭58−115989（ＪＰ，Ａ) 特開 昭63−16784（ＪＰ，Ａ) 特開 昭62−142484（ＪＰ，Ａ) 実開 昭63−74887（ＪＰ，Ｕ) 実開 昭54−111130（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】カメラ一体型ビデオテープレコーダの映像
信号処理回路において、 カメラ撮影時には撮像輝度信号の垂直方向の輪郭補償回
路に用いられ、外部信号記録時にはY/C分離回路に用い
られるラインメモリと再生輝度信号のS/N比改善のくし
型フィルタ回路及びドロップアウト補償に用いられるラ
インメモリとを兼用にしたことを特徴とする映像信号処
理回路。 - 【請求項２】カメラ一体型ビデオテープレコーダの映像
信号処理回路において、 色信号分離前の映像入力信号とライン入力信号のコンポ
ジット信号を切り換える切り換え手段と、 該切り換え手段の出力をゲインコントロールするAGC回
路と、 該AGC回路の出力をアナログデジタル変換するA/D変換手
段と、 A/D変換後の前記コンポジット信号をY/C分離するY/C分
離手段とを備えることを特徴とする映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27078789A JP3159311B2 (ja) | 1989-10-18 | 1989-10-18 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27078789A JP3159311B2 (ja) | 1989-10-18 | 1989-10-18 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03132275A JPH03132275A (ja) | 1991-06-05 |
| JP3159311B2 true JP3159311B2 (ja) | 2001-04-23 |
Family
ID=17490994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27078789A Expired - Lifetime JP3159311B2 (ja) | 1989-10-18 | 1989-10-18 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159311B2 (ja) |
-
1989
- 1989-10-18 JP JP27078789A patent/JP3159311B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03132275A (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0531477U (ja) | 電子静止撮像が可能なカムコーダ | |
| EP0361819B1 (en) | An apparatus for processing a colour video signal | |
| US4613909A (en) | Video signal recording and reproducing system | |
| US5016111A (en) | Television signal recording/reproducing apparatus of color-under recording type | |
| JP3159311B2 (ja) | 映像信号処理回路 | |
| JPH06261331A (ja) | 撮像装置 | |
| US6091880A (en) | Video signal processing apparatus | |
| US5930443A (en) | Video signal processing apparatus | |
| JP3103909B2 (ja) | 撮像記録再生システム及び記録再生装置 | |
| JP3406938B2 (ja) | カメラ一体型記録再生装置 | |
| JP2666290B2 (ja) | 映像信号記録／再生装置 | |
| JP3240711B2 (ja) | Ｙ／ｃ分離フィルタ装置 | |
| KR930007501Y1 (ko) | 캠코더의 크로마 편집 처리회로 | |
| JP2860999B2 (ja) | カラー映像信号の処理装置 | |
| JP2644516B2 (ja) | カラー画像信号処理装置 | |
| JPH01237910A (ja) | テレビジョンカメラ一体型磁気記録装置 | |
| JPH07264627A (ja) | 映像信号処理回路 | |
| JP2815580B2 (ja) | 映像信号処理装置 | |
| JPH0649024Y2 (ja) | 映像信号処理回路 | |
| US5699469A (en) | Image sensing recording apparatus for digital recording of digitally modulated video signals without frequency rate conversion | |
| JPH0513109Y2 (ja) | ||
| JPS61252777A (ja) | 映像信号記録再生装置 | |
| JPH03240393A (ja) | 映像信号処理回路 | |
| JPH0654287A (ja) | 画像撮影記録再生装置 | |
| JPS636990A (ja) | カメラ一体型記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |