JPH03132275A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カメラ一体型ビデオテープレコーダ（ＶＴＲ
）の映像信号処理回路に関する。

〔発明の概要〕

本発所は、カメラ一体型ＶＴＲの映像信号処理回路にお
いて、撮像輝度信号の垂直方向の輪郭補償回路に用いら
れるラインメモリと再生輝度信号のくし型フィルタ回路
に用いられるラインメモリとを兼用することにより、部
品点数を削減して、回路規模を小型化できると共に消費
電力を削減できる様にしたものである。

また、本発明は撮像入力信号のＡＧＣ回路とライン入力
信号のＡＧＣ回路とを兼用することにより、同様の目的
を達成できる様にしたものである。

〔従来の技術〕

ビデオカメラとＶＴＲとを一体化したカメラ−体型ＶＴ
Ｒにおいては、従来はビデオブロックとカメラブロック
との２つの信号処理系統が完全に分離され、例えば再生
ヘッドの出力信号とビデオカメラの撮像手段の出力信号
とは全く異なる回路系で処理されていた。従って、入力
部のＡＧＣ回路用の電圧制御増幅器（ＶＣＡ）、　ライ
ンメモリ。

ノイズキャンセラー及びアパーチャ補償回路等の各種フ
ィルタ回路などは、ビデオブロックとカメラブロックと
で夫々独立に回路が設けられていたまた、近時は各種回
路を集積化すること等により、そのようなカメラ一体型
ＶＴＲの一層の小型化と低消費電力化とが図られている
。

〔発明が解決しようとする課題〕

しかしながら、各種回路が集積化されても従来の如くビ
デオブロックとカメラブロックとが完全に分離されてい
たのでは、回路規模の小型化には限界がある不都合があ
った。

また、例えば再生ヘッドからの出力信号をビデオブロッ
クで処理しているときにも、一般にカメラブロックにも
電源が供給されているため、ビデオブロックとカメラブ
ロックとが分離され回路規模が大きい場合には消費電力
の削減にも限界がある。更に、回路規模が大きい場合に
は製造コストの削減も困難である。

本発明は斯かる点に鑑み、カメラ一体型ＶＴＲにおいて
、回路規模をより小型化することを目的とする。

〔課題を解決するための手段〕

本発明は例えば第１図に示す如く、カメラ一体型ＶＴＲ
の映像信号処理回路において、撮像輝度信号Ｃ３の垂直
方向の輪郭補償回路に用いられるラインメモリ（１３）
と再生輝度信号ＰＳｖのくし型フィルタ回路に用いられ
るラインメモリ（１３）とを兼用する様にしたものであ
る。

また、本発明は例えば第１図に示す如く、カメラ一体型
ＶＴＲの映像信号処理回路において、撮像入力信号Ｃ３
のＡＧＣ回路（４）とライン入力信号ｖＳのＡＧＣ回路
（４）とを兼用する様にしたものである。

Ｃ作用〕 斯かる本発明によれば、そのラインメモリ（１３）は撮
像信号の記録時には垂直方向の輪郭補償回路の一部とし
て使用され、記録信号の再生時には輝度信号のＳ／Ｎ比
を改善するためのくし型フィルタ回路の一部として使用
される。また、そのＡＧＣ回路（４）は撮像信号の記録
時にはその撮像信号用のＡＧＣ回路として使用され、ラ
イン入力信号の記録時にはそのライン入力信号用のＡＧ
Ｃ回路として使用される。

従って、例えばビデオブロック及びカメラブロックの如
く複数の信号処理系統において部分的に回路が共通化さ
れて部品点数が削減できるので、回路規模を小型化する
ことができる。

〔実施例〕

以下、本発明映像信号処理回路の一実施例につき図面を
参照して説明しよう。本例はカメラ一体型ＶＴＲに本発
明を適用したものである。

第１図は本例のカメラ一体型ＶＴＲの輝度信号処理回路
を示し、この第１図において、（１）及び（２）は夫々
入力端子であり、入力端子（１）には図示省略したカメ
ラ部分の固体撮像素子（例えば補色市松模様の色フィル
タ板を備えたＣ　ＣＤ　（ＣｈａｒｇｅＣｏｕｐｌｅｄ
　Ｄｅｖｉｃｅ）など）から読出されたベースバンドの
撮像信号Ｃ３を供給し、入力端子（２）には図示省略し
たテレビジョンチューナ等より出力されるビデオ信号（
ライン入力信号）ｖＳを供給し、それら入力端子（１）
及び（２）を夫々スイッチ回路（３）の一方及び他方の
固定接点に接続する。

（４）はＡＧＣ（自動利得制御）回路を全体として示し
、このＡＧＣ回路（４）は電圧制御増幅器（ＶＣＡ）（
５）と、このＶ　ＣＡ　（５）の出力信号をデジタル信
号に変換するアナログ／デジタル（Ａ／Ｄ）変化器（６
）と、このデジタル信号の所定周期毎の平均値等を検出
してＶ　ＣＡ　（５）の利得制御端子に帰還するレベル
検出回路（７）とより構成する。また、スイッチ回路（
３）の可動接点をそのＶ　ＣＡ　（５）の入力端子に接
続し、そのＡ／Ｄ変換器（６）より出力されるデジタル
信号をスイッチ回路（８）の記録側（ＲＥＣ側）の固定
接点に供給する０本例によれば記録する信号が描像信号
Ｃ３とライン入力信号ＶＳとの何れであっても、レベル
検出回路（７）で検出されるデジタル信号の平均値等が
所定のレベル範囲内に収まるようにそのＶ　ＣＡ　（５
）の利得が自動的に調整される。従って、ＡＧＣ回路（
４）が共用化されて部品点数が削減できる利益がある。

（９）は再生ヘッドを示し、この再生ヘッド（９）から
出力される再生信号ＰＳよりＡ／Ｄ変換器（１０）。

ＦＭ復調回路（１１）及びデイエンファシス回路（１２
）を介してデジタルの再生輝度信号ＰＳｙを抽出し、こ
の再生輝度信号ＰＳｖをスイッチ回路（８）の再生側（
ＰＢ側）の固定接点に供給する。

（１３）はラインメモリ、（１４）はデジタルフィルタ
回路より成りフィルタ係数に、を変更できるトラップ回
路を示し、スイッチ回路（８）の可動接点に現われるデ
ジタル信号をラインメモリ（１３）に供給し、後述の如
くこのラインメモリ（１３）と図示省略した付属回路と
を用いて生成されたデジタル信号を直接に及びそのトラ
ップ回路（１４）を介して夫々スイッチ回路（１５）の
再生側（ＰＢ側）及び記録側（ＲＥＣ側）の固定接点に
供給する。そのトラップ回路（１４）におけるトラップ
周波数は、ライン入力信号ｖＳの記録時には色副搬送波
の周波数ｒｓｃ（３，５８ＭＨｚ）に設定し、１像信号
Ｃ３の記録時には例えばＣＣ″Ｄのサンプリング周波数
のＡに設定する如くなす。

本例のラインメモリ（１３）は、第１表に示す如く、撮
像信号Ｃ３の記録時には垂直輪郭補償回路（垂直方向の
アパーチャ補償回路）の一部として使用され、ライン入
力信号ｖＳの記録時には輝度信号Ｙと色信号Ｃとを分離
するためのくし型フィルタ回路の一部として使用され、
再生信号ＰＳの映出時には輝度信号ＹのＳ／Ｎ比を高め
ると共にドロップアウトの補償をも行うくし型フィルタ
回路の一部として使用される。従って、部品点数が削減
される利益がある。

そのラインメモリ（１３）が垂直輪郭補償回路の一部と
して使用されている場合の付属回路及びその動作の一例
につき第２図を参照して説明する。この第２図において
、現水平期間の撮像信号Ｃ３を加算器（４２）及び減算
器（４３）の一方の入力ポートに供給し、ラインメモリ
（１３）から読出した前水平期間の壕像信号を加算器（
４２）及び減算器（４３）の他方の入力ポートに供給し
、加算器（４２）の和信号ａを加算器（４４）の一方の
入力ポートに供給し、減算器（４３）の差信号すに乗算
器（４５）にて係数に＋を乗じて成る信号を加算器（４
４）の他方の入力ポートに供給する。その加算器（４４
）の和信号Ｃ３′が垂直方向の輪郭が補償された描像輝
度信号となる。

第２図例の和信号ａは空間周波数の低域成分を多（含み
、差信号すは高域成分を多（含む、従って、係数ＫＩＯ
値を調整してその和信号ａと差信号すとの混合比を変え
ることにより、垂直方向の輪郭の補償の程度を変化させ
ることができる。尚、それら加算器（４２）、（４４）
　、減算器（４３）及び乗算器（４５）の動作はマイク
ロコンピュータのソフトウェアに置換えることができ、
このようにマイクロコンピュータのソフトウェアに置換
えた場合にはハードウェアを後述の第３図例と共通化で
きる利益がある。

そのラインメモリ（１３）がドロップアウト補償も兼用
したくし型フィルタ回路の一部として使用されている場
合の付属回路及びその動作の一例につき第３図を参照し
て説明する。この第３図において、記録信号を再生して
得られた再生輝度信号ＰＳｖを減算器（４６）の加算側
入力ポートに供給し、この減算器（４６）の出力信号を
スイッチ回路（４７）の一方（通常側）の固定接点及び
減算器（４８）の一方の入力ポートに供給し、このスイ
ッチ回路（４７）の可動接点に現われる信号をラインメ
モリ（１３）の入力ポート及び出力段の減算器（４９）
の加算側入力ポートに供給し、ラインメモリ（１３）か
ら読出した信号をスイッチ回路（４７）の他方（ドロッ
プアウト補償（ＤＯＣ）側）の固定接点及び減算器（４
８）の他一方の入力ポートに供給し、この減算器（４８
）の出力信号をリミッタ（５０）及びスイッチ回路（５
１）を介して乗算器（５２）及び（５３）の一方の入力
ポートに供給する。そして、乗算器（５２）及び（５３
）の他方の入力ポートに夫々係数に、及びに３を供給し
、乗算器（５２）の出力信号を出力段の減算器（４９）
の減算側人力ポートに供給し、乗算器（５３）の出力信
号を入力段の減算器（４６）の減算側人力ボートに供給
する如くなす。

再生輝度信号ＰＳｖのＳ／Ｎ比を改善する場合には、ス
イッチ回路（４７）の可動接点を通常側に設定しスイッ
チ回路（５１）を閉じることにより、第３図例の回路は
周知のくし型フィルタ回路として動作し、減算器（４９
）の出力信号ＰＳｙ’はＳ／Ｎ比が改善された再生輝度
信号となる。一方、ドロップアウト補償を行なう場合に
は、スイッチ回路（４７）の可動接点をＤＯＣ側に設定
しスイッチ回路（５１）を開くことにより、減算器（４
９）の出力信号ＰＳ。

は前水平期間の撮像信号となりドロップアウトの補償が
行われる。

尚、前述した如く、第３図例における減算器（４６）　
、　（４８）　、　（４９）、スイッチ回路（４７）、
（５１）　、リミッタ（５０）及び乗算器（５２）　、
　（５３）の動作もマイクロコンビエコタのソフトウェ
アで置換えることができる。

第１図に戻り、スイッチ回路（１５）の可動接点に生じ
る信号を直接に及びバンドパスフィルタ回路（１６）を
介して夫々加算器（１７）の一方及び他方の人力ポート
に供給し、加算器（１７）の出力信号を直接に及びＴ補
正回路（１８）を介して夫々スイッチ回路（１９）の再
生側（ＰＢ側）及び記録側（ＲＥＣ側）の固定接点に供
給する。バンドパスフィルタ回路（１６）及び加算器（
１７）により水平方向のアパーチャ補償回路が構成され
ている。

そのスイッチ回路（１９）の可動接点に現われる信号を
高域小振幅の信号を打消すためのノイズキャンセラー（
２０）を介してスイッチ回路（２３）の再生側（ＰＢ側
）の固定接点及びエンファシス回路（２１）の入力ポー
トに供給し、このエンファシス回路（２１）の出力信号
をＦＭ変調回路（２２）を介してスイッチ回路（２３）
の記録側（ＲＥＣ側）の固定接点に供給する如くなす、
また、そのスイッチ回路（２３）の出力信号をデジタル
／アナログＣＤ／Ａ）変換器（２４）を介してスイッチ
回路（２５）の可動接点に供給し、このスイッチ回路（
２５）の記録側（ＲＥＣ側及び再生側（ＰＢ側）の固定
接点を夫々記録ヘッド（２６）及びモニタ（２７）に接
続する。この場合、実際にはそれら記録へラド（２６）
及びモニタ（２７）に供給される輝度信号には図示省略
した加算回路によって夫々後述の第４図例の回路にて生
成される色信号が加算される。

第１図例において、スイッチ回路（３）の可動接点を入
力端子（１）側に設定し、スイッチ回路（８）、　（１
５）　。

（１９）　、　（２３）　、　（２５）の可動接点を夫
々ＲＥＣ側に設定することにより、固体撮像素子より続
出されたベースバンドの撮像信号Ｃ３が種々の処理を施
された後に記録ヘッド（２６）を介してビデオテープに
記録される。また、そのスイッチ回路（３）の可動接点
を入力端子（２）側に設定することにより、ライン入力
信号Ｖ３が記録ヘッド（２６）を介してビデオテープに
記録される。一方、スイッチ回路（８）、（１５）。

（１９）　、　（２３）　、　（２５）の可動接点を夫
々ＰＢ側に設定することにより、再生ヘッド（９）より
読出された再生信号ＰＳに°対応する映像がモニタ（２
７）に映出される。

本例によればラインメモリ（１３）のみならず、バンド
パスフィルタ回路（１６）及び加算器（１７）より成る
水平方向のアパーチャ補償回路、ノイズキャンセラー（
２０）及びＤ／Ａ変換器（２４）が記録時及び再生時に
おいて共通に使用されているため、輝度信号処理用のビ
デオブロックとカメラブロックとが混在した回路になり
部品点数が大幅に削減できる。

従って、回路規模が小型化でき消費電力及び製造コスト
が削減できる利益がある。更に、部品点数の削減によっ
て製造時の調整ポイントが削減できる利益もある。

次に、本例のカメラ一体型ＶＴＲの色信号処理回路につ
いて第４図を参照して説明するに、この第４図において
第１図に対応する部分には同一符号を付してその詳細説
明は省略する。

この第４図において、ＡＧＣ回路（４）の出力信号をス
イッチ回路（２８）の記録側（ＲＥＣ側）の固定接点及
びスイッチ回路（３１）のカメラ側の固定接点に供給し
、再生ヘッド（９）の再生信号ＰＳよりＡ／Ｄ変換器（
ｌＯ）及びローパスフィルタ回路（２９）を介して抽出
した再生色信号ＰＳｃをスイッチ回路（２８）の再生側
（ＰＢ側）の固定接点に供給し、このスイッチ回路（２
８）の可動接点に現われる信号をデコーダ（３０）を介
してスイッチ回路（３１）の再生側（記録時のライン入
力信号側でもある）の固定接点に供給し、このスイッチ
回路（３１）の可動接点に現われる信号をラインメモリ
（３２）に供給する如くなす。

そのデコーダ（３０）は再生時には周波数が例えば７４
３ｋＨｚの搬送波で低域変換されている再生色信号ＰＳ
ｃより色差信号Ｒ−Ｙ及びＢ−Ｙを復調し、記録時には
ライン入力信号ｖＳにおいて周波数ｒｓｃの色副搬送波
で変調されている色信号より色差信号Ｒ−Ｙ及びＢ−Ｙ
を復調する。

本例のカメラ部の固定撮像素子が補色市松模様の色フィ
ルタ板を備えたＣＣＤである場合において、撮像信号Ｃ
３を記録するときにはそのラインメモリ（３２）は補色
市松処理回路の一部として使用される。具体的にはその
ラインメモリ（３２）には２本の水平走査信号を記録で
きる容量を持たせ、合計で３本の水平走査信号に対応す
る色差信号を取出させる如くなす、また、ライン入力信
号ｖＳの記録時にはラインメモリ（３２）は輝度信号Ｙ
と色信号Ｃとを分離して色信号Ｃを抽出するくし型フィ
ルタ回路の一部として使用され、この（し型フィルタ回
路からも合計で３本の水平走査信号に対応する色差信号
が取出される。これら３本の水平走査信号がマトリック
ス回路（３３）に供給される。

一方、再生信号ＰＳの映出時にはそのラインメモリ（３
２）は再生色信号ＰＳ、のＳ／Ｎ比を改善すると共にド
ロップアウト補償をも行うくし型フィルタ回路の一部と
して使用される。この（し型フィルタ回路より出力され
る再生色信号ＰＳＣはデコーダ（３０）にて色差信号Ｒ
−Ｙ及びＢ−Ｙに分離されているので、そのままスイッ
チ回路（３７）の再生側（ＰＢ側）の固定接点に供給す
る０本例のラインメモリ（３２）が使用される回路を第
２表にまとめる。

第２表 ラインメモリ（３２）が使用される回路また、マトリッ
クス回路（３３）は３本の水平走査信号を加減算して３
原色信号Ｒ，Ｇ、Ｂを生成し、この３原色信号をホワイ
トバランス回路（３４）、　　Ｔ補正回路（３５）及び
色差マトリックス回路（３６）を介して色差信号Ｒ−Ｙ
及びＢ−Ｙに変換し、この色差信号をスイッチ回路（３
７）の記録側（ＲＥＣ側）の固定接点に供給し、このス
イッチ回路（３７）の可動接点に現われる信号をカラー
ノイズリダクション回路（３８）を介してエンコーダ（
３９）に供給する。

このエンコーダ（３９）は再生時には色差信号を周波数
ｒｓｃの色副搬送波で変調して色信号Ｃを生成し、記録
時にはその色信号Ｃを周波数が例えば７４３ｋＨｚの信
号で低域変換する如くなす。

そのエンコーダ（３９）の出力信号をＤ／Ａ変換器（４
０）を介してスイッチ回路（４１）の可動接点に供給し
、スイッチ回路（４１）の記録側（ＲＥＣ側）の固定接
点及び再生側（ＰＢ側）の固定接点を夫々図示省略した
輝度信号Ｙとの加算回路を介して記録ヘッド（２６）及
びモニタ（２７）に接続する。

第４図例において、スイッチ回路（３）の可動接点を入
力端子（１）側に設定し、スイッチ回路（２８）　、　
（３７）　。

（４１）の可動接点を夫々ＲＥＣ側に設定し１．スイッ
チ回路（３１）の可動接点をガメラ側に設定することに
より、固定撮像素子より読出されたベースバンドの撮像
信号Ｃ８が記録ヘッド（２６）を介してビデオテープに
記録される。また、そのスイッチ回路（３）の可動接点
を入力端子（２）側に設定し、スイッチ回路（３）の可
動接点をライン入力及びＰＢ側に設定することにより、
ライン入力信号ｖＳが記録ヘッド（２６）を介してとデ
オテープに記録される。一方、更にスイッチ回路（２８
）　、　（３７）　、　（４１）の可動接点を夫々ＰＢ
側に設定することにより、再生信号ＰＳがモニタ（２７
）に映出される。

本例によれば、ラインメモリ（３２）のみならずカラー
ノイズリダクシゴン回路（３８）、エンコーダ（３９）
及びＤ／Ａ変換器（４０）が記録時及び再生時において
共通に使用されているため、色信号処理用のビデオブロ
ックとカメラブロックとが混在した回路になり部品点数
が大幅に削減できる。従って第１図例と同様に回路規模
が小型化でき、消費電力を少なくできると共に製造時に
おける調整ポイントの数を少なくすることができる利益
がある。

更に、これによって製造コストを低減することもできる
。

尚、本発明は上述実施例に限定されず、本発明の要旨を
逸脱しない範囲でその他種々の構成を採り得ることは勿
論である。

〔発明の効果〕

本発明によれば、ラインメモリがビデオブロックとカメ
ラブロックとで兼用されるので、部品点数が削減でき回
路規模を小型化できると共に、消費電力を削減できる利
益がある。更に、調整ポイント数の減少とも相俟って製
造コストを低減できる利益がある。

また、撮像入力信号のＡＧＣ回路とライン入力信号のＡ
ＧＣ回路とを兼用する様にした場合には、ＡＧＣ回路が
２つの入力ブロックで兼用されるので、同様に部品点数
が削減でき回路規模を小型化できる。

【図面の簡単な説明】

第１図は本発明映像信号処理回路の一実施例の輝度信号
処理回路を示す構成図、第２図及び第３図は夫々第１図
例のラインメモリ（１３）を垂直輪郭補償回路及びくし
型フィルタ回路の一部として使用した場合を示す要部の
構成図、第４図は本発明の一実施例の色信号処理回路を
示す構成図である。 （４）はＡＧＣ回路、（９）は再生ヘッド、（１３）は
ラインメモリ、（１４）はトラップ回路、（１６）はバ
ンドパスフィルタ回路、（１７）は加算器、（３０）は
デコーダ、（３２）はラインメモリ、（３９）はエンコ
ーダである。

Claims (1)

1. 【特許請求の範囲】 １、カメラ一体型ビデオテープレコーダの映像信号処理
   回路において、 撮像輝度信号の垂直方向の輪郭補償回路に用いられるラ
   インメモリと再生輝度信号のくし型フィルタ回路に用い
   られるラインメモリとを兼用する様にした事を特徴とす
   る映像信号処理回路。 ２、カメラ一体型ビデオテープレコーダの映像信号処理
   回路において、 撮像入力信号のＡＧＣ回路とライン入力信号のＡＧＣ回
   路とを兼用する様にした事を特徴とする映像信号処理回
   路。