JP3157277B2 - 感光性電荷結合素子 - Google Patents
感光性電荷結合素子Info
- Publication number
- JP3157277B2 JP3157277B2 JP13970292A JP13970292A JP3157277B2 JP 3157277 B2 JP3157277 B2 JP 3157277B2 JP 13970292 A JP13970292 A JP 13970292A JP 13970292 A JP13970292 A JP 13970292A JP 3157277 B2 JP3157277 B2 JP 3157277B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- stage
- register
- sub
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 3
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1575—Picture signal readout register, e.g. shift registers, interline shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電荷結合半導体素子、と
くに、画像センサを製造するために用いられる電荷結合
素子に関するものである。とくに、本発明は、そされら
の素子が狭いピッチで行に配列される画素を構成するよ
うな場合に関するものである。
くに、画像センサを製造するために用いられる電荷結合
素子に関するものである。とくに、本発明は、そされら
の素子が狭いピッチで行に配列される画素を構成するよ
うな場合に関するものである。
【０００２】
【従来の技術】図１は、表面画像検出器を構成するため
に組織された電荷結合素子（ＣＣＤ）の標準的な構造を
示す略図である。それらの電荷結合素子は、一般に例え
ばＰ型シリコン基板の上に製造される。その基板の上で
は同じ型のエピタキシャル層が成長させられる。薄い絶
縁層により絶縁された電極Ｅ１〜Ｅ４が基板の表面に付
着される。感光領域ＺＰ内のシリコンは照明されると、
光電効果により電荷を生ずる。感光領域ＺＰは複数の基
本感光領域すなわち画素Ｐ１〜Ｐ１６に分割されてい
る。
に組織された電荷結合素子（ＣＣＤ）の標準的な構造を
示す略図である。それらの電荷結合素子は、一般に例え
ばＰ型シリコン基板の上に製造される。その基板の上で
は同じ型のエピタキシャル層が成長させられる。薄い絶
縁層により絶縁された電極Ｅ１〜Ｅ４が基板の表面に付
着される。感光領域ＺＰ内のシリコンは照明されると、
光電効果により電荷を生ずる。感光領域ＺＰは複数の基
本感光領域すなわち画素Ｐ１〜Ｐ１６に分割されてい
る。
【０００３】それらの画素Ｐ１〜Ｐ１６は行と列に配列
されている。図１に示す例においては、図示を簡単にす
るために、４行Ｌ１〜Ｌ４と４列Ｃ１〜Ｃ４だけが示さ
れているが、もちろん、画像検出器は、より多数の行と
列、またはより少数の行と列を有するものとすることが
できる。
されている。図１に示す例においては、図示を簡単にす
るために、４行Ｌ１〜Ｌ４と４列Ｃ１〜Ｃ４だけが示さ
れているが、もちろん、画像検出器は、より多数の行と
列、またはより少数の行と列を有するものとすることが
できる。
【０００４】列Ｃ１から列Ｃ４の向きにおいては、画素
列がＣＣＤシフトレジスタを構成する。この下の各段は
画素Ｐ１〜Ｐ１６で構成される。以後、それらのレジス
タのことを「列レジスタＲＣ１〜ＲＣ４」と呼ぶことに
する。各列レジスタは、対応する列Ｃ１〜Ｃ４において
発生された電荷を転送の向きＤ１に転送できるようにす
る。そのために、全ての画素Ｐ１〜Ｐ１６の電極Ｅ１〜
Ｅ４は、それらの電極の下側に、転送を行わせるのに適
する電位の井戸および電位障壁の交番を促進できる一連
の電位により制御される。これは位相の異なる方形波電
圧パルスにより構成された転送信号ＳＴ１〜ＳＴ４を電
極Ｅ１〜Ｅ４に加えることにより行われる。
列がＣＣＤシフトレジスタを構成する。この下の各段は
画素Ｐ１〜Ｐ１６で構成される。以後、それらのレジス
タのことを「列レジスタＲＣ１〜ＲＣ４」と呼ぶことに
する。各列レジスタは、対応する列Ｃ１〜Ｃ４において
発生された電荷を転送の向きＤ１に転送できるようにす
る。そのために、全ての画素Ｐ１〜Ｐ１６の電極Ｅ１〜
Ｅ４は、それらの電極の下側に、転送を行わせるのに適
する電位の井戸および電位障壁の交番を促進できる一連
の電位により制御される。これは位相の異なる方形波電
圧パルスにより構成された転送信号ＳＴ１〜ＳＴ４を電
極Ｅ１〜Ｅ４に加えることにより行われる。
【０００５】電荷は２相モードまたは３相モード、４相
モード、さらにはより多相のモードで転送される。図示
の例では、この転送は４相モードで行われる。そのため
に、各段すなわち各画素Ｐ１〜Ｐ１６は４つの副段に分
割される。すなわち、各段は４個の電極Ｅ１、Ｅ２、Ｅ
３、Ｅ４を有する。それら電極は列Ｃ１から列Ｃ４へ行
く向きで互いに連続する。それら４個の各電極は、同じ
段の他の電極により受信された信号の位相とは異なる位
相を有する転送信号を受ける。従って、３相モードで
は、各段すなわち各画素Ｐ１〜Ｐ１６は、異なる転送信
号をおのおの受ける３個の電極を有する。２相モードで
は、各段は二対の電極を有する。同じ対の２個の電極ど
うしは接続され、同じ転送信号により制御される。
モード、さらにはより多相のモードで転送される。図示
の例では、この転送は４相モードで行われる。そのため
に、各段すなわち各画素Ｐ１〜Ｐ１６は４つの副段に分
割される。すなわち、各段は４個の電極Ｅ１、Ｅ２、Ｅ
３、Ｅ４を有する。それら電極は列Ｃ１から列Ｃ４へ行
く向きで互いに連続する。それら４個の各電極は、同じ
段の他の電極により受信された信号の位相とは異なる位
相を有する転送信号を受ける。従って、３相モードで
は、各段すなわち各画素Ｐ１〜Ｐ１６は、異なる転送信
号をおのおの受ける３個の電極を有する。２相モードで
は、各段は二対の電極を有する。同じ対の２個の電極ど
うしは接続され、同じ転送信号により制御される。
【０００６】各段Ｐ１〜Ｐ１６において発生された電荷
は読出し回路ＣＣ１およびＣＣ２へ送られねばならな
い。それらの読出し回路の出力端子Ｏ１、Ｏ２には、読
出された電荷に比例する電圧信号が生ずる。そのため
に、電荷は、最初に列Ｃ１〜Ｃ４に平行な転送方向Ｄ１
に転送され、次に電荷は第１の方向に垂直な第２の転送
方向へ、読出しレジスタＲＬ１，ＲＬ２と呼ばれる１つ
または複数のＣＣＤシフトレジスタにより転送される。
は読出し回路ＣＣ１およびＣＣ２へ送られねばならな
い。それらの読出し回路の出力端子Ｏ１、Ｏ２には、読
出された電荷に比例する電圧信号が生ずる。そのため
に、電荷は、最初に列Ｃ１〜Ｃ４に平行な転送方向Ｄ１
に転送され、次に電荷は第１の方向に垂直な第２の転送
方向へ、読出しレジスタＲＬ１，ＲＬ２と呼ばれる１つ
または複数のＣＣＤシフトレジスタにより転送される。
【０００７】行Ｌ１〜Ｌ４の画素Ｐ１〜Ｐ１６はピッチ
ｐ１で配列されている。そのピッチは必要に応じて（と
くに、得るべき画像の解像度の関数として）変えること
ができる。ピッチｐ１（列Ｃ１〜Ｃ４のピッチを構成す
る）が小さくなると、例えば１２ミクロンより小さくな
ると、読出しレジスタＲＬ１，ＲＬ２の段を製造するた
めに必要な間隔が画素Ｐ１〜Ｐ１６のピッチｐ１より大
きいから、１つの読出しレジスタにより第２の転送方向
Ｄ２へ転送させることが非常に困難になる。
ｐ１で配列されている。そのピッチは必要に応じて（と
くに、得るべき画像の解像度の関数として）変えること
ができる。ピッチｐ１（列Ｃ１〜Ｃ４のピッチを構成す
る）が小さくなると、例えば１２ミクロンより小さくな
ると、読出しレジスタＲＬ１，ＲＬ２の段を製造するた
めに必要な間隔が画素Ｐ１〜Ｐ１６のピッチｐ１より大
きいから、１つの読出しレジスタにより第２の転送方向
Ｄ２へ転送させることが非常に困難になる。
【０００８】実際に、読出しレジスタの段の構造は列レ
ジスタＲＣ１〜ＲＣ４の画素Ｐ１〜Ｐ１６の構造とほぼ
同じである。というのは、いくつかの電極を各段に、意
図されている転送方向、すなわち、第２の方向Ｄ２に連
続して位置させることが必要であるからである。そうす
ると、各列レジスタＲＣ１〜ＲＣ４は、列レジスタの数
と同数の段（ピッチｐ１に従って配列される）を有する
１つの読出しレジスタの段で終る。
ジスタＲＣ１〜ＲＣ４の画素Ｐ１〜Ｐ１６の構造とほぼ
同じである。というのは、いくつかの電極を各段に、意
図されている転送方向、すなわち、第２の方向Ｄ２に連
続して位置させることが必要であるからである。そうす
ると、各列レジスタＲＣ１〜ＲＣ４は、列レジスタの数
と同数の段（ピッチｐ１に従って配列される）を有する
１つの読出しレジスタの段で終る。
【０００９】この問題に対する標準的な解決法が図１に
示されている。この解決法は、まず、読出し段Ａ１とＡ
２、Ｂ１とＢ２をそれぞれ有する並置された２つの読出
しレジスタＲＬ１，ＲＬ２を用いること、第２に、第１
のピッチｐ１の２倍の第２のピッチｐ２に従ってそれら
の段を配置することによって構成される。
示されている。この解決法は、まず、読出し段Ａ１とＡ
２、Ｂ１とＢ２をそれぞれ有する並置された２つの読出
しレジスタＲＬ１，ＲＬ２を用いること、第２に、第１
のピッチｐ１の２倍の第２のピッチｐ２に従ってそれら
の段を配置することによって構成される。
【００１０】２つの読出しレジスタＲＬ１，ＲＬ２は互
いに並列であって、列レジスタＲＣ１，ＲＣ４に対して
垂直に延長する。それらの列レジスタに関して読出しレ
ジスタＲＬ１，ＲＬ２は同じ側に位置させられる。「通
過電極」と呼ばれる第１の電極と第２の電極ＥＰ１とＥ
Ｐ２が２つの読出しレジスタＲＬ１，ＲＬ２に平行に延
長する。それらの電極の機能は、イネーブル信号ＳＡ１
およびＳＡ２の制御の下に、第１の転送の向きＤ１への
電荷の転送を可能にし、または禁止することである。第
１の通過電極ＥＰ１は感光領域ＺＰ内に位置させられ、
第２の通過電極ＥＰ２は読出しレジスタＲＬ１，ＲＬ２
の間に位置させられる。
いに並列であって、列レジスタＲＣ１，ＲＣ４に対して
垂直に延長する。それらの列レジスタに関して読出しレ
ジスタＲＬ１，ＲＬ２は同じ側に位置させられる。「通
過電極」と呼ばれる第１の電極と第２の電極ＥＰ１とＥ
Ｐ２が２つの読出しレジスタＲＬ１，ＲＬ２に平行に延
長する。それらの電極の機能は、イネーブル信号ＳＡ１
およびＳＡ２の制御の下に、第１の転送の向きＤ１への
電荷の転送を可能にし、または禁止することである。第
１の通過電極ＥＰ１は感光領域ＺＰ内に位置させられ、
第２の通過電極ＥＰ２は読出しレジスタＲＬ１，ＲＬ２
の間に位置させられる。
【００１１】隣接する２個の列Ｃ１〜Ｃ４内に発生され
た電荷は転送されて、種々の読出しレジスタに属する読
出段へロードされる。従って、図示の例においては、第
２の列Ｃ２と第４の列Ｃ４（互いに隣接しない列）に含
まれている電荷は、第２の読出しレジスタＲＬ２（２つ
の読出しレジスタのうち最も離れているもの）の第１の
読出段Ｂ１と第２の読出し段Ｂ２へそれぞれロードされ
る。第１の列Ｃ１と第３の列Ｃ３の電荷は第１の読出し
レジスタＲＬ１（最も近いレジスタ）の第１の段Ａ１と
第２の段Ａ２へそれぞれロードされる。
た電荷は転送されて、種々の読出しレジスタに属する読
出段へロードされる。従って、図示の例においては、第
２の列Ｃ２と第４の列Ｃ４（互いに隣接しない列）に含
まれている電荷は、第２の読出しレジスタＲＬ２（２つ
の読出しレジスタのうち最も離れているもの）の第１の
読出段Ｂ１と第２の読出し段Ｂ２へそれぞれロードされ
る。第１の列Ｃ１と第３の列Ｃ３の電荷は第１の読出し
レジスタＲＬ１（最も近いレジスタ）の第１の段Ａ１と
第２の段Ａ２へそれぞれロードされる。
【００１２】図１に示されている例においては、読出し
レジスタＲＬ１，ＲＬ２は２相モードで動作する。した
がって、それの各段は、第２の転送の向きＤ２に沿って
連続して位置させられる第１の副段Ｓｅ１と第２の副段
Ｓｅ２により形成される。各副段は、互いに電気的に接
続されている一対の電極Ｐｅ１，Ｐｅ２を含む。同じ読
出し段の２つの副段Ｓｅ１，Ｓｅ２は位相が異なる（ス
イッチ２相動作の場合には読出し期間中の位相が相補的
である）転送信号ＳＬ１とＳＬ２によりそれぞれ制御さ
れる。それらの転送信号ＳＬ１，ＳＬ２は全ての副段Ｓ
ｅ１，Ｓｅ２へ加えられて、読出し段のローディングの
後で読出し回路ＣＬ１，ＣＬ２への転送を行わせる。
レジスタＲＬ１，ＲＬ２は２相モードで動作する。した
がって、それの各段は、第２の転送の向きＤ２に沿って
連続して位置させられる第１の副段Ｓｅ１と第２の副段
Ｓｅ２により形成される。各副段は、互いに電気的に接
続されている一対の電極Ｐｅ１，Ｐｅ２を含む。同じ読
出し段の２つの副段Ｓｅ１，Ｓｅ２は位相が異なる（ス
イッチ２相動作の場合には読出し期間中の位相が相補的
である）転送信号ＳＬ１とＳＬ２によりそれぞれ制御さ
れる。それらの転送信号ＳＬ１，ＳＬ２は全ての副段Ｓ
ｅ１，Ｓｅ２へ加えられて、読出し段のローディングの
後で読出し回路ＣＬ１，ＣＬ２への転送を行わせる。
【００１３】第２の読出しレジスタＲＬ２の段Ｂ１，Ｂ
２にロードさせるために、第２の列Ｃ２と第４の列Ｃ４
から来た電荷は第１の読出しレジスタＲＬ１を通る。更
に詳しく言えば、図示の例においては、それらの電荷は
第１の読出しレジスタＲＬ１の第１の副段Ｓｅ１へまず
転送され、そこから第２の読出しレジスタＲＬ２の副段
Ｓｅ１へ転送される。
２にロードさせるために、第２の列Ｃ２と第４の列Ｃ４
から来た電荷は第１の読出しレジスタＲＬ１を通る。更
に詳しく言えば、図示の例においては、それらの電荷は
第１の読出しレジスタＲＬ１の第１の副段Ｓｅ１へまず
転送され、そこから第２の読出しレジスタＲＬ２の副段
Ｓｅ１へ転送される。
【００１４】列Ｃ２，Ｃ４から電荷が転送されるのと同
時に、第１の列Ｃ１と第３の列Ｃ３から来た電荷は第１
の読出しレジスタＲＬ１の副段Ｓｅ２へロードされる。
後者の電荷が第２の読出しレジスタＲＬ１へ向かって進
むのを阻止するために、異なる読出しレジスタＲＬ１，
ＲＬ２に属し、かつ互いに向き合う２つの第２の副段Ｓ
ｅ２の間に絶縁障壁Ｂｉを設けるのが一般的である。そ
の絶縁障壁は、第２の通過電極ＥＰ２の下側に、たとえ
ば厚い酸化膜の形で、または適切にドープされた領域の
形で設けることができる。
時に、第１の列Ｃ１と第３の列Ｃ３から来た電荷は第１
の読出しレジスタＲＬ１の副段Ｓｅ２へロードされる。
後者の電荷が第２の読出しレジスタＲＬ１へ向かって進
むのを阻止するために、異なる読出しレジスタＲＬ１，
ＲＬ２に属し、かつ互いに向き合う２つの第２の副段Ｓ
ｅ２の間に絶縁障壁Ｂｉを設けるのが一般的である。そ
の絶縁障壁は、第２の通過電極ＥＰ２の下側に、たとえ
ば厚い酸化膜の形で、または適切にドープされた領域の
形で設けることができる。
【００１５】並置された読出しレジスタのこのやり方
は、現在広範囲に用いられている。しかし、このやり方
には、技術的に複雑である、実現が困難であるというよ
うな欠点がある。この複雑さのために、読出しレジスタ
の間で効率の良い転送を行わせるのに特に困難があり、
その結果として行の解像度が低下する。
は、現在広範囲に用いられている。しかし、このやり方
には、技術的に複雑である、実現が困難であるというよ
うな欠点がある。この複雑さのために、読出しレジスタ
の間で効率の良い転送を行わせるのに特に困難があり、
その結果として行の解像度が低下する。
【００１６】したがって、たとえば、図１に示す装置で
は、２つの読出しレジスタの間の転送を行わせるために
ドーピング濃度を有する、いわゆる「埋込みチャネル」
を２つ形成する必要がある。Ｎ−形不純物をドープされ
た第１の埋込みチャネル（図示せず）は第２の通過電極
の上流側の電荷を（第１の転送方向に沿って）送り、Ｎ
＋形不純物をドープされた第２の埋込みチャネル（図示
せず）は第２の通過電極ＥＰ２の上流側電極を第２の読
出しレジスタＲＬ２へ送る。それら２つのチャネルの間
の接合は第２のゲート電極ＥＰ２のほぼ中間に生ずる。
それらの異なるドーピングレベルにより発生された電界
が電荷を転送させる。この種の構成において発生された
電界は、第１の読出しレジスタのブロック段を通って来
た電荷を第２の読出しレジスタへ向かって完全に転送さ
せるには不十分なことがある。この結果として、第２の
転送方向Ｄ２に行われた転送の間に、第１の読出し回路
ＣＬ１へ向かって転送されている電荷に残っている電荷
が加え合わされ、その結果として画像センサの解像度が
低下することになる。この構成の別の欠点は、読出し回
路に加えられる電圧の値を高くする必要があることであ
る。
は、２つの読出しレジスタの間の転送を行わせるために
ドーピング濃度を有する、いわゆる「埋込みチャネル」
を２つ形成する必要がある。Ｎ−形不純物をドープされ
た第１の埋込みチャネル（図示せず）は第２の通過電極
の上流側の電荷を（第１の転送方向に沿って）送り、Ｎ
＋形不純物をドープされた第２の埋込みチャネル（図示
せず）は第２の通過電極ＥＰ２の上流側電極を第２の読
出しレジスタＲＬ２へ送る。それら２つのチャネルの間
の接合は第２のゲート電極ＥＰ２のほぼ中間に生ずる。
それらの異なるドーピングレベルにより発生された電界
が電荷を転送させる。この種の構成において発生された
電界は、第１の読出しレジスタのブロック段を通って来
た電荷を第２の読出しレジスタへ向かって完全に転送さ
せるには不十分なことがある。この結果として、第２の
転送方向Ｄ２に行われた転送の間に、第１の読出し回路
ＣＬ１へ向かって転送されている電荷に残っている電荷
が加え合わされ、その結果として画像センサの解像度が
低下することになる。この構成の別の欠点は、読出し回
路に加えられる電圧の値を高くする必要があることであ
る。
【００１７】１つの読出しレジスタから別の読出しレジ
スタへの電荷の送りが、通過電極ＥＰ２の下側の一時的
記憶装置により行われるようにした別の構造もある。こ
の構造の欠点は、困難をひき起こすことが知られている
領域において、全ての電荷を蓄積できる電位の井戸を設
ける必要があり、したがって精度を非常に高く製造する
必要が生ずる。
スタへの電荷の送りが、通過電極ＥＰ２の下側の一時的
記憶装置により行われるようにした別の構造もある。こ
の構造の欠点は、困難をひき起こすことが知られている
領域において、全ての電荷を蓄積できる電位の井戸を設
ける必要があり、したがって精度を非常に高く製造する
必要が生ずる。
【００１８】それらの欠点の全ては、読出しレジスタが
２相モードで動作する種類のものである時にとくに著し
く異なるが、そのような読出しレジスタを使用すること
が必要な場合がある。たとえば、電荷を１つまたは複数
の読出し回路へ向かって非常な高速で転移させねばなら
ない時は、３相モードまたは４相モード、あるいはそれ
より多相のモードよりは、２相モードで動作させる必要
がある。
２相モードで動作する種類のものである時にとくに著し
く異なるが、そのような読出しレジスタを使用すること
が必要な場合がある。たとえば、電荷を１つまたは複数
の読出し回路へ向かって非常な高速で転移させねばなら
ない時は、３相モードまたは４相モード、あるいはそれ
より多相のモードよりは、２相モードで動作させる必要
がある。
【００１９】
【発明が解決しようとする課題】本発明は上記欠点のな
い並置された読出しレジスタを有する感光性電荷結合素
子を提供することを目的とするものである。
い並置された読出しレジスタを有する感光性電荷結合素
子を提供することを目的とするものである。
【００２０】「並置された読出しレジスタ」という表現
は、第１に、少なくとも２つの読出しレジスタが列に関
して１つの同じ側にあり、１つの読出しレジスタが他の
読出しレジスタよりも列へより近く、それらのレジスタ
を構成する段は、画素列のピッチｐ１にレジスタの数を
乗じた値に対応するピッチｐ２に従って位置され、第２
に、連続する２つの列の電荷が異なる読出しレジスタに
ロードされ、最も遠いレジスタへ転送される電荷が最も
近いレジスタを通るような上記した種類の装置を指すも
のである。
は、第１に、少なくとも２つの読出しレジスタが列に関
して１つの同じ側にあり、１つの読出しレジスタが他の
読出しレジスタよりも列へより近く、それらのレジスタ
を構成する段は、画素列のピッチｐ１にレジスタの数を
乗じた値に対応するピッチｐ２に従って位置され、第２
に、連続する２つの列の電荷が異なる読出しレジスタに
ロードされ、最も遠いレジスタへ転送される電荷が最も
近いレジスタを通るような上記した種類の装置を指すも
のである。
【００２１】本発明に従って、感光領域すなわち画素の
マトリックス配列と、少なくとも２つの異なる読出しレ
ジスタとを備え、読出しレジスタの各段は列に直角な転
送方向に互いに連続する少なくとも２つの副段を備えて
おり、第１の読出しレジスタの第１の副段および第２の
副段はそれぞれ第２の読出しレジスタの対応する第１の
副段および第２の副段に対向しており、第１の列から到
来した感光電荷はマトリクスのある行の電荷ローディン
グ動作中に第１の読出しレジスタの第１の副段を介して
第２の読出しレジスタへ転送され、第２の列の電荷は同
一ローディング動作中に第１の読出しレジスタへのみ転
送され、第１の列および第２の列はマトリクス中で転送
方向に沿って交番し、各副段はそれぞれ制御電極を有
し、第１および第２の読出しレジスタの第２の副段の制
御電極は共通電位によって制御され、第１の読出しレジ
スタの第１の副段の制御電極は第２の読出しレジスタの
対応する第１の副段の制御電極とは電気的に独立してお
り、さらに第１の読出しレジスタの第１の副段の制御電
極、および第２の読出しレジスタの第１の副段の制御電
極にそれぞれ、ローディング動作中に異なる電位を供給
する手段が設けられている、感光性電荷結合素子が得ら
れる。
マトリックス配列と、少なくとも２つの異なる読出しレ
ジスタとを備え、読出しレジスタの各段は列に直角な転
送方向に互いに連続する少なくとも２つの副段を備えて
おり、第１の読出しレジスタの第１の副段および第２の
副段はそれぞれ第２の読出しレジスタの対応する第１の
副段および第２の副段に対向しており、第１の列から到
来した感光電荷はマトリクスのある行の電荷ローディン
グ動作中に第１の読出しレジスタの第１の副段を介して
第２の読出しレジスタへ転送され、第２の列の電荷は同
一ローディング動作中に第１の読出しレジスタへのみ転
送され、第１の列および第２の列はマトリクス中で転送
方向に沿って交番し、各副段はそれぞれ制御電極を有
し、第１および第２の読出しレジスタの第２の副段の制
御電極は共通電位によって制御され、第１の読出しレジ
スタの第１の副段の制御電極は第２の読出しレジスタの
対応する第１の副段の制御電極とは電気的に独立してお
り、さらに第１の読出しレジスタの第１の副段の制御電
極、および第２の読出しレジスタの第１の副段の制御電
極にそれぞれ、ローディング動作中に異なる電位を供給
する手段が設けられている、感光性電荷結合素子が得ら
れる。
【００２２】
【作用】上記構成によれば、読出しレジスタへローディ
ングする間に、第１の読出しレジスタの副段と第２の読
出しレジスタの副段との間に比較的大きい電位差を生じ
させ、それにより、電荷の転送に極めて好ましい電界の
発生を可能にする。
ングする間に、第１の読出しレジスタの副段と第２の読
出しレジスタの副段との間に比較的大きい電位差を生じ
させ、それにより、電荷の転送に極めて好ましい電界の
発生を可能にする。
【００２３】
【実施例】図２は本発明による感光性電荷結合素子（Ｃ
ＣＤ）２の概略構成を示すものである。この感光性電荷
結合素子２は、複数の基本感光領域、すなわち画素Ｐ１
〜Ｐ１６で構成された感光領域ＺＰを有する。
ＣＤ）２の概略構成を示すものである。この感光性電荷
結合素子２は、複数の基本感光領域、すなわち画素Ｐ１
〜Ｐ１６で構成された感光領域ＺＰを有する。
【００２４】感光性電荷結合素子２は、図１に示されて
いる感光性電荷結合素子に類似する種類のものであっ
て、画素Ｐ１〜Ｐ１６により発生された電荷を読出し回
路ＣＬ１，ＣＬ２間で転送させるために並置された読出
しレジスタＲＬ１，ＲＬ２を有する。
いる感光性電荷結合素子に類似する種類のものであっ
て、画素Ｐ１〜Ｐ１６により発生された電荷を読出し回
路ＣＬ１，ＣＬ２間で転送させるために並置された読出
しレジスタＲＬ１，ＲＬ２を有する。
【００２５】画素Ｐ１〜Ｐ１６はＮ行・Ｍ列に配列され
る。第１に、列の数Ｍは２に等しいか、２より大きく、
第２に、行の数Ｎは１に等しいか、１より大きい（感光
性電荷結合素子１はただ１つの行を有する直線アレイを
おそらく構成することができる）。ここで説明する非限
定的な例においては、図示を簡単にするために、１６個
の画素Ｐ１〜Ｐ１６により構成された４つの行Ｌ１〜Ｌ
４および４つの列Ｃ１〜Ｃ４だけが示されている。
る。第１に、列の数Ｍは２に等しいか、２より大きく、
第２に、行の数Ｎは１に等しいか、１より大きい（感光
性電荷結合素子１はただ１つの行を有する直線アレイを
おそらく構成することができる）。ここで説明する非限
定的な例においては、図示を簡単にするために、１６個
の画素Ｐ１〜Ｐ１６により構成された４つの行Ｌ１〜Ｌ
４および４つの列Ｃ１〜Ｃ４だけが示されている。
【００２６】行Ｌ１から行Ｌ４へ向かう向きで、画素Ｐ
１〜Ｐ１６は、列Ｃ１〜Ｃ４を配列するピッチを構成す
るピッチＰ１に従って位置させられる。
１〜Ｐ１６は、列Ｃ１〜Ｃ４を配列するピッチを構成す
るピッチＰ１に従って位置させられる。
【００２７】列Ｃ１から列Ｃ４内の画素Ｐ１〜Ｐ１６の
列がシフトレジスタ（列レジスタＲＣ１〜ＲＣ４と呼ば
れる）を構成する。レジスタの各段は１つの画素により
形成される。
列がシフトレジスタ（列レジスタＲＣ１〜ＲＣ４と呼ば
れる）を構成する。レジスタの各段は１つの画素により
形成される。
【００２８】列Ｃ１〜Ｃ４内で発生された電荷はそれら
のレジスタにより、第１の転送方向へ読出しレジスタＲ
Ｌ１，ＲＬ２まで転送される。
のレジスタにより、第１の転送方向へ読出しレジスタＲ
Ｌ１，ＲＬ２まで転送される。
【００２９】シフトレジスタＲＬ１，ＲＬ２は列Ｃ１〜
Ｃ４の同じ端部に対応する側に、列Ｃ１〜Ｃ４に対して
垂直に位置させられる。それらのシフトレジスタＲＬ
１，ＲＬ２は読出し段Ａ１とＡ２、Ｂ１とＢ２をそれぞ
れ有する。各シフトレジスタにおいては、それらの読出
し段は、ピッチｐ１に読出しレジスタの数を乗じたもの
に等しい第２のピッチｐ２に従って位置させられる。こ
こで説明している例ではｐ２＝ｐ１×２である。
Ｃ４の同じ端部に対応する側に、列Ｃ１〜Ｃ４に対して
垂直に位置させられる。それらのシフトレジスタＲＬ
１，ＲＬ２は読出し段Ａ１とＡ２、Ｂ１とＢ２をそれぞ
れ有する。各シフトレジスタにおいては、それらの読出
し段は、ピッチｐ１に読出しレジスタの数を乗じたもの
に等しい第２のピッチｐ２に従って位置させられる。こ
こで説明している例ではｐ２＝ｐ１×２である。
【００３０】感光領域ＺＰに極力近く位置させられる第
１の読出しレジスタＲＬ１は、イネーブル信号ＳＡ１に
より制御される第２の通過電極ＥＰ１により感光領域Ｚ
Ｐから分離される。第２のイネーブル信号ＳＡ２により
制御される第２の通過電極ＥＰ２は２つの読出しレジス
タＲＬ１，ＲＬ２の間に位置させられる。
１の読出しレジスタＲＬ１は、イネーブル信号ＳＡ１に
より制御される第２の通過電極ＥＰ１により感光領域Ｚ
Ｐから分離される。第２のイネーブル信号ＳＡ２により
制御される第２の通過電極ＥＰ２は２つの読出しレジス
タＲＬ１，ＲＬ２の間に位置させられる。
【００３１】レジスタＲＣ１〜ＲＣ４における転送は２
相モード、３相モード、４相モードまたはより多くの相
のモードで行うことができる。ここで説明している非限
定的な例においては、電荷の転送は４相モードで行われ
る。そのために、各画素Ｐ１〜Ｐ１６は、第１の転送の
向きＤ１に互いに連続する４個の電極、すなわち副段Ｅ
１，Ｅ２，Ｅ３，Ｅ４を有する。それらの電極Ｅ１〜Ｅ
４は位相の異なる転送信号ＳＴ１〜ＳＴ４により制御さ
れる。
相モード、３相モード、４相モードまたはより多くの相
のモードで行うことができる。ここで説明している非限
定的な例においては、電荷の転送は４相モードで行われ
る。そのために、各画素Ｐ１〜Ｐ１６は、第１の転送の
向きＤ１に互いに連続する４個の電極、すなわち副段Ｅ
１，Ｅ２，Ｅ３，Ｅ４を有する。それらの電極Ｅ１〜Ｅ
４は位相の異なる転送信号ＳＴ１〜ＳＴ４により制御さ
れる。
【００３２】図１に示す例におけるように、連続する列
Ｃ１〜Ｃ４内で発生された電荷は種々の読出しレジスタ
へ転送される。
Ｃ１〜Ｃ４内で発生された電荷は種々の読出しレジスタ
へ転送される。
【００３３】図示の例においては、第１の列Ｃ１と第３
の列Ｃ３で発生された電荷は第１の読出しレジスタＡ
１，Ａ２にそれぞれロードされ、第２の列Ｃ２と第４の
列Ｃ４で発生された電荷は、最も近くにある第２の読出
しレジスタＲＬ２の段Ｂ１，Ｂ２にそれぞれロードされ
る。
の列Ｃ３で発生された電荷は第１の読出しレジスタＡ
１，Ａ２にそれぞれロードされ、第２の列Ｃ２と第４の
列Ｃ４で発生された電荷は、最も近くにある第２の読出
しレジスタＲＬ２の段Ｂ１，Ｂ２にそれぞれロードされ
る。
【００３４】読出しレジスタＲＬ１，ＲＬ２は２相モー
ドで動作する種類のものである。したがって、それらの
読出しレジスタの各段は電極対ＰＥ１，ＰＥ２を有す
る。それらの電極対により段当り２つの副段が形成され
る。すなわち、第１の読出しレジスタＲＬ１の各段中の
第１の副段Ｓ１ａと第２の副段Ｓ２ａ、および第２の読
出しレジスタＲＬ２の各段中の第１の副段Ｓ１ｂと第２
の副段Ｓ１ｂが形成される。それらの副段は第２の転送
の向きＤ２に互いに連続する。
ドで動作する種類のものである。したがって、それらの
読出しレジスタの各段は電極対ＰＥ１，ＰＥ２を有す
る。それらの電極対により段当り２つの副段が形成され
る。すなわち、第１の読出しレジスタＲＬ１の各段中の
第１の副段Ｓ１ａと第２の副段Ｓ２ａ、および第２の読
出しレジスタＲＬ２の各段中の第１の副段Ｓ１ｂと第２
の副段Ｓ１ｂが形成される。それらの副段は第２の転送
の向きＤ２に互いに連続する。
【００３５】本発明の１つの特徴に従って、最初に、第
１の読出しレジスタＲＬ１へロードされるように構成さ
れている電荷を阻止する際に、第２の読出しレジスタＲ
Ｌ２（最も遠くの読出しレジスタ）へ転送されるように
構成されている電荷だけを前記読出しレジスタへ向かっ
て送ることを許し、第２に第１の読出しレジスタＲＬ１
へロードするように、感光領域ＺＰと読出しレジスタＲ
Ｌ１，ＲＬ２の間に多重化回路ＣＭが位置させられる。
１の読出しレジスタＲＬ１へロードされるように構成さ
れている電荷を阻止する際に、第２の読出しレジスタＲ
Ｌ２（最も遠くの読出しレジスタ）へ転送されるように
構成されている電荷だけを前記読出しレジスタへ向かっ
て送ることを許し、第２に第１の読出しレジスタＲＬ１
へロードするように、感光領域ＺＰと読出しレジスタＲ
Ｌ１，ＲＬ２の間に多重化回路ＣＭが位置させられる。
【００３６】図示の非限定的な例においては、多重化回
路ＣＭは多重化信号ＳＭにより制御される多重化電極Ｅ
Ｍを有する。多重化電極は、第１の通過電極ＥＰ１と、
この通過電極に最も近い行である第４の画素行Ｌ４との
間を読出しレジスタＲＬ１，ＲＬ２に平行に延長する。
更に詳しく言えば、多重化電極ＥＭは最後の電極Ｅ４
（すなわち、向きＤ１で見ると最後の電極）に部分的に
重なり合う。ここで説明している例においては、それら
の電極Ｅ４は画素Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６の第
４の副段を構成する。
路ＣＭは多重化信号ＳＭにより制御される多重化電極Ｅ
Ｍを有する。多重化電極は、第１の通過電極ＥＰ１と、
この通過電極に最も近い行である第４の画素行Ｌ４との
間を読出しレジスタＲＬ１，ＲＬ２に平行に延長する。
更に詳しく言えば、多重化電極ＥＭは最後の電極Ｅ４
（すなわち、向きＤ１で見ると最後の電極）に部分的に
重なり合う。ここで説明している例においては、それら
の電極Ｅ４は画素Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６の第
４の副段を構成する。
【００３７】読出しレジスタＲＬ１，ＲＬ２へロードす
るために転送信号ＳＴ１〜ＳＴ４の制御の下に行われる
レジスタＲＬ１〜ＲＬ４への電荷の転送中に、多重化回
路ＣＭは、まず、たとえば、全ての偶数番目の列（この
例では列Ｃ２とＣ４）内で発生された電荷を第１の読出
しレジスタＲＬ１の第１の副段Ｓ１ａへ向けて送り、次
に、この第１の読出しレジスタＲＬ２からそれらの電荷
は第２の読出しレジスタＲＬ２の第１の（向き合ってい
る）副段Ｓ１ｂへ向かって進み、奇数列Ｃ１，Ｃ３の電
荷は多重化回路ＣＭに保持される。
るために転送信号ＳＴ１〜ＳＴ４の制御の下に行われる
レジスタＲＬ１〜ＲＬ４への電荷の転送中に、多重化回
路ＣＭは、まず、たとえば、全ての偶数番目の列（この
例では列Ｃ２とＣ４）内で発生された電荷を第１の読出
しレジスタＲＬ１の第１の副段Ｓ１ａへ向けて送り、次
に、この第１の読出しレジスタＲＬ２からそれらの電荷
は第２の読出しレジスタＲＬ２の第１の（向き合ってい
る）副段Ｓ１ｂへ向かって進み、奇数列Ｃ１，Ｃ３の電
荷は多重化回路ＣＭに保持される。
【００３８】第２の読出しレジスタの第１の副段Ｓ１ｂ
を形成する電極は電気絶縁される、すなわち、第１の読
出しレジスタＲＬ１の第１の副段Ｓ１ａを形成する電極
とは独立である。これは、それらの電極が接続されて、
同一の信号を常に受けるようになっている従来の技術と
は異なる。
を形成する電極は電気絶縁される、すなわち、第１の読
出しレジスタＲＬ１の第１の副段Ｓ１ａを形成する電極
とは独立である。これは、それらの電極が接続されて、
同一の信号を常に受けるようになっている従来の技術と
は異なる。
【００３９】読出しレジスタへのローディングにおいて
は、第３の制御信号ＳＬ３が高いレベルにされている間
は第１の制御信号ＳＬ１は低いレベルに置かれ、２つの
読出しレジスタＲＬ１とＲＬ２の間、すなわち、それら
２つのレジスタの互いに向き合う２つの第１の副段Ｓ１
ａとＳ１ｂの間に十分強い電界が存在することに注目す
べきである。この強い電界は転送信号の効率の良い転送
を容易にする。
は、第３の制御信号ＳＬ３が高いレベルにされている間
は第１の制御信号ＳＬ１は低いレベルに置かれ、２つの
読出しレジスタＲＬ１とＲＬ２の間、すなわち、それら
２つのレジスタの互いに向き合う２つの第１の副段Ｓ１
ａとＳ１ｂの間に十分強い電界が存在することに注目す
べきである。この強い電界は転送信号の効率の良い転送
を容易にする。
【００４０】また、低いレベルの第２の制御信号ＳＬ２
により、同じ読出しレジスタの段間の電荷の通過は、第
１の向きＤ１に行われるこの転送動作では可能ではない
ことにも注目すべきである。
により、同じ読出しレジスタの段間の電荷の通過は、第
１の向きＤ１に行われるこの転送動作では可能ではない
ことにも注目すべきである。
【００４１】それから、第２の読出しレジスタＲＬ２が
偶数列Ｃ２，Ｃ４の電荷を受けた後で、多重化回路ＣＭ
に含まれている電荷と、奇数列Ｃ１，Ｃ３から来た電荷
が転送されて、第１の読出しレジスタＲＬ１の第２の副
段Ｓ２ａへロードされる。
偶数列Ｃ２，Ｃ４の電荷を受けた後で、多重化回路ＣＭ
に含まれている電荷と、奇数列Ｃ１，Ｃ３から来た電荷
が転送されて、第１の読出しレジスタＲＬ１の第２の副
段Ｓ２ａへロードされる。
【００４２】２つの読出しレジスタＲＬ１，ＲＬ２にロ
ードされると、第２の向きＤ２への電荷の転送（読出し
回路ＣＬ１，ＣＬ２間での電荷の送り）を開始すること
ができる。読出し回路へ向かってのこの転送中に、第１
の副段Ｓ１ａ，Ｓ１ｂは標準的なやり方で制御される。
すなわち、制御信号ＳＬ１とＳＬ３の位相は等しく、第
２の副段Ｓ２ａ，Ｓ２ｂに加えられる第２の制御信号Ｓ
Ｌ２に対して相補的である。
ードされると、第２の向きＤ２への電荷の転送（読出し
回路ＣＬ１，ＣＬ２間での電荷の送り）を開始すること
ができる。読出し回路へ向かってのこの転送中に、第１
の副段Ｓ１ａ，Ｓ１ｂは標準的なやり方で制御される。
すなわち、制御信号ＳＬ１とＳＬ３の位相は等しく、第
２の副段Ｓ２ａ，Ｓ２ｂに加えられる第２の制御信号Ｓ
Ｌ２に対して相補的である。
【００４３】したがって、読出しレジスタＲＬ１，ＲＬ
２の動作は、第２の転送の向きＤ２で行われる読出し動
作に固有の標準的なやり方で行われる。第２の読出しレ
ジスタＲＬ２の第１の副段Ｓ１ｂを制御するために、第
３の制御信号ＳＬ３が第１の制御信号ＳＬ１の代りをす
るのは、読出しレジスタＲＬ１のローディングする過程
においてだけである。
２の動作は、第２の転送の向きＤ２で行われる読出し動
作に固有の標準的なやり方で行われる。第２の読出しレ
ジスタＲＬ２の第１の副段Ｓ１ｂを制御するために、第
３の制御信号ＳＬ３が第１の制御信号ＳＬ１の代りをす
るのは、読出しレジスタＲＬ１のローディングする過程
においてだけである。
【００４４】読出し動作、すなわち、読出し回路への電
荷の転送自体の開始の前には、読出しレジスタに含まれ
ている電荷と、他のレジスタに含まれている電荷との間
の位置の違いを無くすように、２つの読出しレジスタＲ
Ｌ１，ＲＬ２において電荷が同じランクにある、すなわ
ち、同じ副段にあるように、ローディング動作を終わら
せる必要があることに注目すべきである。そのために、
第２の読出しレジスタＲＬ２の第１の副段Ｓ１ｂがこの
第２の読出しレジスタＲＬ２の第２の副段へ転送される
ように、第２の読出しレジスタＲＬ１，ＲＬ２が制御さ
れる。
荷の転送自体の開始の前には、読出しレジスタに含まれ
ている電荷と、他のレジスタに含まれている電荷との間
の位置の違いを無くすように、２つの読出しレジスタＲ
Ｌ１，ＲＬ２において電荷が同じランクにある、すなわ
ち、同じ副段にあるように、ローディング動作を終わら
せる必要があることに注目すべきである。そのために、
第２の読出しレジスタＲＬ２の第１の副段Ｓ１ｂがこの
第２の読出しレジスタＲＬ２の第２の副段へ転送される
ように、第２の読出しレジスタＲＬ１，ＲＬ２が制御さ
れる。
【００４５】第１の読出しレジスタＲＬ１に属する第１
の副段Ｓ１ａの電極と、第２の読出しレジスタＲＬ２に
属する第１の副段Ｓ１ｂの電極との間の電気的な独立性
が、多重化電極ＥＭを使用することの結果である効果と
は独立に、それら２つの読出しレジスタの間の電荷の転
送効率を高くする。２つの読出しレジスタＲＬ１，ＲＬ
２のローディング動作中に独立の電位により、読出しレ
ジスタＲＬ１，ＲＬ２の段Ａ１，Ａ２，Ｂ１，Ｂ２の全
ての電極を制御するように、それらの電極が互いに独立
に製造されているならば、多重化電極を使用しないこ
と、すなわち、ある列から来る電荷を阻止しないことも
可能である。
の副段Ｓ１ａの電極と、第２の読出しレジスタＲＬ２に
属する第１の副段Ｓ１ｂの電極との間の電気的な独立性
が、多重化電極ＥＭを使用することの結果である効果と
は独立に、それら２つの読出しレジスタの間の電荷の転
送効率を高くする。２つの読出しレジスタＲＬ１，ＲＬ
２のローディング動作中に独立の電位により、読出しレ
ジスタＲＬ１，ＲＬ２の段Ａ１，Ａ２，Ｂ１，Ｂ２の全
ての電極を制御するように、それらの電極が互いに独立
に製造されているならば、多重化電極を使用しないこ
と、すなわち、ある列から来る電荷を阻止しないことも
可能である。
【００４６】図３は図２に類似の上面図であって、多重
化回路ＣＭの可能な実施例の非限定的な例を示すもので
ある。
化回路ＣＭの可能な実施例の非限定的な例を示すもので
ある。
【００４７】向きＤ１への転送を行うために列Ｃ１〜Ｃ
４で行われる動作は、感光領域ＺＰの最後の副段、すな
わち、多重化電極ＥＭに最も近い最後の電極Ｅ４により
形成された第４の副段（図示の例では）から始めること
に変更されることに注目すべきである。以下の説明にお
いては、その最後の電極のことを最終電極Ｅ４Ｓと呼ぶ
ことにする。
４で行われる動作は、感光領域ＺＰの最後の副段、すな
わち、多重化電極ＥＭに最も近い最後の電極Ｅ４により
形成された第４の副段（図示の例では）から始めること
に変更されることに注目すべきである。以下の説明にお
いては、その最後の電極のことを最終電極Ｅ４Ｓと呼ぶ
ことにする。
【００４８】画素Ｐ１〜Ｐ１６の種々の副段Ｅ１〜Ｅ４
を形成する電極は、同じ行Ｌ１〜Ｌ４の全ての副段のた
めの同じ電極により共通に構成される。このような構成
が、第４の最後の電極すなわち最終電極Ｅ４Ｓに対して
図３に示されている。
を形成する電極は、同じ行Ｌ１〜Ｌ４の全ての副段のた
めの同じ電極により共通に構成される。このような構成
が、第４の最後の電極すなわち最終電極Ｅ４Ｓに対して
図３に示されている。
【００４９】最終電極Ｅ４Ｓは多重化電極と協働する。
その多重化電極へは多重化信号が加えられる。その多重
化信号は高いレベル（ここでは正）と、低いレベル（た
とえば０Ｖ、すなわち、種々の電極を支持している半導
体基板の電位）とを有することができる。
その多重化電極へは多重化信号が加えられる。その多重
化信号は高いレベル（ここでは正）と、低いレベル（た
とえば０Ｖ、すなわち、種々の電極を支持している半導
体基板の電位）とを有することができる。
【００５０】多重化信号ＳＭが低いレベルにあると、最
終電極Ｅ４Ｓの下側に蓄積されている電荷がその電極の
下で阻止され、第１の転送の向きＤ１へは転送されない
ように、その多重化信号は多重化電極ＥＭ（奇数列Ｃ
１，Ｃ３内の）の下側に電位を生ずる。
終電極Ｅ４Ｓの下側に蓄積されている電荷がその電極の
下で阻止され、第１の転送の向きＤ１へは転送されない
ように、その多重化信号は多重化電極ＥＭ（奇数列Ｃ
１，Ｃ３内の）の下側に電位を生ずる。
【００５１】上記動作に従って、それらの電荷の阻止は
奇数列Ｃ１，Ｃ３に含まれている電荷に対してのみ行わ
れる。
奇数列Ｃ１，Ｃ３に含まれている電荷に対してのみ行わ
れる。
【００５２】そのために、多重化電極は最終電極Ｅ４Ｓ
の上方に製造され（その最終電極から多重化電極は絶縁
層によって標準的なやり方で分離される）、基板と、偶
数列Ｃ２，Ｃ４の上側の多重化電極ＥＭとの間に挟ま
れ、かつ奇数列の間に挟まれないように、最終電極には
切れ目が設けられる。
の上方に製造され（その最終電極から多重化電極は絶縁
層によって標準的なやり方で分離される）、基板と、偶
数列Ｃ２，Ｃ４の上側の多重化電極ＥＭとの間に挟ま
れ、かつ奇数列の間に挟まれないように、最終電極には
切れ目が設けられる。
【００５３】このような構成が図４（ａ）にも示されて
いる。図４（ａ）は列Ｃ１〜Ｃ４に沿う断面図である。
いる。図４（ａ）は列Ｃ１〜Ｃ４に沿う断面図である。
【００５４】図４（ａ）は、基板４の上に形成されて、
行Ｌ３，Ｌ４に属する副段を形成する一連の電極Ｅ１，
Ｅ２，Ｅ３，Ｅ４の、第１の転送の向きＤ１に沿う略図
を示す。それらの副段の後に多重化電極ＥＭと、第１の
通過電極ＥＰ１と、第１の読出しレジスタＲＬ１と、第
２の通過電極ＲＬ２と、第２の読出しレジスタＲＬ２と
が続く。
行Ｌ３，Ｌ４に属する副段を形成する一連の電極Ｅ１，
Ｅ２，Ｅ３，Ｅ４の、第１の転送の向きＤ１に沿う略図
を示す。それらの副段の後に多重化電極ＥＭと、第１の
通過電極ＥＰ１と、第１の読出しレジスタＲＬ１と、第
２の通過電極ＲＬ２と、第２の読出しレジスタＲＬ２と
が続く。
【００５５】副段すなわち電極Ｅ１，Ｅ２，Ｅ３，Ｅ４
は転送信号ＳＴ１，ＳＴ２，ＳＴ３，ＳＴ４を受ける。
それらの転送信号は、最終電極を形成する第４の電極Ｅ
４Ｓを除き、全ての行に対して同一である。
は転送信号ＳＴ１，ＳＴ２，ＳＴ３，ＳＴ４を受ける。
それらの転送信号は、最終電極を形成する第４の電極Ｅ
４Ｓを除き、全ての行に対して同一である。
【００５６】最終電極Ｅ４Ｓは転送信号ＳＴ４Ｓを受け
る。この転送信号ＳＴ４Ｓは、それの低いレベルが他の
転送信号の低いレベルよりも高い値を持つべきであると
いう点で、特別な信号である。たとえば、他の転送信号
に対して、それの低いレベルの値が０ボルト（たとえば
基板の電位）で、高いレベルの値が＋１０ボルトである
とすると、転送信号ＳＴ４Ｓの高いレベルの値を同一に
することができるが、電位の井戸を維持させるために、
それの低いレベルの値をたとえば３ボルトにしなければ
ならない。その電位の井戸は、多重化電極ＥＭに加えら
れた多重化信号が低いレベルの時に、電荷を蓄積する。
る。この転送信号ＳＴ４Ｓは、それの低いレベルが他の
転送信号の低いレベルよりも高い値を持つべきであると
いう点で、特別な信号である。たとえば、他の転送信号
に対して、それの低いレベルの値が０ボルト（たとえば
基板の電位）で、高いレベルの値が＋１０ボルトである
とすると、転送信号ＳＴ４Ｓの高いレベルの値を同一に
することができるが、電位の井戸を維持させるために、
それの低いレベルの値をたとえば３ボルトにしなければ
ならない。その電位の井戸は、多重化電極ＥＭに加えら
れた多重化信号が低いレベルの時に、電荷を蓄積する。
【００５７】図４（ａ）は、多重化電極ＥＭの下側の破
線により延長させられた最終電極Ｅ４Ｓを示している。
図４（ａ）が奇数列Ｃ１またはＣ３を表すときに、最終
電極Ｅ４Ｓが多重化電極ＥＭの下側を延長しない場合で
あると解すべきである。このことは、この電極が活性状
態であることを意味する。これに反して偶数列Ｃ２，Ｃ
４の場合には、最終電極Ｅ４Ｓは多重化電極ＥＭの下側
を延長する。この場合には、多重化電極ＥＭはそれに加
えられる信号ＳＭのレベルとは無関係に何の作用も及ぼ
さない。
線により延長させられた最終電極Ｅ４Ｓを示している。
図４（ａ）が奇数列Ｃ１またはＣ３を表すときに、最終
電極Ｅ４Ｓが多重化電極ＥＭの下側を延長しない場合で
あると解すべきである。このことは、この電極が活性状
態であることを意味する。これに反して偶数列Ｃ２，Ｃ
４の場合には、最終電極Ｅ４Ｓは多重化電極ＥＭの下側
を延長する。この場合には、多重化電極ＥＭはそれに加
えられる信号ＳＭのレベルとは無関係に何の作用も及ぼ
さない。
【００５８】この構成においては、多重化信号が低いレ
ベル（０ボルトまたはそれの近く）で加えられると、そ
れは、図４（ｂ）に示すように、奇数列Ｃ１，Ｃ３にお
いてのみ、多重化電極ＥＭの下側に電位障壁を構成する
電位を決定する。
ベル（０ボルトまたはそれの近く）で加えられると、そ
れは、図４（ｂ）に示すように、奇数列Ｃ１，Ｃ３にお
いてのみ、多重化電極ＥＭの下側に電位障壁を構成する
電位を決定する。
【００５９】図４（ｂ）は、第２の通過電極ＥＰ２と第
２の読出しレジスタＲＬ２を除き、図４（ａ）に示され
ている種々の電極の下側で、基板４内で発生された電位
を示す。電荷結合回路のために用いられている従来の表
現方法に従って、正の電位が図で下向きに増大する。
２の読出しレジスタＲＬ２を除き、図４（ａ）に示され
ている種々の電極の下側で、基板４内で発生された電位
を示す。電荷結合回路のために用いられている従来の表
現方法に従って、正の電位が図で下向きに増大する。
【００６０】図４（ｂ）に示されている例においては、
転送信号ＳＴ１，ＳＴ２は高いレベルにある。転送信号
ＳＴ３，ＳＴ４，ＳＴ４Ｓは低いレベルにある。多重化
信号ＳＭは低いレベルにある。それに対して、第１の通
過イネーブル信号ＳＡ１は高いレベルにある。それらの
条件の下で、図４（ｂ）に示す時点より前の時点に最終
電極ＥＡＳの下側に電荷が蓄積されていると仮定する
と、列が奇数列Ｃ１〜Ｃ３であるときにはその出力電極
の下側にそれらの電荷は阻止されたままである。その理
由は、多重化電極ＥＭが活性状態にあるために、最終電
極Ｅ４Ｓの下側に蓄積されている電荷が流れ出すことに
対抗する電位障壁ＢＰを形成する低い電位を生ずる、と
言う事実のためである。先に説明したように、これをひ
き起こすためには、信号ＳＴ４Ｓが低いレベルであって
も、転送信号ＳＴ４Ｓが高いレベルの状態にある時に最
終電極Ｅ４Ｓの下側に既に蓄積されている全ての電荷を
含むことが出来る電位の井戸ＰＵが形成されるように、
信号ＳＴ４Ｓの低いレベルは信号ＳＴ３およびＳＭより
も高電位でなければならない。これは、出力電極Ｅ４Ｓ
の表面区域を活性状態にすることにより得ることができ
る。
転送信号ＳＴ１，ＳＴ２は高いレベルにある。転送信号
ＳＴ３，ＳＴ４，ＳＴ４Ｓは低いレベルにある。多重化
信号ＳＭは低いレベルにある。それに対して、第１の通
過イネーブル信号ＳＡ１は高いレベルにある。それらの
条件の下で、図４（ｂ）に示す時点より前の時点に最終
電極ＥＡＳの下側に電荷が蓄積されていると仮定する
と、列が奇数列Ｃ１〜Ｃ３であるときにはその出力電極
の下側にそれらの電荷は阻止されたままである。その理
由は、多重化電極ＥＭが活性状態にあるために、最終電
極Ｅ４Ｓの下側に蓄積されている電荷が流れ出すことに
対抗する電位障壁ＢＰを形成する低い電位を生ずる、と
言う事実のためである。先に説明したように、これをひ
き起こすためには、信号ＳＴ４Ｓが低いレベルであって
も、転送信号ＳＴ４Ｓが高いレベルの状態にある時に最
終電極Ｅ４Ｓの下側に既に蓄積されている全ての電荷を
含むことが出来る電位の井戸ＰＵが形成されるように、
信号ＳＴ４Ｓの低いレベルは信号ＳＴ３およびＳＭより
も高電位でなければならない。これは、出力電極Ｅ４Ｓ
の表面区域を活性状態にすることにより得ることができ
る。
【００６１】偶数列Ｃ２、Ｃ４の場合には、多重化電極
ＥＭは動作しない。最終電極Ｅ４Ｓの電位がＢＰのよう
な電位障壁により構成されないようなやり方で、およ
び、図４（ｂ）に破線矢印１２で表されているように電
荷が読出しレジスタＲＬ１へ向かって流されるように、
最終電極ＥＡＳの電位を定めるのはその最終電極Ｅ４Ｓ
である。
ＥＭは動作しない。最終電極Ｅ４Ｓの電位がＢＰのよう
な電位障壁により構成されないようなやり方で、およ
び、図４（ｂ）に破線矢印１２で表されているように電
荷が読出しレジスタＲＬ１へ向かって流されるように、
最終電極ＥＡＳの電位を定めるのはその最終電極Ｅ４Ｓ
である。
【００６２】もちろん、多重化回路を異なるように構成
することができ、また他の動作も可能である。重要なこ
とは、１つの列から来る電荷を保持すると同時に、近く
の列から来る電荷を通さねばならないことである。
することができ、また他の動作も可能である。重要なこ
とは、１つの列から来る電荷を保持すると同時に、近く
の列から来る電荷を通さねばならないことである。
【００６３】ＣＣＤ画像センサの標準的な種類の動作の
１つに従って、動作サイクルが、読出しレジスタのロー
ディング・ステップと読出しステップの和のＮ倍が続く
電荷蓄積ステップと、再び蓄積ステップなどを有するこ
とを思い出すことができる。ここに、Ｎは行Ｌ１〜Ｌ４
のような行の数に等しい。ローディング・ステップは第
１の転送の向きに行われる。いつも、それは１つの段か
ら列Ｃ１〜Ｃ４への転送と、読出しレジスタの段への、
最終電極Ｅ４Ｓの下側に既に蓄積されている電荷のロー
ディングとを含む。それから読出しステップが行われ
る。その読出しステップは第２の向きＤ２に行われる転
送より成る。この転送中に、読出しレジスタＲＬ１，Ｒ
Ｌ２に含まれている全ての電荷は読出し回路へ運ばれ、
その回路により読出される。
１つに従って、動作サイクルが、読出しレジスタのロー
ディング・ステップと読出しステップの和のＮ倍が続く
電荷蓄積ステップと、再び蓄積ステップなどを有するこ
とを思い出すことができる。ここに、Ｎは行Ｌ１〜Ｌ４
のような行の数に等しい。ローディング・ステップは第
１の転送の向きに行われる。いつも、それは１つの段か
ら列Ｃ１〜Ｃ４への転送と、読出しレジスタの段への、
最終電極Ｅ４Ｓの下側に既に蓄積されている電荷のロー
ディングとを含む。それから読出しステップが行われ
る。その読出しステップは第２の向きＤ２に行われる転
送より成る。この転送中に、読出しレジスタＲＬ１，Ｒ
Ｌ２に含まれている全ての電荷は読出し回路へ運ばれ、
その回路により読出される。
【００６４】図５（ａ）〜（ｇ）は、２つの読出しレジ
スタＲＬ１，ＲＬ２へのローディング中に、列Ｃ１〜Ｃ
４において、第１の転送の向きＤ１に、最終電極Ｅ４Ｓ
から第２の読出しレジスタＲＬ２へ互いに連続する種々
の電極へ加えられる種々の信号のタイミングを示すもの
である。
スタＲＬ１，ＲＬ２へのローディング中に、列Ｃ１〜Ｃ
４において、第１の転送の向きＤ１に、最終電極Ｅ４Ｓ
から第２の読出しレジスタＲＬ２へ互いに連続する種々
の電極へ加えられる種々の信号のタイミングを示すもの
である。
【００６５】図示の信号は、基板の電位（たとえば０ボ
ルトレベル）に近いか、それに一致する低いレベルと、
基板のドーピングに応じた正または負である高いレベル
との間で変化できる。たとえば、基板がＰ型であれば、
高いレベルは正である。
ルトレベル）に近いか、それに一致する低いレベルと、
基板のドーピングに応じた正または負である高いレベル
との間で変化できる。たとえば、基板がＰ型であれば、
高いレベルは正である。
【００６６】図５（ａ）は最終電極Ｅ４Ｓに加えられる
転送信号ＳＴ４Ｓを示している。この信号は、他の信号
の値と同じ値を有する高いレベルと、ここでは、上述の
他の信号のレベルよりも正である低いレベルとの間で変
化することができる。
転送信号ＳＴ４Ｓを示している。この信号は、他の信号
の値と同じ値を有する高いレベルと、ここでは、上述の
他の信号のレベルよりも正である低いレベルとの間で変
化することができる。
【００６７】図５（ｂ）は多重化電極ＥＭに加えられる
多重化信号ＳＭを示す。
多重化信号ＳＭを示す。
【００６８】図５（ｃ）は第１の通過電極ＥＰ１に加え
られる第１のイネーブル信号ＳＡ１を示す。
られる第１のイネーブル信号ＳＡ１を示す。
【００６９】図５（ｄ）は読出しレジスタＲＬ１，ＲＬ
２の第２の副段Ｓａ２，Ｓｂ２に加えられる第２の制御
信号ＳＬ２を示す。ローディング・ステップにおける動
作の効率を高くするためには、この制御信号ＳＬ２の低
いレベルの値は０ボルトよりも正であって、たとえばそ
の値は転送信号ＳＴ４Ｓの低いレベルの値に等しくされ
る。
２の第２の副段Ｓａ２，Ｓｂ２に加えられる第２の制御
信号ＳＬ２を示す。ローディング・ステップにおける動
作の効率を高くするためには、この制御信号ＳＬ２の低
いレベルの値は０ボルトよりも正であって、たとえばそ
の値は転送信号ＳＴ４Ｓの低いレベルの値に等しくされ
る。
【００７０】図５（ｅ）は第１の読出しレジスタＲＬ１
の第１の副段Ｓａ１に加えられる第１の制御信号ＳＬ１
を示す。この第１の制御信号ＳＬ１の低いレベルの値は
第２の制御信号ＳＬ２の値と同じであることが好ましい
（しかし、これは必須ではない）。
の第１の副段Ｓａ１に加えられる第１の制御信号ＳＬ１
を示す。この第１の制御信号ＳＬ１の低いレベルの値は
第２の制御信号ＳＬ２の値と同じであることが好ましい
（しかし、これは必須ではない）。
【００７１】図５（ｆ）は第２の通過電極ＥＰ２に加え
られる第２のイネーブル信号ＳＡ２を示す。
られる第２のイネーブル信号ＳＡ２を示す。
【００７２】図５（ｇ）は、第２の読出しレジスタＲＬ
２の第１の副段Ｓ１ｂに加えられる第３の制御信号ＳＬ
３を示す。第３の制御信号ＳＬ３は低いレベルを有す
る。その低いレベルの値は、第１の制御信号ＳＬ１およ
び第２の制御信号ＳＬ２のように、０ボルトよりも正で
あることが好ましい。
２の第１の副段Ｓ１ｂに加えられる第３の制御信号ＳＬ
３を示す。第３の制御信号ＳＬ３は低いレベルを有す
る。その低いレベルの値は、第１の制御信号ＳＬ１およ
び第２の制御信号ＳＬ２のように、０ボルトよりも正で
あることが好ましい。
【００７３】ローディング期間に先行する時刻ｔ０にお
いては、−転送信号ＳＬ４Ｓ（図５（ａ））は高いレベ
ルであり、−多重化信号ＳＭ（図５（ｂ））は低レベル
であり、−第１のイネーブル信号ＳＡ１（図５（ｃ））
は低レベルであり、−第２の制御信号ＳＬ２（図５
（ｄ））は低レベルであり、−第１の制御信号ＳＬ１
（図５（ｅ））は高レベルであり、−第２の可能化信号
ＳＡ２（図５（ｆ））は低レベルであり、−第３の制御
信号ＳＬ３（図５（ｇ））は高レベルである。
いては、−転送信号ＳＬ４Ｓ（図５（ａ））は高いレベ
ルであり、−多重化信号ＳＭ（図５（ｂ））は低レベル
であり、−第１のイネーブル信号ＳＡ１（図５（ｃ））
は低レベルであり、−第２の制御信号ＳＬ２（図５
（ｄ））は低レベルであり、−第１の制御信号ＳＬ１
（図５（ｅ））は高レベルであり、−第２の可能化信号
ＳＡ２（図５（ｆ））は低レベルであり、−第３の制御
信号ＳＬ３（図５（ｇ））は高レベルである。
【００７４】時刻ｔ０の後でローディング期間ＰＣの始
まりを示す時刻ｔ１においては、−第１のイネーブル信
号ＳＡ１は高レベルになり、−第２のイネーブル信号Ｓ
Ａ２は高レベルになる。
まりを示す時刻ｔ１においては、−第１のイネーブル信
号ＳＡ１は高レベルになり、−第２のイネーブル信号Ｓ
Ａ２は高レベルになる。
【００７５】時刻ｔ１の後の時刻ｔ２においては、最終
電極Ｅ４Ｓに加えられる転送信号ＳＴ４Ｓは低レベルに
なる。これは、読出しレジスタＲＬ２へ向かう偶数列の
電荷の転送の開始を示す。
電極Ｅ４Ｓに加えられる転送信号ＳＴ４Ｓは低レベルに
なる。これは、読出しレジスタＲＬ２へ向かう偶数列の
電荷の転送の開始を示す。
【００７６】時刻ｔ２の後の時刻ｔ３においては、第１
のイネーブル信号ＳＡ１は低レベルになる。
のイネーブル信号ＳＡ１は低レベルになる。
【００７７】時刻ｔ３の後の時刻ｔ４では、第１の制御
信号ＳＬ１が低レベルになる。
信号ＳＬ１が低レベルになる。
【００７８】時刻ｔ４の後の時刻ｔ５においては、第２
のイネーブル信号ＳＡ２は低レベルになる。
のイネーブル信号ＳＡ２は低レベルになる。
【００７９】時刻ｔ５の後の時刻ｔ６では、−多重化信
号ＳＭは高レベルになり、−第２の制御信号ＳＬ２が高
レベルになる。
号ＳＭは高レベルになり、−第２の制御信号ＳＬ２が高
レベルになる。
【００８０】時刻ｔ６の後の時刻Ｔ７では、−第１のイ
ネーブル信号ＳＡ１は高レベルとなる。この結果として
奇数列から電荷が第１の読出しレジスタＲＬ１へ向かっ
て転送され、−第３の制御信号ＳＬ３は低レベルとな
る。この結果として、第１の副段Ｓ１ｂから第２の副段
Ｓ２ｂへ進む電荷が第２の読出しレジスタＲＬ２へ転送
される。
ネーブル信号ＳＡ１は高レベルとなる。この結果として
奇数列から電荷が第１の読出しレジスタＲＬ１へ向かっ
て転送され、−第３の制御信号ＳＬ３は低レベルとな
る。この結果として、第１の副段Ｓ１ｂから第２の副段
Ｓ２ｂへ進む電荷が第２の読出しレジスタＲＬ２へ転送
される。
【００８１】時刻ｔ７の後の時刻ｔ８では、多重化信号
ＳＭは低レベルになる。
ＳＭは低レベルになる。
【００８２】時刻ｔ８の後の時刻ｔ９では、−転送信号
ＳＴ４Ｓは高レベルになり、−イネーブル信号ＳＡ１は
低レベルになって、読出しレジスタのローディング期間
の終りを示す。
ＳＴ４Ｓは高レベルになり、−イネーブル信号ＳＡ１は
低レベルになって、読出しレジスタのローディング期間
の終りを示す。
【００８３】時刻ｔ９の後の時刻ｔ１０では、−第１の
制御信号ＳＬ１と第３の制御信号ＳＬ３は高レベルにな
り、第２の制御信号ＳＬ２は低レベルになる。これは読
出し期間ＰＬの開始を示す。その期間中は、２つの読出
しレジスタＲＬ１，ＲＬ２は含んでいる電荷を読出し回
路へ転送する。
制御信号ＳＬ１と第３の制御信号ＳＬ３は高レベルにな
り、第２の制御信号ＳＬ２は低レベルになる。これは読
出し期間ＰＬの開始を示す。その期間中は、２つの読出
しレジスタＲＬ１，ＲＬ２は含んでいる電荷を読出し回
路へ転送する。
【００８４】それら３つの制御信号ＳＬ１，ＳＬ２，Ｓ
Ｌ３は、１つの同じ周波数を有する一連の方形波パルス
により構成される。第１の制御信号と第３の制御信号の
位相は同じであって、第２の制御信号の位相に対しては
相補的である。このようにして、読出しレジスタＲＬ１
とＲＬ２に属し、互いに向き合う副段対Ｓ１ａとＳ１
ｂ、Ｓ２ａとＳ２ｂは同じ位相により制御される。これ
は、第１の副段Ｓ１ａと第２の副段Ｓ１ｂに対して特に
分かる。ローディング期間中は、それらの副段は位相の
異なる信号により制御される。
Ｌ３は、１つの同じ周波数を有する一連の方形波パルス
により構成される。第１の制御信号と第３の制御信号の
位相は同じであって、第２の制御信号の位相に対しては
相補的である。このようにして、読出しレジスタＲＬ１
とＲＬ２に属し、互いに向き合う副段対Ｓ１ａとＳ１
ｂ、Ｓ２ａとＳ２ｂは同じ位相により制御される。これ
は、第１の副段Ｓ１ａと第２の副段Ｓ１ｂに対して特に
分かる。ローディング期間中は、それらの副段は位相の
異なる信号により制御される。
【００８５】図６（ｂ）〜（ｇ）は、図６（ａ）の断面
図に示されている種類の偶数列Ｃ２，Ｃ４の電極の下側
の基板中に発生される電位を示している。それらの電位
は図５（ａ）〜（ｇ）を参照して先に説明した時刻に発
生される電位である。
図に示されている種類の偶数列Ｃ２，Ｃ４の電極の下側
の基板中に発生される電位を示している。それらの電位
は図５（ａ）〜（ｇ）を参照して先に説明した時刻に発
生される電位である。
【００８６】図６（ａ）は、最終電極から始まって、第
１の転送の向きＤ１に従う偶数列Ｃ２，Ｃ４の一連の電
極を示す。この図は、最終電極Ｅ４５と、第１の電極を
示している。この図は、最終電極Ｅ４５と、第１の通過
電極ＥＰ１と、第１の読出しレジスタの第１の副段Ｓ１
ａを形成する電極と、第２の通過電極ＥＰ２と、第２の
読出しレジスタＲＬ２の第１の副段Ｓ１ｂを形成する電
極とを図で左から右へ順次示している。それらの電極は
基板４の上で、埋込みチャネルを構成するＮ型層の上側
に製造される。多重化電極ＥＭは偶数列Ｃ２またはＣ４
においては活性状態にないから、その多重化電極ＥＭは
破線で示されている。
１の転送の向きＤ１に従う偶数列Ｃ２，Ｃ４の一連の電
極を示す。この図は、最終電極Ｅ４５と、第１の電極を
示している。この図は、最終電極Ｅ４５と、第１の通過
電極ＥＰ１と、第１の読出しレジスタの第１の副段Ｓ１
ａを形成する電極と、第２の通過電極ＥＰ２と、第２の
読出しレジスタＲＬ２の第１の副段Ｓ１ｂを形成する電
極とを図で左から右へ順次示している。それらの電極は
基板４の上で、埋込みチャネルを構成するＮ型層の上側
に製造される。多重化電極ＥＭは偶数列Ｃ２またはＣ４
においては活性状態にないから、その多重化電極ＥＭは
破線で示されている。
【００８７】図６（ｂ）は時刻ｔ０の時の状態を示すも
のであって、最終電極Ｅ４Ｓの下側に、ある量の電荷Ｑ
Ｐａを含むことができる電位の井戸が形成されている様
子を示す。
のであって、最終電極Ｅ４Ｓの下側に、ある量の電荷Ｑ
Ｐａを含むことができる電位の井戸が形成されている様
子を示す。
【００８８】図６（ｃ）は時刻ｔ１の時の状態を示すも
のであって、電極Ｅ４５，ＥＰ１，Ｓ１ａ，ＥＰ２，Ｓ
１ｂの下側に電荷ＱＰａが分布されていることを示す。
のであって、電極Ｅ４５，ＥＰ１，Ｓ１ａ，ＥＰ２，Ｓ
１ｂの下側に電荷ＱＰａが分布されていることを示す。
【００８９】図６（ｄ）は、時刻ｔ２において、電極Ｅ
４Ｓの下側の電荷が電極ＥＰ１，Ｓ１ａ，ＥＰ２，Ｓ１
ｂの下側へ流される様子を示す。
４Ｓの下側の電荷が電極ＥＰ１，Ｓ１ａ，ＥＰ２，Ｓ１
ｂの下側へ流される様子を示す。
【００９０】図６（ｅ）は、時刻ｔ３において、第１の
通過電極ＥＰ１の下側の電荷が副段Ｓ１ａ、通過電極Ｐ
２、副段Ｓ１ａの下側へ流れたことを示す。
通過電極ＥＰ１の下側の電荷が副段Ｓ１ａ、通過電極Ｐ
２、副段Ｓ１ａの下側へ流れたことを示す。
【００９１】図６（ｆ）は、時刻ｔ４において、まず、
第２の制御信号ＳＬ２が低レベルになること、第２に、
ここで説明している例においては、通過電極ＥＰ２の下
側の電位が副段Ｓ１ｂの下側にあったときよりも正の値
が低くなっていることのために、電荷ＱＰａは第２の読
出しレジスタＲＬ２の第１の副段Ｓ１ｂのみに含まれる
（第２のイネーブル信号ＳＡ２の高いレベルは他の信号
より、たとえば２ボルトだけ正の値が低い）。これは不
可欠なことではないが、電荷の後戻りを阻止できる。
第２の制御信号ＳＬ２が低レベルになること、第２に、
ここで説明している例においては、通過電極ＥＰ２の下
側の電位が副段Ｓ１ｂの下側にあったときよりも正の値
が低くなっていることのために、電荷ＱＰａは第２の読
出しレジスタＲＬ２の第１の副段Ｓ１ｂのみに含まれる
（第２のイネーブル信号ＳＡ２の高いレベルは他の信号
より、たとえば２ボルトだけ正の値が低い）。これは不
可欠なことではないが、電荷の後戻りを阻止できる。
【００９２】図６（ｇ）は、時刻ｔ５において、通過電
極ＥＰ２の電位が負となり、したがって副段Ｓ１ｂの下
側の電荷ＱＰａの蓄積を確保することを示す。
極ＥＰ２の電位が負となり、したがって副段Ｓ１ｂの下
側の電荷ＱＰａの蓄積を確保することを示す。
【００９３】偶数列Ｃ２，Ｃ４において発生され、第１
の読出しレジスタＲＬ１を横切った後で、第２の読出し
レジスタＲＬ２の第１の副段Ｓ１ｂへ転送された電荷Ｑ
Ｐａの量は、第２の読出しレジスタＲＬ２の第２の副段
Ｓ２ｂまで図の紙面に対して垂直に（第２の転送の向き
に）転送される。
の読出しレジスタＲＬ１を横切った後で、第２の読出し
レジスタＲＬ２の第１の副段Ｓ１ｂへ転送された電荷Ｑ
Ｐａの量は、第２の読出しレジスタＲＬ２の第２の副段
Ｓ２ｂまで図の紙面に対して垂直に（第２の転送の向き
に）転送される。
【００９４】図７（ｂ）〜（ｈ）は、図７（ａ）に断面
図により部分的に示されているような種類の奇数列Ｃ
１，Ｃ３の電極の下側に発生される電位を示す。それら
の電位は図５（ａ）〜（ｇ）を参照して述べた時刻に発
生されるものである。
図により部分的に示されているような種類の奇数列Ｃ
１，Ｃ３の電極の下側に発生される電位を示す。それら
の電位は図５（ａ）〜（ｇ）を参照して述べた時刻に発
生されるものである。
【００９５】図７（ａ）は奇数列Ｃ１，Ｃ３の電極を示
す。それらの電極は最終電極Ｅ４Ｓから始まって、第１
の転送の向きＤ１へ互いに連続する。最終電極Ｅ４Ｓの
後に多重化電極ＥＭと、通過電極ＥＰ１と、第１の読出
しレジスタＲＬ１の第２の副段Ｓ２ａを形成する電極
と、その第２の副段Ｓ２ａを越える電荷の転送を阻止す
る絶縁障壁Ｂｉとが連続して設けられる。それらの電極
は基板４の、埋込みチャネルを形成するＮ型層の上側に
設けられる。
す。それらの電極は最終電極Ｅ４Ｓから始まって、第１
の転送の向きＤ１へ互いに連続する。最終電極Ｅ４Ｓの
後に多重化電極ＥＭと、通過電極ＥＰ１と、第１の読出
しレジスタＲＬ１の第２の副段Ｓ２ａを形成する電極
と、その第２の副段Ｓ２ａを越える電荷の転送を阻止す
る絶縁障壁Ｂｉとが連続して設けられる。それらの電極
は基板４の、埋込みチャネルを形成するＮ型層の上側に
設けられる。
【００９６】図７（ｂ）は時刻ｔ０に属するもので、奇
数列Ｃ１，Ｃ３に集められたある量の電荷ＱＰｉを含む
電位の井戸が最終電極Ｅ４Ｓの下側に形成されることを
示している。他の電極の下側の電位は最終電極Ｅ４Ｓの
下側に生ずる電位に対して正である。動作効率を一層高
くするためには、多重化電極ＥＭの下側のＮ型埋込み層
にＮ型領域を形成するのがよいことに注目されたい（必
ずそうしなければならないというわけではない）。こう
することにより多重化電極ＥＭの下側の電位がより一層
負の値にされる。
数列Ｃ１，Ｃ３に集められたある量の電荷ＱＰｉを含む
電位の井戸が最終電極Ｅ４Ｓの下側に形成されることを
示している。他の電極の下側の電位は最終電極Ｅ４Ｓの
下側に生ずる電位に対して正である。動作効率を一層高
くするためには、多重化電極ＥＭの下側のＮ型埋込み層
にＮ型領域を形成するのがよいことに注目されたい（必
ずそうしなければならないというわけではない）。こう
することにより多重化電極ＥＭの下側の電位がより一層
負の値にされる。
【００９７】図７（ｃ）は、時刻ｔ１において、全ての
電荷ＱＰｉが最終電極Ｅ４Ｓの下側に蓄積されたままで
あることを示す。もっとも、通過電極ＥＰ１の下側では
電位は正になることを示す。
電荷ＱＰｉが最終電極Ｅ４Ｓの下側に蓄積されたままで
あることを示す。もっとも、通過電極ＥＰ１の下側では
電位は正になることを示す。
【００９８】図７（ｄ）は、時刻ｔ２において、電荷Ｑ
Ｐｉが最終電極Ｅ４Ｓの下側に保持されたままであり、
この時刻には偶数列Ｃ２，Ｃ４において電荷はこの電極
を離れることを示す。
Ｐｉが最終電極Ｅ４Ｓの下側に保持されたままであり、
この時刻には偶数列Ｃ２，Ｃ４において電荷はこの電極
を離れることを示す。
【００９９】図７（ｅ）は、時刻ｔ３において、最終電
極Ｅ４Ｓの下側に蓄積されている電荷ＱＰｉに影響を及
ぼすこともなしに、通過電極ＥＰ１の下側の電位が負に
なることを示す。
極Ｅ４Ｓの下側に蓄積されている電荷ＱＰｉに影響を及
ぼすこともなしに、通過電極ＥＰ１の下側の電位が負に
なることを示す。
【０１００】図７（ｆ）は、時刻ｔ６において、多重化
電極ＥＭの下側と、第１の読出しレジスタＲＬ１の第２
の副段Ｓ２ａを構成する電極の下側との電位が、電荷Ｑ
Ｐｉの一部が第２の副段Ｓ２ａへ流されるようにして、
正になることを示す。
電極ＥＭの下側と、第１の読出しレジスタＲＬ１の第２
の副段Ｓ２ａを構成する電極の下側との電位が、電荷Ｑ
Ｐｉの一部が第２の副段Ｓ２ａへ流されるようにして、
正になることを示す。
【０１０１】図７（ｇ）は、時刻ｔ７において、第１の
通過電極ＥＰ１の下側の電位がより正となり、それか
ら、最終電極Ｅ４Ｓの下側の残っている全ての電荷が第
２の副段Ｓ２ａへ向かって流れることを示す。
通過電極ＥＰ１の下側の電位がより正となり、それか
ら、最終電極Ｅ４Ｓの下側の残っている全ての電荷が第
２の副段Ｓ２ａへ向かって流れることを示す。
【０１０２】図７（ｈ）は、時刻ｔ９において、全ての
電荷ＱＰｉが第１の読出しレジスタＲＬ１の第２の副段
Ｓ２ａにより形成された電位の井戸に含まれていること
を示す。
電荷ＱＰｉが第１の読出しレジスタＲＬ１の第２の副段
Ｓ２ａにより形成された電位の井戸に含まれていること
を示す。
【図１】従来の標準的な感光性電荷結合素子（ＣＣＤ）
の全体的な構成を示す図。
の全体的な構成を示す図。
【図２】本発明の感光性ＣＣＤの全体的な構成を示す
図。
図。
【図３】図２に示されている感光性ＣＣＤの最終電極の
態様を示す図。
態様を示す図。
【図４】（ａ）は図３に示されている電極の断面図、
（ｂ）は（ａ）の電極の下側に発生された電位を示す図
である。
（ｂ）は（ａ）の電極の下側に発生された電位を示す図
である。
【図５】（ａ）〜（ｇ）は図４に示されている電極に加
えられる種々の信号のタイミング図。
えられる種々の信号のタイミング図。
【図６】（ａ）〜（ｇ）は動作中に偶数列に発生された
電位を示す図。
電位を示す図。
【図７】（ａ）〜（ｈ）は動作中に奇数列に発生された
電位を示す図。
電位を示す図。
Ｃ１〜Ｃ４ 列 ＣＬ１，ＣＬ２ 読出し回路 ＣＭ 多重化回路 Ｅ１〜Ｅ４ 電極 ＥＭ 多重化電極 ＥＰ１，ＥＰ２ 通過電極 Ｅ４Ｓ 最終電極 Ｌ１〜Ｌ４ 行 Ｐ１〜Ｐ１６ 画素 ＲＬ１〜ＲＣ４ 列レジスタ ＲＬ１〜ＲＣ４ 読出しレジスタ
フロントページの続き (72)発明者 ルイ、ブリソ フランス国サン、テグレブ、リュ、デ ュ、ミュレ、７ (72)発明者 ブリュノ、ジリ フランス国グルノーブル、ルート、ド、 リヨン、46 (56)参考文献 特開 平４−213282（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/148 H01L 29/762 H04N 5/335
Claims (10)
- 【請求項１】感光領域すなわち画素のマトリックス配列
と、少なくとも２つの異なる読出しレジスタとを備え、
前記読出しレジスタの各段は列に直角な転送方向に互い
に連続する少なくとも２つの副段を備えており、第１の
読出しレジスタの第１の副段および第２の副段はそれぞ
れ第２の読出しレジスタの対応する第１の副段および第
２の副段に対向しており、第１の列から到来した感光電
荷は前記マトリクスのある行の電荷ローディング動作中
に第１の読出しレジスタの第１の副段を介して第２の読
出しレジスタへ転送され、第２の列の電荷は同一ローデ
ィング動作中に第１の読出しレジスタへのみ転送され、
前記第１の列および第２の列は前記マトリクス中で前記
転送方向に沿って交番し、前記各副段はそれぞれ制御電
極を有し、前記第１および第２の読出しレジスタの第２
の副段の制御電極は共通電位によって制御され、前記第
１の読出しレジスタの第１の副段の制御電極は前記第２
の読出しレジスタの対応する第１の副段の制御電極とは
電気的に独立しており、さらに前記第１の読出しレジス
タの第１の副段の制御電極、および前記第２の読出しレ
ジスタの第１の副段の制御電極にそれぞれ、前記ローデ
ィング動作中に異なる電位を供給する手段が設けられて
いる、感光性電荷結合素子。 - 【請求項２】ある特定の列からの感光電荷を第１の読出
しレジスタへローディングするのを禁止すると共に、他
の列から第１の読出しレジスタを介して第２の読出しレ
ジスタへローディングするのを可能にし、次いで前記特
定の列からの感光電荷を前記第１の読出しレジスタへロ
ーディングする転送手段が設けられている、請求項１に
記載の感光性電荷結合素子。 - 【請求項３】前記読出しレジスタは２相モードで動作す
る種類のものである、請求項１または２に記載の感光性
電荷結合素子。 - 【請求項４】Ｎを読出しレジスタの数に等しいものとし
て、前記読出しレジスタは前記列のピッチのＮ倍に等し
いピッチに従って配置された段を備えている、請求項１
または２に記載の感光性電荷結合素子。 - 【請求項５】前記読出しレジスタの各段は、前記列に対
して直角な転送方向に互いに連続する少なくとも二つの
副段を有し、前記第１の読出しレジスタの第１の副段お
よび第２の副段はそれぞれ前記第２の読出しレジスタの
第１の副段および第２の副段に対向しており、前記第２
の読出しレジスタへ転送される電荷は前記第１の読出し
レジスタの第１の副段を介して転送され、前記第１の読
出しレジスタの第１の副段の形成する電極は前記第２の
読出しレジスタの第１の副段を形成する電極とは電気的
に独立している、請求項１または２に記載の感光性電荷
結合素子。 - 【請求項６】読出しレジスタのローディング中に、前記
第１の読出しレジスタの第１の副段は、前記第２の読出
しレジスタの第１の副段を制御する信号の位相とは異な
る位相を有する信号によって制御される、請求項５記載
の感光性電荷結合素子。 - 【請求項７】２つの読出しレジスタを備え、１つおきの
列の電荷を多重化電極が保持している、請求項２記載の
感光性電荷結合素子。 - 【請求項８】感光領域すなわち画素のマトリックス配列
と、少なくとも２つの異なる読出しレジスタとを備え、
ある特定の列から到来した感光電荷は第１の読出しレジ
スタへロードされ、他の列から到来した感光電荷は、読
出しレジスタのローディング中に、ロードされるべき第
１の読出しレジスタを介して第２の読出しレジスタへ転
送され、各読出しレジスタの各段は、列に対して直角な
転送方向に互いに連続する少なくとも２つの副段を有
し、第１の読出しレジスタの第１の副段および第２の副
段は第２の読出しレジスタの第１の副段および第２の副
段にそれぞれ対向し、電荷は第１の読出しレジスタの第
１の副段を通って第２の読出しレジスタへ転送され、ロ
ーディング動作中に前記第１の読出しレジスタの第１の
副段および前記第２の読出しレジスタの第１の副段にそ
れぞれ異なる電位を供給する手段が設けられ、各画素
は、複数の列を配置し、かつ列に平行な転送方向に従う
方向に互いに連続する少なくとも２つの電極を備え、各
列において、最後の画素の最後 の電極は最終電極と呼ば
れる電極を構成し、前記読出しレジスタへ向かう電荷の
転送を禁止したり許可したりするために感光領域と読出
しレジスタとの間に少なくとも１つの通過電極が位置し
ており、さらに画素と通過電極との間に少なくとも１つ
の多重化電極が位置しており、前記多重化電極は前記通
過電極および出力電極と協働して、連続するいくつかの
列のうちの少なくとも１つの列に発生された電荷を保持
する、感光性電荷結合素子。 - 【請求項９】前記各電極は半導体基板上に形成され、前
記少なくとも１つの列以外の列の最終電極は多重化電極
と半導体基板との間に設けられ、その列に発生された電
荷は前記多重化電極によっては保持されず、前記少なく
とも１つの列の最終電極は前記多重化電極と前記半導体
基板との間には設けられず、前記少なくとも１つの列に
発生された電荷は前記多重化電極によって保持される、
請求項８記載の感光性電荷結合素子。 - 【請求項１０】最終電極は高レベルと低レベルの間で変
化しうる電圧信号によって制御され、前記低レベルの値
は、多重化電極と協働して、列の最終電極の下側に電位
の井戸を形成して電荷を保持するようなものである、請
求項８記載の感光性電荷結合素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9105470A FR2676155B1 (fr) | 1991-05-03 | 1991-05-03 | Dispositif photosensible a registres de lecture juxtaposes. |
| FR9105470 | 1991-05-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175248A JPH05175248A (ja) | 1993-07-13 |
| JP3157277B2 true JP3157277B2 (ja) | 2001-04-16 |
Family
ID=9412505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13970292A Expired - Fee Related JP3157277B2 (ja) | 1991-05-03 | 1992-05-01 | 感光性電荷結合素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5777672A (ja) |
| EP (1) | EP0512878B1 (ja) |
| JP (1) | JP3157277B2 (ja) |
| DE (1) | DE69212698T2 (ja) |
| FR (1) | FR2676155B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462779B1 (en) * | 1998-02-23 | 2002-10-08 | Eastman Kodak Company | Constant speed, variable resolution two-phase CCD |
| US6795367B1 (en) * | 2000-05-16 | 2004-09-21 | Micron Technology, Inc. | Layout technique for address signal lines in decoders including stitched blocks |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119278A (ja) * | 1982-01-08 | 1983-07-15 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
| EP0115225B1 (fr) * | 1982-12-21 | 1987-05-06 | Thomson-Csf | Procédé d'analyse d'un dispositif photosensible à transfert de ligne et dispositif de mise en oeuvre d'un tel procédé |
| FR2551919B1 (fr) * | 1983-09-13 | 1986-10-10 | Thomson Csf | Dispositif photosensible a transfert de ligne |
| JPH07120772B2 (ja) * | 1986-01-10 | 1995-12-20 | 富士写真フイルム株式会社 | 固体撮像素子 |
| JPH0789583B2 (ja) * | 1986-06-30 | 1995-09-27 | 日本電気株式会社 | 電荷結合素子装置およびその駆動方法 |
| FR2608315B1 (fr) * | 1986-12-16 | 1989-02-17 | Thomson Csf | Dispositif anti-eblouissement pour capteur d'images a transfert de charges et capteur d'images comportant un tel dispositif |
| FR2616027B1 (fr) * | 1987-05-26 | 1994-03-25 | Thomson Csf | Photosenseur a structure de transfert de trame et son utilisation dans un capteur d'images a effet de trainage reduit |
| FR2626102B1 (fr) * | 1988-01-19 | 1990-05-04 | Thomson Csf | Memoire a transfert de charges et procede de fabrication de cette memoire |
| FR2645323B1 (fr) * | 1989-03-28 | 1992-11-27 | Thomson Composants Militaires | Registres de lecture du type a transfert de charges a grande dynamique de sortie |
| FR2653627B1 (fr) * | 1989-10-20 | 1996-11-15 | Thomson Composants Militaires | Detecteurs d'images a forte capacite de stockage par pixel. |
| US4949183A (en) * | 1989-11-29 | 1990-08-14 | Eastman Kodak Company | Image sensor having multiple horizontal shift registers |
| JPH03171771A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| US5040071A (en) * | 1990-03-21 | 1991-08-13 | Eastman Kodak Company | Image sensor having multiple horizontal shift registers |
-
1991
- 1991-05-03 FR FR9105470A patent/FR2676155B1/fr not_active Expired - Fee Related
-
1992
- 1992-04-21 EP EP92401115A patent/EP0512878B1/fr not_active Expired - Lifetime
- 1992-04-21 DE DE69212698T patent/DE69212698T2/de not_active Expired - Fee Related
- 1992-05-01 JP JP13970292A patent/JP3157277B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-19 US US08/744,197 patent/US5777672A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69212698D1 (de) | 1996-09-19 |
| FR2676155A1 (fr) | 1992-11-06 |
| FR2676155B1 (fr) | 1993-07-16 |
| EP0512878B1 (fr) | 1996-08-14 |
| DE69212698T2 (de) | 1996-11-28 |
| JPH05175248A (ja) | 1993-07-13 |
| US5777672A (en) | 1998-07-07 |
| EP0512878A1 (fr) | 1992-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0077003A2 (en) | Color solid-state imager | |
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| EP0455801A1 (en) | Image sensor | |
| EP0513666A1 (en) | CCD shift register | |
| US4990985A (en) | Charge coupled device having a parallel-serial converting portion | |
| KR100261128B1 (ko) | 고체촬상소자 | |
| GB1561747A (en) | Charge transfer devices | |
| JP3157277B2 (ja) | 感光性電荷結合素子 | |
| US4165539A (en) | Bidirectional serial-parallel-serial charge-coupled device | |
| US5485207A (en) | CCD image sensor for normal and mirror images | |
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| US5900769A (en) | Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods | |
| US5369434A (en) | Charge transfer device with high speed transfer rate | |
| EP0159758A1 (en) | Charge-coupled device | |
| JPH07322143A (ja) | 固体撮像装置の駆動方法 | |
| KR800000780B1 (ko) | 고체촬상장치(固體撮像裝置) | |
| JPH0137910B2 (ja) | ||
| JP2864626B2 (ja) | 固体撮像装置 | |
| JPS60187054A (ja) | 電荷転送装置およびその駆動方法 | |
| JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JP2940801B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH06105719B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPH06120477A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |