JP3154821B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3154821B2 JP3154821B2 JP19134492A JP19134492A JP3154821B2 JP 3154821 B2 JP3154821 B2 JP 3154821B2 JP 19134492 A JP19134492 A JP 19134492A JP 19134492 A JP19134492 A JP 19134492A JP 3154821 B2 JP3154821 B2 JP 3154821B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- node
- semiconductor integrated
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
に関し、特に、CMOS型半導体記憶装置に関するもの
である。
に、半導体記憶装置においては、その高集積化ととも
に、アクセス時間(データの読出しに要する時間)を短
縮し、読出し動作を高速化することも非常に重要な技術
となっている。このような要請に応える技術して、例え
ば、技術文献(電子材料,1990 年6 月号) の第22〜27頁
には、図3に示すスタティックランダムアクセスメモリ
(SRAM)用のセンスアンプ回路が開示されている。
び第2センスアンプA,Bと、これらのセンスアンプ
A,B間に設けられたイコライズ回路Cとから構成され
ており、図外のSRAMメモリセルに接続される第1セ
ンスアンプAは、カレントミラー形アンプが並列接続さ
れている。第1センスアンプAに従属接続された第2セ
ンスアンプBは、PMOS正帰還形センスアンプ回路で
構成されている。
は、別々のクロック信号CLK1,CLK2により活性
化され、メモリセルから読み出された相補信号が出力さ
れるノードd1,−d1(以下、相補関係にある一方の
信号などについては−を付けて表示する)間の微小電位
差(一般的に、100mv〜200mv程度)を検知
し、第2センスアンプBの出力ノードD1,−D1間に
大きな電位差(一般に、ノードd1,−d1間の電位差
の数倍〜数10倍)を発生させるためのものである。
ロックφ1 により駆動され、メモリサイクルの開始ない
しは終了後に、第1および第2センスアンプA,Bを接
続するノードe1,−e1を中間電位に保つものであ
る。メモリサイクル以外の期間において、クロック信号
CLK1,CLK2は、Lレベルにあり、イコライズク
ロックφ1 は、Hレベルに設定されている。
プA,Bは、非活性状態にあり、ノードe1,−e1
は、中間レベルにイコライズされている。いま、ノード
d1,−d1に入力電圧が印加され、特定されたメモリ
セル内の信号が読み出されたとすると、イコライズクロ
ックφ1 をLレベルにし、クロックCLK1をHレベル
にして、第1センスアンプAが活性化される。
位差がついた頃を見計らってクロックCLK2がHレベ
ルにされ、これにより第2センスアンプBを活性化し
て、出力ノードD1,−D1に増幅された電位を出力す
る。このように構成されたセンスアンプ回路では、例え
ば、第2センスアンプをカレントミラーで構成した場合
よりも読出しの高速化が図れるとされているが、このセ
ンスアンプ回路には、以下に説明する技術的課題があっ
た。
ンスアンプ回路では、第1センスアンプAをクロックC
LK1で活性化した後に第2センスアンプBをクロック
CLK2で活性化させるので、読出し速度が低下する。
また、第1センスアンプAの出力ノードであるe1,−
e1を中間レベルにイコライズしているが、製造プロセ
ス上の特性のバラツキなどにより、完全にイコライズで
きない場合が発生する惧れがあって、このような場合
や、第1センスアンプAの動作開始時にノードe1,−
e1にノイズが発生する場合を考慮すると、さらにクロ
ックCLK2のタイミングをクロックCLK1よりも遅
らせる必要があり、この点も高速化の障害となってい
た。
みてなされたものであり、その目的とするところは、ノ
イズの影響を排除しつつ読出し動作が高速化できる半導
体集積回路装置を提供することにある。
め、本発明では、メモリセルから読み出された信号出さ
れた信号を受信して増幅し、出力する第1のセンスアン
プ段と、入力ノードに第1のセンスアンプ段の出力を受
信し、この入力ノードにて受信した信号を増幅して出力
ノードから出力する第2のセンスアンプ段とから構成さ
れている半導体集積回路装置において、入力ノード及び
出力ノードを所定電位にプリチャージするプリチャージ
回路を設け、第1のセンスアンプ段、第2のセンスアン
プ段及びプリチャージ回路を同一のクロックで動作制御
した。
ノード及び出力ノードを所定電位にプリチャージするプ
リチャージ回路を設けたので、製造プロセス上のバラツ
キにより電位が変動することが少なくなるとともに、第
1のセンスアンプ段の動作初期にノイズが発生したとし
ても、ノイズによる電位変動による影響が外部に送出さ
れない。また、第1及び第2のセンスアンプ段が同一の
クロック信号に同期して動作制御されるため、読み出し
速度が速くなる。
面を参照にして詳細に説明する。図1は、本発明にかか
る半導体集積回路装置の一実施例を示している。同図
は、本発明を適用したCMOS型半導体記憶装置のセン
スアンプ回路であり、センスアンプ回路は、カレントミ
ラー形アンプが並列接続された第1センスアンプa1
と、この第1センスアンプa1に従属接続されたPMO
S正帰還形の第2センスアンプa2とから概略構成され
ている。
活性化させるために、NMOSトランジスタで構成され
たプルダウントランジスタn1,n2が設けられてい
る。センスアンプ回路の入力は、図外のメモリセルから
ノードd2,−d2に伝達され、増幅された出力が第2
センスアンプa2の出力ノードD2,−D2から取り出
され、このようなセンスアンプa1,a2の基本的な構
成は、前述した従来のこの種の回路と同じであるが、本
実施例のセンスアンプ回路には、以下に説明する点に特
徴がある。
ンスアンプa2の入力ノードe2,−e2と、同アンプ
a2の出力ノードD2,−D2には、各ノードをVCCレ
ベルにリセットするために4つのPMOSトランジスタ
p1〜p4が設けられ、各トランジスタp1〜p4のド
レインが各ノードe2,−e2,D2,−D2にそれぞ
れ接続されているとともに、各トランジスタp1〜p4
のソースはそれぞれVCCに接続されている。
各ゲートと、各センスアンプa1,a2を活性化させる
プルダウントランジスタn1,n2のゲートには、同じ
クロック信号CLKが入力される。次に、このように構
成されたセンスアンプ回路の動作について説明する。い
ま、ノードd2,−d2において、図2に示すように、
ノードd2がVCCに固定され、ノード−d2が時刻t1
から−200 mv/5 nsの傾きでVCCから下がっていく
入力が印加されたとする。センスアンプa1,a2の活
性化信号であるクロック信号CLKは、時刻t0ではL
レベルに設定されていて、第1および第2センスアンプ
a1,a2は共に非活性状態にあり、ノードe2,−e
2,D2,−D2は、PMOSトランジスタp1〜p4
がオンすることによりVCCにリセットされている。
a2の入力ノードe2,−e2に入力電位が印加される
頃を見計らって、時刻t1の近傍でLレベルからHレベ
ルに遷移される。このクロック信号CLKの遷移によ
り、プルダウントランジスタn1,n2がオンし、PM
OSトランジスタp1〜p4がオフになり、第1および
第2センスアンプa1,a2が同時に活性化状態にな
る。
ードd2,−d2の電位差を検知しながらその増幅出力
が第2センスアンプa2の入力ノードe2,−e2に出
力され、これにより、ノードe2,−e2の電位は、V
CCレベル(3v)から中間電位レベル(1.5v近傍)
へと移行していく。そして、入力ノードe2,−e2の
電位は、第2センスアンプa2により増幅され、その出
力ノードD2,−D2から外部に出力される。このと
き、第2センスアンプa2のPおよびNMOSトランジ
スタp5,p6,n5,n6のディメンジョンは、その
入力電位が中間電位レベルの時増幅作用が大になるよう
に設定されており、入力ノードe2,−e2の電位が中
間電位レベルに近づくまでは、殆ど増幅作用を行わず、
入力ノードe2,−e2の電位が中間電位レベルに達す
ると、急激に増幅を行い、その出力がノードD2,−D
2に現れる。
プ回路では、第1および第2センスアンプa1,a2が
同一クロック信号CLKで活性化されるので、第2セン
スアンプa2の入力ノードe2,−e2の電位が中間電
位レベルまで低下すると、自動的に急激な増幅作用が行
われて出力ノードD2,−D2に読出し信号が送出さ
れ、読出し動作が速くなる。
作用が中間電位レベルで大になるように設定され、その
入,出力ノードe2,−e2,D2,−D2がPMOS
トランジスタp1〜p4で電源電位VCCにプリチャージ
されているので、製造プロセス上のバラツキにより電位
が変動することが少なくなるとともに、第1センスアン
プa1の動作初期にノイズが発生したとしても、ノイズ
による電位変動は電源電位VCC近傍になり、このような
電位では、第2センスアンプa2の増幅作用が小さいの
で、その影響が出力ノードD2,−D2に現れない。
本発明にかかる半導体集積回路装置によれば、1つのク
ロック信号だけで段状に接続された2つのセンスアンプ
の活性化と、2段目のアンプの入,出力ノードの電源電
位へのプリチャージとを行うので、センスアンプ間での
活性化信号のタイムマージンがなくなり、高速な増幅作
用が得られる。
ジレベルが電源電位であるので、イコライズが十分に行
われ、製造プロセス上のバラツキや1段目のセンスアン
プ動作初期のノイズの影響も少なくなる。
るセンスアンプの回路図である。
と各ノードの電位変化の状態を示す説明図である。
Claims (2)
- 【請求項1】 メモリセルから読み出された信号を増幅
するセンスアンプを備え、該センスアンプは読み出され
た信号を受信して増幅し、出力する第1のセンスアンプ
段と、入力ノードに前記第1のセンスアンプ段の出力を
受信し、該入力ノードにて受信した信号を増幅して出力
ノードから出力する第2のセンスアンプ段とから構成さ
れている半導体集積回路装置において、 前記入力ノード及び前記出力ノードを所定電位にプリチ
ャージするプリチャージ回路を設け、前記第1のセンス
アンプ段、前記第2のセンスアンプ段及び前記プリチャ
ージ回路を同一のクロックで動作制御することを特徴と
する半導体集積回路装置。 - 【請求項2】 前記第1のセンスアンプ段はカレントミ
ラー型アンプである請求項1記載の半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19134492A JP3154821B2 (ja) | 1992-06-26 | 1992-06-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19134492A JP3154821B2 (ja) | 1992-06-26 | 1992-06-26 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0612879A JPH0612879A (ja) | 1994-01-21 |
JP3154821B2 true JP3154821B2 (ja) | 2001-04-09 |
Family
ID=16273011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19134492A Expired - Fee Related JP3154821B2 (ja) | 1992-06-26 | 1992-06-26 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3154821B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0121777B1 (ko) * | 1994-05-23 | 1997-12-05 | 김영환 | 고속 동작용 감지 증폭기 |
KR100225712B1 (ko) * | 1996-04-24 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 복수의 메모리셀을 갖는 메모리셀 어레이를 포함하는 반도체 메모리 장치 |
JPH11242886A (ja) * | 1997-12-24 | 1999-09-07 | Mitsubishi Electric Corp | 半導体集積回路 |
KR100324605B1 (ko) * | 1998-09-19 | 2002-05-09 | 박종섭 | 반도체메모리소자의감지증폭기 |
KR100357041B1 (ko) * | 1998-12-22 | 2003-01-08 | 주식회사 하이닉스반도체 | 저전압용전류감지증폭기 |
KR100301822B1 (ko) * | 1999-07-21 | 2001-11-01 | 김영환 | 불휘발성 강유전체 메모리 장치의 센싱앰프 |
-
1992
- 1992-06-26 JP JP19134492A patent/JP3154821B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0612879A (ja) | 1994-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4417328A (en) | Random access semiconductor memory device using MOS transistors | |
US6310501B1 (en) | Latch circuit for latching data at an edge of a clock signal | |
KR100239958B1 (ko) | 반도체 기억장치 | |
US7545180B2 (en) | Sense amplifier providing low capacitance with reduced resolution time | |
US7038962B2 (en) | Semiconductor integrated circuit | |
US7352650B2 (en) | External clock synchronization semiconductor memory device and method for controlling same | |
JP3220027B2 (ja) | 半導体記憶装置 | |
US6320806B1 (en) | Input/output line precharge circuit and semiconductor memory device adopting the same | |
US6023436A (en) | Integrated circuit memory devices having synchronized bit line selection and I/O line precharge capability and methods of operating same | |
JP3217114B2 (ja) | 半導体記憶装置 | |
US6847559B2 (en) | Input buffer circuit of a synchronous semiconductor memory device | |
JP3154821B2 (ja) | 半導体集積回路装置 | |
US6411559B1 (en) | Semiconductor memory device including a sense amplifier | |
EP0420189A2 (en) | Sense amplifier circuit | |
KR950005171B1 (ko) | 전류 미러 증폭회로 및 그의 구동 방법 | |
JPH09153285A (ja) | 増幅回路および相補型増幅回路 | |
US5828239A (en) | Sense amplifier circuit with minimized clock skew effect | |
US5361236A (en) | Serial access memory | |
JP3317270B2 (ja) | Sram装置とその制御方法 | |
JP3434753B2 (ja) | 半導体記憶装置のデータ転送回路 | |
KR0142966B1 (ko) | 센스 앰프 | |
JP3211692B2 (ja) | 増幅回路 | |
KR100225712B1 (ko) | 복수의 메모리셀을 갖는 메모리셀 어레이를 포함하는 반도체 메모리 장치 | |
JP2937154B2 (ja) | 増幅回路 | |
JP4077056B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |