JP3153466U - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3153466U
JP3153466U JP2009001966U JP2009001966U JP3153466U JP 3153466 U JP3153466 U JP 3153466U JP 2009001966 U JP2009001966 U JP 2009001966U JP 2009001966 U JP2009001966 U JP 2009001966U JP 3153466 U JP3153466 U JP 3153466U
Authority
JP
Japan
Prior art keywords
semiconductor chip
base
semiconductor device
stress
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009001966U
Other languages
English (en)
Inventor
剛樹 渡邉
剛樹 渡邉
中井勇介
山崎信哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009001966U priority Critical patent/JP3153466U/ja
Application granted granted Critical
Publication of JP3153466U publication Critical patent/JP3153466U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ベースをフィンに圧入する際に生じる半導体チップに対する応力を低減し、電気的特性の劣化を防止して信頼性の高い半導体装置を提供する。【解決手段】チップ搭載面とベース底面との間に連続的に設けられた領域であるh1の高さと溝底部とベース底面の間に連続的に設けられた領域であるh2の高さをh1の高さ100%に対し95%以下とする。これによりオルタネータに形成されたフィンに嵌合される際に半導体チップに平行方向から応力が印加される事が防止される。これにより半導体チップに対し平行方向からの応力と垂直方向からの応力の双方が軽減され半導体チップの破壊を効果的に防止する事が出来る。【選択図】図1

Description

本考案は半導体装置にかかり、特に半導体装置を放熱板に圧入する際に半導体チップに発生する応力が低減された半導体装置に関する。
半導体チップを固着したベースが放熱体の嵌合フィンに圧入して装着される半導体装置は、例えば下記実用新案文献1により公知の技術である。このような構造の半導体装置は、凹状のベースと、ベースの一方の主面に導電性接着材によって固着された半導体チップと、半導体チップの上面に半田によって固着された棒状のリードと、ベースの開口部内に充填され半導体チップおよびリードの一部とを被覆して保護膜として機能する樹脂充填部を有する半導体装置である。
この半導体装置は、半導体チップの固着されたベースが放熱体のフィンに圧入されて使用される。すなわち、ベース底面を冶具により押圧して、半導体装置をリード側から放熱体のフィンに圧入する。このとき、半導体チップに対し応力が印加され、半導体チップが破壊される事が本技術分野における大きな課題となっている。下記実用新案文献1においては、リードを傘型に形成し半導体チップ上方から被せる様に配設することでチップ水平方向側面方向からの応力の印加を堰き止める事で課題を解決するものである。
特開 2007-27860号公報
しかし前記実用新案文献1においては、傘形状の折り曲がる部位に樹脂充填が不十分なため、水の内部への浸入による半導体チップの品質劣化という問題が起こりうるものであり、本考案はそのような問題を回避しつつ本来の目的である半導体チップへの応力印加を効果的に実現するものである。
本考案の半導体装置は、図1に示すようにチップ搭載面2及びチップ搭載面2の周囲に設けられた周辺部3を有するベース1と、第1の導電性接着剤2を介してベース1のチップ搭載面2に固定された 一方の主面を有する半導体チップ1と、第2の導電性接着剤3を介して半導体チップ1の他方の主面に固着されたリード7とを有する。またベース底部8とは底壁の厚みでありh1の高さで表される領域である。また溝部12が形成されている底壁の厚みの領域(=h2)を引いた領域であり、本考案の属する技術分野において半導体チップ5の周囲に円周状に設けられている領域である。
ベース1、つまりチップ載置面2と周辺部3、ベース底部8は、銅を主成分とする金属により一体に形成され、チップ搭載面2と周辺部3が形成する凹状の空間には樹脂が充填され、樹脂充填部9を形成する半導体装置である。また本考案の技術範囲において、半導体装置はオルタネータのフィン10に形成されたフィンに嵌合される。フィン10の高さh3は本考案の属する技術分野において3mmから4mmである。
本考案においては、チップ搭載面2とベース底面11との間に連続的に設けられた領域であるh1と溝底部13とベース底面11の間に連続的に設けられた領域であるh2の高さを最適化することで上記の問題を解決する。フィン10の高さに対し充分に硬度を持ったベース1は圧入時の応力に対し強固に反発することで半導体チップ5への応力緩和を防止する。
前記最適化の内容は以下の通りである。
請求項1に記載の考案におけるチップ搭載面2とベース底面11との間に連続的に設けられた領域であるh1と溝底部13とベース底面11の間に連続的に設けられた領域であるh2の高さについては、本考案の実施例としてh2はh1の高さ100%に対し95%以下であることが好ましい。これによりオルタネータに形成されたフィンに嵌合される際に半導体チップ5に平行方向から応力が印加される事が防止される。これによりで半導体チップ5に対し水平方向からの応力と垂直方向からの応力の双方が軽減され半導体チップ5の破壊を効果的に防止する事が出来る。
図2は本考案に関する技術分野においてh1とh2の比率を適時調整した実験結果を示すグラフである。h2はh1の高さ100%に対し50%程度の場合は半導体チップ5に掛かる応力(単位はMPa=メガパスカルとする)は圧入条件などに左右されるが1〜10MPaである。h2がh1の高さ100%に対し90%程度の場合は応力の増加は微増を保っている事が実験結果から判読する事ができる。しかしh2がh1の高さ100%に対し90%を超えた事から応力の増加が顕著となり、100%に対し95%を超えたところで臨界点的に増大し、半導体チップ5に印加される応力は一気に数倍にまで達する。この応力はチップ搭載面2に第1の導電性接着材4を解して接着されている半導体チップ5を破壊するに十分な応力であり、半導体チップ5の破壊は整流機能の喪失、つまり本考案が属する技術分野において本半導体装置が搭載される自動車用オルタネータの初期不良を招く性格のものである。本実験結果に基き本考案者はh2がh1の高さ100%に対し95%以下、さらに好ましくは90%以下とすることが半導体装置の信頼性の面から適切であるという結論に至った。
本考案の半導体装置は、図1に示すようにチップ搭載面2及びチップ搭載面2の周囲に設けられた周辺部3を有するベース1と、第1の導電性接着剤2を介してベース1のチップ搭載面2に固定された 一方の主面を有する半導体チップ1と、第2の導電性接着剤3を介して半導体チップ1の他方の主面に固着されたリード7とを有する。またベース底部8とはチップ搭載面2とベース底面11との間に連続的に設けられた領域でありh1の高さで表される領域である。また溝部12とは前記ベース底部8の高さ(=h1)から溝底部13とベース底面11の間に連続的に設けられた領域であるh2を引いた領域であり、本考案の属する技術分野において半導体チップ5の周囲に円周状に設けられている溝領域である。
ベース1は円筒状の銅を主成分とした銅合金インゴット (図示しない)をプレス加工し凹部を成型する方法や、銅合金インゴットをドリルなどで刳り貫く事で形成される。溝部12の形成についても同時に行われる事が工数の削減の観点から望ましい。
周辺部3のフィン10と接する部位3Aには高さ方向にスリットが設けられていても良い。周辺部にスリットが設けられる事でフィン10に対する半導体装置の嵌合の際に指向性を持って装着されるため比較的少量の力で圧入する事が出来、作業者の負担が軽減される。また、よりフィン10との強固な固着を求める場合には周辺部3のフィン10と接する部位3Aにローレット加工を施しても良い。ローレット文様は菱、四角、丸など形状が限定される性格のものではないが、何れの形状にせよフィンへの嵌合時により良好にフィンを切除できるため、強固な固着を実現する事が出来る。
第1の導電性接着材4及び第2の導電性接着材6について本考案の属する技術分野においては、半導体装置は主に自動車用オルタネータ用ダイオードとして使用されるため、該半導体装置は高温下、例えば220℃の雰囲気下で使用される。そのため本考案においては高温の雰囲気下においても品質の劣化が進みにくい導電性接着材を選択する事が望ましい。また、本考案の属する技術分野においては鉛を含有した半田が用いられるがそれ限定される性格のものではなく鉛を含有しない半田、いわゆる鉛フリー半田を用いても良い。その場合は鉛を含まないという点で環境に配慮した半導体装置という商品価値を創出する事が出来る。
半導体チップ5は例えばSiにより形成されたダイオードであるが種類が限定されるのもではない。トランジスタ装置、サイリスタ装置、集積回路等種々の半導体装置にも本考案を同様に適用できることは明らかであり、Siに限らずSiC(シリコンカーバイト)やGaN(窒化ガリウム)などにより構成されても良い。
リード7は銅などの導電性金属材料によって形成されており、樹脂充填部9は例えばエポキシ樹脂により形成されている。本考案の属する技術分野においては、半導体装置は主に自動車用オルタネータ用ダイオードとして使用されるため、該半導体装置は高温下で使用される。そのため樹脂充填部9は高温に耐える事が必要であり、本考案においても樹脂充填部9は高温の雰囲気下においても品質の劣化が進みにくい樹脂を選択する事が望ましい。当該技術分野において、フィン10は放熱性の高いアルミニウムや銅の板材から形成される場合や、異形状が容易に形成できるアルミダイキャストを使われる場合が多い。またベース底面11は図1において平面状に形成されているが、これに限定されるものではない。例えば凹凸を設けることで放熱性を向上することも可能である。
本考案に関するh1とh2の比率は様々なベース1の形状に適用可能である。本考案に関する第2の実施例としては図3に示すようにチップ搭載面2及びチップ搭載面2の周囲に設けられた周辺部3を有するベース1と、第1の導電性接着剤2を介してベース1のチップ搭載面2に固定された 一方の主面を有する半導体チップ1と、第2の導電性接着剤3を介して半導体チップ1の他方の主面に固着されたリード7とを有する半導体装置においてリード7の第2の導電性接着材6と接する面であるリード平面7Aの幅7wが半導体チップ5の幅である5wよりも大である半導体装置である事を特徴とする半導体装置である。リード7が半導体チップよりも大である事により第2の導電性接着材6の固着面積が増加し半導体チップ5とリード7との接着を良好に行う事が出来る。
本考案に関する第3の実施例としては図4に示すようにチップ搭載面2及びチップ搭載面2の周囲に設けられた周辺部3を有するベース1と、第1の導電性接着剤2を介してベース1のチップ搭載面2に固定された 一方の主面を有する半導体チップ1と、第2の導電性接着剤3を介して半導体チップ1の他方の主面に固着されたリード7とを有する半導体装置において、周辺部3がリード7の第2の導電性接着材6と接する面であるリード平面7Aよりも高さ方向で小であり、周辺部3の外周部である3Bに樹脂リング14が形成されている半導体装置である。樹脂リング14を周辺部の主要部として使用することによりベース1を構成する部材の使用量を低減する事が可能となり、半導体装置のコスト競争力を増大させる事が可能である。また、樹脂リング14を周辺部の主要部として使用することによりベース1を構成するための打ち抜き加工などが簡便であり、半導体装置を製作するにあたっての工数削減を実現する事が出来る。
本考案に関する第4の実施例としては図5に示すようにチップ搭載面2及びチップ搭載面2の周囲に設けられた周辺部3を有するベース1と、第1の導電性接着剤2を介してベース1のチップ搭載面2に固定された 一方の主面を有する半導体チップ1と、第2の導電性接着剤3を介して半導体チップ1の他方の主面に固着されたリード7とを有する半導体装置において、ベース底面11から樹脂封止部9の上端部までの高さh4がフィン10の高さh3と略同一である半導体装置である。ベース底面11から樹脂封止部9の上端部までの高さh4がフィン10の高さh3と略同一とすることによりベース1を構成する部材の使用量を低減する事が可能となり、半導体装置のコスト競争力を増大させる事が可能である。
このように高さh2がh1の高さ100%に対し95%以下であることによりオルタネータに形成されたフィン10に嵌合される際に半導体チップ5に水平方向から応力が印加される事が防止され半導体装置の信頼性の向上に寄与する事ができる。
は本考案による半導体装置の断面図である。 は本考案におけるh1とh2の比率を適時調整した実験結果を示すグラフである。 は本考案の第2の実施例による半導体装置の断面図である。 は本考案の第3の実施例による半導体装置の断面図である。 は本考案の第4の実施例による半導体装置の断面図である。
1、ベース
2、チップ搭載面
3、周辺部
4、第1の導電性接着材
5、半導体チップ
6、第2の導電性接着材
7、リード
8、ベース底部
9、樹脂充填部
10、フィン
11、ベース底面
12、溝部
13、溝底部
14、樹脂リング

Claims (2)

  1. 板状の底壁と、一方の端部が前記底壁の主面又は側面に連結され且つ当該底面の縁部に沿って環状に形成された周辺部とを有するベースと、当該ベースの前記底壁の主面に固着された半導体チップと、前記半導体チップを包囲するように形成された溝部と、前記半導体チップに導電性接着材を介し固着されたリードを有し、前記ベースがフィンに圧入により装着される半導体装置において、前記底壁の厚みとベース部の溝部が形成されている領域の厚みと連続して形成されている底壁の厚みの比率が20対19以下である事を特徴とした半導体装置。
  2. 前記リードの径が前記半導体チップの径よりも大である事を特徴とした請求項1に記載の半導体装置。
JP2009001966U 2009-03-31 2009-03-31 半導体装置 Expired - Lifetime JP3153466U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009001966U JP3153466U (ja) 2009-03-31 2009-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009001966U JP3153466U (ja) 2009-03-31 2009-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JP3153466U true JP3153466U (ja) 2009-09-10

Family

ID=54857696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001966U Expired - Lifetime JP3153466U (ja) 2009-03-31 2009-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3153466U (ja)

Similar Documents

Publication Publication Date Title
JP5975909B2 (ja) 半導体装置
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP6780635B2 (ja) 半導体モジュール
JP6699742B2 (ja) 半導体装置
JP2009111154A (ja) 電力半導体モジュール
JP2010171181A (ja) 半導体装置
JP6617655B2 (ja) 半導体装置
CN108496247B (zh) 半导体装置
JP3153466U (ja) 半導体装置
JP3150292U (ja) 半導体装置
JP3159090U (ja) 半導体装置
JP5092274B2 (ja) 半導体装置
JP3159633U (ja) 半導体装置
JP2015008292A (ja) 半導体装置
US20220359423A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2015142121A (ja) 半導体装置
JP6702431B2 (ja) 半導体装置
JP3140466U (ja) 半導体装置
JP3124294U (ja) 半導体素子パッケージの筐体
JP4882434B2 (ja) 半導体装置
JP7136367B2 (ja) 半導体パッケージ
JP2014236101A (ja) 半導体装置
JPWO2019239997A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6724800B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term