JP3153185B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3153185B2 JP3153185B2 JP22033198A JP22033198A JP3153185B2 JP 3153185 B2 JP3153185 B2 JP 3153185B2 JP 22033198 A JP22033198 A JP 22033198A JP 22033198 A JP22033198 A JP 22033198A JP 3153185 B2 JP3153185 B2 JP 3153185B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- lead
- external terminal
- fixedly connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に関
し、特にボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）型半導体装置（以下、ＢＧＡという）に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a ball grid array (Ball Grid Array).
The present invention relates to an (Array) type semiconductor device (hereinafter, referred to as BGA).
【０００２】[0002]
【従来の技術】半導体装置を組込んだ電子機器では薄型
化・小型化が進んでおり、それに伴い組み込む半導体装
置にも薄型化・小型化が要求されており、それに対応し
たＢＧＡが用いられている。ＢＧＡは、特徴として実装
基板と接続される外部端子がパッケージ表面に格子状に
露出されこの上に半田ボールまたは半田バンプが搭載さ
れて形成されていることである。2. Description of the Related Art Electronic devices incorporating semiconductor devices are becoming thinner and smaller, and semiconductor devices to be incorporated are also required to be thinner and smaller. I have. The BGA is characterized in that external terminals connected to a mounting substrate are exposed in a lattice pattern on the surface of a package, and solder balls or solder bumps are mounted thereon.
【０００３】ＢＧＡは、パッケージの基板としてプリン
ト基板やＴＡＢテープが用いられているが、最近リード
フレームが用いられたものが実用化されてきた。リード
フレームが用いられたものは、外部端子の形成に２種類
のタイプが有り、その一つは、例えば特開平９−１１６
０４５号公報（従来例１）に示されている様な図５の断
面図に示す半導体装置がある。この半導体装置は、ハー
フエッチングされず平面的なリードフレーム２が用いら
れ、このリードフレーム２に半導体素子５が搭載され、
搭載された半導体素子５の電極（図示せず）とリードフ
レーム２のリード３が金属細線６により電気的に接続さ
れ、搭載された半導体素子５、金属細線６及びリード３
の一部である外部端子部４を含むリードフレーム２が封
止樹脂７で封止され、そのリードフレーム２のリード３
の一部である外部端子部４が半導体装置１の表面に露出
される様に、封止樹脂７で封止された半導体装置１の表
面に開口部８が設けられ、その開口部８から露出された
外部端子部４上に半田ボール９または半田バンプが搭載
されたものである（以下、平面タイプＢＧＡと称す
る）。この従来例１では、半導体素子５の搭載側は封止
樹脂７で封止されているが、反対側の外部端子部４側は
封止樹脂７で封止されているのではなく樹脂封止領域に
絶縁性樹脂である感光性のソルダーレジスト１１が塗布
され、このソルダーレジスト１１にパターン形成により
開口部８が設けられていることが開示されている。In the BGA, a printed circuit board or a TAB tape is used as a package substrate. Recently, a BGA using a lead frame has been put to practical use. When a lead frame is used, there are two types of external terminals formed, one of which is described in, for example, JP-A-9-116.
There is a semiconductor device shown in the cross-sectional view of FIG. 5 as disclosed in Japanese Patent No. 045 (conventional example 1). This semiconductor device uses a flat lead frame 2 without being half-etched, and a semiconductor element 5 is mounted on the lead frame 2.
The electrodes (not shown) of the mounted semiconductor element 5 and the leads 3 of the lead frame 2 are electrically connected by thin metal wires 6, and the mounted semiconductor element 5, thin metal wires 6 and leads 3
Of the lead frame 2 including the external terminal portion 4 which is a part of the
An opening 8 is provided on the surface of the semiconductor device 1 sealed with the sealing resin 7 so that the external terminal portion 4 which is a part of the semiconductor device 1 is exposed on the surface of the semiconductor device 1. A solder ball 9 or a solder bump is mounted on the external terminal portion 4 thus formed (hereinafter, referred to as a flat type BGA). In the first conventional example, the mounting side of the semiconductor element 5 is sealed with the sealing resin 7, but the external terminal section 4 on the opposite side is not sealed with the sealing resin 7 but is sealed with resin. It is disclosed that a photosensitive solder resist 11 which is an insulating resin is applied to the region, and the solder resist 11 is provided with an opening 8 by pattern formation.
【０００４】他の一つは、例えば特開平９−４５８１８
号公報（従来例２）に示されている様な図６の概略図に
示す半導体装置がある。この場合一般的に、リード３の
一部である外部端子部４のみを除いてハーフエッチング
されたリードフレーム２が用いられ、このリードフレー
ム２上に半導体素子５が搭載され、搭載された半導体素
子５の電極（図示せず）とリードフレーム２のリード３
が金属細線（図示せず）により電気的に接続され、搭載
された半導体素子５、金属細線（図示せず）及びリード
フレーム２が封止樹脂７で封止され、この時リードフレ
ーム２のリード３の一部である外部端子部４の端部が半
導体装置１の表面に露出される様に封止され、この露出
された外部端子部４上に半田ボールまたは半田バンプ１
０が搭載されたものである（以下、ハーフエッチングタ
イプＢＧＡと称する）。尚、この従来例２の如く、ＢＧ
Ａの内パッケージサイズが搭載した半導体素子と略同じ
ものを特にＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）型半導体装置といい、この従来例２では、半導体素
子５の電極（図示せず）とリードフレーム２のリード３
との電気的接続が金属細線（図示せず）により行われる
のではなく、半導体素子５の電極上の金属バンプ１２と
リード３がギャングボンディングにより直接接続されて
いることが開示されている。Another one is disclosed, for example, in JP-A-9-45818.
There is a semiconductor device shown in the schematic diagram of FIG. In this case, a lead frame 2 half-etched is generally used except for the external terminal portion 4 which is a part of the lead 3, and a semiconductor element 5 is mounted on the lead frame 2, and the mounted semiconductor element 5 electrode (not shown) and lead 3 of lead frame 2
Are electrically connected by a thin metal wire (not shown), and the mounted semiconductor element 5, the thin metal wire (not shown), and the lead frame 2 are sealed with a sealing resin 7, and at this time, the leads of the lead frame 2 are 3 is sealed so that an end of the external terminal portion 4 which is a part of the external terminal portion 3 is exposed on the surface of the semiconductor device 1, and a solder ball or a solder bump 1 is placed on the exposed external terminal portion 4.
0 (hereinafter, referred to as a half-etching type BGA). In addition, as in this conventional example 2, BG
In particular, CSP (Chip Size Package) is used for a semiconductor device having the same package size as the semiconductor device mounted therein.
e) type semiconductor device, and in this conventional example 2, the electrodes (not shown) of the semiconductor element 5 and the leads 3 of the lead frame 2
It is disclosed that the electrical connection with the metal bumps 12 and the leads 3 on the electrodes of the semiconductor element 5 is directly connected by gang bonding instead of the electrical connection with the metal wires (not shown).
【０００５】[0005]
【発明が解決しようとする課題】上述した従来の半導体
装置は、平面タイプＢＧＡおよびハーフエッチングタイ
プＢＧＡどちらのＢＧＡにおいても樹脂封止された樹脂
厚が薄く特に外部端子部４側の樹脂厚が薄く、それゆえ
外部から水分が進入し易く進入した水分によりリードフ
レーム２と封止樹脂７または１１との密着性が劣化し剥
離するという問題が生ずる。In the above-described conventional semiconductor device, the resin-sealed resin thickness is thin in both the planar type BGA and the half-etched type BGA, and particularly the resin thickness on the external terminal portion 4 side is small. Therefore, there is a problem in that the moisture easily enters from the outside, and the moisture that has entered may deteriorate the adhesion between the lead frame 2 and the sealing resin 7 or 11 and peel off.
【０００６】また、平面タイプＢＧＡおよびハーフエッ
チングタイプＢＧＡどちらのＢＧＡにおいてもリードフ
レーム２の種類毎に外部端子部４の位置は固定であり、
それゆえ半導体装置１の表面に露出されている外部端子
部４の位置も固定であり、例えば同一品種（同一半導体
素子）の半導体装置でも半導体装置１の表面に露出され
ている外部端子部４の位置が異なる場合は別の種類のリ
ードフレーム２を用いなければならないという問題が有
る。The position of the external terminal portion 4 is fixed for each type of the lead frame 2 in both the flat type BGA and the half etching type BGA.
Therefore, the position of the external terminal portion 4 exposed on the surface of the semiconductor device 1 is also fixed. For example, even in a semiconductor device of the same type (the same semiconductor element), the external terminal portion 4 exposed on the surface of the semiconductor device 1 If the positions are different, there is a problem that another type of lead frame 2 must be used.
【０００７】従って、本発明の目的は、リードフレーム
と封止樹脂との密着性が劣化することが無い半導体装置
を提供することにある。Accordingly, it is an object of the present invention to provide a semiconductor device in which the adhesion between a lead frame and a sealing resin does not deteriorate.
【０００８】本発明の他の目的は、別の種類のリードフ
レームを用いることなく同一のリードフレームを用いて
半導体装置の表面に露出されている外部端子部の位置を
任意に設定できる半導体装置を提供することにある。Another object of the present invention is to provide a semiconductor device capable of arbitrarily setting the position of an external terminal portion exposed on the surface of a semiconductor device using the same lead frame without using another type of lead frame. To provide.
【０００９】[0009]
【課題を解決するための手段】本発明の半導体装置は、
リードフレームが用いられ半導体素子が搭載され封止樹
脂で封止され前記リードフレームのリードに固定接続さ
れた金属体である外部端子が表面に露出され半田ボール
または半田バンプが搭載されたボールグリッドアレイ型
半導体装置において、前記外部端子は二又に分かれてい
る形状の前記リードフレームの前記リードとの固定接続
部が設けられていることを特徴とする。また、前記外部
端子の前記固定接続部に、前記リードフレームの前記リ
ードの中間部の両側面に設けられた括れ部が挟み込まれ
て、前記外部端子が前記リードフレームの前記リードに
固定接続されている。また、前記リードフレームは前記
リードの中間部の両側面に一対の凹形状の括れ部が設け
られていることを特徴とする。また、前記外部端子は中
間部で折れ曲がった形状の前記金属体であることを特徴
とする。According to the present invention, there is provided a semiconductor device comprising:
A ball grid array in which a lead frame is used, a semiconductor element is mounted, an external terminal which is a metal body fixedly connected to a lead of the lead frame, is exposed to the surface, and has solder balls or solder bumps mounted thereon. In the semiconductor device according to the first aspect of the invention, the external terminal may be provided with a fixed connection portion with the lead of the lead frame having a bifurcated shape. In addition, the fixed connection portion of the external terminal is sandwiched between constricted portions provided on both side surfaces of the intermediate portion of the lead of the lead frame, and the external terminal is fixedly connected to the lead of the lead frame. I have. Further, the lead frame is characterized in that a pair of concave constricted portions is provided on both side surfaces of an intermediate portion of the lead . Also, wherein the external terminal is a said metal body having a shape bent at an intermediate portion.
【００１０】この様な本発明によれば、半導体装置の外
部端子はリードフレームのリードに固定接続された金属
体でありその長さは任意に設定でき、またこの半導体装
置の外部端子は形状が真っ直ぐな形状だけではなく中間
部で折れ曲がった形状のものもありその折れ曲がった形
状は任意に設定できる。According to the present invention, the external terminal of the semiconductor device is a metal body fixedly connected to the lead of the lead frame, and the length thereof can be set arbitrarily. Not only a straight shape but also a shape that is bent at an intermediate portion can be set arbitrarily.
【００１１】[0011]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００１２】図１は本発明の半導体装置の第１の実施形
態を示す断面図であり、図２（ａ）は図１の半導体装置
の外部端子を説明する部分平面図であり図２（ｂ）はそ
の外部端子の部分拡大正面図であり図２（ｃ）は同じく
その外部端子の固定接続状態を示す部分拡大断面図であ
り、そして図３（ａ）および図３（ｂ）は図１の半導体
装置の外部端子の樹脂封止を説明する正面図および部分
断面図である。また図４は本発明の半導体装置の第２の
実施形態を示す断面図である。FIG. 1 is a sectional view showing a first embodiment of the semiconductor device of the present invention, and FIG. 2A is a partial plan view for explaining external terminals of the semiconductor device of FIG. ) Is a partially enlarged front view of the external terminal, FIG. 2 (c) is a partially enlarged sectional view showing a fixed connection state of the external terminal, and FIGS. 3 (a) and 3 (b) are FIGS. 3A and 3B are a front view and a partial cross-sectional view illustrating resin sealing of external terminals of the semiconductor device. FIG. 4 is a sectional view showing a second embodiment of the semiconductor device of the present invention.
【００１３】図１および図２（ａ）に示すように、本実
施形態の半導体装置１は、金属円柱からなる外部端子１
３がリードフレーム２のリード３の中間部の両側面に設
けられた一対の凹形状の括れ部１４に固定接続されてお
り、このリードフレーム２に半導体素子５が搭載され、
搭載された半導体素子５の電極（図示せず）とリードフ
レーム２のリード３が金属細線６により電気的に接続さ
れ、搭載された半導体素子５、金属細線６及びリード３
の括れ部１４に固定接続された外部端子１３を含むリー
ドフレーム２が封止樹脂７で封止され、この時リードフ
レーム２のリード３の括れ部１４に固定接続された外部
端子１３の端部が半導体装置１の表面に露出される様に
封止され、その露出された外部端子１３上に半田ボール
９または半田バンプが搭載されたものである。As shown in FIGS. 1 and 2A, a semiconductor device 1 of the present embodiment has an external terminal 1 made of a metal cylinder.
3 is fixedly connected to a pair of concave constricted portions 14 provided on both side surfaces of the intermediate portion of the lead 3 of the lead frame 2, and the semiconductor element 5 is mounted on the lead frame 2,
The electrodes (not shown) of the mounted semiconductor element 5 and the leads 3 of the lead frame 2 are electrically connected by thin metal wires 6, and the mounted semiconductor element 5, thin metal wires 6 and leads 3
The lead frame 2 including the external terminal 13 fixedly connected to the constricted portion 14 is sealed with the sealing resin 7, and at this time, the end of the external terminal 13 fixedly connected to the constricted portion 14 of the lead 3 of the lead frame 2. Are sealed so as to be exposed on the surface of the semiconductor device 1, and solder balls 9 or solder bumps are mounted on the exposed external terminals 13.
【００１４】ここで、この半導体装置１の外部端子１３
は、材質がリードフレーム２と同じ４２合金（Ｎｉ４２
％−鉄合金）またはＣｕ合金の金属であり、形状が図２
（ａ）図２（ｂ）および図２（ｃ）に示すような円柱形
状をなし、そして二又に分かれている形状のリードフレ
ーム２のリード３に固定接続される部分１５が設けられ
ており、その中にリードフレーム２のリード３の括れ部
１４が挟み込まれ、そして二又に分かれている形状部の
先端部分が互いに接する様に固定接続部１５が折り曲げ
られ、互いに接したその二又に分かれている形状部の先
端部分が一つに溶接接合されることにより、外部端子１
３がリードフレーム２のリード３に固定接続される。Here, the external terminal 13 of the semiconductor device 1
Is a 42 alloy (Ni42) whose material is the same as that of the lead frame 2.
% -Iron alloy) or Cu alloy, and the shape is shown in FIG.
(A) A portion 15 is fixedly connected to the lead 3 of the lead frame 2 which has a cylindrical shape as shown in FIGS. 2B and 2C and has a bifurcated shape. The fixed connecting portion 15 is bent so that the constricted portion 14 of the lead 3 of the lead frame 2 is sandwiched therein and the tip portions of the bifurcated shape portions are in contact with each other. The external terminal 1 is formed by welding and joining the tip portions of the divided shapes to one.
3 is fixedly connected to the lead 3 of the lead frame 2.
【００１５】また、この半導体装置１の外部端子１３
は、図３に示すように樹脂封止され外部端子１３の端部
が半導体装置１の表面に露出される。まず図３（ａ）に
示す半導体素子５が搭載され、リード３の括れ部１４に
外部端子１３が固定接続されているリードフレーム２
を、図３（ｂ）に示すように封止金型１６に載置する。
この時外部端子１３の封止金型１６の下金型１７までの
長さはリードフレーム２のリード３から下金型１７まで
の距離より０．１ｍｍから０．５ｍｍ長くなっている。
そしてリードフレーム２全体を封止金型１６の下金型１
７と上金型１８で挟み込み固定し、この時外部端子１３
は下金型１７に押さえつけられ固定された状態であり、
この状態で封止樹脂７が封止金型１６のキャビティ１９
内に注入され封止される。これにより外部端子１３の端
部が半導体装置１の表面に露出される様に封止され、こ
の露出された外部端子１３上に半田ボール９または半田
バンプが搭載される。The external terminal 13 of the semiconductor device 1
As shown in FIG. 3, the end of the external terminal 13 is exposed to the surface of the semiconductor device 1 by resin sealing. First, the lead frame 2 on which the semiconductor element 5 shown in FIG. 3A is mounted and the external terminal 13 is fixedly connected to the constricted portion 14 of the lead 3.
Is placed on a sealing mold 16 as shown in FIG.
At this time, the length of the external terminal 13 from the sealing die 16 to the lower die 17 is 0.1 mm to 0.5 mm longer than the distance from the lead 3 of the lead frame 2 to the lower die 17.
Then, the entire lead frame 2 is sealed with the lower mold 1 of the sealing mold 16.
7 and the upper metal mold 18 and fix them.
Is a state pressed and fixed to the lower mold 17,
In this state, the sealing resin 7 is filled with the cavity 19 of the sealing mold 16.
Is injected and sealed. Thereby, the end of the external terminal 13 is sealed so as to be exposed on the surface of the semiconductor device 1, and the solder ball 9 or the solder bump is mounted on the exposed external terminal 13.
【００１６】尚、図３（ｂ）に示すような樹脂封止され
た半導体装置１は、樹脂封止後リードフレーム２の樹脂
封止部の外側の外枠部２０等が切断金型で切断除去さ
れ、図１に示すような形状になる。In the resin-sealed semiconductor device 1 as shown in FIG. 3B, the outer frame 20 and the like outside the resin-sealed portion of the lead frame 2 are cut with a cutting die after the resin-sealing. It is removed and becomes the shape as shown in FIG.
【００１７】図４は本発明の半導体装置の第２の実施形
態を示す断面図である。本実施形態と第１の実施形態と
の相違点は、図４に示すように、半導体装置１の外部端
子１３の形状が図１に示すような真っ直ぐな円柱形状だ
けではなく、中間部で折れ曲がった円柱形状のものもあ
ることである。つまり外部端子１３の端部が半導体装置
１の表面に露出されている位置と、外部端子１３がリー
ドフレーム２のリード３に固定接続されている位置と
が、外部端子１３の端部側から見て異なっているものも
あることである。なお、第２の実施形態における半導体
装置１の外部端子１３の折れ曲がった形状は、一つの半
導体装置内で一様でなくても良い。FIG. 4 is a sectional view showing a second embodiment of the semiconductor device of the present invention. The difference between the present embodiment and the first embodiment is that, as shown in FIG. 4, the shape of the external terminal 13 of the semiconductor device 1 is not only a straight cylindrical shape as shown in FIG. There is also a cylindrical shape. That is, the position where the end of the external terminal 13 is exposed on the surface of the semiconductor device 1 and the position where the external terminal 13 is fixedly connected to the lead 3 of the lead frame 2 are viewed from the end of the external terminal 13. Some things are different. Note that the bent shape of the external terminal 13 of the semiconductor device 1 in the second embodiment may not be uniform in one semiconductor device.
【００１８】また、本実施形態では、半導体装置１の外
部端子１３とリードフレーム２のリード３との接続が、
半導体装置１の外部端子１３に設けられた二又に分かれ
ている形状の固定接続部１５にリードフレーム２のリー
ド３の括れ部１４が挟み込まれ、そして折り曲げられ互
いに接した二又に分かれている形状部の先端部分が一つ
に溶接接合されることにより固定接続されたがこれに限
定されず、半導体装置１の外部端子１３の二又に分かれ
ている形状の固定接続部１５にリードフレーム２のリー
ド３の括れ部１４が挟み込まれ、その挟み込まれた箇所
が例えばエポキシ樹脂等の導電性かつ耐熱性の接着剤で
接着されて固定接続されても良い。In this embodiment, the connection between the external terminal 13 of the semiconductor device 1 and the lead 3 of the lead frame 2 is
The constricted portion 14 of the lead 3 of the lead frame 2 is sandwiched by the fixed connecting portion 15 having a bifurcated shape provided on the external terminal 13 of the semiconductor device 1, and is bent and bifurcated into contact with each other. The distal end portion of the shape portion is fixedly connected by welding to one, but is not limited to this, and the lead frame 2 is connected to the fixed connection portion 15 having a bifurcated shape of the external terminal 13 of the semiconductor device 1. Of the lead 3 may be pinched, and the pinched portion may be fixedly connected by bonding with a conductive and heat-resistant adhesive such as an epoxy resin.
【００１９】[0019]
【発明の効果】以上述べたように、本発明によれば、半
導体装置の外部端子はリードフレームのリードに固定接
続された金属体でありその長さは任意に設定できるの
で、樹脂封止された樹脂厚は外部端子側でも充分厚くす
ることができ、それゆえ外部からの水分の進入を防止で
き、リードフレームと封止樹脂との密着性が劣化するこ
とが無いという効果が得られる。また、この半導体装置
の外部端子は形状が真っ直ぐな形状だけではなく中間部
で折れ曲がった形状のものもありその折れ曲がった形状
は任意に設定できるので、別の種類のリードフレームを
用いることなく同一のリードフレームを用いて半導体装
置の表面に露出されている外部端子の位置を任意に設定
できるという効果も得られる。As described above, according to the present invention, the external terminal of the semiconductor device is a metal body fixedly connected to the lead of the lead frame, and its length can be set arbitrarily. The resin thickness can be made sufficiently thick even on the external terminal side, so that the invasion of moisture from the outside can be prevented, and the effect that the adhesion between the lead frame and the sealing resin does not deteriorate is obtained. In addition, the external terminals of this semiconductor device are not only straight in shape but also have a shape that is bent at an intermediate portion, and the bent shape can be set arbitrarily, so that the same terminal can be used without using another type of lead frame. The effect that the positions of the external terminals exposed on the surface of the semiconductor device can be arbitrarily set using the lead frame is also obtained.
【図１】本発明の半導体装置の第１の実施形態を示す断
面図である。FIG. 1 is a sectional view showing a first embodiment of a semiconductor device of the present invention.
【図２】図１の半導体装置の外部端子を説明する部分平
面図およびその部分拡大正面図ならびに部分拡大断面図
である。2 is a partial plan view, a partially enlarged front view, and a partially enlarged sectional view illustrating an external terminal of the semiconductor device of FIG. 1;
【図３】図１の半導体装置の外部端子の樹脂封止を説明
する正面図および部分断面図である。3A and 3B are a front view and a partial cross-sectional view illustrating resin sealing of external terminals of the semiconductor device of FIG. 1;
【図４】本発明の半導体装置の第２の実施形態を示す断
面図である。FIG. 4 is a cross-sectional view illustrating a second embodiment of the semiconductor device of the present invention.
【図５】従来技術を説明する断面図である。FIG. 5 is a cross-sectional view illustrating a conventional technique.
【図６】他の従来技術を説明する概略図である。FIG. 6 is a schematic diagram illustrating another conventional technique.
１ 半導体装置 ２ リードフレーム ３ リード ４ 外部端子部 ５ 半導体素子 ６ 金属細線 ７ 封止樹脂 ８ 開口部 ９ 半田ボール １０ 半田バンプ １１ ソルダーレジスト １２ 金属バンプ １３ 外部端子 １４ 括れ部 １５ 固定接続部 １６ 封止金型 １７ 下金型 １８ 上金型 １９ キャビティ ２０ 外枠部 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Lead frame 3 Lead 4 External terminal part 5 Semiconductor element 6 Fine metal wire 7 Sealing resin 8 Opening 9 Solder ball 10 Solder bump 11 Solder resist 12 Metal bump 13 External terminal 14 Narrow part 15 Fixed connection part 16 Sealing Mold 17 Lower mold 18 Upper mold 19 Cavity 20 Outer frame
Claims (4)
搭載され封止樹脂で封止され前記リードフレームのリー
ドに固定接続された金属体である外部端子が表面に露出
され半田ボールまたは半田バンプが搭載されたボールグ
リッドアレイ型半導体装置において、前記外部端子は二
又に分かれている形状の前記リードフレームの前記リー
ドとの固定接続部が設けられていることを特徴とする半
導体装置。1. A lead frame is used, a semiconductor element is mounted thereon, an external terminal which is a metal body fixedly connected to a lead of the lead frame and is fixedly connected to a lead of the lead frame is exposed on the surface, and a solder ball or a solder bump is mounted. In the ball grid array type semiconductor device described above, the external terminal is provided with a fixed connection portion with the lead of the lead frame having a bifurcated shape.
リードフレームの前記リードの中間部の両側面に設けら
れた括れ部が挟み込まれて、前記外部端子が前記リード
フレームの前記リードに固定接続されている請求項１記
載の半導体装置。2. A constricted portion provided on both side surfaces of an intermediate portion of the lead of the lead frame is sandwiched between the fixed connection portion of the external terminal, and the external terminal is fixed to the lead of the lead frame. 2. The semiconductor device according to claim 1, wherein the semiconductor device is connected.
搭載され封止樹脂で封止され前記リードフレームのリー
ドに固定接続された金属体である外部端子が表面に露出
され半田ボールまたは半田バンプが搭載されたボールグ
リッドアレイ型半導体装置において、前記リードフレー
ムは前記リードの中間部の両側面に一対の凹形状の括れ
部が設けられていることを特徴とする半導体装置。3. A lead frame is used, a semiconductor element is mounted thereon, an external terminal, which is a metal body fixed and connected to a lead of the lead frame, is exposed on the surface, and a solder ball or a solder bump is mounted thereon. In the above-described ball grid array type semiconductor device, the lead frame is provided with a pair of concave constrictions on both side surfaces of an intermediate portion of the lead.
搭載され封止樹脂で封止され前記リードフレームのリー
ドに固定接続された金属体である外部端子が表面に露出
され半田ボールまたは半田バンプが搭載されたボールグ
リッドアレイ型半導体装置において、前記外部端子は中
間部で折れ曲がった形状の前記金属体であることを特徴
とする半導体装置。4. A lead frame is used, a semiconductor element is mounted thereon, an external terminal which is a metal body fixedly connected to a lead of the lead frame and is fixedly connected to a lead of the lead frame is exposed on the surface, and a solder ball or a solder bump is mounted thereon. In the above-described ball grid array type semiconductor device, the external terminal is the metal body bent at an intermediate portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22033198A JP3153185B2 (en) | 1998-08-04 | 1998-08-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22033198A JP3153185B2 (en) | 1998-08-04 | 1998-08-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058698A JP2000058698A (en) | 2000-02-25 |
| JP3153185B2 true JP3153185B2 (en) | 2001-04-03 |
Family
ID=16749481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22033198A Expired - Fee Related JP3153185B2 (en) | 1998-08-04 | 1998-08-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153185B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6083584B1 (en) * | 2016-01-28 | 2017-02-22 | 株式会社アカギ | Pipe suspension support |
-
1998
- 1998-08-04 JP JP22033198A patent/JP3153185B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6083584B1 (en) * | 2016-01-28 | 2017-02-22 | 株式会社アカギ | Pipe suspension support |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000058698A (en) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| JP3780122B2 (en) | Manufacturing method of semiconductor device | |
| JP3947750B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH1168006A (en) | Lead frame, semiconductor device provided therewith, and manufacture of them | |
| JP2005057067A (en) | Semiconductor device and manufacturing method thereof | |
| JP3046024B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| JP2005317998A5 (en) | ||
| JPH10242360A (en) | Semiconductor device | |
| JP2915282B2 (en) | Plastic molded integrated circuit package | |
| JP2000091488A (en) | Resin-sealed semiconductor device and circuit member used therein | |
| JP2002334964A (en) | Semiconductor device | |
| JP3129169B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11251505A (en) | Semiconductor device and manufacture thereof | |
| KR0185247B1 (en) | Resin-sealed semiconductor device | |
| JP3153185B2 (en) | Semiconductor device | |
| JP5201088B2 (en) | Circuit member | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| JP4137981B2 (en) | Manufacturing method of semiconductor device | |
| JP2001230345A (en) | Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof | |
| JPH03104141A (en) | Semiconductor device | |
| JP2003197828A (en) | Resin-sealing semiconductor device | |
| JP2897409B2 (en) | IC package | |
| JPH09199631A (en) | Structure and fabrication method of semiconductor device | |
| JPH11186447A (en) | Resin sealing semiconductor device and its manufacture and its manufacturing device | |
| KR19980083259A (en) | Structure of Chip Size Semiconductor Package and Manufacturing Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000725 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| LAPS | Cancellation because of no payment of annual fees |