JP3152289B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3152289B2 JP3152289B2 JP24757397A JP24757397A JP3152289B2 JP 3152289 B2 JP3152289 B2 JP 3152289B2 JP 24757397 A JP24757397 A JP 24757397A JP 24757397 A JP24757397 A JP 24757397A JP 3152289 B2 JP3152289 B2 JP 3152289B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- silicon substrate
- thermal oxide
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 79
- 229910001385 heavy metal Inorganic materials 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 238000005247 gettering Methods 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 24
- 239000012298 atmosphere Substances 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 13
- 239000000356 contaminant Substances 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 description 13
- 238000011109 contamination Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン基板に溝を形成する半導体装置の
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a groove is formed in a silicon substrate.
【０００２】[0002]
【従来の技術】半導体装置の製造方法において、シリコ
ン基板中にドライエッチング法により溝を形成する技術
は、容量素子や素子分離の形成等に用いられている。し
かし、ドライエッチングによって形成された溝の表面に
は、ドライエッチングによりダメージが生じたり重金属
汚染元素が導入されたりするので、続いて溝の表面に形
成される熱酸化膜は欠陥や重金属を含んだ膜となってし
まう。その結果、容量素子の電荷保持特性や素子分離に
おける分離特性が劣化し、デバイスの信頼性や歩留まり
が低下するという問題があった。2. Description of the Related Art In a method of manufacturing a semiconductor device, a technique of forming a groove in a silicon substrate by a dry etching method is used for forming a capacitive element or element isolation. However, since the surface of the groove formed by the dry etching is damaged by the dry etching or a heavy metal contaminant is introduced, the thermal oxide film subsequently formed on the surface of the groove contains defects and heavy metals. It becomes a film. As a result, there is a problem that the charge retention characteristics of the capacitor and the isolation characteristics in element isolation are deteriorated, and the reliability and yield of the device are reduced.
【０００３】このような問題を解決する手法について
は、例えば、特開昭６２−２９０１５５号公報や特開平
４−１５５９３０号公報に記載されている。A method for solving such a problem is described in, for example, JP-A-62-290155 and JP-A-4-155930.
【０００４】特開昭６２−２９０１５５号公報記載の技
術は、ドライエッチングによって形成した溝部を一旦熱
酸化後ウェットエッチングにより除去し、改めて熱酸化
を行うようにした製造方法である。The technique described in Japanese Patent Application Laid-Open No. 62-290155 is a manufacturing method in which a groove formed by dry etching is once removed by thermal etching after wet oxidation, and thermal oxidation is performed again.
【０００５】図４（ａ）〜（ｅ）は、このような製造方
法の工程断面図を示す図である。この製造方法は、ま
ず、図４（ａ）に示すように、シリコン基板４０１にフ
ォトレジスト４０２により所望の溝形成のパターニング
を行う。次に、図４（ｂ）に示すように、公知のドライ
エッチング技術により溝４０３を形成する。このとき、
溝４０３の表面部分には、ドライエッチングによるダメ
ージ層４０４が形成される。続いて、フォトレジスト４
０２を除去後、図４（ｃ）に示すように、該シリコン基
板４０１を熱酸化して第１の熱酸化膜４０５を形成す
る。その後、図４（ｄ）に示すように該第１の熱酸化膜
４０５をフッ酸等を用いたウェットエッチングにより除
去する。さらに、図４（ｅ）に示すように、改めて溝部
を熱酸化して第２の熱酸化膜４０６を形成する。第１の
熱酸化によって、溝表面に存在するドライエッチング時
のダメージ層４０４は第１の熱酸化膜中に含まれ、その
後第１の熱酸化膜を除去することによって清浄な溝表面
が得られる。その状態で第２の熱酸化膜４０６を形成す
ることによって良質の熱酸化膜を得る。FIGS. 4A to 4E are cross-sectional views showing the steps of such a manufacturing method. In this manufacturing method, first, as shown in FIG. 4A, a desired groove is patterned on a silicon substrate 401 by using a photoresist 402. Next, as shown in FIG. 4B, a groove 403 is formed by a known dry etching technique. At this time,
A damage layer 404 is formed on the surface of the groove 403 by dry etching. Then, photoresist 4
After removing 02, the silicon substrate 401 is thermally oxidized to form a first thermal oxide film 405 as shown in FIG. Thereafter, as shown in FIG. 4D, the first thermal oxide film 405 is removed by wet etching using hydrofluoric acid or the like. Further, as shown in FIG. 4E, the groove is thermally oxidized again to form a second thermal oxide film 406. By the first thermal oxidation, the damage layer 404 at the time of dry etching existing on the groove surface is included in the first thermal oxide film, and then the first thermal oxide film is removed to obtain a clean groove surface. . By forming the second thermal oxide film 406 in this state, a high-quality thermal oxide film is obtained.
【０００６】また、特開平４−１５５９３０号公報記載
の技術は、溝形成時のドライエッチダメ−ジや汚染を、
溝形成後のエクストリンシックゲッタリング（Extrinsi
c Gettering；「ＥＧ」という。）処理によりゲッタリ
ングを行う方法である。本技術の工程断面図を図５
（ａ）、（ｂ）に示す。この製造方法は、まず、図５
（ａ）に示すように、シリコン基板５０１に溝５０３を
形成した後、シリコン基板５０１の裏面に燐を含んだ酸
化シリコン膜５０５を形成する。次に図５（ｂ）に示す
ように、シリコン基板５０１の裏面にエキシマレーザー
５０６を照射し、燐を基板内部に拡散させて結晶欠陥５
０７を発生させる。以上の方法を用いることにより、エ
キシマレーザーによって形成した結晶欠陥５０７がゲッ
タリング源となり、溝近傍の重金属汚染を除去する。The technique described in Japanese Patent Application Laid-Open No. 4-155930 discloses a method for preventing dry etch damage and contamination during groove formation.
Extrinsic gettering after trench formation (Extrinsi
c Gettering; “EG”. ) This is a method of performing gettering by processing. FIG. 5 is a process cross-sectional view of the present technology.
(A) and (b) show. This manufacturing method is first described in FIG.
As shown in (a), after forming a groove 503 in a silicon substrate 501, a silicon oxide film 505 containing phosphorus is formed on the back surface of the silicon substrate 501. Next, as shown in FIG. 5B, the back surface of the silicon substrate 501 is irradiated with an excimer laser 506 to diffuse phosphorus into the inside of the substrate, thereby forming crystal defects 5.
07 is generated. By using the above method, the crystal defect 507 formed by the excimer laser serves as a gettering source and removes heavy metal contamination near the groove.
【０００７】[0007]
【発明が解決しようとする課題】半導体装置製造工程中
で発生する重金属汚染元素の中には、Ｆｅのように熱酸
化工程中にシリコン基板内部に拡散するより酸化膜中に
取り込まれやすい性質を持ったものが存在する。例え
ば、文献：「THE CONTRASTIVE BEHAVIOR OF Fe ANDCu I
MPURITIES IN Si CRYSTALS, Defect Control in Semico
nductors, pp297-303,North-Holland(1990)」によれ
ば、故意にＦｅを汚染したシリコン基板にＮ2またはＯ2
雰囲気中で熱処理を施すと、Ｎ2雰囲気では熱処理温度
における固溶度に対応したＦｅが基板内部に存在（拡
散）するが、Ｏ2雰囲気では基板内部におけるＦｅの濃
度はＮ2雰囲気に対して著しく減少するという現象が報
告されている。従って、基板表面に、Ｆｅのような重金
属汚染元素が存在したままの状態で、酸化雰囲気中の熱
処理すなわち熱酸化膜形成を行うと、その汚染元素は酸
化膜中に取り込まれてしまい酸化膜の特性劣化を引き起
こしてしまう。Some of the heavy metal contaminants generated in the semiconductor device manufacturing process have a property such as Fe that is more easily taken into the oxide film than diffused into the silicon substrate during the thermal oxidation process. There is something you have. For example, literature: "THE CONTRASTIVE BEHAVIOR OF Fe ANDCu I
MPURITIES IN Si CRYSTALS, Defect Control in Semico
nductors, pp297-303, North-Holland ( 1990) , according to ", N 2 or O 2 on the silicon substrate contaminated with Fe on purpose
When subjected to a heat treatment in an atmosphere, present in Fe internal substrate corresponding to the solid solubility in the heat treatment temperature in an N 2 atmosphere (diffusion), but the concentration of Fe in the interior substrate in an O 2 atmosphere for N 2 atmosphere A phenomenon of significant decrease has been reported. Therefore, if heat treatment in an oxidizing atmosphere, that is, formation of a thermal oxide film is performed in a state where a heavy metal contaminant element such as Fe is present on the substrate surface, the contaminant element is taken into the oxide film and the oxide film is removed. This will cause characteristic deterioration.
【０００８】溝形成におけるこのような問題に対処する
ために、ドライエッチングによって生じた欠陥や重金属
汚染元素を多く含んだ熱酸化膜をウェットエッチングに
より除去することで溝表面の清浄化を図るようにした、
特開昭６２−２９０１５５号公報記載の従来技術を利用
することが考えられる。しかし、この場合、図６（ａ）
に示すように、溝表面等にウェットエッチング工程以降
で生じた、もしくはウェットエッチング工程で除去しき
れずに残留した重金属汚染元素６０７が存在すると、図
６（ｂ）に示すように、結局改めて形成する第２の熱酸
化膜６０８に取り込まれてしまうので、やはりデバイス
の信頼性や歩留まりを低下させてしまう。また、基板に
ＥＧ処理を施すことで重金属をゲッタリングを行う特開
平４−１５５９３０号公報記載の従来技術を利用するこ
とも考えられる。しかし、基板にゲッタリングサイトを
形成しても、熱酸化前の溝表面にＦｅのような重金属元
素が存在すると、この重金属元素は熱酸化工程時にゲッ
タリングサイトに拡散するよりも酸化膜中に留まってし
まい、ゲッタリングを行うことは不可能である。In order to cope with such a problem in the formation of the groove, the surface of the groove is cleaned by removing the thermal oxide film containing many defects caused by dry etching and heavy metal contaminants by wet etching. did,
It is conceivable to use the prior art described in Japanese Patent Application Laid-Open No. 62-290155. However, in this case, FIG.
As shown in FIG. 6B, if there is a heavy metal contaminant element 607 generated on the groove surface or the like after the wet etching step or remained after being completely removed in the wet etching step, it is eventually formed again as shown in FIG. 6B. Since it is taken into the second thermal oxide film 608, the reliability and the yield of the device are also lowered. It is also conceivable to use a conventional technique described in Japanese Patent Application Laid-Open No. 4-155930 in which heavy metal is gettered by performing EG processing on a substrate. However, even if a gettering site is formed on the substrate, if a heavy metal element such as Fe is present on the groove surface before thermal oxidation, this heavy metal element will be contained in the oxide film rather than diffusing into the gettering site during the thermal oxidation step. It stays and it is impossible to getter.
【０００９】以上のように、従来技術では結局デバイス
の特性の劣化を防ぐことができないという問題があっ
た。As described above, the conventional technique has a problem that deterioration of device characteristics cannot be prevented after all.
【００１０】（発明の目的）本発明は、かかる問題点を
解決することを目的とし、熱酸化直前に溝部に残留する
重金属汚染を効果的に除去し、溝部における良質な熱酸
化膜を形成する方法を提供しようとするものである。(Object of the Invention) An object of the present invention is to solve such a problem, and to effectively remove heavy metal contamination remaining in a groove immediately before thermal oxidation and form a high-quality thermal oxide film in the groove. It seeks to provide a way.
【００１１】[0011]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ゲッタリングサイトを有するシリコシ基板に
溝を形成し、該シリコン基板を熱酸化し第１の熱酸化膜
を形成し、第１の熱酸膜を除去し、該シリコン基板に対
して重金属汚染元素をゲッタリングサイトに捕獲する還
元性雰囲気中の熱処理と第２の熱酸化膜を形成する酸化
熱処理を同一反応容器内で連続して行うことを特徴とす
る。According to a method of manufacturing a semiconductor device of the present invention, a groove is formed in a silicon substrate having a gettering site, and the silicon substrate is thermally oxidized to form a first thermal oxide film. 1 to remove the thermal acid film and capture heavy metal contaminating elements at the gettering site on the silicon substrate.
The heat treatment in the primary atmosphere and the oxidation heat treatment for forming the second thermal oxide film are continuously performed in the same reaction vessel .
【００１２】（作用）溝形成時のダメージ層を熱酸化膜
に閉じ込めウェットエッチングにより除去した後に、還
元性雰囲気中で熱処理を行い、溝表面に存在する重金属
汚染元素をシリコン基板内部のゲッタリングサイトに捕
獲させ、改めて熱酸化膜を形成する。(Operation) After the damage layer at the time of forming the groove is confined in a thermal oxide film and removed by wet etching, heat treatment is performed in a reducing atmosphere to remove heavy metal contaminating elements present on the groove surface from the gettering site inside the silicon substrate. And a thermal oxide film is formed again.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て以下説明する。シリコン基板に溝を形成して容量素子
を形成したり素子分離を行う等の半導体装置の製造方法
においては、溝部に形成する絶縁層としての熱酸化膜が
重金属に汚染され電荷保持特性や素子間分離特性が劣化
するのを防ぐことが重要であり、シリコン基板として前
記重金属に対するゲッタリングサイトを有する、例えば
ｐ／ｐ＋基板を使用する。Next, embodiments of the present invention will be described below. In a method of manufacturing a semiconductor device, such as forming a groove in a silicon substrate to form a capacitive element or performing element isolation, a thermal oxide film as an insulating layer formed in a groove is contaminated with heavy metal and has a charge retention characteristic and an inter-element gap. It is important to prevent the separation characteristics from deteriorating. For example, a p / p + substrate having a gettering site for the heavy metal is used as a silicon substrate.
【００１４】本実施の形態の製造方法の基本工程は以下
のとおりである。The basic steps of the manufacturing method according to the present embodiment are as follows.
【００１５】最初に、シリコン基板表面に、例えばドラ
イエッチング法により溝を形成する。First, a groove is formed on the surface of a silicon substrate by, for example, a dry etching method.
【００１６】次に、エッチング工程で発生した基板の溝
表面近傍のダメージ層を熱酸化で形成する酸化膜内に閉
じこめて除去する。ここで、該熱酸化膜の除去時にはエ
ッチング液を使用したり必要により洗浄処理等を行うこ
とから、重金属元素等による汚染が生じる虞がある。こ
のような重金属汚染元素を排除するために、還元性雰囲
気中で熱処理を行い重金属汚染元素をシリコン基板内部
のゲッタリングサイトに捕獲させる。Next, the damaged layer generated in the etching process in the vicinity of the groove surface of the substrate is removed by being confined in an oxide film formed by thermal oxidation. Here, when the thermal oxide film is removed, since an etching solution is used or a cleaning process or the like is performed as necessary, there is a possibility that contamination by heavy metal elements or the like may occur. In order to eliminate such heavy metal contaminating elements, heat treatment is performed in a reducing atmosphere to cause the heavy metal contaminating elements to be captured at gettering sites inside the silicon substrate.
【００１７】この後、ゲッタリングサイトへの重金属汚
染元素の捕獲工程で使用した同一容器内において絶縁層
等とする本来の熱酸化膜を形成する。Thereafter, an original thermal oxide film to be used as an insulating layer or the like is formed in the same container used in the step of capturing heavy metal contaminant elements at the gettering site.
【００１８】このように、溝部における良質の酸化膜を
得るためには、溝酸化時に基板表面に存在する重金属汚
染元素を熱酸化直前に除去することが重要である。本実
施の形態では、第２の熱酸化膜形成前に酸化膜中に留ま
りやすい性質を持った重金属汚染元素が溝部に存在した
としても、それらは還元性雰囲気中の熱処理でシリコン
基板内部のゲッタリングサイトに拡散し捕獲されるた
め、その表面は非常に清浄な状態になる。第２の熱酸化
膜は、同一反応容器内で改めて熱酸化を行って形成する
ため、大気放置による汚染の可能性も無く、得られる酸
化膜は非常に良質なものとなる。As described above, in order to obtain a high-quality oxide film in the groove, it is important to remove heavy metal contaminants existing on the substrate surface at the time of groove oxidation immediately before thermal oxidation. In this embodiment, even if heavy metal contaminating elements having a property of easily staying in the oxide film exist in the groove before the formation of the second thermal oxide film, they are removed by heat treatment in a reducing atmosphere. The surface becomes very clean as it is diffused and trapped at the ring sites. Since the second thermal oxide film is formed by performing thermal oxidation again in the same reaction vessel, there is no possibility of contamination due to standing in the air, and the obtained oxide film is of very good quality.
【００１９】以上の本実施の形態において、ゲッタリン
グサイトへの重金属汚染元素の捕獲工程と本来の熱酸化
膜の形成工程とを連続して実施することが好適である
が、前記工程を同一容器内において行うことによりこの
間に他の工程を適宜介在させるようにすることも可能で
ある。In the above embodiment, it is preferable that the step of capturing the heavy metal contaminant element on the gettering site and the step of forming the original thermal oxide film are successively performed. It is also possible to appropriately intervene other steps during this process.
【００２０】また、使用するゲッタリングサイトを有す
る基板としては、ｐ／ｐ＋基板に限られるものではな
く、例えばＤＺＩＧ（Denuded Zone Intrinsic Getteri
ng）基板、ポリシリコンバックシーリング（Po1ysilico
n Back Sealing；「ＰＢＳ」という。）基板、バックダ
メージ（Backside Damage；「ＢＤ」という。）基板あ
るいはイオン注入法によってゲッタリングサイトを形成
した基板等を用いることができる。The substrate having a gettering site to be used is not limited to a p / p + substrate, but may be, for example, a DZIG (Denuded Zone Intrinsic Getteri).
ng) substrate, polysilicon back sealing (Po1ysilico)
n Back Sealing; "PBS". A substrate, a back damage (hereinafter referred to as “BD”) substrate, a substrate having a gettering site formed by an ion implantation method, or the like can be used.
【００２１】[0021]
【実施例】以下、本発明の実施例を図面を用いて説明す
る。本発明の第１の実施例の工程断面図を図１（ａ）〜
（ｇ）に示す。本実施例は、シリコン基板にＤＲＡＭの
溝型容量素子を形成する場合の製造方法を示すものであ
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A to FIG.
(G). This embodiment shows a manufacturing method in the case of forming a groove type capacitance element of a DRAM on a silicon substrate.
【００２２】まず、図１（ａ）に示すように、ゲッタリ
ングサイト１００を有するシリコン基板１０１上、例え
ばｐ／ｐ＋基板上にフォトレジスト１０２により所望の
溝形成のパターニングを行う。次に、図１（ｂ）に示す
ように、該フォトレジスト１０２をマスクとして、公知
のドライエッチング技術を用いてシリコン基板１０１に
所望の深さのエッチングを行った後、フォトレジスト１
０２を除去することで溝１０３を形成する。このとき、
溝表面にはドライエッチングにより導入されたダメージ
層１０４が形成される。さらに、図１（ｃ）に示すよう
に、シリコン基板１０１を熱酸化し第１の熱酸化膜１０
５を形成する。このときの酸化膜厚は、ドライエッチン
グによって形成されるダメージ層１０４を酸化できる程
度の膜厚であればよく、望ましくは２００Ａ程度とす
る。次に、図１（ｄ）に示すように、第１の熱酸化膜１
０５をフッ酸等を用いたウェットエッチング法によって
除去する。さらに、図１（ｅ）に示すように、該シリコ
ン基板１０１に還元性雰囲気中である水素雰囲気中での
熱処理を施す。熱処理条件としては、９００°Ｃでの急
速ランプ加熱処理で３０秒行う。このとき、溝および基
板表面に存在する重金属汚染元素１０６は基板内部に存
在するゲッタリングサイト１００（ｐ／ｐ＋基板の場
合、高濃度Ｂを含んだｐ＋領域）に拡散し、捕獲される
ので、非常に清浄な溝表面状態１０７が実現できる。次
に、水素雰囲気中の熱処理を行ったのと同一反応容器内
で、図１（ｆ）に示すように、該基板１０１を改めて熱
酸化し、容量膜となる第２の熱酸化膜１０８を形成す
る。この結果、溝部には溝形成時のダメージ層や重金属
汚染のほとんど無い良質の熱酸化膜（容量膜）が形成さ
れる。次に、図１（ｇ）に示すように、公知のＣＶＤ法
により蓄積電極となる多結晶シリコン膜１０９を形成
し、以降公知のＤＲＡＭ形成技術を用いて溝型容量素子
を有するＤＲＡＭを形成する。First, as shown in FIG. 1A, a desired groove is patterned by a photoresist 102 on a silicon substrate 101 having a gettering site 100, for example, on ap / p + substrate. Next, as shown in FIG. 1B, using the photoresist 102 as a mask, the silicon substrate 101 is etched to a desired depth using a known dry etching technique.
By removing 02, a groove 103 is formed. At this time,
A damaged layer 104 introduced by dry etching is formed on the groove surface. Further, as shown in FIG. 1C, the silicon substrate 101 is thermally oxidized to form a first thermal oxide film 10.
5 is formed. The thickness of the oxide film at this time may be a thickness that can oxidize the damaged layer 104 formed by dry etching, and is preferably about 200 A. Next, as shown in FIG. 1D, the first thermal oxide film 1 is formed.
05 is removed by a wet etching method using hydrofluoric acid or the like. Further, as shown in FIG. 1E, the silicon substrate 101 is subjected to a heat treatment in a hydrogen atmosphere which is a reducing atmosphere. As a heat treatment condition, a rapid lamp heat treatment at 900 ° C. is performed for 30 seconds. At this time, the heavy metal contaminating element 106 existing in the groove and the substrate surface diffuses into the gettering site 100 (in the case of a p / p + substrate, a p + region containing high concentration B) existing in the substrate and is captured. A very clean groove surface state 107 can be realized. Next, as shown in FIG. 1F, the substrate 101 is thermally oxidized again in the same reaction vessel where the heat treatment was performed in a hydrogen atmosphere, and a second thermal oxide film 108 serving as a capacitance film was formed. Form. As a result, a high-quality thermal oxide film (capacitance film) substantially free from a damage layer and heavy metal contamination during the formation of the groove is formed. Next, as shown in FIG. 1 (g), a polycrystalline silicon film 109 serving as a storage electrode is formed by a known CVD method, and thereafter, a DRAM having a grooved capacitive element is formed by using a known DRAM forming technique. .
【００２３】次に、本発明の第２の実施例を図２（ａ）
〜（ｈ）により説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
(H).
【００２４】基板（溝）表面の重金属汚染元素を低減す
るための熱処理方法は、熱酸化前の基板（溝）表面の重
金属の存在形態によって変える必要がある。第２の実施
例では、１０００°Ｃ以上の還元性熱処理によって、ウ
ェットエッチングによる第１の熱酸化膜除去後に形成さ
れる自然酸化膜を除去し、重金属元素のゲッタリング源
への拡散を容易にしようとするものである。例えば、第
１の熱酸化膜をウェットエッチングにより除去後、アン
モニアと過酸化水素との混合洗浄液または硫酸と過酸化
水素の混合洗浄液等を用いた洗浄工程を経た後、第２の
熱酸化を行う場合、洗浄液自身が汚染されていれば、洗
浄工程で形成される自然酸化膜中あるいは自然酸化膜上
に重金属元素が存在することになる。このような状態で
重金属元素を基板中に拡散させると、洗浄工程で形成さ
れた自然酸化膜が重金属元素の基板内部への拡散を阻害
してしまい、十分な基板表面清浄効果が得られない場合
がある。従って、このような場合は自然酸化膜が還元除
去できるような熱処理を行えばよい。The heat treatment method for reducing heavy metal contaminants on the surface of the substrate (groove) needs to be changed according to the form of heavy metal on the surface of the substrate (groove) before thermal oxidation. In the second embodiment, the natural oxide film formed after the removal of the first thermal oxide film by wet etching is removed by a reducing heat treatment at 1000 ° C. or higher, and the diffusion of the heavy metal element to the gettering source is easily performed. What you want to do. For example, after the first thermal oxide film is removed by wet etching, a cleaning process using a mixed cleaning solution of ammonia and hydrogen peroxide or a mixed cleaning solution of sulfuric acid and hydrogen peroxide is performed, and then second thermal oxidation is performed. In this case, if the cleaning solution itself is contaminated, the heavy metal element exists in or on the natural oxide film formed in the cleaning step. When the heavy metal element is diffused into the substrate in such a state, the natural oxide film formed in the cleaning step hinders the diffusion of the heavy metal element into the substrate, and a sufficient substrate surface cleaning effect cannot be obtained. There is. Therefore, in such a case, heat treatment may be performed so that the natural oxide film can be reduced and removed.
【００２５】第２の実施例の工程断面図の図２におい
て、まず、図２（ａ）に示すように、ゲッタリングサイ
ト２００を有するシリコン基板２０１上、例えばｐ／ｐ
＋基板上にフォトレジスト２０２により所望の溝形成の
パターニングを行う。次に、図２（ｂ）に示すように、
公知のドライエッチング技術を用いてシリコン基板２０
１に溝パタ−ン２０３を形成する。さらに、図２（ｃ）
に示すように、フォトレジスト２０２を除去後、ダメー
ジ層２０４を除去するために、基板２０１を約２００Ａ
熱酸化し、第１の熱酸化膜２０５を形成する。次に、図
２（ｄ）に示すように、該第１の熱酸化膜２０５をウェ
ットエッチング法（例えば、フッ酸）によって除去す
る。この後、図２（ｅ）に示すように、該シリコン基板
に対してパーティクル除去のための洗浄処理、例えばア
ンモニアと過酸化水素の混合洗浄液で洗浄処理を行う。
この時、該シリコン基板表面には自然酸化膜２０９が形
成されるが、洗浄液自身が汚染されていると自然酸化膜
上もしくは自然酸化膜中に重金属汚染元素２０６が存在
する。次に、図２（ｆ）に示すように、該基板２０１に
還元性雰囲気である水素雰囲気中で、１０５０°Ｃで３
０秒の熱処理を施す。水素雰囲気中で１０００°Ｃ以上
の熱処理を行うと、基板表面に存在する自然酸化膜２０
９が除去されると同時に、自然酸化膜２０９上に存在し
ていた重金属汚染元素２０６も基板内部に拡散する。次
に、図２（ｇ）に示すように、該シリコン基板２０１を
改めて熱酸化し、容量膜となる第２の熱酸化膜２０８を
形成する。Referring to FIG. 2 of the process sectional view of the second embodiment, first, as shown in FIG. 2A, a silicon substrate 201 having a gettering site 200, for example, p / p
+ Patterning for forming a desired groove is performed on the substrate by the photoresist 202. Next, as shown in FIG.
The silicon substrate 20 is formed using a known dry etching technique.
1, a groove pattern 203 is formed. Further, FIG.
As shown in FIG. 5, after removing the photoresist 202, the substrate 201 is removed by about 200 A in order to remove the damaged layer 204.
By thermal oxidation, a first thermal oxide film 205 is formed. Next, as shown in FIG. 2D, the first thermal oxide film 205 is removed by a wet etching method (for example, hydrofluoric acid). Thereafter, as shown in FIG. 2E, the silicon substrate is subjected to a cleaning process for removing particles, for example, a cleaning process using a mixed cleaning solution of ammonia and hydrogen peroxide.
At this time, a natural oxide film 209 is formed on the surface of the silicon substrate. If the cleaning solution itself is contaminated, the heavy metal contaminant element 206 exists on or in the natural oxide film. Next, as shown in FIG. 2 (f), the substrate 201 is heated at 1050 ° C. for 3 hours in a hydrogen atmosphere as a reducing atmosphere.
A heat treatment of 0 seconds is performed. When a heat treatment at 1000 ° C. or more is performed in a hydrogen atmosphere, the natural oxide film 20 existing on the substrate surface is removed.
At the same time as 9 is removed, the heavy metal contaminating element 206 existing on the natural oxide film 209 also diffuses into the substrate. Next, as shown in FIG. 2G, the silicon substrate 201 is thermally oxidized again to form a second thermal oxide film 208 serving as a capacitance film.
【００２６】以上の工程を経ることにより、自然酸化膜
中もしくは自然酸化膜上に重金属汚染が存在した場合で
も、重金属元素の基板内部への拡散が容易となり、基板
（溝）表面に良質の熱酸化膜を形成することが可能とな
る。次に、図２（ｈ）に示すように、公知のＣＶＤ技術
を用いて蓄積電極となる多結晶シリコン膜２１０を形成
し、以降公知のＤＲＡＭ形成技術を用いて溝型容量素子
を有するＤＲＡＭを形成する。なお、以上の実施例にお
けるゲッタリングサイトを有する基板としては、前記実
施の形態において説明した各種の基板を使用することが
できる。Through the above steps, even if heavy metal contamination is present in or on the natural oxide film, the diffusion of the heavy metal element into the substrate becomes easy, and a good quality heat An oxide film can be formed. Next, as shown in FIG. 2 (h), a polycrystalline silicon film 210 serving as a storage electrode is formed by using a known CVD technique, and a DRAM having a groove type capacitive element is thereafter formed by using a known DRAM forming technique. Form. In addition, as the substrate having the gettering site in the above examples, the various substrates described in the above embodiment can be used.
【００２７】図３に、本実施例の技術を用いて形成した
溝型容量素子を有するＤＲＡＭの電荷保持特性を示す。
同図から分かるように、本発明によれば従来技術のもの
比べて累積不良数を長い電荷保持時間まで低く抑えるこ
とができる。これは従来技術に比べ容量膜となる第２の
熱酸化膜の中に重金属をほとんど含まないことによるも
のであり、これが熱酸化膜の電荷保持特性の向上に大き
く寄与している。FIG. 3 shows the charge retention characteristics of a DRAM having a groove type capacitance element formed using the technique of this embodiment.
As can be seen from the figure, according to the present invention, the number of accumulated defects can be suppressed to a long charge holding time as compared with the prior art. This is due to the fact that the second thermal oxide film serving as the capacitance film contains almost no heavy metal as compared with the prior art, and this greatly contributes to the improvement of the charge retention characteristics of the thermal oxide film.
【００２８】[0028]
【発明の効果】以上説明したように本発明によれば、ゲ
ッタリングサイトを有する基板に溝を形成する方法にお
いて、溝部に熱酸化膜を形成する前に還元性雰囲気での
熱処理を施すことによって、溝部表面に存在する重金属
汚染元素を基板内部のゲッタリング源に捕獲する。この
ため、溝表面の重金属汚染が熱酸化膜中に捕らえられる
のを防ぐことができ、かつ、溝表面が非常に清浄な状態
で熱酸化膜を形成することができるから、溝部に良質な
熱酸化膜を形成することを可能とする。これらのことか
ら、容量素子における電荷保持特性の劣化や素子間の分
離特性の劣化を抑えることができる。従って、本発明を
用いることにより、半導体装置の特性および製造歩留ま
りを向上させることができ、本発明は、特に溝型容量素
子の形成、溝型素子分離形成等に好適である。As described above, according to the present invention, in a method of forming a groove in a substrate having a gettering site, a heat treatment in a reducing atmosphere is performed before forming a thermal oxide film in the groove. Then, heavy metal contaminants present on the surface of the groove are captured by a gettering source inside the substrate. For this reason, heavy metal contamination on the groove surface can be prevented from being caught in the thermal oxide film, and the thermal oxide film can be formed with the groove surface being extremely clean. It is possible to form an oxide film. For these reasons, it is possible to suppress deterioration of the charge retention characteristics of the capacitor and deterioration of the separation characteristics between the elements. Therefore, by using the present invention, the characteristics and manufacturing yield of the semiconductor device can be improved, and the present invention is particularly suitable for forming a grooved capacitor, forming a grooved element, and the like.
【００２９】[0029]
【図１】本発明の第１の実施例を説明する工程断面図で
ある。FIG. 1 is a process sectional view for explaining a first embodiment of the present invention.
【図２】発明の第２の実施例を説明する工程断面図であ
る。FIG. 2 is a process sectional view for explaining a second embodiment of the present invention.
【図３】本発明により形成した溝型容量素子を有するＤ
ＲＡＭの電荷保持特性を示す図である。FIG. 3 shows a D having a groove type capacitance element formed according to the present invention.
FIG. 4 is a diagram illustrating charge retention characteristics of a RAM.
【図４】溝形成に関する従来技術を説明する工程断面図
である。FIG. 4 is a process cross-sectional view illustrating a conventional technique for forming a groove.
【図５】ゲッタリング処理に関する従来技術を説明する
工程断面図である。FIG. 5 is a process cross-sectional view illustrating a conventional technique relating to gettering processing.
【図６】熱酸化膜の重金属汚染を説明する工程断面図で
ある。FIG. 6 is a process sectional view illustrating heavy metal contamination of the thermal oxide film.
１００、２００ ゲッタリングサイト １０１、２０１ シリコン基板 １０２、２０２ フォトレジスト １０３、２０３、４０３、５０３ 溝 １０４、２０４、４０４、５０４ ダメージ層 １０５、２０５、４０５ 第１の熱酸化膜 １０６、２０６ 重金属汚染元素 １０７、２０７ 清浄な溝 １０８、２０８、４０６ 第２の熱酸化膜 ２０９ 自然酸化膜 ４０１、５０１ シリコン基板 ４０２ フォトレジスト ５０５ 燐を含んだ酸化シリコン膜 ５０６ エキシマレーザ ５０７ 結晶欠陥 ６０７ 重金属汚染元素 ６０８ 重金属元素を含んだ第２の熱酸化膜 100, 200 Gettering site 101, 201 Silicon substrate 102, 202 Photoresist 103, 203, 403, 503 Groove 104, 204, 404, 504 Damage layer 105, 205, 405 First thermal oxide film 106, 206 Heavy metal contamination element 107, 207 Clean grooves 108, 208, 406 Second thermal oxide film 209 Natural oxide film 401, 501 Silicon substrate 402 Photoresist 505 Phosphorus-containing silicon oxide film 506 Excimer laser 507 Crystal defect 607 Heavy metal contamination element 608 Heavy metal element Second thermal oxide film containing
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/3065 H01L 21/322 H01L 21/8242 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 27/108 H01L 21/3065 H01L 21/322 H01L 21/8242
Claims (4)
板に溝を形成する工程と、該シリコン基板を熱酸化し第
１の熱酸化膜を形成する工程と、第１の熱酸化膜を除去
する工程と、該シリコン基板に対して重金属汚染元素を
ゲッタリングサイトに捕獲する還元性雰囲気中の熱処理
と第２の熱酸化膜を形成する酸化熱処理を同一反応容器
内で連続して行う工程と、からなる半導体装置の製造方
法。A step of forming a groove in a silicon substrate having a gettering site; a step of thermally oxidizing the silicon substrate to form a first thermal oxide film; and a step of removing the first thermal oxide film. , Heavy metal contaminating elements on the silicon substrate
A heat treatment in a reducing atmosphere to be captured on a gettering site and an oxidation heat treatment for forming a second thermal oxide film are performed in the same reaction vessel.
A method of manufacturing a semiconductor device, comprising the steps of:
囲気中の熱処理であることを特徴とする請求項１記載の
半導体装置の製造方法。2. The method according to claim 1, wherein the heat treatment in the reducing atmosphere is a heat treatment in a hydrogen atmosphere.
板に溝を形成する工程と、該シリコン基板を熱酸化し第
１の熱酸化膜を形成する工程と、第１の熱酸化膜を除去
する工程と、該シリコン基板に対して洗浄処理を行う工
程と、該シリコン基板に対して同一反応容器内で還元性
雰囲気である水素雰囲気中の１０００°Ｃ以上の処理温
度でありシリコン基板表面の自然酸化膜を除去し重金属
汚染元素をゲッタリングサイトに捕獲する熱処理と第２
の熱酸化膜を形成する酸化熱処理を連続して行う工程
と、からなる半導体装置の製造方法。 3. A silicon substrate having a gettering site.
Forming a groove in the plate, and thermally oxidizing the silicon substrate.
Forming a first thermal oxide film and removing the first thermal oxide film
Performing a cleaning process on the silicon substrate.
And reducing the silicon substrate in the same reaction vessel
Processing temperature of 1000 ° C or more in hydrogen atmosphere
Removes natural oxide film on silicon substrate surface and removes heavy metal
Heat treatment for capturing contaminant elements at the gettering site and the second
Of continuously performing an oxidizing heat treatment to form a thermal oxide film
And a method for manufacturing a semiconductor device.
ン基板は、ＤＺＩＧ（Denuded Zone Intrinsic Getteri
ng）基板、ＰＢＳ（Polysilicon Back Sealing）基板、
ＢＤ（Backside Damage）基板、ｐ／ｐ＋基板又はイオ
ン注入によってゲッタリングサイトを形成した基板のい
ずれかの基板であることを特徴とする請求項１、２又は
３記載の半導体装置の製造方法。4. The silicon substrate having the gettering site is a DZIG (Denude Zone Intrinsic Getteri).
ng) substrate, PBS (Polysilicon Back Sealing) substrate,
BD (Backside Damage) substrate, according to claim 1, characterized in that the p / p + substrate or an ion implantation is any substrate of a substrate to form a gettering site, 2 or
4. The method for manufacturing a semiconductor device according to item 3 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24757397A JP3152289B2 (en) | 1997-08-29 | 1997-08-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24757397A JP3152289B2 (en) | 1997-08-29 | 1997-08-29 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174479A JPH1174479A (en) | 1999-03-16 |
| JP3152289B2 true JP3152289B2 (en) | 2001-04-03 |
Family
ID=17165518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24757397A Expired - Fee Related JP3152289B2 (en) | 1997-08-29 | 1997-08-29 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152289B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825086B2 (en) * | 2003-01-17 | 2004-11-30 | Sharp Laboratories Of America, Inc. | Strained-silicon channel CMOS with sacrificial shallow trench isolation oxide liner |
| JP5119604B2 (en) * | 2006-03-16 | 2013-01-16 | ソニー株式会社 | Manufacturing method of semiconductor device |
-
1997
- 1997-08-29 JP JP24757397A patent/JP3152289B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174479A (en) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066593B2 (en) | Etching method | |
| JP2856157B2 (en) | Method for manufacturing semiconductor device | |
| JP3152289B2 (en) | Method for manufacturing semiconductor device | |
| JP2943728B2 (en) | Method for manufacturing semiconductor device | |
| JP2003282869A (en) | Method for fabricating semiconductor device | |
| JP3296268B2 (en) | Method for manufacturing semiconductor device | |
| JP3272823B2 (en) | Dry cleaning method for semiconductor device | |
| KR100196420B1 (en) | Method for forimg isolation region in semiconductor device | |
| JP2821613B2 (en) | Method for manufacturing semiconductor device | |
| JP3173655B2 (en) | Method for manufacturing semiconductor device | |
| JPH088262A (en) | Manufacture of semiconductor device | |
| JP3085228B2 (en) | Method for manufacturing semiconductor device | |
| JPH06140410A (en) | Manufacture of semiconductor device | |
| JP3296304B2 (en) | Method for manufacturing semiconductor device | |
| JP3795010B2 (en) | Manufacturing method of semiconductor device | |
| JPH0670991B2 (en) | Method for manufacturing semiconductor device | |
| JP2763216B2 (en) | Method for manufacturing semiconductor device | |
| JPH0516177B2 (en) | ||
| JP2808933B2 (en) | Method for manufacturing semiconductor device | |
| JPH03173131A (en) | Manufacture of semiconductor device | |
| JPH07201842A (en) | Manufacturing for semiconductor device | |
| JP2002359209A (en) | Semiconductor device and method of manufacturing the same | |
| JP3523016B2 (en) | Method for manufacturing semiconductor device | |
| JP2003297915A (en) | Manufacturing method of semiconductor device | |
| JPH05243238A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |