JP3150082B2 - 高速伝送対応コネクタ - Google Patents
高速伝送対応コネクタInfo
- Publication number
- JP3150082B2 JP3150082B2 JP21438197A JP21438197A JP3150082B2 JP 3150082 B2 JP3150082 B2 JP 3150082B2 JP 21438197 A JP21438197 A JP 21438197A JP 21438197 A JP21438197 A JP 21438197A JP 3150082 B2 JP3150082 B2 JP 3150082B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- contact
- female
- male
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、短経路で電子回路
基板間を電気的に接続する高速伝送対応コネクタに関す
る。
基板間を電気的に接続する高速伝送対応コネクタに関す
る。
【０００２】
【従来の技術】マザーカードの信号で伝送されるパター
ンに電気的に接続されるドーターカードは、伝送信号の
高速化に伴いドーターカード上の論理素子（ＬＳＩ等）
とマザーカードのパターン間の伝送距離を短くするため
に論理素子をマザーカード側に近づけ、更にマザーカー
ドとドーターカード間を接続するコネクタのコンタクト
の狭ピッチ化及び小型化を行い、ドーターカードの信号
パターン長及びコネクタのコンタクト導体長を短くする
方法で対応している。
ンに電気的に接続されるドーターカードは、伝送信号の
高速化に伴いドーターカード上の論理素子（ＬＳＩ等）
とマザーカードのパターン間の伝送距離を短くするため
に論理素子をマザーカード側に近づけ、更にマザーカー
ドとドーターカード間を接続するコネクタのコンタクト
の狭ピッチ化及び小型化を行い、ドーターカードの信号
パターン長及びコネクタのコンタクト導体長を短くする
方法で対応している。
【０００３】従来この種の高速伝送対応コネクタは、一
例として特開平５−２８３１３４号公報に記載され、図
３に示される構造であった。ドーターカード３０側のコ
ネクタ２１のコンタクト導体長を短くするためにコネク
タ２１のハウジング２２の内部に途中屈曲した貫通穴２
３を有し、この貫通穴２３の内壁面には導電性被膜２４
が形成され、貫通穴２３には、マザーカード３３側がコ
ネクタ２５のコンタクト２７と接続するバネ部２８及び
係止部２６を有するコンタクト２９と、ドーターカード
３０側がドーターカード３０のスルーホール３１と接続
するコネクタ取り付け部３２とが、挿入されている。こ
のようにマザーカード３３側と接触するバネ部２８とド
ーターカード３０側のスルーホール３１と接続するコネ
クタ取り付け部３２とに分離する構造により、ドーター
カード３０をマザーカード３３側に近づけることでコン
タクト導体長を短くしている。このような構造では、マ
ザーカード３３側と接触するバネ部２８とドーターカー
ド３０側のスルーホール３１と接続するコネクタ取り付
け部３２が存在し、信号伝送の経路を形成する。又、バ
ネ部２８とコネクタ取り付け部３２間を電気的に導通さ
せる導電性被膜２４の形成は、メッキ等の工程により行
われる。
例として特開平５−２８３１３４号公報に記載され、図
３に示される構造であった。ドーターカード３０側のコ
ネクタ２１のコンタクト導体長を短くするためにコネク
タ２１のハウジング２２の内部に途中屈曲した貫通穴２
３を有し、この貫通穴２３の内壁面には導電性被膜２４
が形成され、貫通穴２３には、マザーカード３３側がコ
ネクタ２５のコンタクト２７と接続するバネ部２８及び
係止部２６を有するコンタクト２９と、ドーターカード
３０側がドーターカード３０のスルーホール３１と接続
するコネクタ取り付け部３２とが、挿入されている。こ
のようにマザーカード３３側と接触するバネ部２８とド
ーターカード３０側のスルーホール３１と接続するコネ
クタ取り付け部３２とに分離する構造により、ドーター
カード３０をマザーカード３３側に近づけることでコン
タクト導体長を短くしている。このような構造では、マ
ザーカード３３側と接触するバネ部２８とドーターカー
ド３０側のスルーホール３１と接続するコネクタ取り付
け部３２が存在し、信号伝送の経路を形成する。又、バ
ネ部２８とコネクタ取り付け部３２間を電気的に導通さ
せる導電性被膜２４の形成は、メッキ等の工程により行
われる。
【０００４】
【発明が解決しようとする課題】従来の高速伝送対応コ
ネクタには、次の欠点が存在する。
ネクタには、次の欠点が存在する。
【０００５】第１の欠点は、マザーカード側と接触する
バネ部とドーターカードのスルーホールと接続されるコ
ネタク取り付け部が常に存在し伝送距離を形成すること
である。
バネ部とドーターカードのスルーホールと接続されるコ
ネタク取り付け部が常に存在し伝送距離を形成すること
である。
【０００６】その理由は、マザーカード側と接触するコ
ンタクトとドーターカードのスルーホールに接続される
コネクタ取り付け部が分離しているため、コネクタ取り
付け部が直接マザーカード側のコンタクトに接続するこ
とができなく、各々導体長が加算される構造であるため
である。
ンタクトとドーターカードのスルーホールに接続される
コネクタ取り付け部が分離しているため、コネクタ取り
付け部が直接マザーカード側のコンタクトに接続するこ
とができなく、各々導体長が加算される構造であるため
である。
【０００７】第２の欠点は、ハウジング内の貫通穴への
導電性被膜の付着は、コネクタ極数の増加に伴い、全て
の穴に規定量付着させるための管理及び付着させる工程
の増加により価格アップになることである。
導電性被膜の付着は、コネクタ極数の増加に伴い、全て
の穴に規定量付着させるための管理及び付着させる工程
の増加により価格アップになることである。
【０００８】その理由は、導電性被膜を付着させる工程
が増加し、更に全ての貫通穴に規定量の導電性被膜を付
着させるための管理が困難になり、歩留まりの悪化を招
くためである。
が増加し、更に全ての貫通穴に規定量の導電性被膜を付
着させるための管理が困難になり、歩留まりの悪化を招
くためである。
【０００９】本発明の目的は、マザーカード上の信号パ
ターンとドーターカード上の論理素子間の伝送距離を短
経路化し、高速伝送信号に対応したコネクタを提供する
ことにある。
ターンとドーターカード上の論理素子間の伝送距離を短
経路化し、高速伝送信号に対応したコネクタを提供する
ことにある。
【００１０】本発明の他の目的は、構造及び製造面の単
純化により量産性及び歩留まりを向上させ、低価格なコ
ネクタを提供することにある。
純化により量産性及び歩留まりを向上させ、低価格なコ
ネクタを提供することにある。
【００１１】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
決するため、次の手段を採用する。
【００１２】雄型コンタクトを複数列及び複数段配置さ
れた雄型コネクタと、雄型コネクタと接続する雌型コン
タクトを有する雌型コネクタとから構成され、前記雌型
コネクタは、前記雄型コネクタとの接触部の先端とは反
対側に延びて前記雌型コネクタが取り付けられるドータ
ーカードに半田付けされる第１半田付け端子を有する第
１コンタクトと、前記雌型コネクタの最上段列又は最下
段列に組み込まれ前記雄型コンタクトと前記雌型コンタ
クトとの接触部の近傍に前記雌型コンタクトに対して垂
直方向に延びた第２半田付け端子を有する第２コンタク
トを含み、前記第２半田付け端子は、前記雌型コネクタ
の外壁より突き出る位置に設けられ、該位置に、論理素
子が実装されてフレキシブル基板を介して前記ドーター
カードに接続されるプリント基板が取り付けられ、前記
雌型コネクタが取り付けられたドーターカードは、コネ
クタ装着時には、前記フレキシブル基板、前記論理素子
及び前記第２コンタクト、並びに、前記第１コンタクト
を通して前記雄型コネクタが実装されたマザーカードと
電気的に接続される高速伝送対応コネクタ。
れた雄型コネクタと、雄型コネクタと接続する雌型コン
タクトを有する雌型コネクタとから構成され、前記雌型
コネクタは、前記雄型コネクタとの接触部の先端とは反
対側に延びて前記雌型コネクタが取り付けられるドータ
ーカードに半田付けされる第１半田付け端子を有する第
１コンタクトと、前記雌型コネクタの最上段列又は最下
段列に組み込まれ前記雄型コンタクトと前記雌型コンタ
クトとの接触部の近傍に前記雌型コンタクトに対して垂
直方向に延びた第２半田付け端子を有する第２コンタク
トを含み、前記第２半田付け端子は、前記雌型コネクタ
の外壁より突き出る位置に設けられ、該位置に、論理素
子が実装されてフレキシブル基板を介して前記ドーター
カードに接続されるプリント基板が取り付けられ、前記
雌型コネクタが取り付けられたドーターカードは、コネ
クタ装着時には、前記フレキシブル基板、前記論理素子
及び前記第２コンタクト、並びに、前記第１コンタクト
を通して前記雄型コネクタが実装されたマザーカードと
電気的に接続される高速伝送対応コネクタ。
【００１３】
【００１４】
【００１５】
【発明の実施の形態】本発明の一実施の形態例について
図１と図２を参照して説明する。
図１と図２を参照して説明する。
【００１６】本実施の形態例は、図２（ａ）に示される
ように、雌型コネクタ１と、これに嵌合する雄型コネク
タ２とから構成される。雌型コネクタ１には、接触部５
の先端とは反対方向に延びた第１半田付け端子６を有す
る第１コンタクト３と、第１半田付け端子６に加え、接
触部５の近傍に第２半田付け端子７を設けられた第２コ
ンタクト１３とが、各々複数個装着されている。第２半
田付け端子７は、第２コンタクト１３から垂直方向に延
びている。第２コンタクト１３は、雌型コネクタ１の最
上段列又は最下段列のみに装着される。最上段列又は最
下段列には、複数個の第１コンタクト３と複数個の第２
コンタクト１３とが共存する。
ように、雌型コネクタ１と、これに嵌合する雄型コネク
タ２とから構成される。雌型コネクタ１には、接触部５
の先端とは反対方向に延びた第１半田付け端子６を有す
る第１コンタクト３と、第１半田付け端子６に加え、接
触部５の近傍に第２半田付け端子７を設けられた第２コ
ンタクト１３とが、各々複数個装着されている。第２半
田付け端子７は、第２コンタクト１３から垂直方向に延
びている。第２コンタクト１３は、雌型コネクタ１の最
上段列又は最下段列のみに装着される。最上段列又は最
下段列には、複数個の第１コンタクト３と複数個の第２
コンタクト１３とが共存する。
【００１７】雄型コネクタ２には、図１に示されるよう
に、雌型コネクタ１の複数個の第１コンタクト３及び複
数個の第２コンタクト１３と接触する位置に、複数列及
び複数段の第３コンタクト４が装着されている。
に、雌型コネクタ１の複数個の第１コンタクト３及び複
数個の第２コンタクト１３と接触する位置に、複数列及
び複数段の第３コンタクト４が装着されている。
【００１８】雌型コネクタ１には、雄型コネクタ２と嵌
合する面とは相反する面にドーターカード１１が取り付
けられ、複数個の第１半田付け端子６がドーターカード
１１上に半田付けされる。雌型コネクタ１の最上段列に
装着された第２コンタクト１３の第２半田付け端子７
は、雌型コネクタ１の外側に突き出る。更に、雌型コネ
クタ１の第２半田付け端子７には、ＬＳＩ８等の論理素
子が実装された小プリント基板９が、半田付け等によっ
て取り付けられる。小プリント基板９には、第２半田付
け端子７が半田付けされる辺とは相反する辺にフレキシ
ブル基板１０が取り付けられ、小プリント基板９は、フ
レキシブル基板１０によりドーターカード１１上に接続
される。第１コンタクト３及び第２コンタクト１３は、
プレス加工により成形される。更に、雌型コネクタ１に
は、第２コンタクト１３の第２半田付け端子７が装着さ
れるスリット１４が設けられている。
合する面とは相反する面にドーターカード１１が取り付
けられ、複数個の第１半田付け端子６がドーターカード
１１上に半田付けされる。雌型コネクタ１の最上段列に
装着された第２コンタクト１３の第２半田付け端子７
は、雌型コネクタ１の外側に突き出る。更に、雌型コネ
クタ１の第２半田付け端子７には、ＬＳＩ８等の論理素
子が実装された小プリント基板９が、半田付け等によっ
て取り付けられる。小プリント基板９には、第２半田付
け端子７が半田付けされる辺とは相反する辺にフレキシ
ブル基板１０が取り付けられ、小プリント基板９は、フ
レキシブル基板１０によりドーターカード１１上に接続
される。第１コンタクト３及び第２コンタクト１３は、
プレス加工により成形される。更に、雌型コネクタ１に
は、第２コンタクト１３の第２半田付け端子７が装着さ
れるスリット１４が設けられている。
【００１９】雄型コネクタ２は、雌型コネクタ１と嵌合
する面とは相反する面がマザーカード１２の面に接する
ようにマザーカード１２上にセットされ、複数個の第３
コンタクト４の端子部が、半田付け又は圧入等により雄
型コネクタ２に取り付けられている。複数個の第３コン
タクト４の位置は、雌型コネクタ１の複数個の第１コン
タクト３及び複数個の第２コンタクト１３の位置に対応
する。複数個の雄型コネクタ２は、図２（ｂ）に示され
るように、複数枚のドーターカード１１間の信号伝送用
パターンを有するマザーカード１２上に、複数枚のドー
ターカード１１に対応して実装される。
する面とは相反する面がマザーカード１２の面に接する
ようにマザーカード１２上にセットされ、複数個の第３
コンタクト４の端子部が、半田付け又は圧入等により雄
型コネクタ２に取り付けられている。複数個の第３コン
タクト４の位置は、雌型コネクタ１の複数個の第１コン
タクト３及び複数個の第２コンタクト１３の位置に対応
する。複数個の雄型コネクタ２は、図２（ｂ）に示され
るように、複数枚のドーターカード１１間の信号伝送用
パターンを有するマザーカード１２上に、複数枚のドー
ターカード１１に対応して実装される。
【００２０】更に、小プリント基板９及び雌型コネクタ
１が取り付けられたドーターカード１１は、雄型コネク
タ２が取り付けられたマザーカード１２に実装され、マ
ザーカード１２の信号パターンと接続される。この状態
での小プリント基板９上のＬＳＩ８とマザーボード１２
間の信号伝送の経路は、ＬＳＩ８が実装されている小プ
リント基板９の信号パターン、第２半田付け端子７、第
２コンタクト１３の先端部分及び第３コンタクト４を通
ってマザーカード１２の信号パターンの順路になる。
１が取り付けられたドーターカード１１は、雄型コネク
タ２が取り付けられたマザーカード１２に実装され、マ
ザーカード１２の信号パターンと接続される。この状態
での小プリント基板９上のＬＳＩ８とマザーボード１２
間の信号伝送の経路は、ＬＳＩ８が実装されている小プ
リント基板９の信号パターン、第２半田付け端子７、第
２コンタクト１３の先端部分及び第３コンタクト４を通
ってマザーカード１２の信号パターンの順路になる。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、次の効果を奏することができる。
によれば、次の効果を奏することができる。
【００２２】第１の効果は、ドーターカード上のＬＳＩ
等の論理素子とマザーカードの信号パターン間の信号伝
送距離が従来方式より短くなり、従来の信号伝送より高
速化された信号伝送に対応可能になることである。
等の論理素子とマザーカードの信号パターン間の信号伝
送距離が従来方式より短くなり、従来の信号伝送より高
速化された信号伝送に対応可能になることである。
【００２３】その理由は、従来はドーターカード上にＬ
ＳＩ等の論理素子が実装され、コネクタのコンタクト長
が全て含まれる方式であり、半田付け端子の長さ分だけ
長くなるためである。
ＳＩ等の論理素子が実装され、コネクタのコンタクト長
が全て含まれる方式であり、半田付け端子の長さ分だけ
長くなるためである。
【００２４】第２の効果は、雄コネクタのコンタクト及
び雌コネクタのコンタクト共に単純な形状であり、安価
なコンタクトになり、コネクタが低価格になることであ
る。
び雌コネクタのコンタクト共に単純な形状であり、安価
なコンタクトになり、コネクタが低価格になることであ
る。
【００２５】その理由は、コンタクト形状が単純な曲げ
加工であるため、量産性に優れ、歩留まりが良いためで
ある。
加工であるため、量産性に優れ、歩留まりが良いためで
ある。
【図１】本発明の一実施の形態例の高速伝送対応コネク
タの未嵌合状態における斜視図である。
タの未嵌合状態における斜視図である。
【図２】図１における線Ａ−Ａによる断面図であり、
（ａ）は未嵌合状態のもの、（ｂ）は嵌合状態のもの
を、それぞれ示す。
（ａ）は未嵌合状態のもの、（ｂ）は嵌合状態のもの
を、それぞれ示す。
【図３】従来の高速伝送対応コネクタの嵌合状態の断面
図である。
図である。
１ 雌型コネクタ ２ 雄型コネクタ ３ 第１コンタクト ４ 第３コンタクト ５ 接触部 ６ 第１半田付け端子 ７ 第２半田付け端子 ８ ＬＳＩ ９ 小プリント基板 １０ フレキシブル基板 １１ ドーターカード １２ マザーカード １３ 第２コンタクト １４ スリット
Claims (1)
- 【請求項１】 雄型コンタクトを複数列及び複数段配置
された雄型コネクタと、雄型コネクタと接続する雌型コ
ンタクトを有する雌型コネクタとから構成され、前記雌型コネクタは、前記雄型コネクタとの接触部の先
端とは反対側に延びて前記 雌型コネクタが取り付けられ
るドーターカードに半田付けされる第１半田付け端子を
有する第１コンタクトと、前記雌型コネクタの最上段列
又は最下段列に組み込まれ前記雄型コンタクトと前記雌
型コンタクトとの接触部の近傍に前記雌型コンタクトに
対して垂直方向に延びた第２半田付け端子を有する第２
コンタクトを含み、前記 第２半田付け端子は、前記雌型コネクタの外壁より
突き出る位置に設けられ、該位置に、論理素子が実装さ
れてフレキシブル基板を介して前記ドーターカードに接
続されるプリント基板が取り付けられ、前記 雌型コネクタが取り付けられたドーターカードは、
コネクタ装着時には、前記フレキシブル基板、前記論理
素子及び前記第２コンタクト、並びに、前記第１コンタ
クトを通して前記雄型コネクタが実装されたマザーカー
ドと電気的に接続されることを特徴とする高速伝送対応
コネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21438197A JP3150082B2 (ja) | 1997-08-08 | 1997-08-08 | 高速伝送対応コネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21438197A JP3150082B2 (ja) | 1997-08-08 | 1997-08-08 | 高速伝送対応コネクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154225A JPH1154225A (ja) | 1999-02-26 |
| JP3150082B2 true JP3150082B2 (ja) | 2001-03-26 |
Family
ID=16654852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21438197A Expired - Fee Related JP3150082B2 (ja) | 1997-08-08 | 1997-08-08 | 高速伝送対応コネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150082B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3321769A1 (en) * | 2003-05-07 | 2018-05-16 | Conversant Intellectual Property Management Inc. | Managing power on integrated circuits using power islands |
-
1997
- 1997-08-08 JP JP21438197A patent/JP3150082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154225A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4787853A (en) | Printed circuit board with through-hole connection | |
| JP3330559B2 (ja) | プリント配線板用コネクタ | |
| EP1023747B1 (en) | Connector system | |
| JP2001006820A (ja) | コネクタ及びその製造方法 | |
| JP2007115707A (ja) | レセプタクル | |
| JP2806580B2 (ja) | 表面実装コネクタ | |
| JPH08190968A (ja) | コンタクト部材として金属ストリップを有するコネクタおよびこのコネクタを備えるコネクタ組立体 | |
| US5774342A (en) | Electronic circuit with integrated terminal pins | |
| JP3134262U (ja) | 表面実装型コネクタ | |
| US6443740B1 (en) | Connector system | |
| JPH07326443A (ja) | ケーブルコネクタ | |
| JP2007214139A (ja) | レセプタクルの実装構造 | |
| US7300290B2 (en) | Electrical connector | |
| JP2005293970A (ja) | レセプタクル | |
| JP2567484Y2 (ja) | コネクタ装置 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| JP2000077120A (ja) | コネクタの端子構造 | |
| JP3150082B2 (ja) | 高速伝送対応コネクタ | |
| JP2896868B2 (ja) | 高速伝送用コネクタ | |
| JP3332655B2 (ja) | 表面実装用コネクタ | |
| JP3199014B2 (ja) | ドーターカード側コネクタ及び高速伝送対応コネクタ | |
| JP2814770B2 (ja) | 表面実装コネクタ | |
| JPH01140570A (ja) | 電気コネクタ | |
| JPH09102657A (ja) | 電子内視鏡の固体撮像素子用回路基板 | |
| JPH09171846A (ja) | 表面実装タイプのピンヘッダーコネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000510 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |