JP3143193B2 - ディジタルカメラ信号処理回路 - Google Patents
ディジタルカメラ信号処理回路Info
- Publication number
- JP3143193B2 JP3143193B2 JP04043869A JP4386992A JP3143193B2 JP 3143193 B2 JP3143193 B2 JP 3143193B2 JP 04043869 A JP04043869 A JP 04043869A JP 4386992 A JP4386992 A JP 4386992A JP 3143193 B2 JP3143193 B2 JP 3143193B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- clamp level
- circuit
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 3
- 101001006776 Homo sapiens Kinesin-like protein KIFC1 Proteins 0.000 description 2
- 102100027942 Kinesin-like protein KIFC1 Human genes 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【０００１】
【産業上の利用分野】この発明はディジタルカメラ信号
処理回路に関し、特にたとえばモザイク型カラーフィル
タあるいはストライプ型カラーフィルタを用いるＣＣＤ
からの撮像信号をディジタル的に処理する、ディジタル
カメラ信号処理回路に関する。
処理回路に関し、特にたとえばモザイク型カラーフィル
タあるいはストライプ型カラーフィルタを用いるＣＣＤ
からの撮像信号をディジタル的に処理する、ディジタル
カメラ信号処理回路に関する。
【０００２】
【従来の技術】撮像素子としてＣＣＤを用いるビデオカ
メラは既に実現されているが、従来のカメラは、基本的
には、アナログ信号処理カメラである。図８に示すよう
なモザイク型カラーフィルタを有するＣＣＤの場合、２
種類の色分離パルスＳＰ１およびＳＰ２（図９）に応じ
て、画素毎に、オフセットが画素信号に加算される。す
なわち、奇数オフセットは各奇数ＣＣＤ出力信号に加算
され、偶数オフセットが各偶数ＣＣＤ出力信号に加算さ
れる。そして、隣接画素のＣＣＤ出力信号を加算すると
輝度信号（Ｙ）が得られ、減算すると２種類の色信号
（ＣｒおよびＣｂ）が得られ、この色信号（Ｃｒおよび
Ｃｂ）は１ラインおきに交互に出力される。
メラは既に実現されているが、従来のカメラは、基本的
には、アナログ信号処理カメラである。図８に示すよう
なモザイク型カラーフィルタを有するＣＣＤの場合、２
種類の色分離パルスＳＰ１およびＳＰ２（図９）に応じ
て、画素毎に、オフセットが画素信号に加算される。す
なわち、奇数オフセットは各奇数ＣＣＤ出力信号に加算
され、偶数オフセットが各偶数ＣＣＤ出力信号に加算さ
れる。そして、隣接画素のＣＣＤ出力信号を加算すると
輝度信号（Ｙ）が得られ、減算すると２種類の色信号
（ＣｒおよびＣｂ）が得られ、この色信号（Ｃｒおよび
Ｃｂ）は１ラインおきに交互に出力される。
【０００３】上述のように、ＣＣＤ出力信号にはオフセ
ットが加算されているので、色信号（ＣｒおよびＣｂ）
から生成される色信号は実際の色とは違ったものにな
る。そこで、従来のアナログ信号処理カメラでは、色信
号（ＣｒおよびＣｂ）を生成した後、図９に示すよう
に、クランプ回路１によって、色分離パルスの影響によ
るオフセットを除くようにしている。
ットが加算されているので、色信号（ＣｒおよびＣｂ）
から生成される色信号は実際の色とは違ったものにな
る。そこで、従来のアナログ信号処理カメラでは、色信
号（ＣｒおよびＣｂ）を生成した後、図９に示すよう
に、クランプ回路１によって、色分離パルスの影響によ
るオフセットを除くようにしている。
【０００４】さらに、従来のアナログ信号処理カメラで
は、素子のばらつきや温度による電位の変動を除くため
に、図７に示すように、いくつものクランプ回路２〜５
を設けている。
は、素子のばらつきや温度による電位の変動を除くため
に、図７に示すように、いくつものクランプ回路２〜５
を設けている。
【０００５】
【発明が解決しようとする課題】この発明が向けられる
ディジタル信号処理カメラにおいて、図９のアナログ信
号処理回路をそのままディジタル信号処理回路に置き換
えると、クランプ回路１〜５の占めるゲート規模が大き
くなる。一方、ディジタル信号処理回路においては、基
本的には、信号処理中のオフセット変動がないので、入
力段でクランプするだけでよい。しかしながら、入力段
だけでクランプすると、いわゆる「黒浮き」が生じる。
ディジタル信号処理カメラにおいて、図９のアナログ信
号処理回路をそのままディジタル信号処理回路に置き換
えると、クランプ回路１〜５の占めるゲート規模が大き
くなる。一方、ディジタル信号処理回路においては、基
本的には、信号処理中のオフセット変動がないので、入
力段でクランプするだけでよい。しかしながら、入力段
だけでクランプすると、いわゆる「黒浮き」が生じる。
【０００６】それゆえに、この発明の主たる目的は、１
つのクランプ回路を設けただけでも黒浮きを発生しな
い、ディジタルカメラ信号処理回路を提供することであ
る。
つのクランプ回路を設けただけでも黒浮きを発生しな
い、ディジタルカメラ信号処理回路を提供することであ
る。
【０００７】
【課題を解決するための手段】この発明は、ＣＣＤから
の出力信号をディジタル信号に変換するＡ／Ｄ変換手
段、Ａ／Ｄ変換手段からのディジタル信号に基づいてク
ランプレベルを算出するクランプレベル算出手段、Ａ／
Ｄ変換手段からのディジタル信号からクランプレベルを
減算する第１減算手段、Ａ／Ｄ変換手段からのディジタ
ル信号および第１減算手段からのクランプされたディジ
タル信号の一方に所定のオフセット値を加算する加算手
段、加算手段によって所定のオフセット値が加算された
ディジタル信号をゼロクリップするクリップ手段、クリ
ップ手段からのディジタル信号を処理するローパスフィ
ルタ手段、およびローパスフィルタ手段からのディジタ
ル信号から所定のオフセット値を減算する第２減算手段
を備える、ディジタルカメラ信号処理回路である。
の出力信号をディジタル信号に変換するＡ／Ｄ変換手
段、Ａ／Ｄ変換手段からのディジタル信号に基づいてク
ランプレベルを算出するクランプレベル算出手段、Ａ／
Ｄ変換手段からのディジタル信号からクランプレベルを
減算する第１減算手段、Ａ／Ｄ変換手段からのディジタ
ル信号および第１減算手段からのクランプされたディジ
タル信号の一方に所定のオフセット値を加算する加算手
段、加算手段によって所定のオフセット値が加算された
ディジタル信号をゼロクリップするクリップ手段、クリ
ップ手段からのディジタル信号を処理するローパスフィ
ルタ手段、およびローパスフィルタ手段からのディジタ
ル信号から所定のオフセット値を減算する第２減算手段
を備える、ディジタルカメラ信号処理回路である。
【０００８】
【作用】相関２重サンプリング回路においてリセットノ
イズが除去されたＣＣＤからの出力信号は、たとえば自
動利得制御回路によって適当な振幅に調整された後、Ａ
／Ｄ変換手段によってディジタル信号に変換される。こ
のディジタル信号に基づいて、たとえばＣＣＤの出力信
号中の光学的黒の平均値（ＯＢレベル）を各ライン毎に
算出しかつその平均値から巡回型フィルタによってクラ
ンプレベルを算出するような、クランプレベル算出手段
によって、クランプレベルが求められる。このクランプ
レベルがＡ／Ｄ変換手段からのディジタル信号から第１
減算手段によって減算され、したがってこのディジタル
信号がクランプされる。一方、加算手段がＡ／Ｄ変換手
段と第１減算手段との間または第１減算手段の後に設け
られ、加算手段がＡ／Ｄ変換手段からのディジタル信号
または第１減算手段からのクランプされたディジタル信
号に所定のオフセット値を加算する。その状態でクリッ
プ手段によってディジタル信号をゼロクリップすると、
オフセットのためにランダムノイズの負の成分が残る。
したがって、クリップ手段からのディジタル信号をロー
パスフィルタ手段に与え、かつその後第２減算手段によ
って加算手段が加算したと同じオフセット値をローパス
フィルタ手段からのディジタル信号から減じると、光学
的黒部分がほぼゼロになり、したがって黒浮きを生じな
い。
イズが除去されたＣＣＤからの出力信号は、たとえば自
動利得制御回路によって適当な振幅に調整された後、Ａ
／Ｄ変換手段によってディジタル信号に変換される。こ
のディジタル信号に基づいて、たとえばＣＣＤの出力信
号中の光学的黒の平均値（ＯＢレベル）を各ライン毎に
算出しかつその平均値から巡回型フィルタによってクラ
ンプレベルを算出するような、クランプレベル算出手段
によって、クランプレベルが求められる。このクランプ
レベルがＡ／Ｄ変換手段からのディジタル信号から第１
減算手段によって減算され、したがってこのディジタル
信号がクランプされる。一方、加算手段がＡ／Ｄ変換手
段と第１減算手段との間または第１減算手段の後に設け
られ、加算手段がＡ／Ｄ変換手段からのディジタル信号
または第１減算手段からのクランプされたディジタル信
号に所定のオフセット値を加算する。その状態でクリッ
プ手段によってディジタル信号をゼロクリップすると、
オフセットのためにランダムノイズの負の成分が残る。
したがって、クリップ手段からのディジタル信号をロー
パスフィルタ手段に与え、かつその後第２減算手段によ
って加算手段が加算したと同じオフセット値をローパス
フィルタ手段からのディジタル信号から減じると、光学
的黒部分がほぼゼロになり、したがって黒浮きを生じな
い。
【０００９】
【発明の効果】この発明によれば、Ａ／Ｄ変換手段の後
に１つのクランプ回路を設けるだけでよいので、クラン
プ回路が占めるゲート規模はあまり大きくならず、した
がって従来のアナログ信号処理回路をそのままディジタ
ル信号処理回路に変換した場合に比べて、回路規模を縮
小することができる。しかも、加算手段によって所定の
オフセット値を加算した後ゼロクリップしかつローパス
フィルタ手段を通し、その後に同じオフセット値を第２
減算手段で減じるようにしているので、光学的黒部分が
ほぼゼロレベルとなり、黒浮きを生じることがない。
に１つのクランプ回路を設けるだけでよいので、クラン
プ回路が占めるゲート規模はあまり大きくならず、した
がって従来のアナログ信号処理回路をそのままディジタ
ル信号処理回路に変換した場合に比べて、回路規模を縮
小することができる。しかも、加算手段によって所定の
オフセット値を加算した後ゼロクリップしかつローパス
フィルタ手段を通し、その後に同じオフセット値を第２
減算手段で減じるようにしているので、光学的黒部分が
ほぼゼロレベルとなり、黒浮きを生じることがない。
【００１０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１１】
【実施例】図１に示すこの実施例のディジタルカメラ１
０は、相関２重サンプリング回路（図示せず）において
リセットノイズが除去されたＣＣＤ（図示せず）からの
出力信号を受ける自動利得制御（ＡＧＣ）回路１２を含
み、このＡＧＣ回路１２はＣＰＵ１４からたとえばＰＷ
Ｍ信号として与えられる利得制御信号に基づいてＡＧＣ
電圧を発生するＡＧＣ電圧発生回路（図示せず）からの
ＡＧＣ電圧に応じて、ＣＣＤからの出力信号を最適な振
幅にしてＡ／Ｄ変換器１６に与える。Ａ／Ｄ変換器１６
では、ＣＣＤからの出力信号をディジタル信号に変換
し、このディジタル信号が加算回路１８およびクランプ
レベル算出回路２０に与えられる。
０は、相関２重サンプリング回路（図示せず）において
リセットノイズが除去されたＣＣＤ（図示せず）からの
出力信号を受ける自動利得制御（ＡＧＣ）回路１２を含
み、このＡＧＣ回路１２はＣＰＵ１４からたとえばＰＷ
Ｍ信号として与えられる利得制御信号に基づいてＡＧＣ
電圧を発生するＡＧＣ電圧発生回路（図示せず）からの
ＡＧＣ電圧に応じて、ＣＣＤからの出力信号を最適な振
幅にしてＡ／Ｄ変換器１６に与える。Ａ／Ｄ変換器１６
では、ＣＣＤからの出力信号をディジタル信号に変換
し、このディジタル信号が加算回路１８およびクランプ
レベル算出回路２０に与えられる。
【００１２】加算回路１８では、ＣＰＵ１４から与えら
れるオフセット値を、Ａ／Ｄ変換器１６から出力される
ディジタル信号に加算する。このオフセット値は、好ま
しくは、ＡＧＣ回路１２に設定する利得の大きさに応じ
て設定する。たとえば、ＡＧＣ回路１２の利得が大きい
ときにはオフセット値を大きくし、逆のときにはオフセ
ット値を小さくする。
れるオフセット値を、Ａ／Ｄ変換器１６から出力される
ディジタル信号に加算する。このオフセット値は、好ま
しくは、ＡＧＣ回路１２に設定する利得の大きさに応じ
て設定する。たとえば、ＡＧＣ回路１２の利得が大きい
ときにはオフセット値を大きくし、逆のときにはオフセ
ット値を小さくする。
【００１３】一方、クランプレベル算出回路２０は、簡
単にいうと、図２に示す遮光エリアのうち、ＯＢレベル
検出エリアにおける光学的黒部分（ＯＢ）の各ライン毎
の平均値（「ＯＢレベル」と呼ぶ）を算出し、それに基
づいてクランプレベルを算出する。具体的には、クラン
プレベル算出回路２０は、図３に示される。図３を参照
して、クランプレベル算出回路２０は、Ａ／Ｄ変換器１
６からのたとえば８ビットのディジタル信号（入力デー
タ）を受ける選択回路２２を含み、この選択回路２２で
は、その入力データを１倍したもの（×１）または２倍
したもの（×２）を選択的に出力して加算回路２４に与
える。加算回路２４には、アンドゲート２６を通して、
選択回路２８，３０および３２で選択されたデータが与
えられる。アンドゲート２６は図４に示す信号ＶＳＥＴ
によって制御される。この信号ＶＳＥＴは図２に示すＯ
Ｂレベル検出エリアの始まりの奇数および偶数各１画素
でのみローレベルとなる信号である。また、選択回路２
８および３０は図４に示す信号ＨＳＥＴによって制御さ
れ、与えられたデータを１／２倍したもの（１／２）ま
たは１倍したもの（１）を選択的に出力する。この信号
ＨＳＥＴは図４に示すように、図２のＯＢレベル検出エ
リアの各ラインの始端の奇偶２画素分でローレベルとな
る信号である。選択回路３２は、信号ＯＤＤ／ＥＶＥＮ
によって制御され、信号ＯＤＤ／ＥＶＥＮがハイレベル
のとき選択回路２８の出力を、ローレベルのとき選択回
路３０の出力を、それぞれ選択して出力する。この信号
ＯＤＤ／ＥＶＥＮは、図４に示すように、ＣＣＤの奇数
画素のときハイレベルとなり偶数画素のときローレベル
となる信号である。
単にいうと、図２に示す遮光エリアのうち、ＯＢレベル
検出エリアにおける光学的黒部分（ＯＢ）の各ライン毎
の平均値（「ＯＢレベル」と呼ぶ）を算出し、それに基
づいてクランプレベルを算出する。具体的には、クラン
プレベル算出回路２０は、図３に示される。図３を参照
して、クランプレベル算出回路２０は、Ａ／Ｄ変換器１
６からのたとえば８ビットのディジタル信号（入力デー
タ）を受ける選択回路２２を含み、この選択回路２２で
は、その入力データを１倍したもの（×１）または２倍
したもの（×２）を選択的に出力して加算回路２４に与
える。加算回路２４には、アンドゲート２６を通して、
選択回路２８，３０および３２で選択されたデータが与
えられる。アンドゲート２６は図４に示す信号ＶＳＥＴ
によって制御される。この信号ＶＳＥＴは図２に示すＯ
Ｂレベル検出エリアの始まりの奇数および偶数各１画素
でのみローレベルとなる信号である。また、選択回路２
８および３０は図４に示す信号ＨＳＥＴによって制御さ
れ、与えられたデータを１／２倍したもの（１／２）ま
たは１倍したもの（１）を選択的に出力する。この信号
ＨＳＥＴは図４に示すように、図２のＯＢレベル検出エ
リアの各ラインの始端の奇偶２画素分でローレベルとな
る信号である。選択回路３２は、信号ＯＤＤ／ＥＶＥＮ
によって制御され、信号ＯＤＤ／ＥＶＥＮがハイレベル
のとき選択回路２８の出力を、ローレベルのとき選択回
路３０の出力を、それぞれ選択して出力する。この信号
ＯＤＤ／ＥＶＥＮは、図４に示すように、ＣＣＤの奇数
画素のときハイレベルとなり偶数画素のときローレベル
となる信号である。
【００１４】そして、加算回路２４の出力は加算レジス
タ３２に与えられる。この加算レジスタ３２は奇数用レ
ジスタ３４および偶数用レジスタ３６を含み、加算回路
２４の出力のうち奇数画素のデータが奇数用レジスタ３
４に与えられ、偶数画素のデータが偶数用レジスタ３６
に与えられる。奇数用レジスタ３４および偶数用レジス
タ３６からの出力は先に述べた２つの選択回路２８およ
び３０にそれぞれ与えられるとともに、クランプ値レジ
スタ３８に含まれる奇数用レジスタ４０および偶数用レ
ジスタ４２にそれぞれ与えられる。加算レジスタ３２は
加算回路２４からの出力をラッチし、クランプ値レジス
タ３８は加算レジスタ３２からの出力をラッチする。た
だし、加算レジスタ３２の奇数用レジスタ３４および偶
数用レジスタ３６からの出力は、それぞれ、１／１６さ
れてクランプ値レジスタ３８の奇数用レジスタ４０およ
び偶数用レジスタ４２にそれぞれラッチされる。
タ３２に与えられる。この加算レジスタ３２は奇数用レ
ジスタ３４および偶数用レジスタ３６を含み、加算回路
２４の出力のうち奇数画素のデータが奇数用レジスタ３
４に与えられ、偶数画素のデータが偶数用レジスタ３６
に与えられる。奇数用レジスタ３４および偶数用レジス
タ３６からの出力は先に述べた２つの選択回路２８およ
び３０にそれぞれ与えられるとともに、クランプ値レジ
スタ３８に含まれる奇数用レジスタ４０および偶数用レ
ジスタ４２にそれぞれ与えられる。加算レジスタ３２は
加算回路２４からの出力をラッチし、クランプ値レジス
タ３８は加算レジスタ３２からの出力をラッチする。た
だし、加算レジスタ３２の奇数用レジスタ３４および偶
数用レジスタ３６からの出力は、それぞれ、１／１６さ
れてクランプ値レジスタ３８の奇数用レジスタ４０およ
び偶数用レジスタ４２にそれぞれラッチされる。
【００１５】加算レジスタ３２の奇数用レジスタ３４は
信号ＣＬＫＯＤＤをラッチ信号として受け、偶数用レジ
スタ３６はＣＬＫＥＶＥＮをラッチ信号として受ける。
図４に示すように、信号ＣＬＫＯＤＤは奇数画素毎に出
力されるクロックであり、信号ＣＬＫＥＶＥＮは偶数画
素毎に出力されるクロックである。そして、クランプ値
レジスタ３８の奇数用レジスタ４０および偶数用レジス
タ４２には、信号ＣＬＫＨＤが共通のラッチタイミング
信号として与えられる。信号ＣＬＫＨＤは、図４に示す
ように、各ライン毎に図２で示す右端の１画素において
のみハイレベルとなる信号である。
信号ＣＬＫＯＤＤをラッチ信号として受け、偶数用レジ
スタ３６はＣＬＫＥＶＥＮをラッチ信号として受ける。
図４に示すように、信号ＣＬＫＯＤＤは奇数画素毎に出
力されるクロックであり、信号ＣＬＫＥＶＥＮは偶数画
素毎に出力されるクロックである。そして、クランプ値
レジスタ３８の奇数用レジスタ４０および偶数用レジス
タ４２には、信号ＣＬＫＨＤが共通のラッチタイミング
信号として与えられる。信号ＣＬＫＨＤは、図４に示す
ように、各ライン毎に図２で示す右端の１画素において
のみハイレベルとなる信号である。
【００１６】そして、クランプ値レジスタ３８の奇数用
レジスタ４０の出力および偶数用レジスタ４２の出力が
選択回路４４に与えられる。この選択回路４４は先の選
択回路３２と同様に、信号ＯＤＤ／ＥＶＥＮによって制
御され、信号ＯＤＤ／ＥＶＥＮがハイレベルのとき奇数
用レジスタ４０の出力を、ローレベルのとき偶数用レジ
スタ４２の出力を選択して出力する。
レジスタ４０の出力および偶数用レジスタ４２の出力が
選択回路４４に与えられる。この選択回路４４は先の選
択回路３２と同様に、信号ＯＤＤ／ＥＶＥＮによって制
御され、信号ＯＤＤ／ＥＶＥＮがハイレベルのとき奇数
用レジスタ４０の出力を、ローレベルのとき偶数用レジ
スタ４２の出力を選択して出力する。
【００１７】図３のクランプレベル算出回路２０におい
て、まず奇数画素について、８画素分のＯＢレベルを計
算する。そのために、クランプすべきラインのタイミン
グで選択回路２２が「×２」に選択される。したがっ
て、入力データが１ビットシフトアップされ、結果的に
入力の２倍のデータがこの選択回路２２から出力され
る。このとき、アンドゲート２６の制御入力である信号
ＶＳＥＴが、図４に示すようにローレベルになるので、
加算回路２４の出力は、選択回路２２から出力される第
１奇数画素のデータの２倍のデータである。この２倍の
データが加算レジスタ３２の各レジスタ３４および３６
に入力され、図４に示す信号ＣＬＫＯＤＤに応じて、奇
数用レジスタ３４にラッチされる。この奇数用レジスタ
３４にラッチされたデータが選択回路２８に与えられ
る。選択回路２８は、図４に示すローレベルの信号ＨＳ
ＥＴに応じて入力データを１倍したデータを選択回路３
２に出力する。選択回路３２は信号ＯＤＤ／ＥＶＥＮが
ハイレベルのとき、上側入力を選択しかつローレベルの
とき下側入力を選択するので、結果的に、選択回路３２
からは、選択回路２８からの１倍された奇数画素のデー
タがアンドゲート２６に与えられる。すなわち、このと
きアンドゲート２６に入力されるデータは、第１奇数画
素の２倍のデータである。
て、まず奇数画素について、８画素分のＯＢレベルを計
算する。そのために、クランプすべきラインのタイミン
グで選択回路２２が「×２」に選択される。したがっ
て、入力データが１ビットシフトアップされ、結果的に
入力の２倍のデータがこの選択回路２２から出力され
る。このとき、アンドゲート２６の制御入力である信号
ＶＳＥＴが、図４に示すようにローレベルになるので、
加算回路２４の出力は、選択回路２２から出力される第
１奇数画素のデータの２倍のデータである。この２倍の
データが加算レジスタ３２の各レジスタ３４および３６
に入力され、図４に示す信号ＣＬＫＯＤＤに応じて、奇
数用レジスタ３４にラッチされる。この奇数用レジスタ
３４にラッチされたデータが選択回路２８に与えられ
る。選択回路２８は、図４に示すローレベルの信号ＨＳ
ＥＴに応じて入力データを１倍したデータを選択回路３
２に出力する。選択回路３２は信号ＯＤＤ／ＥＶＥＮが
ハイレベルのとき、上側入力を選択しかつローレベルの
とき下側入力を選択するので、結果的に、選択回路３２
からは、選択回路２８からの１倍された奇数画素のデー
タがアンドゲート２６に与えられる。すなわち、このと
きアンドゲート２６に入力されるデータは、第１奇数画
素の２倍のデータである。
【００１８】次の第２奇数画素のデータが入力されたと
き、選択回路２２から再び２倍されたデータが加算回路
２４に与えられる。このとき、信号ＶＳＥＴがハイレベ
ルであるため、アンドゲート２６を通して第１奇数画素
の２倍のデータが加算回路２４に与えられる。したがっ
て、加算回路２４では、第１奇数画素の２倍のデータと
第２奇数画素の２倍のデータとを加算し、その加算結果
が加算レジスタ３２の奇数用レジスタ３４にラッチされ
る。このような動作が、以後、第８奇数画素まで繰り返
され、結果的に、加算レジスタ３２の奇数用レジスタ３
４には、入力データが１６倍されたデータがラッチされ
ることになる。
き、選択回路２２から再び２倍されたデータが加算回路
２４に与えられる。このとき、信号ＶＳＥＴがハイレベ
ルであるため、アンドゲート２６を通して第１奇数画素
の２倍のデータが加算回路２４に与えられる。したがっ
て、加算回路２４では、第１奇数画素の２倍のデータと
第２奇数画素の２倍のデータとを加算し、その加算結果
が加算レジスタ３２の奇数用レジスタ３４にラッチされ
る。このような動作が、以後、第８奇数画素まで繰り返
され、結果的に、加算レジスタ３２の奇数用レジスタ３
４には、入力データが１６倍されたデータがラッチされ
ることになる。
【００１９】ライン毎に画面の右端（終わり）でハイレ
ベルとなるラッチ信号ＣＬＫＨＤ（図４）に応答して、
加算レジスタ３２の奇数用レジスタ３４にラッチされた
データが１／１６されて、すなわち４ビットシフトダウ
ンされて、クランプ値レジスタ３８の奇数用レジスタ４
０にラッチされる。したがって、選択回路４４が、信号
ＯＤＤ／ＥＶＥＮのハイレベルに応答して、奇数用レジ
スタ４０にラッチされたＯＢレベル検出エリア（図２）
の最初の１ラインの奇数８画素分のＯＢレベルデータを
出力する。
ベルとなるラッチ信号ＣＬＫＨＤ（図４）に応答して、
加算レジスタ３２の奇数用レジスタ３４にラッチされた
データが１／１６されて、すなわち４ビットシフトダウ
ンされて、クランプ値レジスタ３８の奇数用レジスタ４
０にラッチされる。したがって、選択回路４４が、信号
ＯＤＤ／ＥＶＥＮのハイレベルに応答して、奇数用レジ
スタ４０にラッチされたＯＢレベル検出エリア（図２）
の最初の１ラインの奇数８画素分のＯＢレベルデータを
出力する。
【００２０】それ以降のラインすなわち第２ライン以降
では、選択回路２２は「×１」を選択し、選択回路２８
および３０は最初の１画素のみ「１／２」を選択しそれ
に引き続く７画素のとき「１」を選択する。したがっ
て、加算レジスタ３２からは、再び、１６倍データが出
力され、それが「１／１６」されることによって、ライ
ン毎の８画素分のＯＢレベルが選択回路４４から出力さ
れることになる。すなわち、加算回路２４から加算レジ
スタ３２，選択回路２８，３０および３２ならびにアン
ドゲート２６を通る回路によって巡回型フィルタが構成
される。ただし、この実施例では巡回型フィルタの重み
係数（ｋ）は「１／２」に設定されているが、この係数
は０＜ｋ＜１の範囲で任意に設定できる。すなわち、係
数（ｋ）を設定することによって、最初のラインのクラ
ンプレベルはＯＢレベルそのままの値となり、２ライン
目以降のクランプレベルは前ラインのクランプレベルと
新しく得られたＯＢレベルとの係数（ｋ）の加重平均と
なる。したがって、２ライン目以降のＯＢ部分にノイズ
が含まれていたとしても、それが画像に対して与える影
響を１／ｋ倍に軽減できる。
では、選択回路２２は「×１」を選択し、選択回路２８
および３０は最初の１画素のみ「１／２」を選択しそれ
に引き続く７画素のとき「１」を選択する。したがっ
て、加算レジスタ３２からは、再び、１６倍データが出
力され、それが「１／１６」されることによって、ライ
ン毎の８画素分のＯＢレベルが選択回路４４から出力さ
れることになる。すなわち、加算回路２４から加算レジ
スタ３２，選択回路２８，３０および３２ならびにアン
ドゲート２６を通る回路によって巡回型フィルタが構成
される。ただし、この実施例では巡回型フィルタの重み
係数（ｋ）は「１／２」に設定されているが、この係数
は０＜ｋ＜１の範囲で任意に設定できる。すなわち、係
数（ｋ）を設定することによって、最初のラインのクラ
ンプレベルはＯＢレベルそのままの値となり、２ライン
目以降のクランプレベルは前ラインのクランプレベルと
新しく得られたＯＢレベルとの係数（ｋ）の加重平均と
なる。したがって、２ライン目以降のＯＢ部分にノイズ
が含まれていたとしても、それが画像に対して与える影
響を１／ｋ倍に軽減できる。
【００２１】なお、奇数画素についてＯＢレベルを求め
かつクランプレベルを算出する動作のみを説明したが、
偶数画素についても、信号ＯＤＤ／ＥＶＥＮがローレベ
ルとなることによって選択回路３２および４４が下側入
力を選択する点以外は、奇数画素のときと同様の動作を
行うので、ここでは重複する説明は省略する。いずれに
しても、図３回路は奇数または偶数画素毎にクランプレ
ベルを算出する。
かつクランプレベルを算出する動作のみを説明したが、
偶数画素についても、信号ＯＤＤ／ＥＶＥＮがローレベ
ルとなることによって選択回路３２および４４が下側入
力を選択する点以外は、奇数画素のときと同様の動作を
行うので、ここでは重複する説明は省略する。いずれに
しても、図３回路は奇数または偶数画素毎にクランプレ
ベルを算出する。
【００２２】このようにしてクランプレベル算出回路２
０からクランプレベルが出力され、それが図１に示す第
１減算回路４６に入力される。したがって、加算回路１
８でオフセット値が加算されたデータからクランプレベ
ル算出回路２０で算出されたクランプレベルが第１減算
回路４６によって減算され、Ａ／Ｄ変換器１６からのデ
ィジタル信号がディジタル的にクランプされる。
０からクランプレベルが出力され、それが図１に示す第
１減算回路４６に入力される。したがって、加算回路１
８でオフセット値が加算されたデータからクランプレベ
ル算出回路２０で算出されたクランプレベルが第１減算
回路４６によって減算され、Ａ／Ｄ変換器１６からのデ
ィジタル信号がディジタル的にクランプされる。
【００２３】第１減算回路４６の出力はたとえばオアゲ
ートなどを含むゼロクリップ回路４８によってゼロクリ
ップされた（負の数値がゼロレベルに強制された）後、
ディジタルローパスフィルタ５０を経て第２減算回路５
２に与えられる。この第２減算回路５２の減数入力とし
ては、ＣＰＵ１４から加算回路１８に与えたと同じオフ
セット値が与えられる。
ートなどを含むゼロクリップ回路４８によってゼロクリ
ップされた（負の数値がゼロレベルに強制された）後、
ディジタルローパスフィルタ５０を経て第２減算回路５
２に与えられる。この第２減算回路５２の減数入力とし
ては、ＣＰＵ１４から加算回路１８に与えたと同じオフ
セット値が与えられる。
【００２４】すなわち、加算回路１８および第２減算回
路５２によってオフセット値を加算しかつ減算するこの
実施例の場合と、そのようなオフセット値を用いない場
合とについて図５および図６を参照して、具体的に説明
する。図５（Ａ）および図６（Ａ）は、いずれも、左側
が黒で右側が白の被写体を撮影した場合のＡ／Ｄ変換器
１６から出力される１ラインのＣＣＤ出力信号（ディジ
タル信号）である。実際の信号は、ランダムノイズを含
むため、この図５（Ａ）または図６（Ａ）に示すような
波形となる。このとき、クランプレベルは点線で示すレ
ベルであり、このレベルで第１減算回路４６によってク
ランプされる。
路５２によってオフセット値を加算しかつ減算するこの
実施例の場合と、そのようなオフセット値を用いない場
合とについて図５および図６を参照して、具体的に説明
する。図５（Ａ）および図６（Ａ）は、いずれも、左側
が黒で右側が白の被写体を撮影した場合のＡ／Ｄ変換器
１６から出力される１ラインのＣＣＤ出力信号（ディジ
タル信号）である。実際の信号は、ランダムノイズを含
むため、この図５（Ａ）または図６（Ａ）に示すような
波形となる。このとき、クランプレベルは点線で示すレ
ベルであり、このレベルで第１減算回路４６によってク
ランプされる。
【００２５】オフセット値を加算しない場合には、ゼロ
クリップ回路４８の出力は図５（Ｂ）のような信号とな
る。この信号がローパスフィルタ５０を通ると、図５
（Ｃ）のような波形となり、黒であるはずの部分の信号
がゼロにならないため「黒浮き」と呼ばれる現象が起こ
る。ところが、この実施例に従って、加算回路１８によ
ってオフセット値を加算すると、ゼロクリップ回路４８
の出力信号は図６（Ｂ）に示す波形となる。これをロー
パスフィルタ５０で処理すると、図６（Ｃ）に示す波形
となり、その後第２減算回路５２によってオフセット値
を減算することによって、図６（Ｄ）に示すように、光
学的黒部分の信号はほぼゼロとなり、「黒浮き」のない
画像信号を得ることができる。
クリップ回路４８の出力は図５（Ｂ）のような信号とな
る。この信号がローパスフィルタ５０を通ると、図５
（Ｃ）のような波形となり、黒であるはずの部分の信号
がゼロにならないため「黒浮き」と呼ばれる現象が起こ
る。ところが、この実施例に従って、加算回路１８によ
ってオフセット値を加算すると、ゼロクリップ回路４８
の出力信号は図６（Ｂ）に示す波形となる。これをロー
パスフィルタ５０で処理すると、図６（Ｃ）に示す波形
となり、その後第２減算回路５２によってオフセット値
を減算することによって、図６（Ｄ）に示すように、光
学的黒部分の信号はほぼゼロとなり、「黒浮き」のない
画像信号を得ることができる。
【００２６】先に説明したように、このオフセット値は
ＡＧＣ回路１２の利得に応じて変化させる。すなわち、
利得が大きいときはノイズも大きくなるのでオフセット
値を大きくして黒浮きを防ぎ、利得が小さいときにはノ
イズも小さいので、オフセット値を小さくして信号のダ
イナミックレンジを大きくする。なお、上述の実施例で
は、ＣＣＤ（図示せず）がモザイク型カラーフィルタを
有する場合について説明した。しかしながら、この発明
は、ストライプ型カラーフィルタを有するＣＣＤからの
出力信号を処理する場合にも適用できる。ただし、この
場合には、図１に示すクランプレベル算出回路２０が図
７に示すものに置き換えられる。
ＡＧＣ回路１２の利得に応じて変化させる。すなわち、
利得が大きいときはノイズも大きくなるのでオフセット
値を大きくして黒浮きを防ぎ、利得が小さいときにはノ
イズも小さいので、オフセット値を小さくして信号のダ
イナミックレンジを大きくする。なお、上述の実施例で
は、ＣＣＤ（図示せず）がモザイク型カラーフィルタを
有する場合について説明した。しかしながら、この発明
は、ストライプ型カラーフィルタを有するＣＣＤからの
出力信号を処理する場合にも適用できる。ただし、この
場合には、図１に示すクランプレベル算出回路２０が図
７に示すものに置き換えられる。
【００２７】すなわち、この図７に示すクランプレベル
算出回路２０′は、図３のクランプレベル算出回路２０
と同様に、選択回路２２，加算回路２４，アンドゲート
２６，加算レジスタ３２，選択回路２８′，２９および
３０′，選択回路３２′，クランプ値レジスタ３８およ
び選択回路４４′を含む。選択回路３２′および４４′
は、ストライプ型カラーフィルタ（図示せず）の各画素
毎にハイレベルとなる信号（色分離パルス）ＳＥＬＡＢ
Ｃによって制御され、信号ＳＥＬＡＢＣが第１画素のと
きハイレベルであれば、選択回路３２′および４４′が
上側入力を選択し、信号ＳＥＬＡＢＣが第２画素のタイ
ミングでハイレベルのとき選択回路３２′は真中の入力
を選択し、そして信号ＳＥＬＡＢＣが第３画素のタイミ
ングでハイレベルのとき選択回路３２′および４４′は
下側入力を選択する。それ以外の動作については、先の
図３の動作から容易に理解できるので、ここでは詳細な
説明の繰り返しを省略する。いずれにしても、図７回路
では３画素毎に各々の画素に対応するクランプレベルを
算出する。
算出回路２０′は、図３のクランプレベル算出回路２０
と同様に、選択回路２２，加算回路２４，アンドゲート
２６，加算レジスタ３２，選択回路２８′，２９および
３０′，選択回路３２′，クランプ値レジスタ３８およ
び選択回路４４′を含む。選択回路３２′および４４′
は、ストライプ型カラーフィルタ（図示せず）の各画素
毎にハイレベルとなる信号（色分離パルス）ＳＥＬＡＢ
Ｃによって制御され、信号ＳＥＬＡＢＣが第１画素のと
きハイレベルであれば、選択回路３２′および４４′が
上側入力を選択し、信号ＳＥＬＡＢＣが第２画素のタイ
ミングでハイレベルのとき選択回路３２′は真中の入力
を選択し、そして信号ＳＥＬＡＢＣが第３画素のタイミ
ングでハイレベルのとき選択回路３２′および４４′は
下側入力を選択する。それ以外の動作については、先の
図３の動作から容易に理解できるので、ここでは詳細な
説明の繰り返しを省略する。いずれにしても、図７回路
では３画素毎に各々の画素に対応するクランプレベルを
算出する。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例においてクランプレベルを算出する
ためのＯＢレベル検出エリアを示す図解図である。
ためのＯＢレベル検出エリアを示す図解図である。
【図３】図１実施例におけるクランプレベル算出回路の
一例を示すブロック図である。
一例を示すブロック図である。
【図４】図３のクランプレベル算出回路の動作を示すタ
イミング図である。
イミング図である。
【図５】図１実施例においてオフセット値を加算しかつ
減算しない場合の比較例を示す波形図である。
減算しない場合の比較例を示す波形図である。
【図６】図１実施例の動作を示す波形図である。
【図７】図１実施例においてストライプ型カラーフィル
タのＣＣＤを用いた場合のクランプレベル算出回路を詳
細に示すブロック図である。
タのＣＣＤを用いた場合のクランプレベル算出回路を詳
細に示すブロック図である。
【図８】モザイク型カラーフィルタの配列を示す図解図
である。
である。
【図９】従来のアナログ信号処理回路の一例を示すブロ
ック図である。
ック図である。
１０ …ディジタル信号処理カメラ １２ …ＡＧＣ回路 １４ …ＣＰＵ １６ …Ａ／Ｄ変換器 １８ …加算回路 ２０，２０′ …クランプレベル算出回路 ４６ …第１減算回路 ４８ …ゼロクリップ回路 ５０ …ローパスフィルタ ５２ …第２減算回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝枝 徹 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平４−6962（ＪＰ，Ａ) 特開 平３−291070（ＪＰ，Ａ) 特開 昭63−97071（ＪＰ，Ａ) 特開 平４−217196（ＪＰ，Ａ) 特開 平４−151979（ＪＰ，Ａ) 特開 昭62−285580（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/243 H04N 5/16 H04N 5/335 H04N 9/04 H04N 9/72
Claims (5)
- 【請求項１】ＣＣＤからの出力信号をディジタル信号に
変換するＡ／Ｄ変換手段、 前記Ａ／Ｄ変換手段からのディジタル信号に基づいてク
ランプレベルを算出するクランプレベル算出手段、 前記Ａ／Ｄ変換手段からのディジタル信号から前記クラ
ンプレベルを減算する第１減算手段、 前記Ａ／Ｄ変換手段からのディジタル信号および前記第
１減算手段からのクランプされたディジタル信号の一方
に所定のオフセット値を加算する加算手段、 前記加算手段によって前記所定のオフセット値が加算さ
れたディジタル信号をゼロクリップするクリップ手段、 前記クリップ手段からのディジタル信号を処理するロー
パスフィルタ手段、および前記ローパスフィルタ手段か
らのディジタル信号から前記所定のオフセット値を減算
する第２減算手段を備える、ディジタルカメラ信号処理
回路。 - 【請求項２】前記ＣＣＤからの出力信号を受けてその出
力を前記Ａ／Ｄ変換手段に与える自動利得制御手段、お
よび前記自動利得制御手段に利得制御信号を与える手段
をさらに備え、 前記所定のオフセット値は前記利得制御信号によって制
御される前記自動利得制御手段の利得に応じて設定され
る、請求項１記載のディジタルカメラ信号処理回路。 - 【請求項３】前記クランプレベル算出手段は、各ライン
毎に前記ＣＣＤからの出力信号に含まれる光学的黒部分
の平均値を算出する平均値手段、および各ライン毎に前
記平均値手段から得られる光学的黒部分の平均値に基づ
いて前記クランプレベルを算出する巡回型フィルタ手段
を含む、請求項１または２記載のディジタルカメラ信号
処理回路。 - 【請求項４】前記ＣＣＤはモザイク型カラーフィルタを
含み、 前記クランプレベル算出手段は奇数画素および偶数画素
の各々に対するクランプレベルを算出し、かつ前記第１
減算手段は前記Ａ／Ｄ変換手段からの奇数画素ディジタ
ル信号から前記奇数画素クランプレベルを減算しかつ偶
数画素ディジタル信号から前記偶数画素クランプレベル
を減算する、請求項１ないし３のいずれかに記載のディ
ジタルカメラ信号処理回路。 - 【請求項５】前記ＣＣＤはストライプ型カラーフィルタ
を含み、 前記クランプレベル算出手段は３画素毎に各々の画素に
対応したクランプレベルを算出し、かつ前記第１減算手
段は前記Ａ／Ｄ変換手段からのそれぞれの画素のディジ
タル信号からその画素に応じたクランプレベルを減算す
る、請求項１ないし３のいずれかに記載のディジタルカ
メラ信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04043869A JP3143193B2 (ja) | 1992-02-28 | 1992-02-28 | ディジタルカメラ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04043869A JP3143193B2 (ja) | 1992-02-28 | 1992-02-28 | ディジタルカメラ信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244490A JPH05244490A (ja) | 1993-09-21 |
| JP3143193B2 true JP3143193B2 (ja) | 2001-03-07 |
Family
ID=12675709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04043869A Expired - Fee Related JP3143193B2 (ja) | 1992-02-28 | 1992-02-28 | ディジタルカメラ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143193B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417669B2 (en) | 2003-01-31 | 2008-08-26 | Seiko Epson Corporation | Digital clamping circuit and digital clamping method |
| GB2564467A (en) * | 2017-07-13 | 2019-01-16 | Ahmed Masood | Complete potty case |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09200605A (ja) * | 1996-01-12 | 1997-07-31 | Sanyo Electric Co Ltd | ディジタルビデオカメラ |
| JP4552289B2 (ja) * | 2000-08-17 | 2010-09-29 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP3808349B2 (ja) * | 2001-01-12 | 2006-08-09 | 三菱電機株式会社 | 黒レベル補正装置 |
| JP4554504B2 (ja) * | 2005-12-16 | 2010-09-29 | 富士通セミコンダクター株式会社 | 画像データ処理回路および画像データ処理方法 |
| JP2008060779A (ja) * | 2006-08-30 | 2008-03-13 | Sanyo Electric Co Ltd | 映像信号処理装置及び映像信号処理方法 |
| JP5028467B2 (ja) * | 2009-12-01 | 2012-09-19 | キヤノン株式会社 | 画像処理装置 |
-
1992
- 1992-02-28 JP JP04043869A patent/JP3143193B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417669B2 (en) | 2003-01-31 | 2008-08-26 | Seiko Epson Corporation | Digital clamping circuit and digital clamping method |
| GB2564467A (en) * | 2017-07-13 | 2019-01-16 | Ahmed Masood | Complete potty case |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244490A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414322B1 (ko) | 고속모드를갖는디지탈비디오카메라 | |
| US6323900B1 (en) | Digital camera with analog and digital clamp circuit | |
| US4647976A (en) | Apparatus and method for producing a still image video signal using solid-state imaging device | |
| US5355164A (en) | Method and apparatus of correction image read signals by removing the influence of dark current therefrom | |
| JPH0254683A (ja) | 画像走査装置およびその補正方法 | |
| JP3830574B2 (ja) | 欠陥補正装置及びこれを用いた固体撮像装置 | |
| JP3143193B2 (ja) | ディジタルカメラ信号処理回路 | |
| US7161626B1 (en) | Image reading apparatus | |
| US4954913A (en) | Image reading apparatus | |
| JPS63156475A (ja) | 多階調画像読取装置 | |
| JP6160139B2 (ja) | 撮像装置及び方法 | |
| US7643177B2 (en) | System with a random number generator used to remove contouring in CMOS imager data having an extended dynamic range | |
| JP4175587B2 (ja) | 画像処理装置及びその方法、撮像装置、並びにメモリ媒体 | |
| JP2935389B2 (ja) | 映像信号処理装置及び非線形信号処理装置 | |
| EP0542267B1 (en) | Image scanner | |
| JP2763305B2 (ja) | ディジタル信号処理装置 | |
| JP3065732B2 (ja) | 空間量子化ノイズ低減方法 | |
| JP3096619B2 (ja) | 映像信号処理装置 | |
| JPH08331573A (ja) | 映像信号処理装置 | |
| JP2862700B2 (ja) | 動き検出装置 | |
| JP3049262B2 (ja) | 画像補正装置 | |
| JP2752288B2 (ja) | ディジタルビデオカメラ | |
| JPH06269009A (ja) | カラーワイドダイナミックレンジカメラ | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JPH02179069A (ja) | 画像読取信号の補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |