JP3134838B2 - ブロック間配線装置 - Google Patents
ブロック間配線装置Info
- Publication number
- JP3134838B2 JP3134838B2 JP10101185A JP10118598A JP3134838B2 JP 3134838 B2 JP3134838 B2 JP 3134838B2 JP 10101185 A JP10101185 A JP 10101185A JP 10118598 A JP10118598 A JP 10118598A JP 3134838 B2 JP3134838 B2 JP 3134838B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- calculating
- delay time
- virtual
- congestion degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はブロック間配線装
置、特にチップ内に配置されるファンクションブロック
のフリップフロップにクロック等遅延時間で分配するた
めの配線を行うクロック・ツリー・シンスシスに好適な
ブロック間配線装置に関する。
置、特にチップ内に配置されるファンクションブロック
のフリップフロップにクロック等遅延時間で分配するた
めの配線を行うクロック・ツリー・シンスシスに好適な
ブロック間配線装置に関する。
【０００２】
【従来の技術】クロック・ツリーの根元から各フリップ
フロップへは、同期を確保するため、等しい遅延時間で
クロックを分配する必要がある。したがって、クロック
・ツリー・シンセシスでの配線は、従来、他の信号配線
より優先して、他の信号線の配線が全く行われていない
状態で、クロック・ツリーの根元から各フリップフロッ
プまでの遅延の差、すなわちクロックスキューを減らす
よう、遅延計算を行いながら配線長をコントロールしな
がら行っている。
フロップへは、同期を確保するため、等しい遅延時間で
クロックを分配する必要がある。したがって、クロック
・ツリー・シンセシスでの配線は、従来、他の信号配線
より優先して、他の信号線の配線が全く行われていない
状態で、クロック・ツリーの根元から各フリップフロッ
プまでの遅延の差、すなわちクロックスキューを減らす
よう、遅延計算を行いながら配線長をコントロールしな
がら行っている。
【０００３】一般的に、配線容量は、図６に示すよう
に、実際の配線１の周辺に他の配線２〜配線５がなされ
た場合、配線１と配線２〜５との間の静電容量が加算さ
れて計算される。したがって、配線１のみが存在する状
態では、配線１の配線容量を正しく計算することは困難
となる。
に、実際の配線１の周辺に他の配線２〜配線５がなされ
た場合、配線１と配線２〜５との間の静電容量が加算さ
れて計算される。したがって、配線１のみが存在する状
態では、配線１の配線容量を正しく計算することは困難
となる。
【０００４】このため、その後に他の信号の配線がなさ
れることによるクロック配線の影響は、他の信号配線と
クロック配線との間を隔離したり、シールド配線を行っ
たり、遅延バッファによって補償したりすることによっ
て軽減するように工夫している。
れることによるクロック配線の影響は、他の信号配線と
クロック配線との間を隔離したり、シールド配線を行っ
たり、遅延バッファによって補償したりすることによっ
て軽減するように工夫している。
【０００５】また、遅延計算を行いながらブロック間遅
延を考慮して配置位置を決定するタイミングドリブン自
動配置処理の中では、ブロック間の遅延値を求める過程
で仮想配線処理を実施している。この仮想配線処理で
も、他の信号の配線がなされていない状態で仮想配線経
路が求められ、その仮想配線経路に基づいて、遅延値が
算出されている。
延を考慮して配置位置を決定するタイミングドリブン自
動配置処理の中では、ブロック間の遅延値を求める過程
で仮想配線処理を実施している。この仮想配線処理で
も、他の信号の配線がなされていない状態で仮想配線経
路が求められ、その仮想配線経路に基づいて、遅延値が
算出されている。
【０００６】また、他の信号配線による影響を考慮する
ことにより、遅延時間算出の精度を高める技術が、特開
平２−８７２７８号公報と特開平８−１１０９１５号公
報に記載されている。特開平８−１１０９１５号公報記
載の技術は、特開平２−８７２７８号公報記載の技術の
問題点を解決するものとして、「全ての配線について隣
接率及び交差率を算出し、この算出した隣接率及び交差
率のうち夫々算出頻度の高い隣接率及び交差率を基に配
線板の代表容量値を算出し、この代表容量値により配線
板に含まれる全ての配線についての遅延時間を求める」
（００６２）遅延時間算出装置が開示されている。
ことにより、遅延時間算出の精度を高める技術が、特開
平２−８７２７８号公報と特開平８−１１０９１５号公
報に記載されている。特開平８−１１０９１５号公報記
載の技術は、特開平２−８７２７８号公報記載の技術の
問題点を解決するものとして、「全ての配線について隣
接率及び交差率を算出し、この算出した隣接率及び交差
率のうち夫々算出頻度の高い隣接率及び交差率を基に配
線板の代表容量値を算出し、この代表容量値により配線
板に含まれる全ての配線についての遅延時間を求める」
（００６２）遅延時間算出装置が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術のうち、他の信号配線後にシールド配線等を
行うものでは、高集積化の妨げとなり、煩瑣な処理も必
要になるという問題点がある。
た従来技術のうち、他の信号配線後にシールド配線等を
行うものでは、高集積化の妨げとなり、煩瑣な処理も必
要になるという問題点がある。
【０００８】また、特開平２−８７２７８号公報記載の
技術では、仮想的な配線が不十分であるため、隣接配線
による影響が十分に考慮されているとはいい難い。さら
に、特開平８−１１０９１５号公報記載の技術では、自
動配線を行った後に実際の配線の混雑度を考慮して求め
た静電容量を用いて遅延時間を検証するため、クロック
・ツリー・シンセシスにおける配線のように、最初に行
う配線には有用ではない。
技術では、仮想的な配線が不十分であるため、隣接配線
による影響が十分に考慮されているとはいい難い。さら
に、特開平８−１１０９１５号公報記載の技術では、自
動配線を行った後に実際の配線の混雑度を考慮して求め
た静電容量を用いて遅延時間を検証するため、クロック
・ツリー・シンセシスにおける配線のように、最初に行
う配線には有用ではない。
【０００９】本発明の目的は、最初に行う配線であって
も、配線混雑度を考慮することにより、他の配線が行わ
れた後の配線に近似した配線が行えるブロック間配線装
置を提供することにある。
も、配線混雑度を考慮することにより、他の配線が行わ
れた後の配線に近似した配線が行えるブロック間配線装
置を提供することにある。
【００１０】
【課題を解決するための手段】本発明のブロック間配線
装置は、同一チップに配置されるファンクションブロッ
クの配置データに基づいてチップ内各部分の配線混雑度
を計算する配線混雑度計算手段と、前記配線混雑度によ
り前記各部分ごとの単位配線容量値を計算する配線容量
値計算手段と、前記単位配線容量値を用いて前記各部分
の遅延時間を計算する遅延時間計算手段と、前記遅延時
間を用いて前記ファンクションブロック間の配線を行う
配線手段とを有するブロック間配線装置であって、前記
配線混雑度計算手段は、前記配置データにより前記チッ
プ上を仮想的な領域に分割するチップ分割手段と、前記
配置データにより接続される２つのファンクションブロ
ック間それぞれについて前記領域を通過単位とする全て
の経路を想定して仮想配線を求める仮想配線手段と、前
記各領域について前記仮想配線の通過確率を求める通過
確率計算手段と、前記各領域について前記仮想配線の本
数と通過確率とにより配線混雑度を計算する混雑度計算
手段とから成ることを特徴とする。
装置は、同一チップに配置されるファンクションブロッ
クの配置データに基づいてチップ内各部分の配線混雑度
を計算する配線混雑度計算手段と、前記配線混雑度によ
り前記各部分ごとの単位配線容量値を計算する配線容量
値計算手段と、前記単位配線容量値を用いて前記各部分
の遅延時間を計算する遅延時間計算手段と、前記遅延時
間を用いて前記ファンクションブロック間の配線を行う
配線手段とを有するブロック間配線装置であって、前記
配線混雑度計算手段は、前記配置データにより前記チッ
プ上を仮想的な領域に分割するチップ分割手段と、前記
配置データにより接続される２つのファンクションブロ
ック間それぞれについて前記領域を通過単位とする全て
の経路を想定して仮想配線を求める仮想配線手段と、前
記各領域について前記仮想配線の通過確率を求める通過
確率計算手段と、前記各領域について前記仮想配線の本
数と通過確率とにより配線混雑度を計算する混雑度計算
手段とから成ることを特徴とする。
【００１１】本発明の好ましい実施の形態としてのブロ
ック間配線装置は、前記通過確率は、２つのファンクシ
ョンブロック間の全仮想配線の本数の逆数に、その２つ
のファンクションブロック間の仮想配線のうち、その領
域を通過する仮想配線の本数を乗算した値とすることを
特徴とする。
ック間配線装置は、前記通過確率は、２つのファンクシ
ョンブロック間の全仮想配線の本数の逆数に、その２つ
のファンクションブロック間の仮想配線のうち、その領
域を通過する仮想配線の本数を乗算した値とすることを
特徴とする。
【００１２】本発明の好ましい実施の形態としてのブロ
ック間配線装置は、前記配線手段は、前記遅延時間を用
いて前記各ファンクションブロック内のフリップフロッ
プに等遅延時間で分配するための配線を行うクロック・
ツリー・シンセシス手段であることを特徴とする。
ック間配線装置は、前記配線手段は、前記遅延時間を用
いて前記各ファンクションブロック内のフリップフロッ
プに等遅延時間で分配するための配線を行うクロック・
ツリー・シンセシス手段であることを特徴とする。
【００１３】本発明の好ましい実施の形態としてのブロ
ック間配線装置は、前記配線手段は、遅延計算を行いな
がらブロック間遅延を考慮して配置位置を決定するタイ
ミングドリブン自動配置処理内で使用される仮想配線の
配線処理手段であることを特徴とする。
ック間配線装置は、前記配線手段は、遅延計算を行いな
がらブロック間遅延を考慮して配置位置を決定するタイ
ミングドリブン自動配置処理内で使用される仮想配線の
配線処理手段であることを特徴とする。
【００１４】
【発明の実施の形態】次に、本発明の実施例の形態につ
いて説明する。
いて説明する。
【００１５】本発明の実施の形態は、同一チップに配置
されるファンクションブロックの配置データに基づいて
チップ内各部分の配線混雑度を計算する配線混雑度計算
手段と、前記配線混雑度により前記各部分ごとの単位配
線容量値を計算する配線容量値計算手段と、前記単位配
線容量値を用いて前記各部分の遅延時間を計算する遅延
時間計算手段と、前記遅延時間を用いて前記ファンクシ
ョンブロック間の配線を行う配線手段とを有することを
特徴とする。
されるファンクションブロックの配置データに基づいて
チップ内各部分の配線混雑度を計算する配線混雑度計算
手段と、前記配線混雑度により前記各部分ごとの単位配
線容量値を計算する配線容量値計算手段と、前記単位配
線容量値を用いて前記各部分の遅延時間を計算する遅延
時間計算手段と、前記遅延時間を用いて前記ファンクシ
ョンブロック間の配線を行う配線手段とを有することを
特徴とする。
【００１６】クロックに同期して動作する回路にあって
は、クロック・ツリーの根元から回路の各部分に散在す
るフリップフロップに対して、スキューが０のクロック
を供給するのが理想的である。このため、クロック・ツ
リー・シンセシス（以下ＣＴＳと記す）での配線は、他
の信号の配線に優先し、他の信号の配線が行われていな
い状態で施される。しかしながら、他の信号の配線がな
された後には、クロックを供給する配線は、他の信号の
配線の影響を受けることになる。本発明は、他の信号の
配線について、精緻な仮想配線を想定し、その影響を加
味したＣＴＳを実現しようとするものである。
は、クロック・ツリーの根元から回路の各部分に散在す
るフリップフロップに対して、スキューが０のクロック
を供給するのが理想的である。このため、クロック・ツ
リー・シンセシス（以下ＣＴＳと記す）での配線は、他
の信号の配線に優先し、他の信号の配線が行われていな
い状態で施される。しかしながら、他の信号の配線がな
された後には、クロックを供給する配線は、他の信号の
配線の影響を受けることになる。本発明は、他の信号の
配線について、精緻な仮想配線を想定し、その影響を加
味したＣＴＳを実現しようとするものである。
【００１７】以下、本発明の実施例について図面を参照
して説明する。図１は、本発明のブロック間配線装置の
一実施例であるＣＴＳを行う装置における処理手順を示
すフローチャートである。
して説明する。図１は、本発明のブロック間配線装置の
一実施例であるＣＴＳを行う装置における処理手順を示
すフローチャートである。
【００１８】先ず、自動配置などの配置処理が終了した
配置データを入力する（Ｓ１）。ここで、配置データと
は、同一チップ上に配置される各ファンクションブロッ
ク（以下ブロックと記す）の配置位置をいう。
配置データを入力する（Ｓ１）。ここで、配置データと
は、同一チップ上に配置される各ファンクションブロッ
ク（以下ブロックと記す）の配置位置をいう。
【００１９】次に、チップをいくつかの仮想的な領域に
分割する（Ｓ２）。図２（Ａ）は、２５個の正方形の領
域Ａに分割されているチップを示す。Ｓ３では、配置デ
ータからネットの一つを選択する。ネットとは、配置デ
ータに含まれるブロックのうち、どのブロックとどのブ
ロックを結ぶかという情報をいう。そして、全てのネッ
トを処理し終えるまで（Ｓ４）、仮想配線を行う（Ｓ
５）。仮想配線は、例えば、図３に示すように、ブロッ
クＳとブロックＴを結ぶ場合に考えられる領域を通過単
位とする経路である。図３では、（Ａ）〜（Ｆ）の６通
りの経路、すなわち仮想配線がある。
分割する（Ｓ２）。図２（Ａ）は、２５個の正方形の領
域Ａに分割されているチップを示す。Ｓ３では、配置デ
ータからネットの一つを選択する。ネットとは、配置デ
ータに含まれるブロックのうち、どのブロックとどのブ
ロックを結ぶかという情報をいう。そして、全てのネッ
トを処理し終えるまで（Ｓ４）、仮想配線を行う（Ｓ
５）。仮想配線は、例えば、図３に示すように、ブロッ
クＳとブロックＴを結ぶ場合に考えられる領域を通過単
位とする経路である。図３では、（Ａ）〜（Ｆ）の６通
りの経路、すなわち仮想配線がある。
【００２０】次に、各領域の仮想配線の通過確率を求め
て混雑度を算出するが（Ｓ６）、本例では、通過確率は
仮想配線の本数の逆数とする。したがって、図３の仮想
配線に対しては、各領域の通過確率は、１／６に、その
領域を通過する仮想配線の本数を乗算した値となり、図
４に示すとおりである。この配線通過確率は、配線混雑
度が高い個所ほど高くなると考えることができるため、
配線通過確率を配線混雑度として設定する。図２（Ｂ）
と図２（Ｃ）は、配線が実際にされた場合にそれぞれ配
線が疎、配線が密な領域を示す。
て混雑度を算出するが（Ｓ６）、本例では、通過確率は
仮想配線の本数の逆数とする。したがって、図３の仮想
配線に対しては、各領域の通過確率は、１／６に、その
領域を通過する仮想配線の本数を乗算した値となり、図
４に示すとおりである。この配線通過確率は、配線混雑
度が高い個所ほど高くなると考えることができるため、
配線通過確率を配線混雑度として設定する。図２（Ｂ）
と図２（Ｃ）は、配線が実際にされた場合にそれぞれ配
線が疎、配線が密な領域を示す。
【００２１】なお、３端子以上の多端子で構成されるネ
ットは、２端子のネットに分割して、上述の方法で求め
ればよい。
ットは、２端子のネットに分割して、上述の方法で求め
ればよい。
【００２２】次に、各領域の単位配線容量Ｃareaを上記
の配線混雑度Ｋareaを考慮して、次式により求める（Ｓ
７）。
の配線混雑度Ｋareaを考慮して、次式により求める（Ｓ
７）。
【００２３】Ｃarea＝ａ×Ｃp ×Ｋarea＋Ｃb ここで、ａは配線混雑度Ｋareaを単位配線容量に変換す
る際に使用する定数、Ｃp とＣb はプロセスによって定
まる定数である。図５は、ブロック１，ブロック２およ
びブロック３を結ぶある１つのネットが、領域Ａ２２，
Ａ２３，Ａ２４，Ａ２５，Ａ３４，Ａ４４およびＡ５４
を通過して形成された状態を示している。このそれぞれ
の領域の各単位配線容量は、上記の式により求められ、
それぞれＣ２２，Ｃ２３，Ｃ２４，Ｃ２５，Ｃ３４，Ｃ
４４およびＣ５４として示している。したがって、この
ネットの配線容量は、各領域毎に、各領域を通過してい
る配線部分の面積に、各領域の単位配線容量を乗算し
て、各領域の配線容量を求め、それらを加算することに
より算出することができる。
る際に使用する定数、Ｃp とＣb はプロセスによって定
まる定数である。図５は、ブロック１，ブロック２およ
びブロック３を結ぶある１つのネットが、領域Ａ２２，
Ａ２３，Ａ２４，Ａ２５，Ａ３４，Ａ４４およびＡ５４
を通過して形成された状態を示している。このそれぞれ
の領域の各単位配線容量は、上記の式により求められ、
それぞれＣ２２，Ｃ２３，Ｃ２４，Ｃ２５，Ｃ３４，Ｃ
４４およびＣ５４として示している。したがって、この
ネットの配線容量は、各領域毎に、各領域を通過してい
る配線部分の面積に、各領域の単位配線容量を乗算し
て、各領域の配線容量を求め、それらを加算することに
より算出することができる。
【００２４】次に、上記のようにして求めた各領域の単
位配線容量Ｃareaを用いた遅延時間を行うことにより、
等遅延配線ＣＴＳを行う（Ｓ８）。代表的な遅延時間の
計算方法として、例えばＥｌｍｏｒｅモデルが知られて
いる。ＥｌｍｏｒｅモデルはＥｌｍｏｒｅ（Ｗ．Ｃ．Ｅ
ｌｍｏｒｅ：Ｔｈｅ Ｔｒａｎｓｉｓｔｏｒ Ｒｅｓｐ
ｏｎｓｅ ｏｆ Ｄｕｍｐｅｄ Ｌｉｎｅａｒ Ｎｅｔ
ｗｏｒｋ ｗｉｔｈＰａｒｔｉｃｕｌａｒ Ｒｅｇａｒ
ｄ ｔｏ Ｗｉｒｅｂａｎｄ Ａｍｐｌｉｆｉｒｅ．：
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ，Ｖｏｌ．１９（１９４８），ｐｐ．５３−６３）に
よって提案された。図７のようなπ型モデルで、単位長
さ、単位幅の配線に対する配線抵抗をｒ、配線容量をｃ
とすれば、長さｌ、幅ｗの配線における遅延時間ｔは、
位配線容量Ｃareaを用いた遅延時間を行うことにより、
等遅延配線ＣＴＳを行う（Ｓ８）。代表的な遅延時間の
計算方法として、例えばＥｌｍｏｒｅモデルが知られて
いる。ＥｌｍｏｒｅモデルはＥｌｍｏｒｅ（Ｗ．Ｃ．Ｅ
ｌｍｏｒｅ：Ｔｈｅ Ｔｒａｎｓｉｓｔｏｒ Ｒｅｓｐ
ｏｎｓｅ ｏｆ Ｄｕｍｐｅｄ Ｌｉｎｅａｒ Ｎｅｔ
ｗｏｒｋ ｗｉｔｈＰａｒｔｉｃｕｌａｒ Ｒｅｇａｒ
ｄ ｔｏ Ｗｉｒｅｂａｎｄ Ａｍｐｌｉｆｉｒｅ．：
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ，Ｖｏｌ．１９（１９４８），ｐｐ．５３−６３）に
よって提案された。図７のようなπ型モデルで、単位長
さ、単位幅の配線に対する配線抵抗をｒ、配線容量をｃ
とすれば、長さｌ、幅ｗの配線における遅延時間ｔは、
【００２５】
【数１】
【００２６】となる。なお、ＣL は配線に対する負荷容
量である。
量である。
【００２７】ＣＴＳの具体的な実行方法は以下のようで
ある。いま、２段のクロック・ツリーを生成する場合に
ついて図８により説明する。
ある。いま、２段のクロック・ツリーを生成する場合に
ついて図８により説明する。
【００２８】先ず、図８（Ａ）に示すように、近くに配
置されているフリップフロップ同士が同一グループに含
まれるようにチップを４つのグループに分ける。そし
て、同じグループ内の２つのフリップフロップを配線
し、配線上の一点で各フリップフロップまでの遅延時間
Ｔ1 ，Ｔ2 が同じになるような点Ｐ1 を見つける（図８
（Ｂ））。他のフリップフロップについても、同様にし
て、点Ｐ2 を見つける（図８（Ｃ）。Ｐ1 とＰ2 を配線
して、その配線上の点であって、４つのフリップフロッ
プまでの遅延時間Ｔ5 ，Ｔ6 が同じになるような点Ｐ3
を見つけ（図８（Ｄ））、その点Ｐ3 にバッファを接続
する（図８（Ｅ））。他のフリップフロップ４について
も上述の手順を操すことにより、図８（Ｅ）に示すよう
に、２段のクロック・ツリーが完成する。このクロック
・ツリーでは、上述の手順により、根元から各フリップ
フロップまでの遅延時間が等しくなることがわかる。
置されているフリップフロップ同士が同一グループに含
まれるようにチップを４つのグループに分ける。そし
て、同じグループ内の２つのフリップフロップを配線
し、配線上の一点で各フリップフロップまでの遅延時間
Ｔ1 ，Ｔ2 が同じになるような点Ｐ1 を見つける（図８
（Ｂ））。他のフリップフロップについても、同様にし
て、点Ｐ2 を見つける（図８（Ｃ）。Ｐ1 とＰ2 を配線
して、その配線上の点であって、４つのフリップフロッ
プまでの遅延時間Ｔ5 ，Ｔ6 が同じになるような点Ｐ3
を見つけ（図８（Ｄ））、その点Ｐ3 にバッファを接続
する（図８（Ｅ））。他のフリップフロップ４について
も上述の手順を操すことにより、図８（Ｅ）に示すよう
に、２段のクロック・ツリーが完成する。このクロック
・ツリーでは、上述の手順により、根元から各フリップ
フロップまでの遅延時間が等しくなることがわかる。
【００２９】図９は、配置データを求めるタイミングド
リブン自動配線処理に、本発明を適用した本発明の他の
実施例における処理手順を示すフローチャートである。
図９では、先ずブロックとブロックを結ぶ情報であるネ
ットリストを入力し（Ｓ１１）、ブロックの初期配置処
理を行う（Ｓ１２）。次いで、図１におけるＳ２〜Ｓ６
から成る配線混雑度計算を行い（Ｓ１３）、図１におけ
るＳ７に相当する配線容量値を算出する（Ｓ１４）。そ
して、遅延時間を考慮した初期配置からの配置改良を所
定の限度になるまで行う（Ｓ１５，Ｓ１６）。
リブン自動配線処理に、本発明を適用した本発明の他の
実施例における処理手順を示すフローチャートである。
図９では、先ずブロックとブロックを結ぶ情報であるネ
ットリストを入力し（Ｓ１１）、ブロックの初期配置処
理を行う（Ｓ１２）。次いで、図１におけるＳ２〜Ｓ６
から成る配線混雑度計算を行い（Ｓ１３）、図１におけ
るＳ７に相当する配線容量値を算出する（Ｓ１４）。そ
して、遅延時間を考慮した初期配置からの配置改良を所
定の限度になるまで行う（Ｓ１５，Ｓ１６）。
【００３０】また、図１または図９に示すような処理を
プログラミングし、そのプログラムを記録媒体に記録
し、それを図１０に示すように、コンピュータに読み込
んで実行させることもできる。
プログラミングし、そのプログラムを記録媒体に記録
し、それを図１０に示すように、コンピュータに読み込
んで実行させることもできる。
【００３１】
【発明の効果】本発明によれば、配線の際に、他の信号
の配線混雑度に応じて、領域毎の単位配線容量を設定で
きるため、配線が混雑する領域での隣接容量や交差容量
の増加を加味した遅延計算処理を行うことができる。特
に、ＣＴＳにおいてクロックスキューを減少させるのに
有効である。
の配線混雑度に応じて、領域毎の単位配線容量を設定で
きるため、配線が混雑する領域での隣接容量や交差容量
の増加を加味した遅延計算処理を行うことができる。特
に、ＣＴＳにおいてクロックスキューを減少させるのに
有効である。
【図１】本発明の一実施例における処理手順を示すフロ
ーチャートである。
ーチャートである。
【図２】本発明における領域の概念と配線の疎密の様子
を示す図である。
を示す図である。
【図３】本発明における仮想配線を例示する図である。
【図４】図３に示した仮想配線の各領域の通過確率を示
す図である。
す図である。
【図５】図４の通過確率による各領域毎の単位配線容量
を示す図である。
を示す図である。
【図６】配線間の静電容量を説明するための一般的な図
である。
である。
【図７】配線の遅延時間を求めるための一般的な等価回
路図である。
路図である。
【図８】一般的なＣＴＳを説明するための図である。
【図９】本発明の他の実施例における処理手順を示すフ
ローチャートである。
ローチャートである。
【図１０】本発明における処理手順を記録したプログラ
ムを記録媒体からコンピュータに読み込ませている様子
を示す図である。
ムを記録媒体からコンピュータに読み込ませている様子
を示す図である。
Ａ 領域 Ｂ ブロック
Claims (10)
- 【請求項１】同一チップに配置されるファンクションブ
ロックの配置データに基づいてチップ内各部分の配線混
雑度を計算する配線混雑度計算手段と、前記配線混雑度
により前記各部分ごとの単位配線容量値を計算する配線
容量値計算手段と、前記単位配線容量値を用いて前記各
部分の遅延時間を計算する遅延時間計算手段と、前記遅
延時間を用いて前記ファンクションブロック間の配線を
行う配線手段とを有するブロック間配線装置であって、 前記配線混雑度計算手段は、前記配置データにより前記
チップ上を仮想的な領域に分割するチップ分割手段と、
前記配置データにより接続される２つのファンクション
ブロック間それぞれについて前記領域を通過単位とする
全ての経路を想定して仮想配線を求める仮想配線手段
と、前記各領域について前記仮想配線の通過確率を求め
る通過確率計算手段と、前記各領域について前記仮想配
線の本数と通過確率とにより配線混雑度を計算する混雑
度計算手段とから成ることを特徴とするブロック間配線
装置。 - 【請求項２】前記通過確率は、２つのファンクションブ
ロック間の全仮想配線の本数の逆数に、その２つのファ
ンクションブロック間の仮想配線のうち、その領域を通
過する仮想配線の本数を乗算した値とすることを特徴と
する請求項１記載のブロック間配線装置。 - 【請求項３】前記配線手段は、前記遅延時間を用いて前
記各ファンクションブロック内のフリップフロップに等
遅延時間で分配するための配線を行うクロック・ツリー
・シンセシス手段であることを特徴とする請求項１また
は２に記載のブロック間配線装置。 - 【請求項４】前記配線手段は、遅延計算を行いながらブ
ロック間遅延を考慮して配置位置を決定する自動配置処
理内で使用される仮想配線の配線処理手段であることを
特徴とする請求項１または２に記載のブロック間配線装
置。 - 【請求項５】同一チップに配置されるファンクションブ
ロックの配置データに基づいてチップ内各部分の配線混
雑度を計算する配線混雑度計算手段と、前記配線混雑度
により前記各部分ごとの単位配線容量値を計算する配線
容量値計算手段と、前記単位配線容量値を用いて前記各
部分の遅延時間を計算する遅延時間計算手段と、前記遅
延時間を用いて前記ファンクションブロック間の配線を
行う配線手段とを有するブロック間配線装置であって、 前記配線手段は、前記遅延時間を用いて前記各ファンク
ションブロック内のフリップフロップに等遅延時間で分
配するための配線を行うクロック・ツリー・シンセシス
手段であることを特徴とするブロック間配線装置。 - 【請求項６】同一チップに配置されるファンクションブ
ロックの配置データに基づいてチップ内各部分の配線混
雑度を計算する配線混雑度計算手段と、前記配線混雑度
により前記各部分ごとの単位配線容量値を計算する配線
容量値計算手段と、前記単位配線容量値を用いて前記各
部分の遅延時間を計算する遅延時間計算手段と、前記遅
延時間を用いて前記ファンクションブロック間の配線を
行う配線手段とを有するブロック間配線装置であって、 前記配線手段は、遅延計算を行いながらブロック間遅延
を考慮して配置位置を決定する自動配置処理内で使用さ
れる仮想配線の配線処理手段であることを特徴とするブ
ロック間配線装置。 - 【請求項７】同一チップに配置されるファンクションブ
ロックの配置データに基づいてチップ内各部分の配線混
雑度を計算する処理と、前記配線混雑度により前記各部
分ごとの単位配線容量値を計算する処理と、前記単位配
線容量値を用いて前記各部分の遅延時間を計算する処理
と、前記遅延時間を用いて前記ファンクションブロック
間の配線を行う処理とを実行させるためのプログラムを
記録したコンピュータ読み込み可能な記録媒体であって
前記配線混雑度の計算は、前記配置データにより前記チ
ップ上を仮想的な領域に分割する処理と、前記配置デー
タにより接続される２つのファンクションブロック間そ
れぞれについて前記領域を通過単位とする全ての経路を
想定して仮想配線を求める処理と、前記各領域について
前記仮想配線の通過確率を求める処理と、前記各領域に
ついて前記仮想配線の本数と通過確率とにより配線混雑
度を計算する処理とから成ることを特徴とするコンピュ
ータ読み取り可能な記録媒体。 - 【請求項８】前記通過確率は、２つのファンクションブ
ロック間の全仮想配線の本数の逆数に、その２つのファ
ンクションブロック間の仮想配線のうち、その領域を通
過する仮想配線の本数を乗算した値とすることを特徴と
する請求項７記載のコンピュータ読み取り可能な記録媒
体。 - 【請求項９】前記配線を行う処理は、前記遅延時間を用
いて前記各ファンクションブロック内のフリップフロッ
プに等遅延時間で分配するための配線を行うクロック・
ツリー・シンセシス処理であることを特徴とする請求項
７または８に記載のコンピュータ読み取り可能な記録媒
体。 - 【請求項１０】同一チップに配置されるファンクション
ブロックの配置データに基づいてチップ内各部分の配線
混雑度を計算する処理と、前記配線混雑度により前記各
部分ごとの単位配線容量値を計算する処理と、前記単位
配線容量値を用いて前記各部分の遅延時間を計算する処
理と、前記遅延時間を用いて前記ファンクションブロッ
ク間の配線を行う処理とを実行させるためのプログラム
を記録したコンピュータ読み取り可能な記録媒体であっ
て、 前記配線を行う処理は、前記遅延時間を用いて前記各フ
ァンクションブロック内のフリップフロップに等遅延時
間で分配するための配線を行うクロック・ツリー・シン
セシス処理であることを特徴とするコンピュータ読み取
り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10101185A JP3134838B2 (ja) | 1998-04-13 | 1998-04-13 | ブロック間配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10101185A JP3134838B2 (ja) | 1998-04-13 | 1998-04-13 | ブロック間配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297839A JPH11297839A (ja) | 1999-10-29 |
| JP3134838B2 true JP3134838B2 (ja) | 2001-02-13 |
Family
ID=14293933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10101185A Expired - Fee Related JP3134838B2 (ja) | 1998-04-13 | 1998-04-13 | ブロック間配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134838B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907588B2 (en) * | 2002-12-31 | 2005-06-14 | Lsi Logic Corporation | Congestion estimation for register transfer level code |
-
1998
- 1998-04-13 JP JP10101185A patent/JP3134838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297839A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158920B2 (en) | Noise checking method and apparatus and computer-readable recording medium which records a noise checking program | |
| US6539529B2 (en) | Method and apparatus for designing integrated circuits and storage medium for storing the method | |
| US6405350B1 (en) | System and method for improving crosstalk errors via the insertion of delay gates | |
| JP2009054172A (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 | |
| JPH0997842A (ja) | 論理回路のレイアウト方法 | |
| JP2674462B2 (ja) | 半導体装置 | |
| JP3134838B2 (ja) | ブロック間配線装置 | |
| US6405356B1 (en) | Method of automatic placement for an arrayed-element device | |
| JP2005346656A (ja) | ネット／配線選択方法及び装置、ネット／配線選択プログラム及びネット／配線選択プログラムを記録したコンピュータ読取可能な記録媒体、並びに、遅延改善方法 | |
| US6986119B2 (en) | Method of forming tree structure type circuit, and computer product | |
| US7363597B2 (en) | System for placing elements of semiconductor integrated circuit, method of placing elements thereon, and program for placing elements | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| US20190163862A1 (en) | Placement and timing aware wire tagging | |
| JP3024241B2 (ja) | 集積回路の自動配置配線システム | |
| JP2912300B2 (ja) | Ａｓｉｃのレイアウト方法 | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| JP2924464B2 (ja) | 論理合成手法 | |
| JP3132655B2 (ja) | 半導体集積回路におけるクロックネットのレイアウト方法およびレイアウト装置 | |
| JP2776402B2 (ja) | 配線経路表示方法 | |
| JP4268694B2 (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 | |
| JP4778339B2 (ja) | 自動配置方法、装置、及びプログラム | |
| JPH04151853A (ja) | 配線方法 | |
| JP2817476B2 (ja) | 集積回路の予測配線長計算法 | |
| JP2567985B2 (ja) | ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置 | |
| US20080178136A1 (en) | Method, Apparatus, and Computer Program Product for Implementing Balanced Wiring Delay Within an Electronic Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |