JP3129273B2 - Inductor array - Google Patents
Inductor arrayInfo
- Publication number
- JP3129273B2 JP3129273B2 JP10030451A JP3045198A JP3129273B2 JP 3129273 B2 JP3129273 B2 JP 3129273B2 JP 10030451 A JP10030451 A JP 10030451A JP 3045198 A JP3045198 A JP 3045198A JP 3129273 B2 JP3129273 B2 JP 3129273B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- short
- array
- connection
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、複数個のインダク
タが配列形成されているインダクタアレイに関し、詳し
くは、実装面積の低減を図ることが可能なインダクタア
レイに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor array in which a plurality of inductors are arranged, and more particularly, to an inductor array capable of reducing a mounting area.
【0002】[0002]
【従来の技術及び発明が解決しようとする課題】従来の
電子部品アレイの一つに、図8に示すように、複数個の
インダクタ62を備えたインダクタアレイ61がある。
このインダクタアレイ61の場合、各インダクタ(イン
ダクタンス素子)62は、一端が一方の長辺側側面に導
出され、他端が他方の長辺側側面に導出されるようにし
てアレイ基体61aに並列配置されている。これらのイ
ンダクタ62はIC(集積回路)63の入出力端子など
とそれぞれ接続されてノイズ除去機能などを発揮するも
のである。2. Description of the Related Art As one of conventional electronic component arrays, there is an inductor array 61 having a plurality of inductors 62 as shown in FIG.
In the case of the inductor array 61, the inductors (inductance elements) 62 are arranged in parallel with the array base 61a such that one end is led out to one long side surface and the other end is led to the other long side surface. Have been. These inductors 62 are connected to input / output terminals of an IC (integrated circuit) 63 and the like to exhibit a noise removing function and the like.
【0003】ところで、上記のようなインダクタアレイ
61とIC(集積回路)63は、図8に示すように、通
常、同一の配線基板64の異なる位置に各々搭載され、
プリント配線65によって必要な電気的接続が行われて
いる。このようなインダクタアレイは、配線基板に1個
搭載するだけで、多数のインダクタを実装したのと同じ
効果を得ることができるため、非常に有用である。しか
しながら、最近は、配線基板64における電子部品の実
装密度は益々高くなっており、IC63の入出力端子な
どに接続するインダクタアレイ61の実装スペース(実
装面積)が不足するというような事態が発生するに至っ
ている。As shown in FIG. 8, the inductor array 61 and the IC (integrated circuit) 63 are usually mounted at different positions on the same wiring board 64, respectively, as shown in FIG.
The required electrical connection is made by the printed wiring 65. Such an inductor array is very useful because the same effect as mounting a large number of inductors can be obtained by mounting only one on the wiring board. However, recently, the mounting density of electronic components on the wiring board 64 has become increasingly higher, and a situation occurs in which the mounting space (mounting area) of the inductor array 61 connected to the input / output terminals of the IC 63 is insufficient. Has been reached.
【0004】本発明は、上記問題点を解決するものであ
り、実装面積の節約を図ることが可能なインダクタアレ
イを提供することを目的とする。An object of the present invention is to solve the above problems and to provide an inductor array capable of saving a mounting area.
【0005】[0005]
【課題を解決するための手段】上記課題を達成するた
め、本発明の請求項1のインダクタアレイは、アレイ基
体中に複数のインダクタが配設されており、各インダク
タの一端がアレイ基体の表面に、他端がアレイ基体の裏
面にそれぞれ導出され、かつ、各インダクタに並列接続
された短絡用導体が、各インダクタごとに前記アレイ基
体に設けられているとともに、インダクタ及びインダク
タに並列接続された短絡用導体とを備えてなる回路が、
それぞれ独立してアレイ基体中に配設されてお り、イン
ダクタの一端と短絡用導体との接続部、及びインダクタ
の他端と短絡用導体との接続部のいずれか一方が、アレ
イ基体の表面又は裏面に露出しており、この接続部の露
出部分を切断することにより、インダクタと短絡用導体
の並列接続が解除されるように構成されていることを特
徴としている。According to a first aspect of the present invention, there is provided an inductor array in which a plurality of inductors are disposed in an array base, and one end of each inductor is connected to a surface of the array base. the other end is led respectively to the rear surface of the array substrate, and short-circuit conductor which is connected in parallel to each inductor, with is provided on the array substrate to each inductor, inductors and inductor
And a short-circuit conductor connected in parallel to the
Ri Contact is disposed independently in the array substrate, the connecting portion between the one end and the shorting member of the inductor, and one of the connecting portion of the other end and the shorting member inductor, the surface of the array substrate or backside is exposed to, by cutting the exposed portion of the connection portion, it is characterized by parallel connection of the inductor and shorting member is configured to be released.
【0006】本発明のインダクタアレイの場合、アレイ
基体に配設されている各インダクタは、一端がアレイ基
体の表面に導出され、他端がアレイ基体の裏面に導出さ
れているので、接続対象のIC類をアレイ基体の表裏の
いずれか一方の面に取り付けるとともに、他方の面が配
線基板に接合(接続)されるような態様で配線基板上に
実装することが可能になる。したがって、インダクタア
レイがIC類などと同一位置に重なった状態で搭載され
ることになるため、インダクタアレイを搭載するために
別に配設スペースを設けることが不要になり、配線基板
の実装面積を節約することが可能になる。In the case of the inductor array of the present invention, each of the inductors disposed on the array substrate has one end led out to the front surface of the array substrate and the other end led out to the back surface of the array substrate. The ICs can be mounted on either one of the front and back surfaces of the array base and mounted on the wiring board in such a manner that the other side is joined (connected) to the wiring board. Therefore, since the inductor array is mounted in the same position as the ICs, etc., it is not necessary to provide a separate layout space for mounting the inductor array, and the mounting area of the wiring board is reduced. It becomes possible to do.
【0007】なお、各インダクタは並列に接続された短
絡用導体でショートされているので、そのままではイン
ダクタとして機能しないが、IC類と接続してインダク
タとして機能させることが必要なものについては、イン
ダクタと短絡用導体の接続部を実装前あるいは実装後に
切断して、インダクタと短絡用導体の並列接続を解消す
ることにより、容易にインダクタとして機能させること
が可能になる。一方、IC類と接続させる必要のないイ
ンダクタについては、インダクタと短絡用導体の接続部
を切断することは不要で、インダクタと短絡用導体が並
列接続された状態のままにしておけばよい。[0007] Since each inductor is shorted by the shorting conductor connected in parallel, it is as it does not function as an inductor, connected to the IC such inductor
If it is necessary to function as an inductor, disconnect the connection between the inductor and the short-circuit conductor before or after mounting, and eliminate the parallel connection between the inductor and the short-circuit conductor to easily function as an inductor. thing
Becomes possible. On the other hand, for inductors that do not need to be connected to ICs, it is not necessary to cut the connection between the inductor and the short-circuit conductor, and the inductor and the short-circuit conductor may be left connected in parallel.
【0008】また、請求項2のインダクタアレイは、イ
ンダクタの一端と短絡用導体との接続部、及びインダク
タの他端と短絡用導体との接続部の両方が露出状態とな
っていることを特徴としている。According to a second aspect of the present invention, the connecting portion between the one end of the inductor and the short-circuiting conductor and the connecting portion between the other end of the inductor and the short-circuiting conductor are both exposed. And
【0009】インダクタの一端と短絡用導体との接続
部、及びインダクタの他端との短絡用導体との接続部の
両方を、それぞれ露出状態とするようにした場合、IC
類と接続させるインダクタについては、両方の接続部を
切断し短絡用導体をインダクタから完全に分離させるこ
とが可能となる。そして、短絡用導体をインダクタから
完全に分離することにより、短絡用導体による浮遊容量
がインダクタに加わることを防止することができるよう
になる。In a case where both the connection between the one end of the inductor and the short-circuit conductor and the connection between the other end of the inductor and the short-circuit conductor are exposed, the IC
As for the inductor to be connected to the type, it is possible to disconnect both the connection portions and completely separate the short-circuit conductor from the inductor. Then, by completely separating the short-circuit conductor from the inductor, it becomes possible to prevent the stray capacitance due to the short-circuit conductor from being applied to the inductor.
【0010】また、請求項3のインダクタアレイは、接
続部の露出部分を切断することにより、所定のインダク
タと短絡用導体の並列接続が解除されていることを特徴
としている。Further, the inductor array according to claim 3 is characterized in that the parallel connection of the predetermined inductor and the short-circuit conductor is released by cutting the exposed portion of the connection portion.
【0011】接続部の露出部分を切断して、所定のイン
ダクタと短絡用導体の並列接続を解除することにより、
配線基板などに直ちに実装を行うことが可能になり、本
発明をより実効あらしめることができる。By cutting the exposed portion of the connecting portion and releasing the parallel connection of the predetermined inductor and the short-circuiting conductor,
Mounting on a wiring board or the like can be performed immediately, and the present invention can be made more effective.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。図1
は実施形態にかかるインダクタアレイの全体を示す斜視
図である。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be shown and features thereof will be described in more detail. FIG.
FIG. 1 is a perspective view showing an entire inductor array according to an embodiment.
【0013】図1に示すように、この実施形態のインダ
クタアレイ1においては、平面形状が四角形のアレイ基
体3内に、多数個のインダクタ(インダクタンス素子)
2が縦横配列で配設されているとともに、各インダクタ
2ごとに、インダクタ2と並列接続となる短絡用導体4
が配設されている。As shown in FIG. 1, in an inductor array 1 of this embodiment, a large number of inductors (inductance elements) are arranged in an array substrate 3 having a square planar shape.
2 are arranged in a vertical and horizontal arrangement, and for each inductor 2, a short-circuit conductor 4 connected in parallel with the inductor 2.
Are arranged.
【0014】インダクタアレイ1の各インダクタ2は、
一端2aがアレイ基体3の表面3aに導出され、他端2
bがアレイ基体3の裏面3bに導出されている。また、
短絡用導体4も一端4aがアレイ基体3の表面3aに導
出され、他端4bがアレイ基体3の裏面3bに導出され
ている。Each inductor 2 of the inductor array 1 has:
One end 2a is led out to the surface 3a of the array base 3, and the other end 2a
b is led out to the back surface 3 b of the array base 3. Also,
One end 4 a of the short-circuit conductor 4 is also led out to the front surface 3 a of the array base 3, and the other end 4 b is led out to the back surface 3 b of the array base 3.
【0015】そして、アレイ基体3の表面3aには、イ
ンダクタ2の一端2aと短絡用導体4の一端4aを電気
的に接続する接続部5が形成され、アレイ基体3の裏面
3bには、インダクタ2の他端2bと短絡用導体4の他
端4bを電気的に接続する接続部6が形成されており、
インダクタ2と短絡用導体4が並列接続状態となってい
る。また、接続部5と接続部6の略中央には外部との接
続を行う外部端子としての接続バンプ7,8がそれぞれ
設けられている。A connecting portion 5 for electrically connecting one end 2a of the inductor 2 and one end 4a of the short-circuiting conductor 4 is formed on the front surface 3a of the array base 3. A connecting portion 6 for electrically connecting the other end 2b of the second 2 to the other end 4b of the short-circuiting conductor 4;
The inductor 2 and the short-circuit conductor 4 are connected in parallel. In addition, connection bumps 7 and 8 as external terminals for connection with the outside are provided at substantially the center of the connection part 5 and the connection part 6, respectively.
【0016】この実施形態のインダクタアレイ1の場
合、インダクタ2と短絡用導体4が並列接続の状態にあ
る場合、各インダクタ2が全て短絡用導体4によってシ
ョートさせられた状態となるため、インダクタ2はイン
ダクタンス素子として機能しない。In the case of the inductor array 1 of this embodiment, when the inductors 2 and the short-circuit conductors 4 are connected in parallel, all the inductors 2 are short-circuited by the short-circuit conductors 4. Does not function as an inductance element.
【0017】しかし、図1に示すように、アレイ基体3
の表面3a及び裏面3bに露出させた接続部5,6の両
方、又は、いずれか一方を切断して、インダクタ2と短
絡用導体4との並列接続を解除することにより、当該イ
ンダクタ2はインダクタンス素子として機能するように
なる。However, as shown in FIG.
By disconnecting both or one of the connecting portions 5 and 6 exposed on the front surface 3a and the back surface 3b of the inductor 2 to release the parallel connection between the inductor 2 and the short-circuiting conductor 4, the inductor 2 has an inductance It functions as an element.
【0018】接続部5,6を切断するための具体的な方
法としては、図2(a)に示すように、表面3a側の接
続部5における左端と接続バンプ7の中間だけを切断す
る方法、図2(b)に示すように、裏面3b側の接続部
6における左端と接続バンプ8の中間だけを切断する方
法、図2(c)に示すように、表面3a側及び裏面3b
側の接続部5,6における左端と接続バンプ7,8の中
間の両方を切断する方法、図3(a)に示すように、表
面3a側の接続部5における左端をだけ切断する形態、
図3(b)に示すように、裏面3b側の接続部6におけ
る左端だけを切断する形態、図3(c)に示すように、
表面3a側及び裏面3b側の接続部5,6における両左
端を切断する方法などの種々の方法をとることが可能で
ある。As a specific method for cutting the connection portions 5 and 6, as shown in FIG. 2A, a method of cutting only the middle between the left end of the connection portion 5 on the front surface 3a side and the connection bump 7 is used. As shown in FIG. 2B, a method of cutting only the middle between the left end of the connection portion 6 on the back surface 3b side and the connection bump 8, as shown in FIG. 2C, the front surface 3a side and the back surface 3b
3A, a method of cutting both the left end of the connection portions 5 and 6 and the middle of the connection bumps 7 and 8, as shown in FIG. 3A, a form of cutting only the left end of the connection portion 5 on the surface 3a side,
As shown in FIG. 3B, only the left end of the connecting portion 6 on the back surface 3b side is cut off. As shown in FIG.
Various methods such as a method of cutting both left ends of the connection portions 5 and 6 on the front surface 3a side and the back surface 3b side can be adopted.
【0019】なお、図2(c)又は図3(c)に示すよ
うに、接続部5,6の両方を切断するようにした場合、
短絡用導体4が完全にインダクタ2から切り離され、短
絡用導体4による浮遊容量がインダクタ2に加わること
が阻止される。なお、接続部5,6を切断するのに用い
る具体的な方法としては、接続部5,6の切断すべき位
置にレーザビームを照射して除去する方法、サンドブラ
ストによる方法などが挙げられる。As shown in FIG. 2 (c) or FIG. 3 (c), when both the connecting portions 5 and 6 are cut off,
The short-circuit conductor 4 is completely separated from the inductor 2, and the stray capacitance due to the short-circuit conductor 4 is prevented from being applied to the inductor 2. In addition, as a specific method used for cutting the connection parts 5 and 6, a method of irradiating a position where the connection parts 5 and 6 are to be cut with a laser beam to remove them, a method of sandblasting, and the like are given.
【0020】上述のように、この実施形態のインダクタ
アレイ1の場合は、例えば、図4に示すように、実装す
る際に予めインダクタンス素子として機能させるインダ
クタ2(22)について、接続部5,6の切断を行って
から、実装が行われることになる。As described above, in the case of the inductor array 1 of this embodiment, as shown in FIG. 4, for example, as shown in FIG. Is implemented, and then mounting is performed.
【0021】また、この実施形態のインダクタアレイ1
の場合、外部との接続を行う外部端子としての接続バン
プ7,8がアレイ基体3の表面3aと裏面3bにそれぞ
れ設けられ、接続バンプ7,8の間がインダクタ2ある
いは短絡用導体4により接続される構成となっている。Further, the inductor array 1 of this embodiment
In the case of (1), connection bumps 7 and 8 as external terminals for connection with the outside are provided on the front surface 3a and the back surface 3b of the array base 3, respectively, and the connection bumps 7 and 8 are connected by the inductor 2 or the short-circuit conductor 4. It is configured to be.
【0022】そして、接続バンプ7は、図5に示すよう
に、BGA(ボールグリッドアレイ)タイプの外部接続
端子方式を採っている接続対象の、IC9の裏面9aに
配列形成されたボール状の接続バンプ10と対応する位
置に形成されている。また、接続バンプ8は、実装され
る配線基板の表面上の接続用バンプ(図示省略)と対応
する位置に形成されている。As shown in FIG. 5, the connection bump 7 is a ball-shaped connection array formed on the back surface 9a of the IC 9 to be connected using a BGA (ball grid array) type external connection terminal system. It is formed at a position corresponding to the bump 10. The connection bump 8 is formed at a position corresponding to a connection bump (not shown) on the surface of the wiring board to be mounted.
【0023】このインダクタアレイ1の配線基板への実
装は、例えば、図5に示すように、アレイ基体3の表面
3aにIC9を重ねて接続バンプ7と接続バンプ10の
位置合わせを行い、はんだ付けなどの方法により接合し
た後、図6に示すように、アレイ基体3の裏面3bが配
線基板11の表面と対向するように、アレイ基体3を配
線基板11上に載置して、接続バンプ8(図5)と配線
基板11の接続バンプの位置合わせを行った後、はんだ
付けなどの方法で接合することにより行われる。For mounting the inductor array 1 on a wiring board, for example, as shown in FIG. 5, an IC 9 is overlaid on the surface 3a of the array substrate 3, the connection bumps 7 and the connection bumps 10 are aligned, and soldering is performed. 6, the array substrate 3 is placed on the wiring substrate 11 so that the back surface 3b of the array substrate 3 faces the surface of the wiring substrate 11 as shown in FIG. After the alignment of the connection bumps of the wiring board 11 (FIG. 5) with the connection bumps, the bonding is performed by a method such as soldering.
【0024】したがって、インダクタアレイ1とIC9
は、実質的に配線基板11の表面上における同一位置に
重なった状態で搭載されるため、インダクタアレイ1を
搭載するために別に配設スペースを設けることが不要に
なる。Therefore, the inductor array 1 and the IC 9
Are mounted so as to be substantially overlapped at the same position on the surface of the wiring board 11, so that it is not necessary to provide a separate layout space for mounting the inductor array 1.
【0025】なお、図4に示すように、接続部5あるい
は接続部6の切断が行われたインダクタ2(22)に対
応するIC9(図5)の入出力端子にはインダクタ2
(22)が接続され、接続部5あるいは接続部6の切断
が行われなかったインダクタ2に対応するIC9(図
5)の入出力端子には短絡用導体4が接続されることに
なる。As shown in FIG. 4, the input / output terminal of the IC 9 (FIG. 5) corresponding to the inductor 2 (22) whose connection 5 or the connection 6 has been cut is connected to the inductor 2
(22) is connected, and the short-circuit conductor 4 is connected to the input / output terminal of the IC 9 (FIG. 5) corresponding to the inductor 2 in which the connection 5 or the connection 6 has not been cut.
【0026】次に、この実施形態のインダクタアレイ1
の製造方法について説明する。この実施形態のインダク
タアレイ1を製造するにあたっては、図7に示すよう
に、必要な導体パターンを形成したセラミックグリーン
シート12〜17を準備する。セラミックグリーンシー
トとしては絶縁性を有するセラミック材料(場合によっ
ては磁性を有するセラミック材料)からなるものを用い
る。Next, the inductor array 1 of this embodiment
A method of manufacturing the device will be described. In manufacturing the inductor array 1 of this embodiment, as shown in FIG. 7, ceramic green sheets 12 to 17 on which necessary conductor patterns are formed are prepared. As the ceramic green sheet, a material made of a ceramic material having an insulating property (in some cases, a ceramic material having magnetism) is used.
【0027】セラミックグリーンシート12には、接続
部5となる直線状の導体パターンと、短絡用導体4を形
成するビアホール18、及び、下側のグリーンシート1
3との電気的接続のためのビアホール19が形成されて
いる。The ceramic green sheet 12 includes a linear conductor pattern serving as the connecting portion 5, a via hole 18 forming the short-circuit conductor 4, and the lower green sheet 1.
Via holes 19 are formed for electrical connection to the holes 3.
【0028】また、セラミックグリーンシート13に
は、必要な導体パターンとして、インダクタ2を形成す
る、例えば円弧状の導体パターン20と、短絡用導体4
を形成するビアホール18、及び、下側のグリーンシー
ト14との電気的接続のためのビアホール19が形成さ
れている。The ceramic green sheet 13 includes, as necessary conductor patterns, the inductor 2, for example, an arc-shaped conductor pattern 20 and a short-circuit conductor 4.
Are formed, and a via hole 19 for electrical connection with the lower green sheet 14 is formed.
【0029】また、セラミックグリーンシート14,1
5,16にも同様に、必要な導体パターンとして、イン
ダクタ2を形成する円弧状の導体パターン20と、短絡
用導体4を形成するビアホール18、及び、ビアホール
19が形成されている。Further, the ceramic green sheets 14, 1
Similarly, arc conductor patterns 20 forming the inductor 2 and via holes 18 and 19 forming the short-circuit conductors 4 are formed as necessary conductor patterns in the conductors 5 and 16.
【0030】また、セラミックグリーンシート17に
は、必要な導体パターンとして、接続部6となる直線状
の導体パターンと、短絡用導体4を形成するビアホール
18、及び、上側のグリーンシート16との電気的接続
のためのビアホール19が形成されている。In the ceramic green sheet 17, necessary conductor patterns include a linear conductor pattern serving as the connecting portion 6, a via hole 18 forming the short-circuiting conductor 4, and the upper green sheet 16. Hole 19 is formed for electrical connection.
【0031】なお、図7においては、接続部5や接続部
6となる導体パターンをシート12やシート17に形成
した後、後述の積層、圧着を行っているが、積層、圧着
後、あるいは積層、圧着、焼成後に導体パターンを形成
するようにしてもよい。また、図7では、インダクタ1
個分だけの導体パターンを図示しているが、各グリーン
シートにおける導体パターンの数は、インダクタ2(図
1など)の配設と同じであることは言うまでもない。In FIG. 7, after the conductor patterns to be the connection portions 5 and the connection portions 6 are formed on the sheets 12 and 17, lamination and pressure bonding described below are performed. Alternatively, the conductor pattern may be formed after pressing, compression and firing. In FIG. 7, the inductor 1
Although only the number of conductor patterns is illustrated, it goes without saying that the number of conductor patterns in each green sheet is the same as the arrangement of the inductors 2 (FIG. 1 and the like).
【0032】そして、上記セラミックグリーンシート1
2〜17を、図7に示すような順序で重ね合わせた後、
所定の条件で圧着する。これにより、円弧状の各導体パ
ターン20がコイル状に接続されてインダクタ2が形成
されるとともに、ビアホール18が接続されて短絡用導
体4が形成される。Then, the ceramic green sheet 1
After superimposing 2 to 17 in the order shown in FIG.
Crimping is performed under predetermined conditions. Thus, the arc-shaped conductor patterns 20 are connected in a coil shape to form the inductor 2, and the via holes 18 are connected to form the short-circuit conductor 4.
【0033】それから、これを焼成した後、得られたア
レイ基体3(図1)に、接続バンプ7,8を形成するこ
とにより、図1に示すような積層型のインダクタアレイ
1が得られる。Then, after baking it, connecting bumps 7 and 8 are formed on the obtained array substrate 3 (FIG. 1) to obtain a multilayer inductor array 1 as shown in FIG.
【0034】上記の実施形態においては、1個のインダ
クタアレイ1に配設すべきインダクタ2の数を特定しな
かったが、用途に合わせてその配設数を適宜増減するこ
とが可能である。また、各インダクタ2の配設位置につ
いても特別の制約はなく、用途に合わせてその配設位置
を定めることが可能である。また、上記実施形態では、
インダクタアレイ1にインダクタ2のみを配設した場合
について説明したが、インダクタ2の他に抵抗素子など
の他の素子を一緒に配設することも可能である。In the above embodiment, the number of inductors 2 to be arranged in one inductor array 1 is not specified, but the number of inductors 2 can be increased or decreased according to the application. There is no special restriction on the position where each inductor 2 is disposed, and the position where the inductor 2 is disposed can be determined according to the application. In the above embodiment,
Although the case where only the inductor 2 is provided in the inductor array 1 has been described, other elements such as a resistance element may be provided together with the inductor 2.
【0035】また、上記実施形態においては、接続バン
プ7,8の位置を接続部5,6の略中央とした場合につ
いて説明したが、接続バンプ7,8の位置は中央に限ら
ず、例えば接続部5,6の右端、すなわち、インダクタ
2の一端2aや他端2bの位置とすることも可能であ
る。In the above embodiment, the case where the positions of the connection bumps 7 and 8 are substantially at the center of the connection portions 5 and 6 has been described. However, the position of the connection bumps 7 and 8 is not limited to the center. The right ends of the parts 5 and 6, that is, the positions of the one end 2a and the other end 2b of the inductor 2 may be used.
【0036】また、上記実施形態においては、接続部
5,6の両方を露出状態とした場合について説明した
が、本発明のインダクタアレイにおいては、接続部5,
6の一方だけを露出状態とし、かつ、1ケ所だけで切断
するように構成することも可能である。さらに、本発明
では、接続部5,6の切断を、IC9や配線基板11へ
の実装後に行ってもよい。Further, in the above embodiment, the case where both the connecting portions 5 and 6 are exposed has been described. However, in the inductor array of the present invention, the connecting portions 5 and 6 are exposed.
It is also possible to configure so that only one of the six is exposed and cut at only one location. Further, in the present invention, the connection portions 5 and 6 may be cut after being mounted on the IC 9 or the wiring board 11.
【0037】本発明はさらにその他の点においても上記
実施形態に限定されるものではなく、インダクタ形成用
の導体パターンの形状や材料、アレイ基体におけるシー
トの積層数や積層形態、シートの材料その他に関し、発
明の要旨の範囲内において、種々の応用、変形を加える
ことが可能である。In other respects, the present invention is not limited to the above embodiment, but relates to the shape and material of the conductor pattern for forming the inductor, the number and form of sheets laminated on the array substrate, the material of the sheet, and the like. Various applications and modifications can be made within the scope of the invention.
【0038】[0038]
【発明の効果】本発明(請求項1,2及び3各発明)の
インダクタアレイにおいては、アレイ基体に配設された
複数のインダクタの一端がアレイ基体の表面に導出さ
れ、他端がアレイ基体の裏面に導出されているので、接
続対象のIC類をアレイ基体の表裏のいずれか一方の面
に取り付けるとともに、他方の面が配線基板に接合(接
続)されるような態様で配線基板上に実装することが可
能になる。したがって、インダクタアレイがIC類など
と同一位置に重なった状態で搭載されることになるた
め、インダクタアレイを搭載するために別に配設スペー
スを設けることが不要になり、配線基板の実装面積を節
約することが可能になる。According to the inductor array of the present invention (inventions 1, 2 and 3), one end of a plurality of inductors disposed on the array base is led out to the surface of the array base, and the other end is arranged on the array base. The ICs to be connected are attached to either one of the front and back surfaces of the array base, and the other surface is joined (connected) to the wiring board. It can be implemented. Therefore, since the inductor array is mounted in the same position as the ICs, etc., it is not necessary to provide a separate layout space for mounting the inductor array, and the mounting area of the wiring board is reduced. It becomes possible to do.
【0039】また、各インダクタは並列に接続された短
絡用導体でショートされているため、そのままでは、イ
ンダクタとして機能しないが、IC類と接続してインダ
クタとして機能させることが必要なものについては、イ
ンダクタと短絡用導体の接続部を実装前あるいは実装後
に切断することにより、インダクタとして有効に機能さ
せることが可能になる。一方、IC類と接続させる必要
のないインダクタについては、インダクタと短絡用導体
の接続部を切断することは不要で、インダクタと短絡用
導体が並列接続された状態のままにしておけばよい。 Each inductor is connected to a short-circuit connected in parallel.
Shorted by the grounding conductor.
Does not function as an inductor, but connects to ICs to
If it is necessary to function as a
Before or after mounting the connection between the inductor and the short-circuit conductor
Functioning effectively as an inductor
It is possible to make it. On the other hand, it is necessary to connect with ICs
For inductors without conductors, the inductor and short-circuit conductor
It is not necessary to disconnect the connection of
The conductors may be left connected in parallel.
【0040】また、請求項2のインダクタアレイのよう
に、インダクタの一端と短絡用導体との接続部、及びイ
ンダクタの他端と短絡用導体との接続部の両方が露出状
態となっている場合、IC類と接続させるインダクタに
ついては、両方の接続部を切断し短絡用導体をインダク
タから完全分離させることが可能になる。その結果、短
絡用導体による浮遊容量がインダクタに加わることを阻
止することが可能になる。Further, as in the inductor array according to the second aspect, both the connection portion between one end of the inductor and the short-circuiting conductor and the connection portion between the other end of the inductor and the short-circuiting conductor are exposed. For the inductors to be connected to the ICs, it is possible to disconnect both the connecting portions and completely separate the short-circuit conductor from the inductors. As a result, it is possible to prevent stray capacitance due to the short-circuit conductor from being applied to the inductor.
【0041】また、請求項3のインダクタアレイのよう
に、接続部の露出部分を切断して、あらかじめ所定のイ
ンダクタと短絡用導体の並列接続を解除しておくことに
より、配線基板などに直ちに実装を行うことが可能にな
り、本発明をより実効あらしめることができる。Further, as in the inductor array according to the third aspect, the exposed portion of the connection portion is cut and the parallel connection of the predetermined inductor and the short-circuiting conductor is released in advance, so that it is immediately mounted on a wiring board or the like. Can be performed, and the present invention can be made more effective.
【図1】本発明の一実施形態にかかるインダクタアレイ
を示す斜視図である。FIG. 1 is a perspective view showing an inductor array according to an embodiment of the present invention.
【図2】本発明の一実施形態にかかるインダクタアレイ
のインダクタと短絡用導体を接続する接続部の切断形態
の具体例を示す模式図である。FIG. 2 is a schematic diagram showing a specific example of a cutting mode of a connection portion connecting an inductor and a short-circuit conductor of an inductor array according to an embodiment of the present invention.
【図3】本発明の一実施形態にかかるインダクタアレイ
のインダクタと短絡用導体を接続する接続部の切断形態
の具体例を示す模式図である。FIG. 3 is a schematic diagram showing a specific example of a cutting mode of a connecting portion connecting an inductor and a short-circuit conductor of an inductor array according to an embodiment of the present invention.
【図4】本発明の一実施形態にかかるインダクタアレイ
のインダクタと短絡用導体を接続する接続部を切断した
状態を示す斜視図である。FIG. 4 is a perspective view showing a state in which a connecting portion for connecting the inductor and the short-circuiting conductor of the inductor array according to the embodiment of the present invention is cut off.
【図5】本発明の一実施形態にかかるインダクタアレイ
と接続対象であるICを積み重ねる場合の位置関係を示
す斜視図である。FIG. 5 is a perspective view showing a positional relationship when an inductor array and an IC to be connected according to an embodiment of the present invention are stacked;
【図6】本発明の一実施形態にかかるインダクタアレイ
の実装状態を示す斜視図である。FIG. 6 is a perspective view showing a mounted state of the inductor array according to the embodiment of the present invention.
【図7】本発明の一実施形態にかかるインダクタアレイ
の製造方法の一工程を示す斜視図である。FIG. 7 is a perspective view showing one step of a method for manufacturing an inductor array according to one embodiment of the present invention.
【図8】従来のインダクタアレイの実装状態を示す斜視
図である。FIG. 8 is a perspective view showing a mounting state of a conventional inductor array.
1 インダクタアレイ 2 インダクタ 2a インダクタの一端 2b インダクタの他端 3 アレイ基体 3a アレイ基体の表面 3b アレイ基体の裏面 4 短絡用導体 4a 短絡用導体の一端 4b 短絡用導体の他端 5,6 接続部 7,8 接続バンプ 9 IC 9a ICの裏面 10 接続バンプ 11 配線基板 12〜17 セラミックグリーンシート 18,19 ビアホール 20 導体パターン 22 インダクタンス素子として機能させる
インダクタDESCRIPTION OF SYMBOLS 1 Inductor array 2 Inductor 2a One end of inductor 2b The other end of inductor 3 Array base 3a Front surface of array base 3b Back surface of array base 4 Short-circuit conductor 4a One end of short-circuit conductor 4b The other end of short-circuit conductor 5, 6 Connection part 7 , 8 connection bump 9 IC 9a back surface of IC 10 connection bump 11 wiring board 12-17 ceramic green sheet 18, 19 via hole 20 conductor pattern 22 inductor functioning as an inductance element
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01F 27/00,27/28 H01F 17/00 H01L 23/12 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) H01F 27 / 00,27 / 28 H01F 17/00 H01L 23/12
Claims (3)
れており、 各インダクタの一端がアレイ基体の表面に、他端がアレ
イ基体の裏面にそれぞれ導出され、かつ、 各インダクタに並列接続された短絡用導体が、各インダ
クタごとに前記アレイ基体に設けられているとともに、
インダクタ及びインダクタに並列接続された短絡用導体
とを備えてなる回路が、それぞれ独立してアレイ基体中
に配設されており、 インダクタの一端と短絡用導体との接続部、及びインダ
クタの他端と短絡用導体との接続部のいずれか一方が、
アレイ基体の表面又は裏面に露出しており、この接続部
の露出部分を切断することにより、インダクタと短絡用
導体の並列接続が解除されるように構成されていること
を特徴とするインダクタアレイ。A plurality of inductors are provided in an array base, one end of each inductor is led out to the front side of the array base, and the other end is led out to the back side of the array base, and connected in parallel to each inductor. Short-circuit conductors are provided on the array base for each inductor,
Inductor and short-circuit conductor connected in parallel with the inductor
Are independently provided in the array substrate.
And one of a connection portion between one end of the inductor and the short-circuiting conductor, and a connection portion between the other end of the inductor and the short-circuiting conductor,
An inductor array, which is exposed on the front surface or the back surface of the array base, and is configured so that parallel connection between the inductor and the short-circuit conductor is released by cutting the exposed portion of the connection portion.
部、及びインダクタの他端と短絡用導体との接続部の両
方が露出状態となっていることを特徴とする請求項1に
記載のインダクタアレイ。2. The device according to claim 1, wherein both the connection between the one end of the inductor and the short-circuit conductor and the connection between the other end of the inductor and the short-circuit conductor are exposed. Inductor array.
所定のインダクタと短絡用導体の並列接続が解除されて
いることを特徴とする請求項1又は2記載のインダクタ
アレイ。3. Cutting the exposed portion of the connection portion,
3. The inductor array according to claim 1, wherein a predetermined connection between the predetermined inductor and the short-circuiting conductor is released.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10030451A JP3129273B2 (en) | 1998-01-27 | 1998-01-27 | Inductor array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10030451A JP3129273B2 (en) | 1998-01-27 | 1998-01-27 | Inductor array |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214220A JPH11214220A (en) | 1999-08-06 |
JP3129273B2 true JP3129273B2 (en) | 2001-01-29 |
Family
ID=12304288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10030451A Expired - Fee Related JP3129273B2 (en) | 1998-01-27 | 1998-01-27 | Inductor array |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3129273B2 (en) |
-
1998
- 1998-01-27 JP JP10030451A patent/JP3129273B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11214220A (en) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101128091B (en) | Component-embedded multilayer printed wiring board and manufacturing method thereof | |
JP3681155B2 (en) | Electronic component mounting structure, electronic component device, electronic component mounting method, and electronic component device manufacturing method | |
JP3925615B2 (en) | Semiconductor module | |
JPS5826826B2 (en) | Ceramic packages for integrated circuits | |
US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
JP2004179232A (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
JPH10313157A (en) | Printed board | |
JPH09266125A (en) | Multilayer ceramic parts | |
JP3129273B2 (en) | Inductor array | |
US6570271B2 (en) | Apparatus for routing signals | |
US20080083984A1 (en) | Wiring board | |
JP3055483B2 (en) | Hybrid integrated circuit | |
JP2943773B2 (en) | IC package | |
JP2008034672A (en) | Method for mounting chip component, and electronic module | |
US6950315B2 (en) | High frequency module mounting structure in which solder is prevented from peeling | |
JPH01102990A (en) | Small electronic parts mounting circuit | |
JP2738232B2 (en) | Printed board | |
EP3745456A1 (en) | Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate | |
JPS5944798B2 (en) | Wiring device for electronic components | |
JPH03191592A (en) | Assembly structure of hybrid integrated circuit | |
JPH06314885A (en) | Multilayer printed wiring board module | |
JPH03250788A (en) | Combined function mounting device | |
JPS62200788A (en) | Multilayer printed board | |
JPH0578913B2 (en) | ||
JP2003124058A (en) | Laminated electronic part |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
LAPS | Cancellation because of no payment of annual fees |