JP2738232B2 - Printed board - Google Patents
Printed boardInfo
- Publication number
- JP2738232B2 JP2738232B2 JP4230661A JP23066192A JP2738232B2 JP 2738232 B2 JP2738232 B2 JP 2738232B2 JP 4230661 A JP4230661 A JP 4230661A JP 23066192 A JP23066192 A JP 23066192A JP 2738232 B2 JP2738232 B2 JP 2738232B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- printed circuit
- circuit board
- pad
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プリント基板の所定パ
ターン配線に接続し、プリント基板に対して入出力信号
の接続を行う入出力ピンを一面に立設配列して成るプリ
ント基板に関する。The present invention relates to a print substrate in a predetermined path
Connect to turn line, to pre <br/> cement substrate formed by upright arranged on one side of the input and output pins intends line connection of the input and output signals to the printed circuit board.
【０００２】半導体素子を実装するプリント基板は、半
導体素子の小形化，高密度実装化が推進されるようにな
り、薄膜によるパターンを積層することで形成される多
層化基板が用いられるようになった。2. Description of the Related Art As printed circuit boards on which semiconductor elements are mounted, miniaturization and high-density mounting of semiconductor elements have been promoted, and multilayer substrates formed by laminating thin-film patterns have been used. Was.
【０００３】[0003]
【従来の技術】従来は、図３の従来の説明図に示すよう
に形成されていた。図３の(a) は平面図,(b)は側面断面
図である。2. Description of the Related Art Conventionally, a semiconductor device is formed as shown in FIG. 3A is a plan view, and FIG. 3B is a side sectional view.
【０００４】図３の(a) に示すように、半導体素子など
の電子部品が実装されるプリント基板1 の所定面1Aには
複数の入出力ピン2 が配列され、入出力ピン2 にコネク
タなどが装着されることで外部からそれぞれの入出力ピ
ン2 に対して入出信号S1,S2,S3,S4 ・・の接続が行われ
る。As shown in FIG. 3A, a plurality of input / output pins 2 are arranged on a predetermined surface 1A of a printed circuit board 1 on which electronic components such as semiconductor elements are mounted. , The input / output signals S1, S2, S3, S4,... Are externally connected to the respective input / output pins 2.
【０００５】また、入出力ピン2 は、図３の(b) に示す
ように、所定面1Aに配列されたパッド12に半田付けなど
によって接合することで固着され、パッド12は接続ビア
11を介してパターン配線10に接続されるように形成され
ている。As shown in FIG. 3B, the input / output pins 2 are fixed to the pads 12 arranged on the predetermined surface 1A by soldering or the like.
It is formed so as to be connected to the pattern wiring 10 via 11.
【０００６】したがって、入出力ピン2 に入出信号S1,S
2,S3,S4 ・・の接続が行われることでそれぞれのパター
ン配線10に入出信号S1,S2,S3,S4 ・・の伝播が行われる
ことになる。Therefore, the input / output signals S1, S
The connection of 2, S3, S4,... Causes the propagation of the input / output signals S1, S2, S3, S4,.
【０００７】[0007]
【発明が解決しようとする課題】しかし、このような多
層化されたプリント基板1 に半導体素子などの電子部品
を実装する組立作業では、図３の(b) に示すA 部のよう
なパッド12に欠陥が生じると入出力ピン2 の接合が行わ
れなくなり、例えば、入出力ピン2 を介して伝播される
入出信号S3の接続が行われなくなる。However, in the assembling work for mounting electronic components such as semiconductor elements on such a multilayer printed circuit board 1, a pad 12 such as a part A shown in FIG. If the defect occurs, the connection of the input / output pin 2 is not performed, and for example, the connection of the input / output signal S3 propagated via the input / output pin 2 is not performed.
【０００８】したがって、このようなパッド12に欠陥が
生じた場合は、高価なプリント基板1 であっても、不良
品として破棄しなければならない問題を有していた。そ
こで、本発明では、プリント基板に於けるパッドの欠陥
による障害の修復を容易にすることで、不良品として破
棄することなく用いることができるようにすることを目
的とする。Therefore, when such a pad 12 has a defect, even the expensive printed circuit board 1 must be discarded as a defective product. In view of the above, an object of the present invention is to facilitate repair of a failure due to a defect of a pad on a printed circuit board so that it can be used without discarding it as a defective product.
【０００９】[0009]
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１に示すように、プリント基板１の所定パ
ターン配線10に接続しプリント基板１に対して入出力信
号Ｓの接続を行う入出力ピン２を、面1Aに立設配列して
成るプリント基板１において、各入出力ピン２が接続す
るパターン配線10に導通したパッド13を、前記立設部以
外の個所で同一の面1Aに設けたプリント基板１と、隣接
する複数個の入出力ピン２が貫通する互いに絶縁された
スルーホール５とスルーホール５の同一端面にこれと導
通する接続パッド６とを設けた中継チップ３と、配線７
と、から成り、パターン配線10と接続不良を生じた入出
力ピン２と隣接入出力ピン２とに、スルーホール５を挿
通させ、接続不良の入出力ピン２とそのスルーホール５
とを接続して、中継チップ４をプリント基板１の面1Aに
接して固定させ、該スルーホール５の接続パッド６と、
入出力ピン２の接続対応するパターン配線10に導通した
パッド13とを配線７にて接続が行われるように構成す
る。Figure 1 [Means for Solving the Problems] is an explanatory view of the principle of the present invention, as shown in FIG. 1, the predetermined path of the printed circuit board 1
Connect to turn wiring 10 and input / output signals to printed circuit board 1
The input / output pins 2 for connecting the signal S are arranged upright on the surface 1A.
The input / output pins 2 of the printed circuit board 1
Pad 13 electrically connected to the pattern wiring 10
Adjacent to the printed circuit board 1 provided on the same surface 1A at an external location
A plurality of input / output pins 2 are insulated from each other
This is connected to the same end face of through hole 5 and through hole 5.
Relay chip 3 provided with connection pads 6 through
Incoming and outgoing connections that have a poor connection with the pattern wiring 10
Insert through-hole 5 into force pin 2 and adjacent input / output pin 2.
I / O pins 2 with poor connection and through holes 5
And connect the relay chip 4 to the surface 1A of the printed circuit board 1.
And the connection pad 6 of the through hole 5
I / O pin 2 connected Conducted to corresponding pattern wiring 10
The pad 13 is configured to be connected by the wiring 7 .
【００１０】このように構成することによって前述の課
題は解決される。The above-mentioned configuration solves the above-mentioned problem.
【００１１】[0011]
【作用】即ち、パターン配線10と接続不良となった入出
力ピン２とその隣接した入出力ピン２にスルーホール５
を挿通させて接続（例えば半田付け）させるので、中継
チップ３はプリント基板１に密着固定される。[Function] In other words, the entry / exit that has become poorly connected to the pattern wiring 10
A through hole 5 is formed between the input pin 2 and the input / output pin 2 adjacent thereto.
To connect (for example, soldering)
Chip 3 Ru is closely fixed to the printed board 1.
【００１２】そこで、接続不良の入出力ピン２と接続し
たスルーホール５の接続パッド６と、その入出力ピン２
が接続対応したパターン配線10に導通してプリント基板
１の面1Aに設けられた他のパッド13と、を配線７にて接
続するので、配線７を介して入出力ピン２と対応パター
ン配線10とが迂回接続されて修復されることになる。し
たがって、前述のようなパッド12に欠陥が生じても、中
継チップ３を固着し、配線７を接続することで不良品の
プリント基板１を修復することができ、破棄することが
避けられ、経済化が図れる。Therefore, the connection to the poorly connected input / output pin 2 is made.
Pad 6 of the through hole 5 and its input / output pin 2
Is connected to the corresponding pattern wiring 10 and the printed circuit board
The other pad 13 provided on the first surface 1A is connected by the wiring 7
Connected to the input / output pin 2 via the wiring 7 and the corresponding pattern.
Ing to the down line 10 is repaired is bypassed connected. Therefore, even if a defect occurs in the pad 12 as described above, the defective printed circuit board 1 can be repaired by fixing the relay chip 3 and connecting the wiring 7, so that the printed circuit board 1 can be prevented from being discarded. Can be achieved.
【００１３】[0013]
【実施例】以下本発明を図２を参考に詳細に説明する。
図２は本発明による一実施例の説明図で、(a)(b)は斜視
図,(c1) は中継チップの平面図,(c2) は中継チップの側
面断面図である。全図を通じて、同一符号は同一対象物
を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to FIG.
2 (a) and 2 (b) are perspective views, (c1) is a plan view of a relay chip, and (c2) is a side sectional view of the relay chip. Throughout the drawings, the same reference numerals indicate the same objects.
【００１４】図２の(a)(b)に示すように、プリント基板
１の所定面1Aに配列された接続不良の入出力ピン２とそ
の両隣の正常な入出力ピン２には、夫々スルーホール５
を挿通させて中継チップ３を接着剤15によってプリント
基板１に固着させ、接続不良の入出力ピン２を通したス
ルーホール５が入出力ピン２に半田14によって半田付け
接続され、その半田付けされたスルーホール５の接続パ
ッド６と、該接続不良の入出力ピン２と接続対応したパ
ターン配線10に導通した他のパッド13と、に配線７がボ
ンディングされることで接続が行われるように形成した
ものである。As shown in FIGS. 2A and 2B, the poorly connected input / output pins 2 arranged on the predetermined surface 1A of the printed circuit board 1
Of the normal input and output pin 2 of both sides, each through-hole 5
It was inserted through print relay chip 3 by an adhesive 15
The through hole 5 fixed to the substrate 1 and passed through the poorly connected input / output pin 2 is soldered to the input / output pin 2 by solder 14.
Is connected to the connection pad 6 of the through hole 5 which is the soldering, corresponding connecting input and output pin 2 of the connection failure Pas
It is formed so that connection is made by bonding the wiring 7 to another pad 13 that is electrically connected to the turn wiring 10 .
【００１５】また、中継チップ3 は図２の(c1)(c2)に示
すように、絶縁材4 に入出力ピン2に挿入自在なスルー
ホール5 と、スルーホール5 に接続された接続パッド6
とが設けられている。As shown in FIGS. 2 (c1) and (c2), the relay chip 3 has a through hole 5 which can be inserted into the input / output pin 2 in the insulating material 4, and a connection pad 6 which is connected to the through hole 5.
Are provided.
【００１６】この場合、接続パッド６はスルーホール５
間に形成され、特に、接続パッド６を配設するスペース
を設けることがないように、更に、所定のスルーホール
５には、複数の配線７の接続が行えるよう一つのスルー
ホール５に対して複数の接続パッド６が設けられるよう
に配慮されている。In this case, the connection pad 6 is
Formed between, in particular, so as not to provide a space you arranged the connection pads 6, further, the predetermined through-holes 5, for one through hole 5 them to enable connection of a plurality of wires 7 Therefore, it is considered that a plurality of connection pads 6 are provided.
【００１７】そこで、パッド12にＡ部に示す欠陥が生じ
た場合は、そのパッド12に接合すべき入出力ピン２を中
継チップ３のスルーホール５に挿通させ、中継チップ３
をプリント基板１の面1Aに接着剤15にて固着させる。 次
に、少なくとも接続不良の入出力ピン２を挿通させたス
ルーホール５とその入出力ピン２とを半田14によって接
合する。 しかる後、接続不良の入出力ピン２を接合させ
たスルーホール５の接続パッド６と、該接続不良の入出
力ピン２の接続対応するパターン配線10と導通したパッ
ド13との間に配線７のボンディング接続を行う。[0017] Therefore, if the defect shown in part A to the pad 12 has occurred, then inserted through the through-hole 5 of the middle <br/> relay chip 3 inputs and outputs pin 2 to be joined to the pad 12, relay chip 3
Ru is adhered by an adhesive 15 to the printing surface 1A of the substrate 1. Next
Then, at least the through hole 5 into which the poorly connected input / output pin 2 is inserted and the input / output pin 2 are joined by solder 14 . Then, connect the input / output pin 2 with the poor connection.
And the connection pads 6 of the through hole 5, the connection and out of the defective
The bonding connection of the wiring 7 is performed between the corresponding pattern wiring 10 and the conductive pad 13.
【００１８】したがって、パッド12に欠陥が生じても、
配線７が接続されることで接続すべき所定の入出力信号
Ｓが所定パターン配線10に接続されるようにすることが
でき、不良品のプリント基板１を修復することで救済使
用することができる。Therefore, even if the pad 12 has a defect,
Can predetermined input signal S to be connected by wire 7 is connected to be connected to a predetermined pattern wiring 10, the rescue use <br/> by repairing the printed circuit board 1 defective Can be used.
【００１９】本発明の説明では、中継チップ3 には3 個
のスルーホール5 を設けることで図示されているが、特
にスルーホール5 を3 個に限定することではなく、2 個
以上であれば近接した入出力ピン2 に挿入することで中
継チップ3 を所定箇所に位置決めすることができるた
め、2 個以上であれば同等の効果を得ることができる。In the description of the present invention, the relay chip 3 is illustrated by providing three through-holes 5. However, the number of through-holes 5 is not particularly limited to three. Since the relay chip 3 can be positioned at a predetermined position by being inserted into the adjacent input / output pins 2, the same effect can be obtained with two or more relay chips.
【００２０】[0020]
【発明の効果】以上説明したように、本発明によれば、
接続不良が生じた入出力ピンに対しては、中継チップを
固着し、中継チップとパターン配線に設けた他のパッド
とを配線にて接続することで所定の入出力信号の接続を
容易に行うことができる。As described above, according to the present invention,
For the I / O pins where connection failure has occurred, fix the relay chip and use other pads provided on the relay chip and pattern wiring.
The connection of the predetermined input / output signal can be easily performed by connecting the wiring with the wiring .
【００２１】したがって、従来のようなパッドに欠陥が
生じることで破棄していたプリント基板を使用すること
ができ、経済化が図れ、実用的効果は大である。Therefore, it is possible to use a conventional printed circuit board that has been discarded due to the occurrence of a defect in the pad, thereby achieving economical efficiency and a great practical effect.
【図１】 本発明の原理説明図FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】 本発明による一実施例の説明図FIG. 2 is an explanatory view of an embodiment according to the present invention.
【図３】 従来の説明図FIG. 3 is a conventional explanatory view.
１ プリント基板 ２ 入出力ピン ３ 中継チップ ４ 絶縁材 ５ スルーホール ６ 接続パッド ７ 配線 1A 面10 パターン配線 11 接続ビア 12,13 パッド DESCRIPTION OF SYMBOLS 1 Printed circuit board 2 I / O pin 3 Relay chip 4 Insulation material 5 Through hole 6 Connection pad 7 Wiring 1A surface 10 Pattern wiring 11 Connection vias 12,13 Pad
Claims (1)
0)に接続し該プリント基板(1) に対して入出力信号(S)
の接続を行う入出力ピン(2) を、面(1A)に立設配列して
成るプリント基板(1) において、 各入出力ピン(2) が接続するパターン配線(10)に導通し
たパッド(13)を、前記立設部以外の個所で同一の面(1A)
に設けたプリント基板(1) と、 隣接する複数個の入出力ピン(2) が貫通する互いに絶縁
されたスルーホール(5) と、該スルーホール(5) の同一
端面にこれと導通する接続パッド(6) と、を設けた中継
チップ(3) と、 配線(7) と、から成り、 該パターン配線(10)と接続不良を生じた入出力ピン(2)
と隣接入出力ピン(2)とに、スルーホール(5) を挿通さ
せ、該接続不良の入出力ピン(2) とそのスルーホール
(5) とを接続して、中継チップ(3) をプリント基板(1)
の面(1A)に接して固定させ、該スルーホール（5)の接続
パッド(6) と、該入出力ピン(2) の接続対応するパター
ン配線(10)に導通したパッド(13)とを配線(7) にて接続
して成ることを特徴とするプリント基板。 A predetermined pattern wiring (1 ) on a printed circuit board (1).
0) and input / output signals (S) to the printed circuit board (1).
I / O pins (2) that make connections to
In the printed circuit board (1), each input / output pin (2) is electrically connected to the pattern wiring (10) to be connected.
The pad (13) on the same surface (1A)
The printed circuit board (1) and the adjacent input / output pins (2)
Of the through hole (5)
A connection pad provided on the end face with a connection pad (6) conducting therewith
An input / output pin (2) comprising a chip (3) and a wiring (7) and having a poor connection with the pattern wiring (10).
Through the through hole (5) between the
Incorrectly connected I / O pins (2) and their through holes
(5) and connect the relay chip (3) to the printed circuit board (1).
Surface (1A) and fix it, and connect the through hole (5)
Pad (6) and corresponding input / output pins (2)
Connect the pad (13), which is connected to the wiring (10), with the wiring (7)
A printed circuit board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230661A JP2738232B2 (en) | 1992-08-31 | 1992-08-31 | Printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230661A JP2738232B2 (en) | 1992-08-31 | 1992-08-31 | Printed board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685419A JPH0685419A (en) | 1994-03-25 |
| JP2738232B2 true JP2738232B2 (en) | 1998-04-08 |
Family
ID=16911313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230661A Expired - Lifetime JP2738232B2 (en) | 1992-08-31 | 1992-08-31 | Printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738232B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319175B1 (en) * | 1997-12-03 | 2002-04-22 | 마찌다 가쯔히꼬 | Electronic parts_ |
| US11647591B2 (en) * | 2021-06-10 | 2023-05-09 | International Business Machines Corporation | Compliant pin surface mount technology pad for rework |
-
1992
- 1992-08-31 JP JP4230661A patent/JP2738232B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685419A (en) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435740A (en) | Electric circuit packaging member | |
| US5717556A (en) | Printed-wiring board having plural parallel-connected interconnections | |
| JPH07193096A (en) | Device for interconnection of stepped multilayer | |
| US4674811A (en) | Apparatus for connecting pin grid array devices to printed wiring boards | |
| US5184284A (en) | Method and apparatus for implementing engineering changes for integrated circuit module | |
| JP2907127B2 (en) | Multi-chip module | |
| JP2001196534A (en) | Semiconductor device and semiconductor module | |
| JP2738232B2 (en) | Printed board | |
| JPS61148706A (en) | Flexible cable assembly | |
| US6570271B2 (en) | Apparatus for routing signals | |
| JP3424685B2 (en) | Electronic circuit device and method of manufacturing the same | |
| JP2837521B2 (en) | Semiconductor integrated circuit device and wiring change method thereof | |
| JP2000077798A (en) | Printed wiring board, semiconductor device and liquid crystal display device provided therewith | |
| JPS60160641A (en) | Mounting of leadless package ic for board | |
| JPH03142943A (en) | Combination of semiconductor device and printed wiring board structure | |
| JPH08191128A (en) | Electronic device | |
| JPH0828395B2 (en) | Flexible circuit board and liquid crystal display device | |
| JPH05152703A (en) | Hybrid integrated circuit device | |
| JP2581397B2 (en) | Mounting / connection board for multi-pin circuit elements | |
| JP2556412B2 (en) | Circuit board for semiconductor device | |
| JP3404275B2 (en) | Module comprising a plurality of substrates and method of manufacturing the same | |
| JP3182943B2 (en) | Hybrid IC | |
| JPH06216477A (en) | Wiring board and electronic circuit device using same | |
| JPS62200788A (en) | Multilayer printed board | |
| JPH03250788A (en) | Combined function mounting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |