JPH05152703A - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH05152703A JPH05152703A JP3312574A JP31257491A JPH05152703A JP H05152703 A JPH05152703 A JP H05152703A JP 3312574 A JP3312574 A JP 3312574A JP 31257491 A JP31257491 A JP 31257491A JP H05152703 A JPH05152703 A JP H05152703A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- integrated circuit
- hybrid integrated
- boards
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は混成集積回路装置に関
し、二枚の基板から構成される混成集積回路装置の接続
構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device, and more particularly to a connection structure for a hybrid integrated circuit device composed of two substrates.
【０００２】[0002]
【従来の技術】最近、高集積・高密度化に伴って混成集
積回路装置自体、二枚の基板を用いて構成されている。
図８は、一般的な二枚の基板から構成される混成集積回
路装置を示す要部拡大断面図である。2. Description of the Related Art Recently, a hybrid integrated circuit device itself has been constructed by using two substrates in accordance with higher integration and higher density.
FIG. 8 is an enlarged sectional view of an essential part showing a hybrid integrated circuit device composed of two general substrates.
【０００３】（３１）（３２）はアルミニウム等の硬質
板であり、両基板（３１）（３２）上には所望形状の導
電路（３３）（３４）が形成され、その導電路（３３）
（３４）上にはトランジスタ等の回路素子（３５）（３
６）が固着実装される。二枚の基板（３１）（３２）を
有する混成集積回路を製造する場合、図９に示した如
く、基板（３０）の中央部にスリット孔（３７）を設
け、そのスリット孔（３７）上及び基板（３０）上にフ
ィルム（３８）等を貼って、夫々の基板（３１）（３
２）上に所望の回路が形成される。従って、両基板（３
１）（３２）は図８に示す如く、ポリイミドフィルム等
のフィルム（３８）によって連結されており、両基板
（３１）（３２）上に形成された夫々の回路はフィルム
（３８）上に形成された導電路（３３）（３４）によっ
て接続されている。Reference numerals (31) and (32) are hard plates made of aluminum or the like, and conductive paths (33) and (34) having a desired shape are formed on both substrates (31) and (32), and the conductive paths (33) are formed.
Circuit elements (35) (3
6) is fixedly mounted. When manufacturing a hybrid integrated circuit having two substrates (31) and (32), as shown in FIG. 9, a slit hole (37) is provided in the center of the substrate (30), and the slit hole (37) is formed on the slit hole (37). And a film (38) or the like on the substrate (30), and the respective substrates (31) (3
2) The desired circuit is formed on top. Therefore, both substrates (3
As shown in FIG. 8, 1) and (32) are connected by a film (38) such as a polyimide film, and the respective circuits formed on both substrates (31) and (32) are formed on the film (38). They are connected by the connected conductive paths (33) and (34).
【０００４】そして、二枚の基板（３１）（３２）は枠
状のケース材（４０）によって所定の間隔だけ離間して
配置される。上述した混成集積回路装置ではフィルム
（３８）上に形成された導電路（３３）（３４）によっ
て夫々の基板（３１）（３２）が電気的に接続される
が、図１０に示す如く、外部リード端子（５１）（５
２）を用いて接続することも行われている（特願昭６２
−９５９５号参照）。Then, the two substrates (31) and (32) are spaced apart by a predetermined distance by a frame-shaped case member (40). In the hybrid integrated circuit device described above, the substrates (31) and (32) are electrically connected by the conductive paths (33) and (34) formed on the film (38), but as shown in FIG. Lead terminal (51) (5
2) is also used for connection (Japanese Patent Application No. 62).
-9595).
【０００５】[0005]
【発明が解決しようとする課題】しかし従来例で示した
混成集積回路装置では、以下の課題を有している。即
ち、図８に示した混成集積回路装置では、二枚の基板が
フィルムによって連結された状態で製造される為に、一
方の基板上に回路素子不良等の不具合が生じた場合に、
良品である他方の基板までもが不良品扱いとなるため
に、歩留りが極めて低下するという課題がある。However, the hybrid integrated circuit device shown in the conventional example has the following problems. That is, in the hybrid integrated circuit device shown in FIG. 8, since two substrates are manufactured in a state of being connected by a film, when a defect such as a circuit element defect occurs on one substrate,
Since even the other substrate, which is a good product, is treated as a defective product, there is a problem that the yield is extremely reduced.
【０００６】図１０に示した混成集積回路装置では、両
基板が夫々分離された状態で最終的に良品の基板同志を
リード端子で接続するために、上述した課題は解消され
る。しかしながら、リード端子を用いて接続する構造で
あっては、リード端子の固着ピッチに限界があり、高密
度且つ小型化対応の混成集積回路装置が提供することが
できないという課題がある。即ち、リード端子を用いる
ものは、ファインピッチが行えず、高集積化を行う場合
にはある程度、基板を大きくしないと対応できないとい
うものである。In the hybrid integrated circuit device shown in FIG. 10, since the non-defective substrates are finally connected to each other by the lead terminals in a state where the two substrates are separated from each other, the above-mentioned problem is solved. However, in the structure in which the lead terminals are used for connection, there is a limit to the fixing pitch of the lead terminals, and there is a problem in that a hybrid integrated circuit device that is compatible with high density and miniaturization cannot be provided. That is, the one using the lead terminals cannot perform fine pitch, and in order to achieve high integration, it cannot be dealt with unless the substrate is enlarged to some extent.
【０００７】又、リード端子を半田で接続しなければな
らず、基板サイズ毎に作業治具が必要となり、作業性が
著しく悪いという課題がある。Further, the lead terminals have to be connected by soldering, and a work jig is required for each substrate size, resulting in a problem that workability is extremely poor.
【０００８】[0008]
【課題を解決するための手段】本発明は、上述した課題
に鑑みて為されたものであり、所望形状の導電路が形成
され、その導電路上に回路素子が固着搭載されケース材
をはさんで対向配置された第１及び第２の混成集積回路
基板をボンディング用のワイヤ線で接続したことを特徴
とする。The present invention has been made in view of the above-mentioned problems, and a conductive path having a desired shape is formed, a circuit element is fixedly mounted on the conductive path, and a case member is sandwiched. It is characterized in that the first and second hybrid integrated circuit substrates arranged so as to face each other are connected by a wire line for bonding.
【０００９】また、第１及び第２の混成集積回路基板の
周端部に配線パターンが形成された中継基板を配置し、
第１及び第２の両基板と中継基板とをボンディング用の
ワイヤ線で接続したことを特徴とする。Further, a relay board having a wiring pattern is arranged at the peripheral end portions of the first and second hybrid integrated circuit boards,
The first and second substrates and the relay substrate are connected by a wire wire for bonding.
【００１０】[0010]
【作用】この様に両基板をワイヤ線で接続することによ
り、ファインピッチで両基板の接続が行える。その結
果、高集積化された混成集積回路基板であっても上述の
如く、ファインピッチで両基板を接続することができる
ため、極めて小型化された混成集積回路を提供すること
ができる。By connecting the two substrates with the wire lines as described above, the two substrates can be connected at a fine pitch. As a result, even with a highly integrated hybrid integrated circuit board, as described above, both boards can be connected at a fine pitch, so that an extremely miniaturized hybrid integrated circuit can be provided.
【００１１】また、両基板間に中継基板を配置すること
により、基板間の離間距離がある場合であってもワイヤ
線を用いて接続することができる。さらに、中継基板上
に形成される配線パターンを多層構造とすることによ
り、両基板上に形成される回路パターン設計を容易に行
うことができる。Further, by arranging the relay board between both boards, it is possible to connect by using a wire line even when there is a distance between the boards. Further, by forming the wiring pattern formed on the relay board into a multi-layered structure, the circuit pattern formed on both boards can be easily designed.
【００１２】[0012]
【実施例】以下に、図１乃至図３に示した第１の実施例
に基づいて、本発明の混成集積回路装置を説明する。本
発明の混成集積回路装置は、図１に示す如く、二枚の混
成集積回路基板（１）（２）と、二枚の基板（１）
（２）上に形成された所望形状の導電路（３）（４）
と、その導電路（３）（４）上に固着接続された複数の
回路素子（５）（６）と、二枚の基板（１）（２）を一
体化する枠状のケース材（７）と、二枚の基板（１）
（２）を接続するワイヤ線（８）とから構成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid integrated circuit device according to the present invention will be described below with reference to the first embodiment shown in FIGS. As shown in FIG. 1, the hybrid integrated circuit device of the present invention comprises two hybrid integrated circuit substrates (1) and (2) and two substrates (1).
(2) Conductive path of desired shape formed on (3) (4)
And a frame-shaped case member (7) that integrates a plurality of circuit elements (5) and (6) fixedly connected to the conductive paths (3) and (4) and two substrates (1) and (2). ) And two substrates (1)
It is composed of a wire wire (8) connecting (2).
【００１３】二枚の基板（１）（２）としては、例えば
紙フェノール、ガラスエポキシ等の絶縁性基板のほか、
アルミニウム、鉄などの金属板を使用することができ
る。本実施例では、アルミニウム基板を用いるものと
し、そのアルミニウム基板の表面には酸化アルミニウム
膜が形成されている。両基板（１）（２）の一主面上に
はエポキシあるいはポリイミド樹脂等の絶縁樹脂と銅箔
とが一体化されたクラッド材が接着剤を介して貼着され
る。そして、銅箔を所望形状にエッチング形成して、夫
々の基板（１）（２）上には所望形状の導電路（３）
（４）が形成される。Examples of the two substrates (1) and (2) include insulating substrates such as paper phenol and glass epoxy,
A metal plate such as aluminum or iron can be used. In this embodiment, an aluminum substrate is used, and an aluminum oxide film is formed on the surface of the aluminum substrate. A clad material in which an insulating resin such as epoxy or polyimide resin and a copper foil are integrated is attached to one main surface of both substrates (1) and (2) via an adhesive. Then, the copper foil is etched into a desired shape, and a conductive path (3) having a desired shape is formed on each of the substrates (1) and (2).
(4) is formed.
【００１４】かかる導電路（３）（４）の所定位置の固
着パッド上には、スクリーン印刷等により、半田クリー
ムが印刷される。そして、その固着パッド上にチップ抵
抗、チップコンデンサー、トランジスタ及びメモリーチ
ップ等の回路素子（３）（４）を搭載し、加熱して半田
クリームをリフローさせて固着パッド上に回路素子
（３）（４）が固着搭載される。Solder cream is printed by screen printing or the like on the fixed pads at the predetermined positions of the conductive paths (3) and (4). Then, the circuit elements (3) (4) such as chip resistors, chip capacitors, transistors and memory chips are mounted on the fixing pad, and the solder cream is reflowed by heating so that the circuit element (3) ( 4) is fixedly mounted.
【００１５】図１中からは明らかにされないが、基板
（１）（２）の周端辺には外部回路と接続するための接
続手段が設けられている。本発明の特徴とするところ
は、ボンディング用のワイヤ線（８）を用いて両基板
（１）（２）を接続するところにある。両基板（１）
（２）の周端辺には微細ピッチでワイヤ線（８）を接続
するパッドが形成されているため、両基板（１）（２）
を治具等を用いて位置合せした後、周知のボンディング
装置を用いてボンディング接続する。ワイヤ線（８）と
しては、Ａｌ、金等の約２００〜４００μ径のワイヤ線
を用いる。かかる、ワイヤ線（８）を用いることによ
り、約４００〜１０００μ間隔のボンディング接続が可
能となる。Although not shown in FIG. 1, connection means for connecting to an external circuit is provided on the peripheral edges of the substrates (1) and (2). The feature of the present invention resides in that both substrates (1) and (2) are connected by using a wire wire (8) for bonding. Both boards (1)
Since the pads for connecting the wire lines (8) are formed at a fine pitch on the peripheral edge of (2), both substrates (1) and (2)
After being aligned using a jig or the like, bonding connection is performed using a known bonding device. As the wire wire (8), a wire wire of Al, gold or the like having a diameter of about 200 to 400 μm is used. By using such a wire line (8), bonding connection at intervals of about 400 to 1000 μ is possible.
【００１６】両基板（１）（２）をワイヤ線（８）でボ
ンディング接続すると、図２に示す如く、ワイヤ線
（８）は湾曲状に形成される。ワイヤ線（８）が図２に
示す様な状態でワイヤ線（８）を折曲げると折曲部の折
曲げ方向が定まらず且つ微細ピッチでボンディングされ
ているために隣接するワイヤ線（８）と接触する恐れが
ある。その為、本発明では、図３に示す如く、ワイヤ線
（８）の略中央部で治具（Ａ）を矢印方向に当接させ
て、先の湾曲を強制的に逆湾曲とする様に形成する。図
３の段階でワイヤ線（８）の中央部を逆湾曲状に形成す
ることにより、後述するケース材に両基板（１）（２）
を一体化させた際に、ワイヤ線（８）の強制的に形成さ
れた湾曲部が支点となり湾曲部が全て外側方向に折曲げ
配置され、隣接するワイヤ線（８）との接触が改善され
る。When the two substrates (1) and (2) are bonded and connected by the wire line (8), the wire line (8) is formed in a curved shape as shown in FIG. When the wire wire (8) is bent in a state as shown in FIG. 2, the bending direction of the bent portion is not fixed and the wire wires (8) are adjacent to each other because they are bonded at a fine pitch. May come into contact with. Therefore, in the present invention, as shown in FIG. 3, the jig (A) is brought into contact with the wire wire (8) in the direction of the arrow at the substantially central portion thereof so as to forcibly reverse the previous bending. Form. By forming the central portion of the wire wire (8) in a reverse curved shape at the stage of FIG.
When the wires are integrated, the forcibly formed curved portion of the wire wire (8) serves as a fulcrum, and all the bent portions are bent and arranged in the outward direction, improving contact with the adjacent wire wire (8). It
【００１７】図３に示す如く、ワイヤ線（８）の中央部
を強制的に逆湾曲となる様に形成した後、ワイヤ線
（８）の湾曲部を折曲げて両基板（１）（２）と枠状の
ケース材（７）とが固着一体化される。ケース材（７）
は図１からは明らかにされないが、基板（１）（２）の
周端辺と当接される様にエポキシ樹脂等の絶縁樹脂によ
って枠状に形成される。ワイヤ線（８）が配置されるケ
ース材（７）の側壁には凸部（７Ａ）が形成されてい
る。この凸部（７Ａ）はワイヤ線（８）の湾曲部と当接
され、ワイヤ線（８）の折曲時の補強を行っている。
又、ワイヤ線（８）を折曲げたときに、その湾曲部が両
基板（１）（２）の周端辺から突出する場合がある為に
ケース材（８）の一部は両基板（１）（２）の周端辺よ
り突出するように形成されている。両基板（１）（２）
とケース材（７）とは両基板（１）（２）上に搭載した
回路素子が相対向するように配置し、接着シート材を用
いて固着一体化される。As shown in FIG. 3, the central portion of the wire wire (8) is forcibly formed so as to be reversely curved, and then the curved portion of the wire wire (8) is bent to form both substrates (1) (2). ) And the frame-shaped case material (7) are fixedly integrated. Case material (7)
Although not shown in FIG. 1, it is formed in a frame shape with an insulating resin such as an epoxy resin so as to come into contact with the peripheral edges of the substrates (1) and (2). A protrusion (7A) is formed on the side wall of the case member (7) on which the wire wire (8) is arranged. The convex portion (7A) is brought into contact with the curved portion of the wire wire (8) to reinforce when the wire wire (8) is bent.
Further, when the wire wire (8) is bent, the curved portion may project from the peripheral edges of both substrates (1) and (2), so part of the case material (8) is 1) It is formed so as to project from the peripheral edge of (2). Both boards (1) (2)
The case member (7) and the case member (7) are arranged so that the circuit elements mounted on both substrates (1) and (2) face each other, and are fixed and integrated by using an adhesive sheet member.
【００１８】ケース材（７）と両基板（１）（２）とを
一体化した後、ワイヤ線（８）が設けられている両基板
（１）（２）の周端辺領域内にエポキシ樹脂（Ｂ）が充
填・硬化され、隣接するワイヤ線（８）間の絶縁並びに
保護がなされる。この様な構成にすることにより、ファ
インピッチで両基板（１）（２）の接続が行え、高集積
化された混成集積回路であっても最小限小型化された混
成集積回路装置を提供することができる。After the case material (7) and both substrates (1) and (2) are integrated, epoxy is placed in the peripheral edge region of both substrates (1) and (2) where the wire wire (8) is provided. The resin (B) is filled and cured to insulate and protect the adjacent wire wires (8). With such a configuration, it is possible to connect both substrates (1) and (2) at a fine pitch, and to provide a hybrid integrated circuit device in which even a highly integrated hybrid integrated circuit is miniaturized. be able to.
【００１９】次に第２の実施例について説明する。図１
乃至図３で示した第１の実施例では、隣接するワイヤ線
（８）の短絡を防止するために、ワイヤ線（８）を湾曲
させる工程が必要であったが、本実施例では、絶縁被覆
されたワイヤ線（８）を用いる。ワイヤ線（８）として
は、図４に示す如く、例えば５０〜３００μ径の銅線
（８Ａ）とその表面を被覆するウレタンあるいは弗化エ
チレンよりなる絶縁被膜（８Ｂ）で形成されたものが用
いられる。Next, a second embodiment will be described. Figure 1
In the first embodiment shown in FIGS. 3A to 3C, the step of bending the wire wire (8) is necessary to prevent short-circuiting of the adjacent wire wires (8), but in this embodiment, insulation is performed. A coated wire wire (8) is used. As the wire wire (8), as shown in FIG. 4, for example, a wire formed of a copper wire (8A) having a diameter of 50 to 300 μm and an insulating coating (8B) made of urethane or ethylene fluoride covering the surface thereof is used. Be done.
【００２０】このワイヤ線（８）を両基板（１）（２）
の固着パッドに接着する場合は、例えば２０ＫＨｚ〜６
０ＫＨｚの超音波振動を与えることができるキャピラリ
チップを有したボンディング装置を用いる。そのキャピ
ラリチップの先端に超音波振動を加えると、超音波振動
の局部的加熱により、絶縁被膜（８Ｂ）が破れ、銅線
（８Ａ）が部分的に露出され、固着パッドの銅と同一材
料であるために両者が容易に固着される。This wire line (8) is connected to both substrates (1) and (2).
In case of adhering to the fixing pad of, for example, 20 KHz to 6
A bonding device having a capillary chip capable of giving ultrasonic vibration of 0 KHz is used. When ultrasonic vibration is applied to the tip of the capillary tip, the insulating coating (8B) is broken by local heating of the ultrasonic vibration, the copper wire (8A) is partially exposed, and the same material as the copper of the fixing pad is used. Both are easily fixed because they are present.
【００２１】この第２の実施例によれば、ワイヤ線
（８）が既に絶縁処理が施されているために、隣接する
ワイヤ線（８）との短絡を考慮する必要がない。従っ
て、極めて微細ピッチで両基板（１）（２）を接続する
ことが可能となり、小型化の混成集積回路装置を提供す
ることができる。以上に述べた第１及び第２の実施例で
は両基板（１）（２）を接続する場合、両基板（１）
（２）間の離間距離が約２０ｍｍ程度離間すると、通常
のボンディング装置を用いてボンディングすることが不
可能であり、第１及び第２の実施例では両基板（１）
（２）間、即ち、両基板（１）（２）の高さに制限があ
る。その問題を解決するために第３の実施例がある。According to the second embodiment, since the wire wire (8) is already subjected to the insulation treatment, it is not necessary to consider a short circuit with the adjacent wire wire (8). Therefore, it becomes possible to connect both substrates (1) and (2) with an extremely fine pitch, and it is possible to provide a downsized hybrid integrated circuit device. In the first and second embodiments described above, when connecting both substrates (1) and (2), both substrates (1)
If the separation distance between (2) is about 20 mm, it is impossible to perform bonding using a normal bonding apparatus. In the first and second embodiments, both substrates (1) are bonded.
There is a limit between (2), that is, the height of both substrates (1) and (2). There is a third embodiment for solving the problem.
【００２２】次にその第３の実施例について説明する。
図５は第３の実施例である混成集積回路装置を示す断面
図である。両基板（１）（２）については、先の第１の
実施例で説明したので、ここでは省略する。第３の実施
例の発明の特徴とするところは、ワイヤ線（８）を接続
することが不可能な距離に両基板（１）（２）が配置さ
れる際、両基板（１）（２）間に中継基板（１０）を配
置して両基板（１）（２）を接続するところにある。Next, the third embodiment will be described.
FIG. 5 is a sectional view showing a hybrid integrated circuit device according to the third embodiment. Since both substrates (1) and (2) have been described in the first embodiment, they are omitted here. The feature of the third embodiment of the invention is that when the two boards (1) and (2) are arranged at a distance where the wire line (8) cannot be connected, both boards (1) (2) are arranged. 2) is placed between the two substrates to connect the two substrates (1) and (2).
【００２３】中継基板（１０）としては、例えばガラス
エポキシ、セラミックス等の絶縁基板が用いられ、その
一主面には所望形状の配線パターン（１１）が形成され
る。その配線パターン（１１）が延在される先端部には
ワイヤ線（８）が接続される複数のパッドが形成され、
その各パッドは両基板（１）（２）の周端部に設けられ
た固着パッドとワイヤ線（８）によってボンディング接
続され、両基板（１）（２）の所定の回路が電気的に接
続されることになる。An insulating substrate made of, for example, glass epoxy or ceramics is used as the relay substrate (10), and a wiring pattern (11) having a desired shape is formed on one main surface thereof. A plurality of pads to which the wire wires (8) are connected are formed at the tip end where the wiring pattern (11) extends,
Each of the pads is bonded and connected to a fixed pad provided on the peripheral ends of both substrates (1) and (2) by a wire wire (8), and a predetermined circuit of both substrates (1) and (2) is electrically connected. Will be done.
【００２４】中継基板（１０）の大きさを選択すること
により、両基板（１）（２）の厚みを調整することがで
き、両基板（１）（２）上に大型のコンデンサー又はコ
イル等の電気部品を実装することが可能となる。さら
に、中継基板（１０）上の配線パターン（１１）上に、
図示されないが、チップコンデンサー等の回路素子を実
装することにより、混成集積回路装置の小型化が行え
る。By selecting the size of the relay board (10), the thickness of both boards (1) and (2) can be adjusted, and a large capacitor or coil or the like can be provided on both boards (1) and (2). It becomes possible to mount the electric components of. Further, on the wiring pattern (11) on the relay board (10),
Although not shown, by mounting a circuit element such as a chip capacitor, the hybrid integrated circuit device can be downsized.
【００２５】ところで、中継基板（１０）は両基板
（１）（２）の基板周端辺に露出する様に配置されるた
めに、両基板（１）（２）の周端辺より突出して形成さ
れたケース材（７）によって形成された領域内に充填さ
れたエポキシ樹脂（Ｂ）によって埋設され保護される。
この様に中継基板（１０）を使用することにより、ワイ
ヤ線（８）のボンディング距離を短かくすることがで
き、ボンディング時においてワイヤ線（８）を安定した
状態でボンディングすることができる。その結果、ワイ
ヤ線（８）の折曲げ時において、隣接するワイヤ線
（８）とのショートが改善される。By the way, since the relay board (10) is arranged so as to be exposed at the peripheral edges of both boards (1) and (2), it is projected from the peripheral edges of both boards (1) and (2). It is embedded and protected by the epoxy resin (B) filled in the area formed by the formed case material (7).
By using the relay substrate (10) as described above, the bonding distance of the wire line (8) can be shortened, and the wire line (8) can be bonded in a stable state at the time of bonding. As a result, when the wire wire (8) is bent, a short circuit with the adjacent wire wire (8) is improved.
【００２６】又、約２５μ〜６０μ程度の比較的細いワ
イヤ線を用いることが可能となり、極めて微細なピッチ
で両基板（１）（２）と中継基板（１０）とを接続する
ことができる。また、中継基板（１０）上に形成される
配線パターン（１１）を多層構造とすれば、図６に示す
如く、基板（１）に形成したＡ又はＢ配線と基板（２）
に形成したＡ’又はＢ’部への配線を接続することがで
きる。その結果、両基板（１）（２）上に形成する回路
パターン設計に両基板（１）（２）との接続関係を考慮
することなく行うことができる。Further, it becomes possible to use a relatively thin wire wire having a size of about 25 μ to 60 μ, and it is possible to connect the both substrates (1) and (2) and the relay substrate (10) at an extremely fine pitch. Further, if the wiring pattern (11) formed on the relay board (10) has a multi-layer structure, as shown in FIG. 6, the A or B wiring formed on the board (1) and the board (2).
It is possible to connect the wiring to the A ′ or B ′ portion formed in the above. As a result, it is possible to design the circuit pattern formed on both substrates (1) and (2) without considering the connection relationship with both substrates (1) and (2).
【００２７】最後に第４の実施例について説明する。図
７は第４の実施例である混成集積回路装置を示す断面図
である。両基板（１）（２）及び中継基板（１０）につ
いては、第１及び第３の実施例で説明したので、ここで
は省略する。第４の実施例の特徴とするところは、中継
基板（１０）に外部回路と接続するためのコネクター
（２０）を接続し、中継基板（１０）が埋設される樹脂
層（Ｂ）で混成集積回路装置と一体化するところにあ
る。コネクター（２０）としては、オス型、メス型いず
れのタイプでも使用することができる。Finally, a fourth embodiment will be described. FIG. 7 is a sectional view showing a hybrid integrated circuit device according to the fourth embodiment. The two substrates (1) and (2) and the relay substrate (10) have been described in the first and third embodiments, and will be omitted here. The fourth embodiment is characterized in that a connector (20) for connecting to an external circuit is connected to the relay board (10), and the resin layer (B) in which the relay board (10) is embedded is mixed and integrated. It is being integrated with the circuit device. As the connector (20), either male type or female type can be used.
【００２８】この場合中継基板（１０）上に形成される
配線パターン（１１）は両基板（１）（２）を接続する
パターンと入出力用、即ち、コネクターと接続されるパ
ターンが形成されることになる。また、図中には開示さ
れてないが入力あるいは出力専用の外部リード端子をコ
ネクター（２０）が設けられた基板反対側に設けること
も可能である。In this case, the wiring pattern (11) formed on the relay board (10) has a pattern for connecting both boards (1) and (2) and an input / output pattern, that is, a pattern for connecting to a connector. It will be. Further, although not shown in the drawing, it is also possible to provide an external lead terminal dedicated to input or output on the side opposite to the substrate on which the connector (20) is provided.
【００２９】[0029]
【発明の効果】以上に詳述した様に本発明の混成集積回
路装置では、二枚の基板をワイヤ線で接続することによ
り、従来よりファインピッチ間隔で両基板の接続が行え
る。その結果、高集積化された基板を接続する場合であ
っても、基板サイズを大きくすることなく、最小限のサ
イズで両基板の接続が可能となり、高集積化且つ超小型
化の混成集積回路装置を実現することができる。As described above in detail, in the hybrid integrated circuit device of the present invention, by connecting two substrates with a wire line, the two substrates can be connected at a finer pitch than before. As a result, even when connecting highly integrated boards, it is possible to connect both boards with a minimum size without increasing the board size, and a highly integrated and ultra-miniaturized hybrid integrated circuit. The device can be realized.
【００３０】また、本発明では、良品の基板同志をワイ
ヤ線で接続するために、完成歩留りが著しく向上する。
さらに、ボンディング装置を用いて両基板を接続するた
めに、安価で且つ作業性が著しく向上する。さらに、ワ
イヤ線の折曲げ方向を同一方向（外側方向）となる様に
強制するために、ファインピッチであっても隣接するワ
イヤ線とショートする恐れはない。Further, according to the present invention, since the non-defective substrates are connected to each other by the wire line, the completion yield is remarkably improved.
Further, since the two substrates are connected using the bonding apparatus, the cost is low and the workability is significantly improved. Further, since the bending directions of the wire lines are forced to be the same direction (outward direction), there is no fear of short-circuiting with the adjacent wire line even at a fine pitch.
【００３１】さらに、ワイヤ線として絶縁被覆されたワ
イヤ線を用いることにより、最小限のピッチ間隔で接続
することができると共にワイヤ線のショートの恐れが全
く発生しない。さらに、二枚の基板間に中継基板を配置
することにより、両基板間距離があった場合であっても
ワイヤ線を用いて両基板を接続することができる。Furthermore, by using an insulating coated wire wire as the wire wire, it is possible to connect at a minimum pitch interval and there is no risk of short-circuiting the wire wire at all. Furthermore, by arranging the relay board between the two boards, it is possible to connect both boards using a wire line even when there is a distance between both boards.
【００３２】さらに、中継基板上に形成される配線パタ
ーンを多層構造とすることにより、両基板上に形成する
回路配置を自由に行える。最後に、中継基板上にコネク
ターを搭載することにより、取扱い性の優れた混成集積
回路装置を提供することができる。Further, by forming the wiring pattern formed on the relay substrate into a multi-layered structure, the circuits formed on both substrates can be freely arranged. Finally, by mounting the connector on the relay board, it is possible to provide a hybrid integrated circuit device having excellent handleability.
【図１】図１は本発明の一実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.
【図２】図２は製造工程を示す断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process.
【図３】図３は製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing process.
【図４】図４は他の実施例を示すワイヤ線の断面図であ
る。FIG. 4 is a sectional view of a wire wire showing another embodiment.
【図５】図５は他の実施例を示す断面図である。FIG. 5 is a cross-sectional view showing another embodiment.
【図６】図６は中継基板の平面図である。FIG. 6 is a plan view of a relay board.
【図７】図７は他の実施例を示す断面図である。FIG. 7 is a cross-sectional view showing another embodiment.
【図８】図８は従来の混成集積回路を示す断面図であ
る。FIG. 8 is a cross-sectional view showing a conventional hybrid integrated circuit.
【図９】図９は従来の製造工程を示す斜視図である。FIG. 9 is a perspective view showing a conventional manufacturing process.
【図１０】図１０は従来の混成集積回路を示す断面図で
ある。FIG. 10 is a cross-sectional view showing a conventional hybrid integrated circuit.
（１）（２） 混成集積回路基板 （３）（４） 導電路 （５）（６） 回路素子 （７） ケース材 （８） ワイヤ線 (1) (2) Hybrid integrated circuit board (3) (4) Conductive path (5) (6) Circuit element (7) Case material (8) Wire wire
Claims (6)
路上に回路素子が固着搭載された第１及び第２の混成集
積回路基板と、前記第１及び第２の混成集積回路基板上
に搭載された回路素子を密封封止するための枠状のケー
ス材とを具備し、 前記第１及び第２の混成集積回路基板をボンディング用
のワイヤ線で接続したことを特徴とする混成集積回路装
置。1. A first and second hybrid integrated circuit board having a conductive path of a desired shape, and a circuit element fixedly mounted on the conductive path, and the first and second hybrid integrated circuit boards. A frame-shaped case material for hermetically sealing the mounted circuit element, wherein the first and second hybrid integrated circuit boards are connected by a wire line for bonding. apparatus.
ヤ線を用いたことを特徴とする請求項１記載の混成集積
回路装置。2. The hybrid integrated circuit device according to claim 1, wherein an insulation-coated wire wire is used as the wire wire.
の回路が形成された二枚の混成集積回路基板と、 前記二枚の混成集積回路基板の相対向する周端部で両基
板を接続するボンディング用ワイヤ線と、 前記両基板を離間させ且つ前記回路を密封封止する枠状
のケース材とを具備し、 前記ワイヤ線の折曲部を湾曲部とし、前記湾曲部を外側
方向に配置したことを特徴とする混成集積回路装置。3. Two hybrid integrated circuit boards, which are arranged at a predetermined distance from each other and on which desired circuits are formed, respectively, and the two hybrid integrated circuit boards are provided at their peripheral end portions facing each other. A wire wire for bonding to be connected, and a frame-shaped case member that separates the both substrates and hermetically seals the circuit, the bent portion of the wire wire is a curved portion, and the curved portion is an outward direction. A hybrid integrated circuit device characterized in that the hybrid integrated circuit device is arranged in.
路上に回路素子が固着搭載された第１及び第２の混成集
積回路基板と、 前記両基板上に搭載された回路素子をを密封封止するた
めの枠状のケース材と、 前記両基板を接続するために両基板間のスペース部に配
置され、その表面に配線パターンが形成された中継基板
とを具備し、 前記両基板と前記中継基板とをボンディング用のワイヤ
線で接続したことを特徴とする混成集積回路装置。4. A first and second hybrid integrated circuit board having a conductive path of a desired shape formed and fixedly mounting a circuit element on the conductive path, and a circuit element mounted on both of the boards is sealed. A frame-shaped case material for sealing, and a relay board which is arranged in a space portion between both substrates for connecting the both boards and has a wiring pattern formed on a surface thereof, the both boards, A hybrid integrated circuit device characterized in that the relay substrate is connected by a wire wire for bonding.
ンを多層構造としたことを特徴とする請求項４記載の混
成集積回路装置。5. The hybrid integrated circuit device according to claim 4, wherein the wiring pattern formed on the relay substrate has a multilayer structure.
路上に回路素子が固着搭載された第１及び第２の混成集
積回路基板と、 前記両基板上に搭載された回路素子を密封封止するため
の枠状のケース材と、 前記両基板を接続するために両基板間の周端部に配置さ
れその表面に配線パターンを有した中継基板とを具備
し、 前記中継基板に外部回路と接続するためのコネクターを
接続し、前記基板周端部内に絶縁樹脂を充填し、前記樹
脂中に前記中継基板を埋設させ、且つ前記コネクターを
固定したことを特徴とする混成集積回路装置。6. A first and a second hybrid integrated circuit board in which a conductive path having a desired shape is formed and a circuit element is fixedly mounted on the conductive path, and a circuit element mounted on both boards is hermetically sealed. A frame-shaped case material for stopping the connection, and a relay board arranged at a peripheral end portion between the boards for connecting the boards and having a wiring pattern on a surface thereof, the relay board having an external circuit. A hybrid integrated circuit device characterized in that a connector for connecting with is connected, an insulating resin is filled in the peripheral edge portion of the substrate, the relay substrate is embedded in the resin, and the connector is fixed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312574A JPH05152703A (en) | 1991-11-27 | 1991-11-27 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312574A JPH05152703A (en) | 1991-11-27 | 1991-11-27 | Hybrid integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152703A true JPH05152703A (en) | 1993-06-18 |
Family
ID=18030852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312574A Pending JPH05152703A (en) | 1991-11-27 | 1991-11-27 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152703A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007007450A1 (en) * | 2005-07-14 | 2009-01-29 | パナソニック株式会社 | Relay board and three-dimensional wiring structure using the same |
| US8208270B2 (en) | 2006-04-27 | 2012-06-26 | Panasonic Corporation | Substrate joining member and three-dimensional structure using the same |
| JP2016525794A (en) * | 2013-07-24 | 2016-08-25 | エルジー・ケム・リミテッド | Flexible printed circuit board structure |
| JP2016528725A (en) * | 2013-07-24 | 2016-09-15 | エルジー ディスプレイ カンパニー リミテッド | Method for manufacturing structure of flexible printed circuit board |
-
1991
- 1991-11-27 JP JP3312574A patent/JPH05152703A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007007450A1 (en) * | 2005-07-14 | 2009-01-29 | パナソニック株式会社 | Relay board and three-dimensional wiring structure using the same |
| JP4772048B2 (en) * | 2005-07-14 | 2011-09-14 | パナソニック株式会社 | Relay board and three-dimensional wiring structure using the same |
| US8208270B2 (en) | 2006-04-27 | 2012-06-26 | Panasonic Corporation | Substrate joining member and three-dimensional structure using the same |
| JP2016525794A (en) * | 2013-07-24 | 2016-08-25 | エルジー・ケム・リミテッド | Flexible printed circuit board structure |
| JP2016528725A (en) * | 2013-07-24 | 2016-09-15 | エルジー ディスプレイ カンパニー リミテッド | Method for manufacturing structure of flexible printed circuit board |
| US9974164B2 (en) | 2013-07-24 | 2018-05-15 | Lg Display Co., Ltd. | Structure for flexible printed circuit boards |
| US10206290B2 (en) | 2013-07-24 | 2019-02-12 | Lg Display Co., Ltd. | Method for manufacturing structure for flexible printed circuit boards |
| US10264670B2 (en) | 2013-07-24 | 2019-04-16 | Lg Display Co., Ltd. | Structure for flexible printed circuit boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256877B1 (en) | Method for transforming a substrate with edge contacts into a ball grid array | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| WO2001026155A1 (en) | Semiconductor device, method and device for producing the same, circuit board, and electronic equipment | |
| JPS6225446A (en) | Ic package | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| WO2001008223A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6833512B2 (en) | Substrate board structure | |
| WO2000019515A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| JPH05152703A (en) | Hybrid integrated circuit device | |
| KR20030075385A (en) | Chip scale package and method of fabricating the same | |
| JPH0451064B2 (en) | ||
| JPS58159361A (en) | Multi-layer hybrid integrated circuit device | |
| JP2004087717A (en) | Electronic part | |
| JPH05235498A (en) | Printed circuit board having protruding electrode and bonding method therefor | |
| JPH04139737A (en) | Method for mounting semiconductor chip | |
| KR20090049015A (en) | Circuit module | |
| JPH06338539A (en) | Connection method of semiconductor element | |
| JP2004146540A (en) | Connection type circuit substrate and manufacturing method therefor | |
| US6433415B2 (en) | Assembly of plurality of semiconductor devices | |
| JPH06350025A (en) | Semiconductor device | |
| JPH06326475A (en) | Multilayered circuit board with bump contact part and its connecting method | |
| JPH0714938A (en) | Hybrid integrated circuit device | |
| JPH07254632A (en) | Semiconductor device and manufacture thereof |