JP3126632B2 - 受発光素子及びその製造方法 - Google Patents

受発光素子及びその製造方法

Info

Publication number
JP3126632B2
JP3126632B2 JP18415095A JP18415095A JP3126632B2 JP 3126632 B2 JP3126632 B2 JP 3126632B2 JP 18415095 A JP18415095 A JP 18415095A JP 18415095 A JP18415095 A JP 18415095A JP 3126632 B2 JP3126632 B2 JP 3126632B2
Authority
JP
Japan
Prior art keywords
diffusion
light
conductivity type
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18415095A
Other languages
English (en)
Other versions
JPH0936414A (ja
Inventor
真澄 谷中
光彦 荻原
正治 登
博之 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18415095A priority Critical patent/JP3126632B2/ja
Publication of JPH0936414A publication Critical patent/JPH0936414A/ja
Application granted granted Critical
Publication of JP3126632B2 publication Critical patent/JP3126632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Facsimile Heads (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、受発光素子及びその製
造方法に関するものである。
【0002】
【従来の技術】従来より、電子写真方式の複写機、プリ
ンタ、スキャナーあるいはファクシミリやこれらの複合
機が備える露光光源およびイメージセンサとして、種々
のものが提案されている。例えば、特開昭56−122
069号公報及び特開昭58−157252号公報に開
示されているものでは、LED(Light Emit
ting Diode)アレイを露光光源及びイメージ
センサの双方に用いる。
【0003】これは、LEDのPN接合に順方向電圧を
印加してキャリアを注入すれば、キャリアの再結合によ
り発光を生じ、またLEDのPN接合に逆方向電圧を印
加して光を照射すれば、キャリアの生成により光電流が
得られるという点に着目して、LEDアレイを露光光源
及びイメージセンサの双方に利用するものである。前記
露光光源及びイメージセンサにおいては、上面発光型L
EDが使用されていた。
【0004】
【発明が解決しようとする課題】従来の上面発光型LE
Dの作製に当たっては、一般に、基板上に拡散マスクを
形成し、拡散マスクの拡散窓を介し不純物を選択的に拡
散させてPN接合を形成する。この際、拡散窓内側の全
面にわたって一様な深さを有する深いPN接合を形成す
るが、不純物のサイド拡散により、拡散窓外側の窓周縁
部分の狭い線状領域に浅いPN接合が形成される。
【0005】前記上面発光型LEDでは、拡散深さ(X
j と記す)と発光強度の関係は、図27に示すように、
あるXj maxなる拡散深さaまで発光強度は増加し、
jmaxをピークに発光強度は減少する。ただし、作
製方法の違いにより、Xj maxに多少の差異がある
が、この傾向は一般的に成り立つ。
【0006】一方、拡散深さXj と受光感度の関係は、
図28に示すように、Xj が減少するにつれて受光感度
は増加する。ここで、受光感度の測定は、赤文字の原稿
読み取りに適した550nmの照射光で行った。以上述
べたように、上面発光型LEDで効率よく受発光を行う
場合には、発光強度が最大になるようなXj max、ま
た受光感度が最大になるようなXj にしなければならな
いため、1つの素子で受発光を効率よく行うことは不可
能であった。
【0007】また、上面発光型LEDは1チップのサイ
ズも大きくなるため、コストも高くなるという問題が生
じた。そこで、発光及び受光効率が高く、かつ小型で低
コストプロセスが可能な端面発光型LEDを受発光素子
として用いることを試みた。ところが、発光に関しては
発光径が小さいため、上面発光型LEDと同程度の発光
径を得るためには、露光時間を長くする必要があり、受
光に関しては受光面積が小さいため、照射光に対する十
分な信号が得られないという問題が生じた。
【0008】そこで、本発明は、上記問題点を除去し、
受発光効率が高く、且つ十分な発光量及び受光量を得る
ことができる受発光素子及びその製造方法を提供するこ
とを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)第1導電型の化合物半導体基板に第2導電型の不
純物を拡散させてなる拡散層を具えた受発光素子におい
て、基板端面近傍に形成されたPN接合で駆動電圧の切
り換えにより基板端面側から発光または受光させるよう
にしたものである。
【0010】(2)上記(1)記載の受発光素子におい
て、前記基板端面近傍において、第1導電型領域の一部
分を残留させるようにしたものである。 (3)上記(1)記載の受発光素子において、前記PN
接合が相対向する基板の両端面近傍に延在して設けら
れ、一方の基板端面近傍に位置するPN接合で受光を行
い、もう一方の基板端面近傍に位置するPN接合で発光
させるようにしたものである。
【0011】(4)上記(3)記載の受発光素子におい
て、発光部の拡散深さに対して受光部の拡散深さが深く
なるようにしたものである。 (5)上記(1)、(2)、(3)又は(4)記載の受
発光素子において、基板主面からの拡散深さに基づいて
基板端面近傍に形成するPN接合の基板端面側から見た
面積を制御し、発光量または受光量を制御するようにし
たものである。
【0012】(6)第1導電型の化合物半導体基板に第
2導電型の不純物を拡散させた受発光素子の製造方法に
おいて、第1導電型の化合物半導体基板上に拡散防止膜
を積層する工程と、前記拡散防止膜に拡散窓を形成し、
露出させた第1導導電型の領域を拡散制御膜で覆い、前
記拡散制御膜を介し不純物を拡散して、第2導電型の拡
散領域を形成する工程と、基板端面近傍において第1導
電型領域の一部分が残留するように、前記第2導電型の
拡散領域に隣接した第1導電型の化合物半導体基板を部
分的にエッチングする工程とを施すようにしたものであ
る。
【0013】(7)第1導電型の化合物半導体基板に第
2導電型の不純物を拡散させた受発光素子の製造方法に
おいて、第1導電型の化合物半導体基板上に拡散防止膜
を積層する工程と、前記拡散防止膜に拡散窓を形成し、
第1導電型の領域を露出させる工程と、その露出させた
第1導電型の領域における拡散深さを浅くする領域と深
くする領域とをともに拡散制御膜で覆い、しかもその拡
散制御膜の膜厚を拡散深さを浅く形成する領域上では厚
く、拡散深さを深く形成する領域上では薄くする工程
と、前記拡散制御膜を介し不純物を拡散して、拡散深さ
が浅い第2導電型の第1拡散領域および拡散深さが深い
第2導電型の第2拡散領域を形成する工程と、基板端面
近傍において第導電型領域の一部分が残留するよう
に、前記第2導電型の拡散領域に隣接した第1導電型の
化合物半導体基板を部分的にエッチングする工程とを施
すようにしたものである。
【0014】
【作用】
(1)請求項1記載の受発光素子によれば、基板端面近
傍に形成されたPN接合で駆動電圧の切り換えにより、
受光又は発光させる構造にしたので、光吸収層の影響を
受けることなく、単体の素子で受発光することができ
る。 (2)請求項2記載の受発光素子によれば、前記基板端
面近傍において、ホールの拡散層及び空乏層領域が形成
される領域である基板の一部のみを残留させるようにし
たので、光吸収層の影響をほとんど受けることなく、基
板端面方向で形成させたPN接合で受発光させることが
できる。
【0015】(3)請求項3記載の受発光素子によれ
ば、前記PN接合が相対向する基板の両端面近傍に延在
して設けられ、一方の基板端面近傍に位置するPN接合
で受光を行い、もう一方のPN接合で発光させるように
したので、単体の素子で受発光することができるととも
に、発光部と受光部の条件を変えることができる。
【0016】(4)請求項4記載の受発光素子によれ
ば、発光部の拡散深さに対して受光部の拡散深さが深く
なるようにしたので、発光部に対して受光部として使用
するPN接合面積を増加させ、受光量を増加させること
ができる。 (5)請求項5記載の受発光素子によれば、基板主面か
らの拡散深さに基づいて基板端面近傍に形成するPN接
合の基板端面側から見た面積を制御し、発光量及び受光
量を制御するようにしたので、最適な発光量と受光量を
得ることができる。
【0017】(6)請求項6記載の受発光素子の製造方
法によれば、エッチングにより形成された基板端面近傍
のPN接合を受発光部として使用するため、光吸収層の
影響を受けずに受発光できるとともに、サイズを小さ
く、しかも製造コストの低減を図ることができる。 (7)請求項7記載の受発光素子の製造方法によれば、
上記(6)の効果に加え、発光部側に比して、受光部側
のPN接合面積が大きくなるように形成することがで
き、受光量を増加させることができる。
【0018】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の第1実施例を示
す受発光素子の構成図であり、図1(a)はその受発光
素子の斜視図、図1(b)はその受発光素子の上面図、
図1(c)は図1(a)のA−A線断面図、図1(d)
はその受発光素子の正面図である。
【0019】ここで、1はN型GaAsP又はN型Ga
AlAsエピタキシャル基板(以下、単に基板とい
う)、2はZnドープのP型拡散領域、3はAl2 3
からなる拡散防止膜、4はAlからなるP側電極、5は
Au合金からなるN側電極である。図1に示すように、
この実施例の受発光素子は、N型エピタキシャル層上に
拡散防止膜3を設け、そこに拡散窓を介してZnドープ
のP型不純物を拡散して、P型拡散領域2を形成し、そ
れによりPN接合を形成し、さらに基板1の端面をエッ
チングし、P型拡散領域2と基板端面の近傍に存在する
N型領域とでPN接合が形成される構造である。
【0020】この受発光素子で受発光を行う場合、基板
端面において基板の一部(設計した値:ホールの拡散長
及び空乏層領域が形成される領域)のみ残留させた構造
となっているため、光吸収層の影響をほとんど受けるこ
となく、基板端面方向で形成させたPN接合で受発光で
きる。即ち、基板端面は、P型拡散領域2の端部と所定
距離αだけ離れた位置において、半導体下地の主面と交
差する面で構成されている。この所定(適正)距離は、
受光と発光機能で異なるが、いずれにしろ、受発光部
(PN接合部)近傍に形成される空乏層とホール拡散長
との和で主に規定できる。この空乏層幅は、駆動電圧に
より変わり、ホール拡散長は受光させる光の波長により
変わるが、いずれにしろ、適正距離は、数μm〜数10
μmとなる。
【0021】また、P型拡散また、拡散深さを変化させ
ることにより、基板端面方向で形成されるPN接合の面
積を制御できる。このように、基板端面方向に形成され
たPN接合で受発光させる構造である。図2に示すよう
に、本発明の第1実施例の受発光素子で受発光を行う場
合、端面受発光型LEDアレイに、順方向バイアス電圧
を印加し、キャリアを注入すると、PN接合付近で電子
と正孔の再結合により発光する。一方、逆方向バイアス
電圧を印加し、照射光を照射すると、PN接合付近でフ
ォトキャリアが発生し、空乏層領域のP側には正孔が、
N側には電子が蓄積される。
【0022】上記構造のLEDアレイでは、順方向と逆
方向のバイアスを切り換えることにより、1ドットで受
発光機能を得る。次に、本発明の第1実施例の受発光素
子の製造方法について説明する。図3〜図9は本発明の
第1実施例の受発光素子の製造工程図である。なお、各
図において、(a)は平面図、(b)はその平面図の縦
方向(A−B線)断面図、(c)はその平面図の横方向
(C−D線)断面図である。
【0023】(1)まず、図3(a)〜(c)に示すよ
うに、N型半導体領域101上に拡散防止膜102を積
層させた状態である。この実施例では、N型半導体領域
101としてN型GaAs0.8 0.2 基板、拡散防止膜
102としてAl2 3 膜を使用する。 (2)次に、図4(a)〜(c)に示すように、N型半
導体領域101上に積層した拡散防止膜102に拡散窓
103を設ける。この実施例では、ホトリソ及びエッチ
ング技術を用い、拡散窓103を形成する。
【0024】(3)次に、図5(a)〜(c)に示すよ
うに、拡散防止膜102の拡散窓103のN型半導体領
域101上に拡散制御膜104を積層し、その拡散制御
膜104を介して不純物を導入し、P型半導体領域10
5を形成する。ここでは、拡散制御膜104としてPS
G膜、SiO2 膜、Al2 3 膜あるいはSiN膜を積
層する。
【0025】(4)次いで、図6(a)〜(c)に示す
ように、拡散制御膜104〔図5参照〕を全て剥離し、
P側電極となる金属膜106及びN側電極107を積層
する。この実施例では、P側電極となる金属膜106と
してAl膜、N側電極107としてAu合金を使用す
る。
【0026】(5)次いで、図7(a)〜(c)に示す
ように、P側電極を形成するためにレジスト108を塗
布しホトリソを行い、P側電極となる金属膜106をエ
ッチングしてP側電極106aを形成する。 (6)次に、図8(a)〜(c)に示すように、P型半
導体領域105及び一部分のN型半導体領域101が残
留するように、エッチング防止膜であるレジスト108
で覆う。
【0027】(7)次に、図9(a)〜(c)に示すよ
うに、P型半導体領域105及び一部分のN型半導体領
域101が残留するように、N型半導体領域101をエ
ッチッグする。最後に点線で示した部分をダイシングす
ることにより、受発光素子が完成する。図10は本発明
の第2実施例を示す受発光素子の構成図であり、図10
(a)はその受発光素子の斜視図、図10(b)はその
受発光素子の上面図、図10(c)は図10(a)のA
−A線断面図、図10(d)はその受発光素子の正面図
である。
【0028】ここで、11は基板(N型GaAsP又は
N型GaAlAsエピタキシャル基板)、12はZnド
ープのP型拡散領域、13はAl2 3 からなる拡散防
止膜、14はAlからなるP側電極、15はAu合金か
らなるN側電極である。この受発光素子は、N型エピタ
キシャル層上に拡散防止膜を設け、そこに拡散窓を介し
てP型不純物を拡散してP型拡散領域12を形成し、そ
れによりPN接合を形成し、更に基板11を部分的にエ
ッチングし、基板端面の近傍においてP型拡散領域に隣
接したN型半導体領域の一部が残留した構造である。
【0029】図11に示すように、本発明の第2実施例
の受発光素子で受発光を行う場合、基板端面において基
板の一部(設計した値:ホールの拡散長及び空乏層領域
が形成される領域)のみ残留させた構造となっているた
め、光吸収層の影響をほとんど受けることなく、基板端
面方向で形成されたPN接合で受発光できる。即ち、基
板端面は、P型拡散領域12の端部と所定距離αだけ離
れた位置において、半導体下地の主面と交差する面で構
成されている。この所定(適正)距離は、受光と発光機
能で異なるが、いずれにしろ、受発光部(PN接合部)
近傍に形成される空乏層とホール拡散長との和で主に規
定できる。この空乏層幅は、駆動電圧により変わり、ホ
ール拡散長は受光させる光の波長じ変わるが、いずれに
しろ、適正距離は、数μm〜数10μmとなる。
【0030】この実施例では、図11に示すように、エ
ッチングにより形成された基板の一方の端面で発光さ
せ、もう一方の端面で受光させる、つまり両端面で受発
光させる構造となっている。すなわち、図11に示す端
面受発光型LEDアレイに順方向バイアス電圧を印加
し、キャリアを注入すると、PN接合付近で電子と正孔
の再結合により発光する。一方、逆方向バイアス電圧を
印加し、照射光を照射すると、PN接合付近でフォトキ
ャリアが発生し、空乏層領域のP側には正孔が、N側に
は電子が蓄積される。
【0031】また、拡散深さを変化させることにより、
基板端面方向で形成されるPN接合面積を制御できる。
さらに、上記した構造では、基板端面に形成されたPN
接合で受発光させるので、素子サイズを小さく、且つ製
造コストが安くできるという効果も得られる。上記構造
のLEDアレイでは、順方向と逆方向のバイアスを切り
換えることにより、1ドットで受発光機能を得る。
【0032】次に、本発明の第2実施例で示した受発光
素子の製造方法について説明する。図12〜図15は本
発明の第2実施例で示した受発光素子の主要な製造工程
図である。なお、この実施例における、拡散防止膜の積
層工程、拡散防止膜のホトリソ・エッチング工程、拡散
制御膜の積層と拡散工程については、第1実施例の図3
〜図5に示した(1)、(2)及び(3)と同工程であ
るため省略する。
【0033】以後、(4)から(7)の順で説明する。 (4)図12に示すように、拡散制御膜(図示なし)を
全て剥離し、P側電極となる金属膜(Al膜)を積層
し、さらにホトリソ・エッチングにより、P側電極11
3を形成する。この図において、111は基板(N型G
aAsP又はN型GaAlAsエピタキシャル基板)、
112は拡散防止膜、114はP型半導体領域である。
【0034】(5)次に、図13に示すように、N側電
極を形成すべき部分に開口部を設けてN側電極となる金
属膜(Au合金膜)を積層し、さらにホトリソ・エッチ
ングによりN側電極116を形成する。 (6)次に、図14に示すように、P型半導体領域11
4および一部分のN型半導体領域が残留するように、エ
ッチング防止膜であるレジスト117で覆う。
【0035】(7)次に、図15に示すように、P型半
導体領域114および一部分のN型半導体領域が残留す
るようにN型半導体領域をエッチングする。最後に点線
で示した部分をダイシングすることにより受発光素子が
完成する。図16は本発明の第3実施例を示す受発光素
子の構成図であり、図16(a)はその受発光素子の斜
視図、図16(b)はその受発光素子の上面図、図16
(c)は図16(a)のA−A線断面図、図16(d)
はその受発光素子の正面図である。
【0036】この実施例は第2実施例で示した受光部分
の受光面積を広くすることにより、改良したものであ
る。ここで、21は基板(N型GaAsP又はN型Ga
AlAsエピタキシャル基板)、22はZnドープのP
型拡散領域、23はAl2 3 からなる拡散マスク、2
4はAlからなるP側電極、25はAu合金からなるN
側電極である。
【0037】図17に示すように、本発明の第3実施例
の受発光素子で受発光を行う場合、エッチングにより形
成された基板の一方の端面で発光させ、もう一方の端面
で受光させる。つまり、両端面で受発光させる構造とな
っており、更に、この受発光素子は、発光部側のP型拡
散領域22aよりも、受光部側のP型拡散領域22bの
拡散深さを深く形成することにより、受光部となる基板
端面側から見たPN接合面積を増加させ、受光量を増加
させる構造である。
【0038】すなわち、図17に示した端面受発光型L
EDアレイに順方向バイアス電圧を印加し、キャリアを
注入すると、PN接合付近で電子と正孔の再結合により
発光する。一方、逆方向バイアス電圧を印加し、照射光
を照射すると、PN接合付近でフォトキャリアが発生
し、空乏層領域のP側には正孔が、N側には電子が蓄積
される。
【0039】上記構造のLEDアレイでは、順方向と逆
方向のバイアスを切り換えることにより、1ドットで受
発光機能を得る。次に、本発明の第3実施例で示した受
発光素子の製造方法について説明する。図18〜図24
は本発明の第3実施例で示した受発光素子の主要な製造
工程図である。
【0040】なお、この実施例における拡散防止膜積層
工程、拡散防止膜のホトリソ・エッチング工程について
は、第1実施例の図3〜図4に示した(1)及び(2)
と同工程であるため省略する。 (3)まず、図18に示すように、拡散防止膜122の
拡散窓のN型半導体領域121上に、PSG膜、SiO
2 膜、Al2 3 膜、あるいはSiN膜などからなる第
1拡散制御膜123を積層する。
【0041】(4)次に、図19に示すように、第1拡
散制御膜123をホトリソ・エッチング法により、浅い
拡散深さを形成させる部分のみ残留させ、さらに第2拡
散制御膜124を積層する。その第1及び第2拡散制御
膜123,124を介して不純物を導入し、拡散深さの
異なるP型半導体領域125を形成する。その後、第2
拡散制御膜124を剥離する。
【0042】(5)次に、図20に示すように、P側電
極となるAl膜からなる金属膜126を積層する。 (6)次に、図21に示すように、金属膜126をホト
リソ・エッチングによりP側電極126aを形成する。 (7)次に、図22に示すように、N側電極を形成すべ
き部分に開口部を設け、N側電極膜を積層し、さらにホ
トリソ・エッチングによりAu合金からなるN側電極1
27を形成する。
【0043】(8)次に、図23に示すように、P型半
導体領域125及び一部分のN型半導体領域121が残
留するように、エッチング防止膜としてのレジスト12
8で覆う。 (9)次に、図24に示すように、P型半導体領域12
5および一部分のN型半導体領域121が残留するよう
に、N型半導体領域121をエッチングする。最後に点
線で示した部分をダイシングすることにより受発光素子
が完成する。
【0044】上記した第2及び第3実施例において、P
側電極及びN側電極をアレイ上面に設けることにより、
LEDアレイをドライバIC上に実装することが可能と
なる。図25は本発明の第4実施例を示す受発光素子と
ドライバICとのモジュールの構成図であり、図25
(a)はLEDアレイの斜視図、図25(b)はそのL
EDアレイの上面図、図25(c)はそのLEDアレイ
の側面図、図25(d)はそのLEDアレイの正面図で
ある。
【0045】図25において、131はドライバIC、
132及び133はそれぞれ受光部用及び発光部用の集
束性ロッドレンズアレイ、134は受発光素子である。
ドライバIC131上の受発光素子134は、バンプ接
続により電気的に接続されている。ここで、バンプ接続
とは半田による接続、熱硬化樹脂による接続または異方
性導電樹脂による接続などである。この実装方式により
ヘッドを小型化できる。
【0046】また、上記したようなドライバICと受発
光素子のモジュールを基板に実装することにより、図2
6に示すような読み書きヘッド及び読み書き装置を構成
することができる。ここで、141は受発光素子、14
2はドライバIC、144及び145は書き込み用及び
読み込み用の集束性ロッドレンズアレイ、146は照明
光源、147は原稿、148は原稿設置用ガラス、14
9は現像機、150は帯電器、151は感光ドラム、1
52は転写機、153は用紙である。
【0047】この装置では、読み取り用の原稿147を
ガラス基板上でスキャンさせ、照明光源146により原
稿147を照射し、その反射光が読み込み用の集収束性
ロッドレンズアレイ145を通過して、受発光素子14
1の受光部(読み出し部)に入射し電気信号に換える。
なお、印字については前記と同様に行われる。この受発
光素子を使用することにより、ヘッドの機械的な駆動な
しに読み書きすることもできる。
【0048】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0049】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、基板端面近傍に形
成されたPN接合で駆動電圧の切り換えにより、受光又
は発光させる構造にしたので、光吸収層の影響を受ける
ことなく、単体の素子で受発光することができる。
【0050】(2)請求項2記載の発明によれば、前記
基板端面において、ホールの拡散層及び空乏層領域が形
成される領域である基板の一部分のみを残留させるよう
にしたので、光吸収層の影響をほとんど受けることな
く、基板端面方向で形成させたPN接合で受発光させる
ことができる。 (3)請求項3記載の発明によれば、前記PN接合が相
対向する基板の両端面方近傍に延在して設けられ、一方
の基板端面近傍に位置するPN接合で受光を行い、もう
一方の基板端面近傍に位置するPN接合で受光させるよ
うにしたので、単体の素子で受発光することができると
ともに、発光部と受光部の条件を変えることができる。
【0051】(4)請求項4記載の発明によれば、片方
のPN接合を受光部として機能させる場合、発光部の拡
散深さに対して受光部の拡散深さが深くなるようにした
ので、発光部に対して受光部となるPN接合面積を増加
させ、受光量を増加させることができる。 (5)請求項5記載の発明によれば、基板主面からの拡
散深さに基づいて基板端面のPN接合面積を制御し、発
光量及び受光量を制御するようにした最適な発光量と受
光量を得ることができる。
【0052】(6)請求項6記載の発明によれば、エッ
チングにより形成された基板端面近傍にPN接合を設け
ることができ、光吸収層の影響を受けずに受発光できる
とともに、サイズを小さく、しかも製造コストの低減を
図ることができる。 (7)請求項7記載の発明によれば、上記(6)の効果
に加え、発光部側に比して、受光部側のPN接合面積が
大きくなるように形成することができ、受光量を増加さ
せることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す受発光素子の構成図
である。
【図2】本発明の第1実施例を示す受発光素子の動作の
説明図である。
【図3】本発明の第1実施例の受発光素子の第1製造工
程図である。
【図4】本発明の第1実施例の受発光素子の第2製造工
程図である。
【図5】本発明の第1実施例の受発光素子の第3製造工
程図である。
【図6】本発明の第1実施例の受発光素子の第4製造工
程図である。
【図7】本発明の第1実施例の受発光素子の第5製造工
程図である。
【図8】本発明の第1実施例の受発光素子の第6製造工
程図である。
【図9】本発明の第1実施例の受発光素子の第7製造工
程図である。
【図10】本発明の第2実施例を示す受発光素子の構成
図である。
【図11】本発明の第2実施例を示す受発光素子の動作
の説明図である。
【図12】本発明の第2実施例の受発光素子の第4製造
工程図である。
【図13】本発明の第2実施例の受発光素子の第5製造
工程図である。
【図14】本発明の第2実施例の受発光素子の第6製造
工程図である。
【図15】本発明の第2実施例の受発光素子の第7製造
工程図である。
【図16】本発明の第3実施例を示す受発光素子の構成
図である。
【図17】本発明の第3実施例を示す受発光素子の動作
の説明図である。
【図18】本発明の第3実施例の受発光素子の第3製造
工程図である。
【図19】本発明の第3実施例の受発光素子の第4製造
工程図である。
【図20】本発明の第3実施例の受発光素子の第5製造
工程図である。
【図21】本発明の第3実施例の受発光素子の第6製造
工程図である。
【図22】本発明の第3実施例の受発光素子の第7製造
工程図である。
【図23】本発明の第3実施例の受発光素子の第8製造
工程図である。
【図24】本発明の第3実施例の受発光素子の第9製造
工程図である。
【図25】本発明の第4実施例を示す受発光素子とドラ
イバICとのモジュールの構成図である。
【図26】本発明の第4実施例を示す受発光素子とドラ
イバICとのモジュールを適用した読み書きヘッドと読
み書き装置を示す図である。
【図27】従来の上面発光型LEDの拡散深さ(Xj
と発光強度の関係を示す図である。
【図28】従来の上面発光型LEDの拡散深さと受光感
度の関係を示す図である。
【符号の説明】
1,11,21,111 N型GaAsP又はN型G
aAlAsエピタキシャル基板 2,12,22 ZnドープのP型拡散領域 3,13,23 Al2 3 からなる拡散防止膜 4,14,24,106a,113,126a Al
からなるP側電極 5,15,25,107,116,127 Au合金
からなるN側電極 22a 発光部側のP型拡散領域 22b 受光部側のP型拡散領域 101,121 N型半導体領域(N型GaAs0.8
0.2 基板) 102,112,122 拡散防止膜(Al2
3 膜) 103 拡散窓 104 拡散制御膜(PSG膜、SiO2 膜、Al2
3 膜あるいはSiN膜) 105,114,125 P型半導体領域 106,126 金属膜 108,117,128 レジスト 123 第1拡散制御膜 124 第2拡散制御膜 131,142 ドライバIC 132,133 受光部用及び発光部用の集束性ロッ
ドレンズアレイ 134,141 受発光素子 144,145 書き込み用及び読み込み用の集束性
ロッドレンズアレイ 146 照明光源 147 原稿 148 原稿設置用ガラス 149 現像機 150 帯電器 151 感光ドラム 152 転写機 153 用紙
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 博之 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (56)参考文献 特開 平7−66454(JP,A) 特開 平1−100987(JP,A) 特開 平6−314820(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 31/00 - 31/153 H01L 33/00 B41J 2/45

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1導電型の化合物半導体基板に第2導
    電型の不純物を拡散させてなる拡散層を具えた受発光素
    子において、 基板端面近傍に形成されたPN接合で駆動電圧の切り換
    えにより基板端面側から発光または受光させることを特
    徴とする受発光素子。
  2. 【請求項2】 請求項1記載の受発光素子において、前
    記基板端面近傍において、第1導電型領域の一部分を残
    留させることを特徴とする受発光素子。
  3. 【請求項3】 請求項1記載の受発光素子において、前
    記PN接合が相対向する基板の両端面近傍に延在して設
    けられ、一方の基板端面近傍に位置するPN接合で受光
    を行い、もう一方の基板端面近傍に位置するPN接合で
    発光させることを特徴とする受発光素子。
  4. 【請求項4】 請求項3記載の受発光素子において、発
    光部の拡散深さに対して受光部の拡散深さが深くなるよ
    うにしたことを特徴とする受発光素子。
  5. 【請求項5】 請求項1、2、3または4記載の受発光
    素子において、基板主面からの拡散深さに基づいて基板
    端面近傍に形成するPN接合の基板端面側から見た面積
    を制御し、発光量または受光量を制御するようにしたこ
    とを特徴とする受発光素子。
  6. 【請求項6】 第1導電型の化合物半導体基板に第2導
    電型の不純物を拡散させた受発光素子の製造方法におい
    て、(a)第1導電型の化合物半導体基板上に拡散防止
    膜を積層する工程と、(b)前記拡散防止膜に拡散窓を
    形成し、露出させた第1導電型の領域を拡散制御膜で覆
    い、前記拡散制御膜を介し不純物を拡散して、第2導電
    型の拡散領域を形成する工程と、(c)基板端面近傍に
    おいて第1導電型領域の一部分が残留するように、前記
    第2導電型の拡散領域に隣接した第1導電型の化合物半
    導体基板を部分的にエッチングする工程とを施すことを
    特徴とする受発光素子の製造方法。
  7. 【請求項7】 第1導電型の化合物半導体基板に第2導
    電型の不純物を拡散させた受発光素子の製造方法におい
    て、(a)第1導電型の化合物半導体基板上に拡散防止
    膜を積層する工程と、(b)前記拡散防止膜に拡散窓を
    形成し、第1導電型の領域を露出させる工程と、(c)
    該露出させた第1導電型の領域における拡散深さを浅く
    する領域と深くする領域とをともに拡散制御膜で覆い、
    しかもその拡散制御膜の膜厚を拡散深さを浅く形成する
    領域上では厚く、拡散深さを深く形成する領域上では薄
    くする工程と、(d)前記拡散制御膜を介し不純物を拡
    散して、拡散深さが浅い第2導電型の第1拡散領域およ
    び拡散深さが深い第2導電型の第2拡散領域を形成する
    工程と、(e)基板端面近傍において第1導電型領域の
    一部分が残留するように、前記第2導電型の拡散領域に
    隣接した第1導電型の化合物半導体基板を部分的にエッ
    チングする工程とを施すことを特徴とする受発光素子の
    製造方法。
JP18415095A 1995-07-20 1995-07-20 受発光素子及びその製造方法 Expired - Fee Related JP3126632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18415095A JP3126632B2 (ja) 1995-07-20 1995-07-20 受発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18415095A JP3126632B2 (ja) 1995-07-20 1995-07-20 受発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0936414A JPH0936414A (ja) 1997-02-07
JP3126632B2 true JP3126632B2 (ja) 2001-01-22

Family

ID=16148247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18415095A Expired - Fee Related JP3126632B2 (ja) 1995-07-20 1995-07-20 受発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3126632B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345998A (ja) * 2000-06-02 2001-12-14 Minolta Co Ltd 読み取り装置および読み取りシステムおよび読み取り方法

Also Published As

Publication number Publication date
JPH0936414A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
JP2577034B2 (ja) 自己走査形発光素子アレイおよびその駆動方法
US6180960B1 (en) Surface light-emitting element and self-scanning type light-emitting device
US8659035B2 (en) Light-emitting device, light-emitting device array, optical recording head, image forming apparatus, and method of manufacturing light-emitting device
EP0319907B1 (en) Light emitting diode array chip and method of fabricating the same
US5943586A (en) LED array alignment mark, method and mask for forming same, and LED array alignment method
JP3452982B2 (ja) Ledプリントヘッド、およびledアレイチップ、ならびにそのledアレイチップの製造方法
US5135877A (en) Method of making a light-emitting diode with anti-reflection layer optimization
JP3126632B2 (ja) 受発光素子及びその製造方法
EP0872892A2 (en) LED array and printer for an electrophotographic printer with said LED array
JP2004296827A (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
US5038186A (en) Light emitting diode array
JP2004179368A (ja) 発光サイリスタおよび発光素子アレイチップ
JP2016152244A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2004356191A (ja) 発光素子アレイおよびその製造方法
JPH1055890A (ja) 有機elアレイ
JP4574006B2 (ja) 画像形成装置
JP3187213B2 (ja) 受発光ダイオード
JP3184063B2 (ja) 受発光方法、受発光素子およびその製造方法
JP2854556B2 (ja) 自己走査形発光素子アレイおよびその駆動方法
JPH09216409A (ja) 端面発光型半導体レーザ素子を用いた光源装置および光走査装置
JP2758587B2 (ja) 自己走査形発光素子アレイを用いた光学装置
JP3666547B2 (ja) 光学装置及びその製造方法
JP3126897B2 (ja) 受発光素子の製造方法
JPH08125219A (ja) 受発光素子及びその製造方法、並びに、読み書き兼用光ヘッド及び画像読み書き装置
JP3587568B2 (ja) 画像の読み書き方法、端面発光型受発光素子、画像読み書き装置用光ヘッド、端面発光型受発光素子の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees