JP3123063B2 - 記録・再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、記録・再生装置、特にダビングに好適な
記録・再生装置に関する。

〔従来の技術〕

従来から再生側のビデオテープレコーダで再生された
ビデオ信号を記録側のビデオテープレコーダに供給して
記録する、いわゆるダビングが行われている。

〔発明が解決しようとする課題〕

ところで、ダビング時或いはダビング時以外の通常時
のいずれにあっても、ビデオ信号の信号処理は同一にな
されており、ダビングのための特別な対策は施されてい
ない場合が多い。このような場合には、以下のような問
題点が発生する。

垂直ブランキング期間内には、バースト信号の存在し
ない期間があり、バースト開始からのAPC回路に於ける
応答エラーを垂直ブランキング期間内で吸収することが
できず、このため、上述の応答エラーが、クロマ信号の
ヒュー（HUE）変動となってモニタの画面上部に発生す
ることがあり、この現象はダビングによって、助長され
る傾向があるという問題点がある。

また、トラック間のクロストークをキャンセルするた
めにPI処理をしているが、これによる垂直方向の色ズレ
が発生し、この現象はダビングにより加算される傾向が
あるという問題点がある。

エンファシスによるクロマ信号のリニアリテイ劣化
が、ダビングにより加算され色レベルの変化が生じると
いう問題点がある。

従って、この発明の目的は、ダビング用の信号処理経
路を備えている記録・再生装置を提供することにある。

〔課題を解決するための手段〕

請求項（１）の発明にかかる再生装置は、ビデオ信号
を再生し低域変換されているクロマ信号をサブキャリア
周波数に変換して出力する再生装置において、 クロマ信号のバースト信号レベルを減衰させるバース
トデイエンファシス回路と、 バーストデイエンファシス回路の出力信号を位相誤差
信号に基づいてサブキャリア周波数に変換する第１の周
波数変換回路と、 第１の周波数変換回路の出力信号の内、サブキャリア
周波数を中心とする近傍周波数成分のみを通過させる第
１のバンドパスフィルタと、 第１のバンドパスフィルタの出力信号にデイエンファ
シス処理を行うデイエンファシス回路と、 デイエンファシス回路の出力信号にクロストーク除去
処理を行うくし形フィルタと、 第１の基準信号を発生する第１の基準信号発生回路
と、 くし形フィルタの出力信号と第１の基準信号との位相
誤差を検出し、位相誤差信号を出力するAPC回路とを有
し、くし形フィルタの出力信号を出力する第１のクロマ
信号処理回路と、 第２の基準信号を発生する第２の基準信号発生回路
と、 クロマ信号を第２の基準信号に基づいてサブキャリア
周波数に変換する第２の周波数変換回路と、 第２の周波数変換回路の出力信号の内、サブキャリア
周波数を中心とする近傍周波数成分のみを通過させる第
２のバンドパスフィルタとを有し、第２のバンドパスフ
ィルタの出力信号を出力する第２のクロマ信号処理回路
とを備え、 通常再生時には、第１のクロマ信号処理回路を介され
たクロマ信号をクロマ信号入力端子を有する記録装置へ
出力し、ダビング時には、第２のクロマ信号処理回路を
介されたクロマ信号を記録装置へ出力する構成としてい
る。

請求項（２）の発明にかかる記録装置は、ビデオ信号
のクロマ信号を低域変換しビデオ信号を記録する記録装
置において、 クロマ信号の側帯波に第１のエンファシスをかけるエ
ンファシス回路と、 エンファシス回路の出力信号に第２のエンファシスを
かけるバーストエンファシス回路と、 ダビング時にはクロマ信号を選択し、通常記録時には
バーストエンファシス回路の出力信号を選択する第１の
選択回路と、 クロマ信号のバースト信号にロックした信号に基づい
て第１の制御信号を発生する制御信号発生回路と、 第３の基準信号を発生する第３の基準信号発生回路
と、 ダビング時には第３の基準信号を選択し、通常記録時
には第１の制御信号とを選択する第２の選択回路と、 第１の選択回路の出力信号を第２の選択回路の出力信
号に基づいて低域変換する第３の周波数変換回路とを有
する構成としている。

〔作用〕

請求項（１）の発明にかかる再生装置では、ダビング
時、第２の経路を選択することによって、再生されたク
ロマ信号が、くし形フイルタ、APC回路を経ないで出力
される。

請求項（２）の発明にかかる記録装置では、ダビング
時、第２の経路を選択することによって、再生されたク
ロマ信号が、エンファシス回路、バーストエンファシス
回路、APC回路を経ないで記録される。

〔実施例〕

以下、この発明の一実施例について第１図乃至第２図
を参照して説明する。尚、この一実施例では、8mmビデ
オテープレコーダを例にして説明している。この一実施
例の説明は、以下の順序にて行われる。

（１）再生系について （２）記録系について （１）再生系について 第１図には、この発明にかかる再生装置１のブロック
図を示す。

第１図の構成に於いて、磁気ヘッド２によって磁気テ
ープ３から再生されたRE信号ＳRFは、アンプ４を介して
バンドパスフイルタ５に供給されると共に、端子７を介
して図示せぬ輝度信号処理系に供給される。

バンドパスフイルタ５では、（743KHz）に低域変換さ
れたクロマ信号C0が得られ、このクロマ信号C0がACC回
路６に供給される。

ACC回路６では、クロマ信号C0のレベルが所定の振幅
レベルになるように制御されて遅延回路21及びバースト
デイエンファシス回路８に供給される。

バーストデイエンファシス回路８では、クロマ信号C0
の減衰がなされる。つまり、クロマ信号C0は記録時に所
定のレベル、例えば、（＋6dB）、強調されているの
で、再生時にエンファシス量に対応する所定レベル（−
6dB）、減衰されて規定のレベルに戻される。減衰され
たクロマ信号C0は周波数変換回路９に供給される。

周波数変換回路９では、上述の低域変換されているク
ロマ信号C0と、キャリアインバート回路10を介して周波
数変換回路19から供給され周波数が（4.32MHz）とされ
ている信号ST19との乗算がなされて出力信号が形成さ
れ、バンドパスフイルタ11に供給される。

ビデオ信号は、クロストーク除去のためPI（Phase In
vert）方式で記録されているので、キャリアインバート
回路10では信号ST19に対し、例えば、磁気ヘッドが２チ
ャンネルであったとした場合の片方のチャンネルで再生
されるクロマ信号の1Hおきに、対応する信号ST19の位相
を反転するような制御が行われている。信号ST19が周波
数変換回路９に供給されるため、周波数変換回路９から
の出力信号のクロマ信号成分及びクロストーク成分は1H
おきに位相が反転される。この結果、全てのＨに於ける
クロストーク成分の位相は同相とされ、また、クロマ信
号の連続性が保たれる。

バンドパスフイルタ11では、周波数変換回路９からの
出力信号の内、（3.58MHz）を中心としてその近傍の周
波数、即ち、（3.58MHz±500KHz）の範囲のクロマ信号C
1が得られ、このクロマ信号C1がデイエンファシス回路1
2に供給される。

デイエンファシス回路12では、クロマ信号C1のレベル
に応じて側帯波にデイエンファシスがかけられて所定レ
ベルに減衰されくし形フイルタ13に供給される。

くし形フイルタ13では、1H前のクロマ信号C1と現在の
Ｈのクロマ信号C1とが合成されることによって、クロマ
信号C1の成分が得られると共に、隣接トラックからのク
ロストーク成分の除去がなされる。このクロストーク除
去のなされたクロマ信号C1は、端子14からクロマ信号C1
として取出されると共に、このクロマ信号C1のバースト
信号がAPC検波回路15及びACC検波回路16に供給される。

APC検波回路15では、くし形フイルタ13から供給され
るクロマ信号C1のバースト信号の周波数（3.58MHz）
と、基準信号発生回路17から供給される（3.58MHz）の
基準信号ST17との位相比較がなされ、位相誤差ER1が制
御電圧としてVCO18に供給される。

VCO18では、上述の位相誤差ER1に応じた周波数の信号
が周波数変換回路19に供給される。

周波数変換回路19では、基準信号発生回路17から供給
される（3.58MHz）の基準信号ST17と、VCO18から供給さ
れる信号との乗算がなされ、（4.32MHz）の周波数の信
号ST19が形成され、この信号ST19がキャリアインバート
回路10に供給される。

キャリアインバート回路10では、前述したように、例
えば、磁気ヘッドが２チャンネルあったとした場合に片
方のチャンネルで再生されるクロマ信号C1の1Hおきに、
対応する信号ST19の位相を反転する制御がなされてい
る。この信号ST19が周波数変換回路９に供給され、前述
したような周波数変換がなされる。

このように、周波数が（4.32MHz）とされている信号S
T19は、基準信号発生回路17から供給される基準信号ST1
7と、クロマ信号C1のバースト信号との位相比較により
形成されるため、クロマ信号C1は基準信号ST17に位相ロ
ックした信号とされる。

ACC検波回路16では、クロマ信号C1のエンベロープレ
ベルを検出し、このエンベロープレベルに基づいて、ゲ
イン制御信号をACC回路６に供給してACC回路６のゲイン
制御を行う。

上述したバーストデイエンファシス回路８から、周波
数変換回路９、デイエンファシス回路12及びバンドパス
フイルタ11を経て、くし形フイルタ13に至る経路と、く
し形フイルタ13から更に、APC検波回路15、基準信号発
生回路17、VCO18から周波数変換回路19を経て周波数変
換回路９に至る経路とから第１の経路20が構成される。

また、前述のACC回路６は、信号処理の時間合わせの
ための遅延回路21を介して周波数変換回路22に接続され
ている。

基準信号発生回路23では、例えば、クリスタル発振器
によって周波数が（4.32MHz）とされている基準信号ST2
3が形成され、この基準信号ST23が、キャリアインバー
ト回路24に供給される。

キャリアインバート回路24では、前述したように、例
えば、磁気ヘッドが２チャンネルあったとした場合に片
方のチャンネルで再生されるクロマ信号の1Hおきに、対
応する基準信号ST23の位相を反転する制御がなされてい
る。この基準信号ST23が周波数変換回路22に供給され
る。

周波数変換回路22では、上述の低域変換されているク
ロマ信号C0と、キャリアインバート回路24を介して基準
信号発生回路23から供給され周波数が（4.32MHz）とさ
れている基準信号ST23との乗算がなされて出力信号が形
成され、バンドパスフイルタ25に供給される。

前述のように、ビデオ信号は、クロストーク除去のた
めPI方式で記録されているので、キャリアインバート回
路24では基準信号ST23に対し、例えば、磁気ヘッドが２
チャンネルあったとした場合に片方のチャンネルで再生
されるクロマ信号の1Hおきに、対応する基準信号ST23の
位相を反転するような制御がなされている。この基準信
号ST23が周波数変換回路22に供給されるため、周波数変
換回路22からの出力信号のクロマ信号成分及びクロスト
ーク成分は、1Hおきに位相が反転される。この結果、全
てのＨに於けるクロストーク成分の位相は同相とされ、
また、クロマ信号の連続性が確保される。

バンドパスフイルタ25では、周波数変換回路22からの
出力信号の内、（3.58MHz）を中心としてその近傍の周
波数、即ち、（3.58MHz±500KHz）の範囲のクロマ信号C
2が得られ、このクロマ信号C2が端子26から取出され
る。

上述の遅延回路21から周波数変換回路22、基準信号発
生回路23、キャリアインバート回路24を経てバンドパス
フイルタ25、端子26に至る破線で囲まれた経路が第２の
経路27とされる。

（２）記録系について 第２図には、この発明にかかる記録装置35のブロック
図を示す。

第２図の構成に於いて、再生装置１側に於ける第１の
経路20から供給されるクロマ信号C1が、端子36を介して
スイッチ回路37の端子37aに供給され、また、再生装置
１側に於ける第２の経路27から供給されるクロマ信号C2
が、端子63を介してスイッチ回路37の端子37bに供給さ
れる。上述のスイッチ回路37を経た信号は、ACC回路38
に供給される。

ACC回路38では、クロマ信号C1、C2の内から選択され
た一方のクロマ信号Ｃのレベルが所定の振幅レベルにな
るように制御されて、エンファシス回路39及び検波回路
40に供給される。

エンファシス回路39では、クロマ信号Ｃのレベルに応
じて側帯波にエンファシスがかけられて所定レベルに強
調され、バーストエンファシス回路41に供給される。

バーストエンファシス回路41では、クロマ信号Ｃの強
調がなされる。つまり、クロマ信号Ｃは、記録時に所定
のレベル、例えば、（＋6dB）、エンファシスされる。
エンファシスされたクロマ信号Ｃは周波数変換回路42に
供給される。

検波回路40では、上述のクロマ信号Ｃと、クリスタル
発振回路43から供給される（3.58MHz）の信号ST43との
位相比較がなされ、位相誤差ER2が形成されてクリスタ
ル発振回路43に供給される。

クリスタル発振回路43では、上述の位相誤差ER2に基
づいて信号の発振周波数を変化させる。この信号ST43
は、上述のように検波回路40にフィードバックされると
共に、周波数変換回路44に供給される。この信号ST43
は、クロマ信号Ｃのバースト信号にロックされている。

また、端子45から供給される輝度信号Ｙは、同期信号
分離回路46に供給される。

同期信号分離回路46では、輝度信号Ｙから水平同期信
号が分離され、AFC検波回路47に供給される。

AFC検波回路47、VCO48、分周回路49とによって、AFC
ループが構成される。

AFC検波回路47には、上述の水平同期信号と、VCO48か
ら分周回路49を介して供給される水平走査周波数fHの信
号との比較がなされ、周波数誤差に比例した電圧出力が
VCO48に供給される。

VCO48では、上述の周波数誤差に比例した電圧出力に
よって信号ST48の発振周波数が制御され、周波数が、例
えば、（47.25fH＝743KHz）とされている信号ST48が分
周回路49及び周波数変換回路44に供給される。この信号
ST48は、輝度信号ＹにAFCロックされている。

分周回路49では、上述の信号ST48の周波数が、所定の
分周比にて分周されて水平走査周波数fHに略等しい信号
が形成され、この信号がAFC検波回路47に戻される。

周波数変換回路44では、クリスタル発振回路43から供
給されバースト信号にロックされている（3.58MHz）の
信号ST43と、VCO48から供給され輝度信号ＹにAFCロック
されている（47.25fH＝743KHz）の信号ST48との乗算が
なされ、（4.32MHz）の周波数の信号ST44が形成されス
イッチ回路50に供給される。

一方、基準信号発生回路51からは、（4.32MHz）の周
波数の基準信号ST51がスイッチ回路50に供給される。

スイッチ回路50では、後述する制御信号Scに基づい
て、信号ST44と基準信号ST51の内、一方が選択されて信
号ST50とされ、キャリアインバート回路52に供給され
る。

キャリアインバート回路52は、再生系に於けるキャリ
アインバート回路10、24と同様に、例えば、磁気ヘッド
が２チャンネルあったとした場合に片方のチャンネルで
再生されるクロマ信号の1Hおきに、対応する基準信号ST
50の位相を反転する制御がなされている。この基準信号
ST50が周波数変換回路42に供給される。

周波数変換回路42では、キャリアインバート回路52か
ら供給される（4.32MHz）の周波数の信号ST50と、バー
ストエンファシス回路41から供給される（3.58MHz）の
周波数の信号ST41とによって乗算がなされ、出力信号が
形成されてバンドパスフイルタ53に供給される。

バンドパスフイルタ53では、周波数変換回路42からの
出力信号の内、743KHzを中心としてその近傍の周波数、
即ち（743KHz±500KHz）に低域変換されAFCロックされ
たクロマ信号C3が出力され、加算回路54に供給される。

加算回路54では、端子55を介して供給されFM変調され
ている輝度信号Ｙと、上述のクロマ信号C3が加算され、
記録用のRF信号ＳRFが形成される。

このRF信号ＳRFは、アンプ56を介して磁気ヘッド57に
よって磁気テープ58に記録される。

第２図中、制御信号ライン59、スイッチ回路50、基準
信号発生回路51等の破線で囲まれた部分によって、制御
信号伝達路60が構成され、破線で囲まれていない部分
で、第１の経路61が構成されている。

上述の制御信号ライン59によって、制御信号Scが端子
62を介して供給されると、スイッチ回路37では端子37
b、37cが接続されて再生装置１側に於ける第２の経路27
からのクロマ信号C2を選択するような制御がなされ、ま
た、エンファシス回路39、バーストエンファシス回路41
では、入力されたクロマ信号C2が処理されることなくそ
のまま出力され、そして、スイッチ回路50では、基準信
号発生回路51から出力される（4.32MHz）の周波数の基
準信号ST51が選択されるようになされる。

次いで、再生装置１の第２の経路27及び、記録装置35
の制御信号伝達路60を使用して行われるダビング時の回
路動作について説明する。

再生装置１の磁気ヘッド２によって、磁気テープ３か
ら再生されたRF信号ＳRFは、アンプ４を介してバンドパ
スフイルタ５に供給され、このバンドパスフイルタ５に
てクロマ信号C0が取出される。

このクロマ信号C0は、ACC回路６にて所定の振幅レベ
ルになるように制御され、遅延回路21を経て周波数変換
回路22に供給される。

周波数変換回路22では、再生された低域変換されてい
るクロマ信号C0と、基準信号発生回路23から供給される
（4.32MHz）の基準信号ST23との乗算がなされ、バンド
パスフイルタ25を経ることによって、（3.58MHz±500KH
z）のクロマ信号C2が再生され、端子26を介して記録装
置35側の端子63に供給される。

このダビング時、記録装置35では、端子62を介して図
示せぬシステムコントローラから供給される制御信号Sc
が、制御信号ライン59によってスイッチ回路37、エンフ
ァシス回路39、バーストエンファシス回路41、スイッチ
回路50等に供給されている。

上述の制御信号Scが供給されると、スイッチ回路37で
は端子37b、37cが接続されて再生装置１側に於ける第２
の経路27からのクロマ信号C2を選択するような制御がな
され、また、エンファシス回路39、バーストエンファシ
ス回路41では、入力されたクロマ信号C2に対して何らの
処理を施すことなくそのまま出力され、そして、スイッ
チ回路50では、基準信号発生回路51から出力される（4.
32MHz）の周波数の基準信号ST51が選択されるようにな
される。

従って、端子36を介して供給されるクロマ信号C2がス
イッチ回路37、ACC回路38、エンファシス回路39、バー
ストエンファシス回路41を経て周波数変換回路42に供給
される。

周波数変換回路42では、基準信号発生回路51から供給
される（4.32MHz）の基準信号ST51と、上述のクロマ信
号C2との乗算がなされ、上述のクロマ信号C2の周波数と
基準信号ST51の周波数との和と差の周波数を有する出力
信号が形成されてバンドパスフイルタ53に供給される。

バンドパスフイルタ53では、出力信号の内から、（74
3KHz±500KHz）に低域変換されたクロマ信号C3が得ら
れ、このクロマ信号C3が加算回路54に供給される。

加算回路54では、端子55を介して供給されFM変調され
ている輝度信号Ｙと、上述のクロマ信号C3が加算され、
記録用のRF信号ＳRFが形成される。このRF信号ＳRFは、
アンプ56を介して磁気ヘッド57によって磁気テープ58に
記録される。

このように、再生装置１における第２の経路27の出力
を、記録装置35によって記録されるべき信号として選択
するダビング時には、再生装置１における第１の経路20
に属する回路ブロックがバイパスされて、第２の経路27
によって出力されるクロマ信号が記録装置35による記録
処理の対象とされる。

これによって、記録に供するクロマ信号として、くし
形フィルタ13、APC回路を経ないクロマ信号が再生装置
１から記録装置35に供給されるので、APC回路、AFC回路
をバイパスし、所定周波数のキャリアでクロマ信号を所
定の周波数に変換して再生、記録でき、APC回路の応答
エラーによる悪影響を解消でき、クロマ信号のヒュー変
動を防止でき、また、くし形フイルタのある第１の経路
をバイパスしてダビングできるので、垂直方向への色ズ
レを防止できると共に、エンファシス回路のある第１の
経路をバイパスしてダビングできるので、色の再現性を
改善でき、そして、ダビング時のクロマ信号のリニアリ
テイ劣化による色レベルの変化を防止できる。

従って、ダビング時の画質劣化を防止できる。

また、再生装置１に周波数変換回路22を追加すること
によって、APC応答エラーの累積が防止され、カラーロ
ックは正常なものが得られる。

再生装置１に周波数変換回路22を追加し、この周波数
変換回路22に於ける入力信号に基づいて、キャリアイン
バート処理を行うため、ダビング時におけるクロマ信号
の位相連続性を保つことができる。

この一実施例によれば、記録装置35の制御信号伝達路
60を第２図中、破線で示されるように設定しているが、
これに限定されるものではなく、例えば、基準信号発生
回路51と、新たな周波数変換回路を独立的に設け、クロ
マ信号C2を新たに設けた周波数変換回路に供給して（4.
32MHz）の基準信号を形成するようにしてもよい。又、
再生系、記録系とも破線内の回路に限定されるものでな
く、この発明の目的は、回路による悪影響か、ダビング
により助長されるのを第２の経路により防ぐことであ
り、例えば再生系の破線内にくし形フィルタを第１の経
路と同様にもってもよい。

また、この一実施例では、8mmビデオテープレコーダ
を例にして説明しているが、これに限定されるものでは
なく、他のビデオテープレコーダに対しても適用可能な
ことは勿論である。

〔発明の効果〕

この発明にかかる再生装置では、ダビング時、第２の
経路を選択することによって、くし形フイルタ、APC回
路を経ないクロマ信号が得られ、また、記録装置では、
上述のクロマ信号が、エンファシス回路、APC回路を経
ないで記録されるので、APC回路の応答エラーによる悪
影響を解消でき、クロマ信号のヒュー変動を防止できる
という効果があり、また、くし形フイルタのある第１の
経路をバイパスしてダビングできるので、垂直方向への
色ズレを防止できると共に、エンファシス回路のある第
１の経路をバイパスしてダビングできるので、色の再現
性を改善できるという効果があり、そして、ダビング時
のクロマ信号のリニアリテイ劣化による色レベルの変化
を防止できるという効果がある。

上述の効果によって、ダビング時の画質劣化を防止で
きるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の再生系を示すブロック
図、第２図は一実施例の記録系を示すブロック図であ
る。 図面における主要な符号の説明 1:再生装置、 8:バーストデイエンファシス回路、 ９、19、22、42、44:周波数変換回路、 11:バンドパスフイルタ、 13:くし形フイルタ、 15:APC検波回路、 18:VCO、 20、61:第１の経路、 23、51:基準信号発生回路、 27、60:第２の経路、 35:記録装置、 41:バーストエンファシス回路、 43:クリスタル発振回路、 50:スイッチ回路、 59:制御信号ライン、 Ｃ、C0、C1、C2、C3:クロマ信号、 Sc:制御信号、 ST51:基準信号、 ST44:信号。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ビデオ信号を再生し低域変換されているク
   ロマ信号をサブキャリア周波数に変換して出力する再生
   装置において、 上記クロマ信号のバースト信号レベルを減衰させるバー
   ストデイエンファシス回路と、 上記バーストデイエンファシス回路の出力信号を位相誤
   差信号に基づいて上記サブキャリア周波数に変換する第
   １の周波数変換回路と、 上記第１の周波数変換回路の出力信号の内、上記サブキ
   ャリア周波数を中心とする近傍周波数成分のみを通過さ
   せる第１のバンドパスフィルタと、 上記第１のバンドパスフィルタの出力信号にデイエンフ
   ァシス処理を行うデイエンファシス回路と、 上記デイエンファシス回路の出力信号にクロストーク除
   去処理を行うくし形フィルタと、 第１の基準信号を発生する第１の基準信号発生回路と、 上記くし形フィルタの出力信号と上記第１の基準信号と
   の位相誤差を検出し、上記位相誤差信号を出力するAPC
   回路とを有し、上記くし形フィルタの出力信号を出力す
   る第１のクロマ信号処理回路と、 第２の基準信号を発生する第２の基準信号発生回路と、 上記クロマ信号を上記第２の基準信号に基づいて上記サ
   ブキャリア周波数に変換する第２の周波数変換回路と、 上記第２の周波数変換回路の出力信号の内、上記サブキ
   ャリア周波数を中心とする近傍周波数成分のみを通過さ
   せる第２のバンドパスフィルタとを有し、上記第２のバ
   ンドパスフィルタの出力信号を出力する第２のクロマ信
   号処理回路とを備え、 通常再生時には、上記第１のクロマ信号処理回路を介さ
   れたクロマ信号をクロマ信号入力端子を有する記録装置
   へ出力し、ダビング時には、上記第２のクロマ信号処理
   回路を介されたクロマ信号を上記記録装置へ出力するこ
   とを特徴とする再生装置。
2. 【請求項２】ビデオ信号のクロマ信号を低域変換し上記
   ビデオ信号を記録する記録装置において、 上記クロマ信号の側帯波に第１のエンファシスをかける
   エンファシス回路と、 上記エンファシス回路の出力信号に第２のエンファシス
   をかけるバーストエンファシス回路と、 ダビング時には上記クロマ信号を選択し、通常記録時に
   は上記バーストエンファシス回路の出力信号を選択する
   第１の選択回路と、 上記クロマ信号のバースト信号にロックした信号に基づ
   いて第１の制御信号を発生する制御信号発生回路と、 第３の基準信号を発生する第３の基準信号発生回路と、 ダビング時には上記第３の基準信号を選択し、通常記録
   時には上記第１の制御信号とを選択する第２の選択回路
   と、 上記第１の選択回路の出力信号を上記第２の選択回路の
   出力信号に基づいて低域変換する第３の周波数変換回路
   とを有することを特徴とする記録装置。