JP3121885B2 - 平面型表示デバイス - Google Patents
平面型表示デバイスInfo
- Publication number
- JP3121885B2 JP3121885B2 JP31315291A JP31315291A JP3121885B2 JP 3121885 B2 JP3121885 B2 JP 3121885B2 JP 31315291 A JP31315291 A JP 31315291A JP 31315291 A JP31315291 A JP 31315291A JP 3121885 B2 JP3121885 B2 JP 3121885B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- electrode
- electrodes
- groups
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、強誘電性液晶などの双
安定性を有し、多階調の表示を行うマトリックス駆動方
式の平面型表示デバイスに関するものである。
安定性を有し、多階調の表示を行うマトリックス駆動方
式の平面型表示デバイスに関するものである。
【０００２】
【従来の技術および発明の背景】高速スイッチング特性
と双安定性（メモリー性）を有する強誘電性液晶などを
用いて中間調の濃度表示を可能にした平面型表示デバイ
スが公知である。その双安定性という特性を利用した種
々の駆動方法も提案されている。
と双安定性（メモリー性）を有する強誘電性液晶などを
用いて中間調の濃度表示を可能にした平面型表示デバイ
スが公知である。その双安定性という特性を利用した種
々の駆動方法も提案されている。
【０００３】例えば等分割走査法が公知である。この方
法は図１１の説明図に示すように、１フレーム周期Ｔf
を２N階調（例えば２4＝１６階調）とした時には（２N
−１）＝１５に等分割し、分割した各ブロック内で全走
査線（その数Ｙを例えば４８０本とする）を走査し、走
査線毎に書き込みタイミングをづらしつつ書き込むもの
である。図中ＲＳは各走査線に対応する書き込み走査の
タイミングを簡略化して示すものである。この方法にお
いては描く階調に応じて黒または白に書き込むブロック
数を０から１５まで変化させる。例えば階調１ではフレ
ーム周期Ｔfの最初のブロックの時間だけ黒または白に
書き込み、階調１０では最初のブロックから１０番目の
ブロックまで間を黒または白に書き込むものである。
法は図１１の説明図に示すように、１フレーム周期Ｔf
を２N階調（例えば２4＝１６階調）とした時には（２N
−１）＝１５に等分割し、分割した各ブロック内で全走
査線（その数Ｙを例えば４８０本とする）を走査し、走
査線毎に書き込みタイミングをづらしつつ書き込むもの
である。図中ＲＳは各走査線に対応する書き込み走査の
タイミングを簡略化して示すものである。この方法にお
いては描く階調に応じて黒または白に書き込むブロック
数を０から１５まで変化させる。例えば階調１ではフレ
ーム周期Ｔfの最初のブロックの時間だけ黒または白に
書き込み、階調１０では最初のブロックから１０番目の
ブロックまで間を黒または白に書き込むものである。
【０００４】一般にこの種の表示デバイスでは、フレー
ム周期Ｔf内における明または暗となる時間比を変化さ
せることにより中間調の濃度表示を行っている。この場
合同一走査線上の各画素はデータ電極信号によって同時
に書き込まれる。このため、走査線の長手方向に隣接す
る画素が同一明度の場合には、両画素が同時に点滅する
ことになる。このため画面のフリッカが表れ易くなり、
画質が低下するという問題がある。
ム周期Ｔf内における明または暗となる時間比を変化さ
せることにより中間調の濃度表示を行っている。この場
合同一走査線上の各画素はデータ電極信号によって同時
に書き込まれる。このため、走査線の長手方向に隣接す
る画素が同一明度の場合には、両画素が同時に点滅する
ことになる。このため画面のフリッカが表れ易くなり、
画質が低下するという問題がある。
【０００５】走査線に直交する方向に隣接する画素同志
を同一明度にする場合にも点滅のタイミングが接近する
ためフリッカが表れ易くなるが、この場合にはインター
レース走査として隣接する走査電極信号の位相を例えば
逆にすることにより解消し得る。しかしこの場合でも、
前記の走査電極方向に隣接する画素のフリッカは残る。
を同一明度にする場合にも点滅のタイミングが接近する
ためフリッカが表れ易くなるが、この場合にはインター
レース走査として隣接する走査電極信号の位相を例えば
逆にすることにより解消し得る。しかしこの場合でも、
前記の走査電極方向に隣接する画素のフリッカは残る。
【０００６】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、フレーム周期内の明または暗の時間比によ
って中間調表示を行う場合に、走査電極方向に隣接する
画素を同一階調に書込む際に発生し易いフリッカを防止
し画質を向上することができる平面型表示デバイスを提
供することを目的とする。
ものであり、フレーム周期内の明または暗の時間比によ
って中間調表示を行う場合に、走査電極方向に隣接する
画素を同一階調に書込む際に発生し易いフリッカを防止
し画質を向上することができる平面型表示デバイスを提
供することを目的とする。
【０００７】
【発明の構成】本発明によればこの目的は、走査電極お
よびデータ電極の交差領域に双安定性を有する画素を形
成し、各画素をフレーム周期（Ｔf）内で明または暗に
保持する時間比によって中間調表示を可能にした平面型
表示デバイスにおいて、前記走査電極は、前記画素間を
通って前記データ電極に直交する走査電極線と、この走
査電極線に接続されこの走査電極線の両側の画素領域に
交互にのびる電極部とを有し、隣接する走査電極をイン
ターレース走査することを特徴とする平面型表示デバイ
スにより達成される。ここに隣接する走査電極に加わる
信号の位相ができるだけ逆相に近くなるようにすれば、
データ電極方向のフリッカも一層確実に消すことがで
き、画質は一層向上する。
よびデータ電極の交差領域に双安定性を有する画素を形
成し、各画素をフレーム周期（Ｔf）内で明または暗に
保持する時間比によって中間調表示を可能にした平面型
表示デバイスにおいて、前記走査電極は、前記画素間を
通って前記データ電極に直交する走査電極線と、この走
査電極線に接続されこの走査電極線の両側の画素領域に
交互にのびる電極部とを有し、隣接する走査電極をイン
ターレース走査することを特徴とする平面型表示デバイ
スにより達成される。ここに隣接する走査電極に加わる
信号の位相ができるだけ逆相に近くなるようにすれば、
データ電極方向のフリッカも一層確実に消すことがで
き、画質は一層向上する。
【０００８】
【実施例】図１は液晶表示板の電極構造を示す概念図で
あり、同図Ａは走査電極を、同図Ｂはデータ電極を示
す。図２はその組立状態を走査電極線に沿って断面した
断面図である。図２で符号１０は透明ガラス板からなる
上基板、１２は同じく下基板である。１４、１６はこれ
ら上・下基板１０、１２の対向する面に形成されたデー
タ電極と走査電極である。これらの電極１４、１６は互
いに直交している。
あり、同図Ａは走査電極を、同図Ｂはデータ電極を示
す。図２はその組立状態を走査電極線に沿って断面した
断面図である。図２で符号１０は透明ガラス板からなる
上基板、１２は同じく下基板である。１４、１６はこれ
ら上・下基板１０、１２の対向する面に形成されたデー
タ電極と走査電極である。これらの電極１４、１６は互
いに直交している。
【０００９】データ電極１４は図１（Ｂ）に示すように
ＩＴＯ（Indium Tin Oxide）膜などの透明な帯状電極で
ある。走査電極１６は図１（Ａ）に示すように画素間を
通ってデータ電極１４に直交する走査電極線１６Ａと、
この走査電極線１６Ａに接続されこの走査電極線１６Ａ
の両側の画素に交互にのびる電極部１６Ｂとを有する。
走査電極線１６Ａは電圧降下の小さい金属薄膜すなわち
抵抗が小さい金属薄膜で作られ、また電極部１６ＢはＩ
ＴＯ膜などの透明電極で作られている。
ＩＴＯ（Indium Tin Oxide）膜などの透明な帯状電極で
ある。走査電極１６は図１（Ａ）に示すように画素間を
通ってデータ電極１４に直交する走査電極線１６Ａと、
この走査電極線１６Ａに接続されこの走査電極線１６Ａ
の両側の画素に交互にのびる電極部１６Ｂとを有する。
走査電極線１６Ａは電圧降下の小さい金属薄膜すなわち
抵抗が小さい金属薄膜で作られ、また電極部１６ＢはＩ
ＴＯ膜などの透明電極で作られている。
【００１０】これらの電極１４、１６はそれぞれ配向膜
１８、２０で覆われた後、互いに対向するように配置さ
れ、その間隙に液晶２２が挾まれる。２４はこの液晶２
２の間隙を一定に保つためのスペーサである。この結果
両電極１４、１６の間に挾まれた領域すなわちデータ電
極１４と電極部１６Ｂとで挾まれた領域は、この電極１
４、１６間の電圧により透過光量が変化する画素領域と
なる。
１８、２０で覆われた後、互いに対向するように配置さ
れ、その間隙に液晶２２が挾まれる。２４はこの液晶２
２の間隙を一定に保つためのスペーサである。この結果
両電極１４、１６の間に挾まれた領域すなわちデータ電
極１４と電極部１６Ｂとで挾まれた領域は、この電極１
４、１６間の電圧により透過光量が変化する画素領域と
なる。
【００１１】液晶２２としては例えば強誘電性液晶が適
する。この強誘電性液晶２２は、カイラルスメクティッ
クＣ相の液晶で代表される自発分極を示す一群のスメク
ティック液晶材料であり、高速スイッチング現象と双安
定性と呼ばれるメモリー現象を示す。すなわち電場の印
加により形成された自発分極の配向方位が一様に揃った
分子配列状態が、電場を切ってもそのままメモリーされ
る性質を持つ。このように作られた液晶板は、２板の偏
光板（図示せず）間に置かれ、背後に置かれた照明装置
からの透過光量を制御する。
する。この強誘電性液晶２２は、カイラルスメクティッ
クＣ相の液晶で代表される自発分極を示す一群のスメク
ティック液晶材料であり、高速スイッチング現象と双安
定性と呼ばれるメモリー現象を示す。すなわち電場の印
加により形成された自発分極の配向方位が一様に揃った
分子配列状態が、電場を切ってもそのままメモリーされ
る性質を持つ。このように作られた液晶板は、２板の偏
光板（図示せず）間に置かれ、背後に置かれた照明装置
からの透過光量を制御する。
【００１２】
【走査チャート】ここで以下の説明に用いる走査チャー
トを説明する。走査電極１６（図１、２参照）とデータ
電極１４にそれぞれ供給される信号、すなわち走査信号
ｖcとデータ信号ｖIは図３に示すような矩形の波形を持
ったパルスからなる。
トを説明する。走査電極１６（図１、２参照）とデータ
電極１４にそれぞれ供給される信号、すなわち走査信号
ｖcとデータ信号ｖIは図３に示すような矩形の波形を持
ったパルスからなる。
【００１３】走査信号ｖcはリセット、選択、非選択の
３種の信号を組合せて作られる。選択信号Ｓは、それぞ
れτの時間幅を持つ電位が０の状態と電位がＶsの状態
とを持つ階段状の波形を持つ。その時間２τは走査電極
１６上の画素の“明”または“暗”に配向させる期間で
あり、選択期間と呼ぶ。非選択信号Ｎは、それぞれτの
時間幅を有する電位が３Ｖs／４とＶs／４との波形から
なり、その時間幅２τは、他の走査電極１６を走査する
ための期間となる。
３種の信号を組合せて作られる。選択信号Ｓは、それぞ
れτの時間幅を持つ電位が０の状態と電位がＶsの状態
とを持つ階段状の波形を持つ。その時間２τは走査電極
１６上の画素の“明”または“暗”に配向させる期間で
あり、選択期間と呼ぶ。非選択信号Ｎは、それぞれτの
時間幅を有する電位が３Ｖs／４とＶs／４との波形から
なり、その時間幅２τは、他の走査電極１６を走査する
ための期間となる。
【００１４】リセット信号Ｒは、２τの間電位がＶsと
なるＲ1と、２τの間電位が０になるＲ2の２つの波形を
持つ。これら３種の信号Ｓ、Ｎ、Ｒは後記するように組
合されて各走査電極１６に供給される。データ電極１４
に供給されるデータ信号ｖIは、図３に示すように２τ
の時間幅を有するオンおよびオフの２種の信号を持つ。
なるＲ1と、２τの間電位が０になるＲ2の２つの波形を
持つ。これら３種の信号Ｓ、Ｎ、Ｒは後記するように組
合されて各走査電極１６に供給される。データ電極１４
に供給されるデータ信号ｖIは、図３に示すように２τ
の時間幅を有するオンおよびオフの２種の信号を持つ。
【００１５】走査電極１６上の走査信号ｖcとデータ電
極１４上のデータ信号ｖIとが交差する画素領域では、
図４に示すように両信号ｖc、ｖIが組合されて画素電圧
（ｖc−ｖI）が加わることになる。すなわち走査信号ｖ
c がリセット信号Ｒである時には、Ｒ1およびＲ2の各時
間２τに対するデータ信号ｖIのオン・オフ状態に対応
して４種類の異なる画素電圧［ｖc−ｖI］Rが得られ
る。ここで画素の明暗の変化に寄与するのは最後の電圧
の部分すなわち斜線部分であり、この斜線部分の面積τ
×ＶSが常に一定以上になることにより画素を強制的に
“暗”にする。すなわちデータ信号ｖIのオン・オフに
関係なく常に“暗”に“リセット”するものである。
極１４上のデータ信号ｖIとが交差する画素領域では、
図４に示すように両信号ｖc、ｖIが組合されて画素電圧
（ｖc−ｖI）が加わることになる。すなわち走査信号ｖ
c がリセット信号Ｒである時には、Ｒ1およびＲ2の各時
間２τに対するデータ信号ｖIのオン・オフ状態に対応
して４種類の異なる画素電圧［ｖc−ｖI］Rが得られ
る。ここで画素の明暗の変化に寄与するのは最後の電圧
の部分すなわち斜線部分であり、この斜線部分の面積τ
×ＶSが常に一定以上になることにより画素を強制的に
“暗”にする。すなわちデータ信号ｖIのオン・オフに
関係なく常に“暗”に“リセット”するものである。
【００１６】走査信号ｖcが選択信号Ｓである時には、
データ信号ｖIのオン・オフに対応して図４に示す２種
の画素電圧［ｖc−ｖI］Sが得られる。データ信号ｖIが
オンの時には画素電圧はＶSとなり、画素を“明”にす
る。データ信号ｖIがオフの時には画素電圧はＶS／２と
なり画素の明暗を変化させることがない。走査信号ｖc
が非選択信号Ｎである時には、データ信号ｖIがオンで
あってもオフであっても画素の明暗を変えるだけの画素
電圧［ｖc−ｖI］Nが得られず、明暗は変化しない。
データ信号ｖIのオン・オフに対応して図４に示す２種
の画素電圧［ｖc−ｖI］Sが得られる。データ信号ｖIが
オンの時には画素電圧はＶSとなり、画素を“明”にす
る。データ信号ｖIがオフの時には画素電圧はＶS／２と
なり画素の明暗を変化させることがない。走査信号ｖc
が非選択信号Ｎである時には、データ信号ｖIがオンで
あってもオフであっても画素の明暗を変えるだけの画素
電圧［ｖc−ｖI］Nが得られず、明暗は変化しない。
【００１７】走査信号ｖcは、選択信号Ｓ、非選択信号
Ｎ、リセット信号Ｒが図５の（Ａ）に示すように組合さ
れて異なる走査電極１６に順に供給される。ここに走査
信号ｖc1、ｖc2、ｖc3…はそれぞれ隣接する走査電極１
６に印加される。また選択信号Ｓの直前にはリセット信
号Ｒが加えられ、これらの信号（Ｒ1 Ｒ2 Ｓ）を一組と
して書き込みが行われる。この書き込み信号をＲＳで示
す。
Ｎ、リセット信号Ｒが図５の（Ａ）に示すように組合さ
れて異なる走査電極１６に順に供給される。ここに走査
信号ｖc1、ｖc2、ｖc3…はそれぞれ隣接する走査電極１
６に印加される。また選択信号Ｓの直前にはリセット信
号Ｒが加えられ、これらの信号（Ｒ1 Ｒ2 Ｓ）を一組と
して書き込みが行われる。この書き込み信号をＲＳで示
す。
【００１８】このように走査信号ｖcは、書き込み信号
ＲＳと非選択信号Ｎとリセット信号Ｒとで構成されるか
ら、図５の（Ａ）を簡略化して同図の（Ｂ）のように示
すことができ、さらに簡略化して同図の（Ｃ）のように
書き込み走査を示すタイミングを直線ＲＳで、リセット
のタイミングを破線Ｒで示す。
ＲＳと非選択信号Ｎとリセット信号Ｒとで構成されるか
ら、図５の（Ａ）を簡略化して同図の（Ｂ）のように示
すことができ、さらに簡略化して同図の（Ｃ）のように
書き込み走査を示すタイミングを直線ＲＳで、リセット
のタイミングを破線Ｒで示す。
【００１９】
【第１の実施例】図６は４（＝２2）階調の実施例の走
査チャート図である。この実施例は請求項２の発明に対
応するものである。この実施例ではフレーム周期Ｔfを
４（＝２2）個の等間隔のブロックに分割し、１個およ
び２個のブロックからなる２つのフィールドＦ1、Ｆ2の
先頭ブロックを書き込み信号ＲＳを持つ書き込みブロッ
クとし、残り１つのブロックをリセット信号Ｒを持つリ
セットブロックＢ（Ｒ）とした。
査チャート図である。この実施例は請求項２の発明に対
応するものである。この実施例ではフレーム周期Ｔfを
４（＝２2）個の等間隔のブロックに分割し、１個およ
び２個のブロックからなる２つのフィールドＦ1、Ｆ2の
先頭ブロックを書き込み信号ＲＳを持つ書き込みブロッ
クとし、残り１つのブロックをリセット信号Ｒを持つリ
セットブロックＢ（Ｒ）とした。
【００２０】この場合には、図６の（Ａ）と（Ｂ）の上
段に示すように２つの組合せが可能であり、これら
（Ａ）、（Ｂ）に対して、書込みブロックが複数同時に
発生しないフィールドＦ1、Ｆ2の組合せとしては、それ
ぞれ図６の（Ａ）、（Ｂ）の下段に示すものが可能であ
る。すなわち（Ａ）、（Ｂ）の各場合に２つの組合せが
可能である。そこで走査電極１６の総数すなわち１つの
画面の全走査線数Ｙ（例えば４８０本）を２つの群
Ｙ1、Ｙ2に分割し、それぞれＹ／２（＝２４０本）づつ
とする。
段に示すように２つの組合せが可能であり、これら
（Ａ）、（Ｂ）に対して、書込みブロックが複数同時に
発生しないフィールドＦ1、Ｆ2の組合せとしては、それ
ぞれ図６の（Ａ）、（Ｂ）の下段に示すものが可能であ
る。すなわち（Ａ）、（Ｂ）の各場合に２つの組合せが
可能である。そこで走査電極１６の総数すなわち１つの
画面の全走査線数Ｙ（例えば４８０本）を２つの群
Ｙ1、Ｙ2に分割し、それぞれＹ／２（＝２４０本）づつ
とする。
【００２１】走査する時には２つの群Ｙ1、Ｙ2を同時に
並行して図６の（Ａ）または（Ｂ）の走査チャートに従
って走査する。この結果全ての時刻において異なる群Ｙ
1、Ｙ2の書き込みブロックが重なることがなくなる。換
言すれば或る時刻に対応する書き込みブロック毎に１つ
の群Ｙ1またはＹ2を選択してこの１群内の走査電極１６
上の各画素を明または暗に記憶させる。またリセットブ
ロックＢ（Ｒ）ではこれを含む群Ｙ1またはＹ2の走査電
極１６上の各画素をリセットする。
並行して図６の（Ａ）または（Ｂ）の走査チャートに従
って走査する。この結果全ての時刻において異なる群Ｙ
1、Ｙ2の書き込みブロックが重なることがなくなる。換
言すれば或る時刻に対応する書き込みブロック毎に１つ
の群Ｙ1またはＹ2を選択してこの１群内の走査電極１６
上の各画素を明または暗に記憶させる。またリセットブ
ロックＢ（Ｒ）ではこれを含む群Ｙ1またはＹ2の走査電
極１６上の各画素をリセットする。
【００２２】この実施例において、特に図６（Ａ）のフ
レーム配列を採用すれば、群Ｙ1とＹ2の位相が常に１８
０°ずれることになる。従って両群Ｙ1、Ｙ2を順にイン
ターレース走査すれば、隣接する走査電極１６上の画素
間でのフリッカが防止され得る。すなわち群Ｙ1のｎ番
目の次に群Ｙ2のｎ番目の走査線を配置するようにすれ
ば、データ電極１４方向に隣接する画素は同一階調の時
に逆位相で点滅するからである。また走査電極１６は図
１（Ａ）に示したように、走査電極１６方向に並ぶ各画
素に対して電極部１６Ｂが上下に交互に配置されている
から、走査電極１６方向に隣接する画素は同一階調の時
に逆位相で点滅する。このため走査電極１６方向のフリ
ッカも防止され得る。
レーム配列を採用すれば、群Ｙ1とＹ2の位相が常に１８
０°ずれることになる。従って両群Ｙ1、Ｙ2を順にイン
ターレース走査すれば、隣接する走査電極１６上の画素
間でのフリッカが防止され得る。すなわち群Ｙ1のｎ番
目の次に群Ｙ2のｎ番目の走査線を配置するようにすれ
ば、データ電極１４方向に隣接する画素は同一階調の時
に逆位相で点滅するからである。また走査電極１６は図
１（Ａ）に示したように、走査電極１６方向に並ぶ各画
素に対して電極部１６Ｂが上下に交互に配置されている
から、走査電極１６方向に隣接する画素は同一階調の時
に逆位相で点滅する。このため走査電極１６方向のフリ
ッカも防止され得る。
【００２３】この場合にフレーム周期（Ｔ f ）は、４
（＝２ N ＝２ 2 ）個より多い数（４＋Ｘ）（＝２ 2 ＋Ｘ、
但しＸは０または正の整数）のブロックに分割してもよ
い。この時は余分なブロックを含む（Ｘ＋１）個のブロ
ックをリセットブロックＢ（Ｒ）とすることにより、余
分なＸ個のブロックが画素の明暗に影響を及ぼすのを防
ぐことができる。
（＝２ N ＝２ 2 ）個より多い数（４＋Ｘ）（＝２ 2 ＋Ｘ、
但しＸは０または正の整数）のブロックに分割してもよ
い。この時は余分なブロックを含む（Ｘ＋１）個のブロ
ックをリセットブロックＢ（Ｒ）とすることにより、余
分なＸ個のブロックが画素の明暗に影響を及ぼすのを防
ぐことができる。
【００２４】
【第２の実施例】図７は２N＝２3＝８階調の実施例の走
査チャート図である。この実施例は請求項３の発明に対
応するものである。この実施例ではフレーム周期Ｔfを
３（＝Ｎ）個の等間隔のフィ−ルドＦ1、Ｆ2 、Ｆ3に分
割する。各フィ−ルド内で全ての走査線（４８０本）に
書込みを行うタイミングが実線の直線ＲＳで示されてい
る。全走査線は書込みの前半が行われる群Ｙ1と、書込
みの後半が行われる群Ｙ2とに等分割される。従って各
群Ｙ1、Ｙ2は２４０本の走査線を持つ。
査チャート図である。この実施例は請求項３の発明に対
応するものである。この実施例ではフレーム周期Ｔfを
３（＝Ｎ）個の等間隔のフィ−ルドＦ1、Ｆ2 、Ｆ3に分
割する。各フィ−ルド内で全ての走査線（４８０本）に
書込みを行うタイミングが実線の直線ＲＳで示されてい
る。全走査線は書込みの前半が行われる群Ｙ1と、書込
みの後半が行われる群Ｙ2とに等分割される。従って各
群Ｙ1、Ｙ2は２４０本の走査線を持つ。
【００２５】これら各群Ｙ1、Ｙ2では、それぞれのフィ
−ルドＦ1〜Ｆ3に対し、書込みタイミングＲＳから２n
（ｎは０からＮ−１までの整数）すなわち２0＝１、２1
＝２、２2＝４の階調に対応する時間後にリセットが行
われる。そのタイミングは破線の直線Ｒで示されてい
る。ここに各群Ｙ1、Ｙ2では、同一階調の期間が時間的
に重ならないようにリセットのタイミングＲが設定され
る。この実施例では各群Ｙ1、Ｙ2のｎ番目の走査線（Ｙ
1−ｎ）と（Ｙ2−ｎ）とは、位相が１８０°づれ、逆位
相となっている。２番目以降の走査線も同様である。
−ルドＦ1〜Ｆ3に対し、書込みタイミングＲＳから２n
（ｎは０からＮ−１までの整数）すなわち２0＝１、２1
＝２、２2＝４の階調に対応する時間後にリセットが行
われる。そのタイミングは破線の直線Ｒで示されてい
る。ここに各群Ｙ1、Ｙ2では、同一階調の期間が時間的
に重ならないようにリセットのタイミングＲが設定され
る。この実施例では各群Ｙ1、Ｙ2のｎ番目の走査線（Ｙ
1−ｎ）と（Ｙ2−ｎ）とは、位相が１８０°づれ、逆位
相となっている。２番目以降の走査線も同様である。
【００２６】走査する時には２つの群Ｙ1、Ｙ2をインタ
ーレースにして走査を行う。すなわち各群Ｙ1、Ｙ2のｎ
番目の走査線（Ｙ1−ｎ）と（Ｙ2−ｎ）とを交互に並べ
て（図８参照）走査する。各群の走査線（Ｙ1−ｎ）、
（Ｙ2−ｎ）は、すべての時刻で常に異なる階調の期間
となっている。特に２つの群Ｙ1、Ｙ2のｎ番目の走査線
は位相が１８０°づれて互いに逆相になっている。
ーレースにして走査を行う。すなわち各群Ｙ1、Ｙ2のｎ
番目の走査線（Ｙ1−ｎ）と（Ｙ2−ｎ）とを交互に並べ
て（図８参照）走査する。各群の走査線（Ｙ1−ｎ）、
（Ｙ2−ｎ）は、すべての時刻で常に異なる階調の期間
となっている。特に２つの群Ｙ1、Ｙ2のｎ番目の走査線
は位相が１８０°づれて互いに逆相になっている。
【００２７】このため両走査線では点滅タイミングが１
８０°づれ、その明暗は図７にＩで示すようになる。こ
の図のＩは階調を“２”とした時の明度を示し、その変
化周期はＴf／２となり，フレーム周期Ｔfの半分になる
ことが解る（空間的積分効果）。このためデータ電極１
４方向のフリッカが防止できることになる。また走査電
極１６方向のフリッカは前記図１（Ａ）の電極構造を採
用することにより防止できる。
８０°づれ、その明暗は図７にＩで示すようになる。こ
の図のＩは階調を“２”とした時の明度を示し、その変
化周期はＴf／２となり，フレーム周期Ｔfの半分になる
ことが解る（空間的積分効果）。このためデータ電極１
４方向のフリッカが防止できることになる。また走査電
極１６方向のフリッカは前記図１（Ａ）の電極構造を採
用することにより防止できる。
【００２８】図７ではフレーム周期（Ｔ f ）を３（＝
Ｎ）個のフィールドＦ 1 、Ｆ 2 、Ｆ 3 に分割するものを示
したが、フレーム周期（Ｔ f ）は３個以外の数Ｎ（Ｎ＞
３）に分 割してもよい。この場合フィールドＦ 1 、…Ｆ N
に分割し、各フィールドＦ 1 、…Ｆ N 内で全走査電極に対
してそれぞれ書込みを行う一方、全走査電極を複数の群
に分割し、これらの各群内では各フィールドＦ 1 、…Ｆ N
の書込みからそれぞれ２ n （ｎは０、１、…Ｎ−１）の
階調に対応する時間後にリセットし、各群内の同一階調
の期間が重ならないように各群をインターレース走査す
ればよい。
Ｎ）個のフィールドＦ 1 、Ｆ 2 、Ｆ 3 に分割するものを示
したが、フレーム周期（Ｔ f ）は３個以外の数Ｎ（Ｎ＞
３）に分 割してもよい。この場合フィールドＦ 1 、…Ｆ N
に分割し、各フィールドＦ 1 、…Ｆ N 内で全走査電極に対
してそれぞれ書込みを行う一方、全走査電極を複数の群
に分割し、これらの各群内では各フィールドＦ 1 、…Ｆ N
の書込みからそれぞれ２ n （ｎは０、１、…Ｎ−１）の
階調に対応する時間後にリセットし、各群内の同一階調
の期間が重ならないように各群をインターレース走査す
ればよい。
【００２９】
【第３の実施例】図９は１６（＝２4）階調の場合に適
用した実施例の走査チャート図、図１０はその斜線部分
の拡大図である。この実施例は請求項４の発明に対応す
る。この実施例ではフレーム周期Ｔfを（２N−１）＝１
５個の等間隔のブロックに等分割し、１、２、４、８個
のブロックからなる４つのフィールドＦ1〜Ｆ4の先頭ブ
ロックを書き込み信号ＲＳを持つ書き込みブロックとし
た。また走査線数Ｙ＝４８０を１５等分して３２本づつ
の走査線を有する群Ｙ1〜Ｙ15に等分割した。図６で階
調２0＝１の書込み信号ＲＳのタイミングをタイミング
ラインＡ、階調２1＝２の書込みタイミングをタイミン
グラインＢで表す。同様に階調２2＝４、２3＝８の書込
みタイミングをタイミングラインＣ、Ｄで表す。
用した実施例の走査チャート図、図１０はその斜線部分
の拡大図である。この実施例は請求項４の発明に対応す
る。この実施例ではフレーム周期Ｔfを（２N−１）＝１
５個の等間隔のブロックに等分割し、１、２、４、８個
のブロックからなる４つのフィールドＦ1〜Ｆ4の先頭ブ
ロックを書き込み信号ＲＳを持つ書き込みブロックとし
た。また走査線数Ｙ＝４８０を１５等分して３２本づつ
の走査線を有する群Ｙ1〜Ｙ15に等分割した。図６で階
調２0＝１の書込み信号ＲＳのタイミングをタイミング
ラインＡ、階調２1＝２の書込みタイミングをタイミン
グラインＢで表す。同様に階調２2＝４、２3＝８の書込
みタイミングをタイミングラインＣ、Ｄで表す。
【００３０】ここに各タイミングラインＡ〜Ｄの書込み
期間Ｔrは、図１０に示すように、タイミングラインＡ
〜Ｄのいずれか１つの選択期間Ｓと、他のタイミングラ
インに対する非選択期間Ｎとで形成される。この実施例
ではフィールドは４つなので書込み期間Ｔrは１つの選
択期間Ｓと３つの非選択期間Ｎとで形成される。なお図
１０では各走査線信号上でＳで示された選択期間以外の
期間は全て非選択期間Ｎである。
期間Ｔrは、図１０に示すように、タイミングラインＡ
〜Ｄのいずれか１つの選択期間Ｓと、他のタイミングラ
インに対する非選択期間Ｎとで形成される。この実施例
ではフィールドは４つなので書込み期間Ｔrは１つの選
択期間Ｓと３つの非選択期間Ｎとで形成される。なお図
１０では各走査線信号上でＳで示された選択期間以外の
期間は全て非選択期間Ｎである。
【００３１】このように同じフィールド例えばＦ1内で
書込みを行う異なる群例えばＹ1、Ｙ9、Ｙ13、Ｙ15の選
択期間を時間的にづらしつつ書込み期間Ｔrを各群Ｙ1、
Ｙ9、Ｙ13、Ｙ15の各走査線に対して設定する。この結
果各タイミングラインＡ〜Ｄ上の書込み期間Ｔrが重な
っているにもかかわらず、選択期間Ｓは時間的に重なら
ないから、各タイミングラインＡ〜Ｄ上の走査電極１６
上の各画素を明または暗に選択的に記憶させることがで
きる。
書込みを行う異なる群例えばＹ1、Ｙ9、Ｙ13、Ｙ15の選
択期間を時間的にづらしつつ書込み期間Ｔrを各群Ｙ1、
Ｙ9、Ｙ13、Ｙ15の各走査線に対して設定する。この結
果各タイミングラインＡ〜Ｄ上の書込み期間Ｔrが重な
っているにもかかわらず、選択期間Ｓは時間的に重なら
ないから、各タイミングラインＡ〜Ｄ上の走査電極１６
上の各画素を明または暗に選択的に記憶させることがで
きる。
【００３２】図９ではフレーム周期（Ｔ f ）を１５（＝
２ 4 −１）個のブロックに分割したが、分割したブロッ
ク数はこれに限られない。この実施態様を一般化すれば
次のようになる。すなわちフレーム周期（Ｔ f ）はそれ
ぞれ２ n （ｎは０、１、…、Ｎ−１）個のブロックから
なるそれぞれ２ n 階調に対応するＮ個のフィールド（Ｆ 1
〜Ｆ N ）を含み、全走査電極を（２ N −１）個の群に等分
割する一方、各フィールドの先頭ブロックに設けた書込
み期間（Ｔ r ）を２ n 階調の１つの階調に対する選択期間
と他の全ての階調に対する非選択期間とで形成し、各階
調に対する選択期間が時間的に重ならないように書込み
期間Ｔ r を時間的に重複させるものである。
２ 4 −１）個のブロックに分割したが、分割したブロッ
ク数はこれに限られない。この実施態様を一般化すれば
次のようになる。すなわちフレーム周期（Ｔ f ）はそれ
ぞれ２ n （ｎは０、１、…、Ｎ−１）個のブロックから
なるそれぞれ２ n 階調に対応するＮ個のフィールド（Ｆ 1
〜Ｆ N ）を含み、全走査電極を（２ N −１）個の群に等分
割する一方、各フィールドの先頭ブロックに設けた書込
み期間（Ｔ r ）を２ n 階調の１つの階調に対する選択期間
と他の全ての階調に対する非選択期間とで形成し、各階
調に対する選択期間が時間的に重ならないように書込み
期間Ｔ r を時間的に重複させるものである。
【００３３】ここで走査線Ｙを上下２つのグループ
ＹA、ＹBに等分割し、各グループの走査線を上から順に
｛Ａ−１、Ａ−２、…Ａ−Ｙ／２｝および｛Ｂ−１、Ｂ
−２、…Ｂ−Ｙ／２｝とする。各グループＹA、ＹB内の
同一順番の走査信号は、図９から明らかなように１８０
°位相がづれている。すなわち（Ａ−ｎ）と（Ｂ−ｎ）
の走査線の信号は１８０°位相がづれている。これら各
グループＹA、ＹBの同一順番の走査信号を交互に並べて
インターレース（順次）走査することによりデータ電極
１４方向のフリッカを抑制することが可能になる。すな
わち異なる群の走査電極をインターレース走査して同一
階調のフィールド同志がデータ電極方向に連続しないよ
うにすればよい。また走査電極１６方向のフリッカは前
記図１（Ａ）の電極構造により防止できる。
ＹA、ＹBに等分割し、各グループの走査線を上から順に
｛Ａ−１、Ａ−２、…Ａ−Ｙ／２｝および｛Ｂ−１、Ｂ
−２、…Ｂ−Ｙ／２｝とする。各グループＹA、ＹB内の
同一順番の走査信号は、図９から明らかなように１８０
°位相がづれている。すなわち（Ａ−ｎ）と（Ｂ−ｎ）
の走査線の信号は１８０°位相がづれている。これら各
グループＹA、ＹBの同一順番の走査信号を交互に並べて
インターレース（順次）走査することによりデータ電極
１４方向のフリッカを抑制することが可能になる。すな
わち異なる群の走査電極をインターレース走査して同一
階調のフィールド同志がデータ電極方向に連続しないよ
うにすればよい。また走査電極１６方向のフリッカは前
記図１（Ａ）の電極構造により防止できる。
【００３４】以上の各実施例では隣接する走査電極の信
号の位相が１８０°ずれるようにして走査電極同志のフ
リッカも防止しているが、本発明はこれに限定されるも
のではなく、隣接する走査電極をインターレース走査す
ればよい。隣接する走査電極の信号の位相をずらす場合
は１８０°が好ましいが、位相のずれが１８０°以外で
あっても走査電極間のフリッカ防止効果が得られること
は勿論であり、本発明はこのような実施例も包含する。
号の位相が１８０°ずれるようにして走査電極同志のフ
リッカも防止しているが、本発明はこれに限定されるも
のではなく、隣接する走査電極をインターレース走査す
ればよい。隣接する走査電極の信号の位相をずらす場合
は１８０°が好ましいが、位相のずれが１８０°以外で
あっても走査電極間のフリッカ防止効果が得られること
は勿論であり、本発明はこのような実施例も包含する。
【００３５】以上の実施例は強誘電性液晶を用いている
が、本発明は明または暗に書き込まれた状態を書き換え
信号ＲＳやリセット信号Ｒが入力されるまで維持する双
安定性（メモリ性）を有する平面型表示デバイスであれ
ば適用でき、液晶に限らずプラズマ表示パネルなど他の
表示デバイスにも適用でき、本発明はこれらを包含す
る。
が、本発明は明または暗に書き込まれた状態を書き換え
信号ＲＳやリセット信号Ｒが入力されるまで維持する双
安定性（メモリ性）を有する平面型表示デバイスであれ
ば適用でき、液晶に限らずプラズマ表示パネルなど他の
表示デバイスにも適用でき、本発明はこれらを包含す
る。
【００３６】
【発明の効果】請求項１の発明は以上のように、双安定
性を有する各画素を、明または暗にする時間比によって
中間調表示を可能にした場合に、走査電極が各画素間を
通る走査電極線と、この走査電極線から交互に両側の画
素領域にのびる電極部とを有する構造とし、隣接する走
査電極をインターレース走査するものであるから、走査
電極方向に隣接する画素は互いに隣接する走査電極によ
り決まる異なるタイミングに点滅することになり、デー
タ電極方向に隣接する画素もインターレースされる隣接
する走査電極により決まる異なるタイミングで点滅する
ことになる。このためこの走査電極方向およびデータ電
極方向のフリッカを防止して画質を向上させることがで
きる。
性を有する各画素を、明または暗にする時間比によって
中間調表示を可能にした場合に、走査電極が各画素間を
通る走査電極線と、この走査電極線から交互に両側の画
素領域にのびる電極部とを有する構造とし、隣接する走
査電極をインターレース走査するものであるから、走査
電極方向に隣接する画素は互いに隣接する走査電極によ
り決まる異なるタイミングに点滅することになり、デー
タ電極方向に隣接する画素もインターレースされる隣接
する走査電極により決まる異なるタイミングで点滅する
ことになる。このためこの走査電極方向およびデータ電
極方向のフリッカを防止して画質を向上させることがで
きる。
【００３７】ここに走査線を複数の群に分割して、書込
みタイミングが異なる群の走査線が隣接するようにイン
ターレース走査をしてもよい（請求項２、３、４）。こ
の場合隣接する走査電極の信号の位相が１８０°ずれる
ようにすればこのフリッカ防止効果は一層大きくなる
（請求項５）。
みタイミングが異なる群の走査線が隣接するようにイン
ターレース走査をしてもよい（請求項２、３、４）。こ
の場合隣接する走査電極の信号の位相が１８０°ずれる
ようにすればこのフリッカ防止効果は一層大きくなる
（請求項５）。
【図１】液晶表示板の電極配置を示す概念図
【図２】そのII−II線断面図
【図３】走査信号とデータ信号のパルスの波形図
【図４】画素電圧の波形図
【図５】走査チャートの説明図
【図６】第１の実施例の走査チャート図
【図７】第２の実施例の走査チャート図
【図８】その点滅タイミングの説明図
【図９】第３の実施例の走査チャート図
【図１０】その走査線配列の説明図
【図１１】従来の等分割走査法の説明図
１０ 上基板 １２ 下基板 １４ データ電極 １６ 走査電極 １６Ａ 走査電極線 １６Ｂ 電極部 ２２ 液晶 Ｔf フレーム周期 Ｆ1、Ｆ2… フィールド Ｙ1、Ｙ2… 群 Ｔr 書込み期間 Ｓ 選択期間 Ｎ 非選択期間
Claims (5)
- 【請求項１】 走査電極およびデータ電極の交差領域に
双安定性を有する画素を形成し、各画素をフレーム周期
（Ｔf）内で明または暗に保持する時間比によって中間
調表示を可能にした平面型表示デバイスにおいて、 前記 走査電極は、前記画素間を通って前記データ電極に
直交する走査電極線と、この走査電極線に接続されこの
走査電極線の両側の画素領域に交互にのびる電極部とを
有し、隣接する走査電極をインターレース走査すること
を特徴とする平面型表示デバイス。 - 【請求項２】 フレーム周期（Ｔf）を（２N＋Ｘ）個
（Ｘは０または正の整数）のブロックに分割し、それぞ
れ２n個（ｎは０、１、…、Ｎ−１）のブロックからな
るＮ個のフィールドの先頭にそれぞれ書込みブロックを
設け、（Ｘ＋１）個のブロックをリセットブロックとす
る一方、前記書込みブロックが複数同時に発生しない組
合せからなる群に前記走査電極を分割し、同一ブロック
数のフィールド同志がデータ電極方向に連続しないよう
に各群を配列し、各群の走査電極をインターレース走査
する請求項１の平面型表示デバイス。 - 【請求項３】 フレーム周期（Ｔf）をＮ個のフィール
ド（Ｆ1〜ＦN）に等分割し、各フィールド内で全走査電
極に対してそれぞれ書込みを行う一方、全走査電極を複
数の群に分割し、これらの各群内では前記各フィールド
の書込みからそれぞれ２n（ｎは０、１、…、Ｎ−１）
の階調に対応する時間後にリセットし、各群内の同一階
調の期間が同時に重ならないように各群をインターレー
ス走査する請求項２の平面型表示デバイス。 - 【請求項４】 フレーム周期（Ｔf）はそれぞれ２n（ｎ
は０、１、…、Ｎ−１）個のブロックからなるそれぞれ
２n階調に対応するＮ個のフィールド（Ｆ1〜ＦN）を含
み、全走査電極を（２N−１）個の群に等分割する一
方、各フィールドの先頭ブロックに設けた書込み期間
（Ｔr）を２n階調の１つの階調に対する選択期間と他の
全ての階調に対する非選択期間とで形成し、各階調に対
する選択期間が時間的に重ならないように書込み期間Ｔ
rを時間的に重複させ、異なる群の走 査電極をインター
レース走査して同一階調のフィールド同志がデータ電極
方向に連続しないようにした請求項２の平面型表示デバ
イス。 - 【請求項５】 隣接する走査電極の信号の位相がほぼ１
８０°づれている請求項３または４の平面型表示デバイ
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31315291A JP3121885B2 (ja) | 1991-11-01 | 1991-11-01 | 平面型表示デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31315291A JP3121885B2 (ja) | 1991-11-01 | 1991-11-01 | 平面型表示デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127624A JPH05127624A (ja) | 1993-05-25 |
| JP3121885B2 true JP3121885B2 (ja) | 2001-01-09 |
Family
ID=18037740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31315291A Expired - Fee Related JP3121885B2 (ja) | 1991-11-01 | 1991-11-01 | 平面型表示デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3121885B2 (ja) |
-
1991
- 1991-11-01 JP JP31315291A patent/JP3121885B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05127624A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230755B2 (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| KR0154356B1 (ko) | 디스플레이 장치 | |
| TWI234132B (en) | Driving method for electro-optical apparatus, electro-optical apparatus and electronic equipment | |
| TW589476B (en) | Method for driving liquid crystal display device | |
| EP0545400B1 (en) | Liquid crystal display apparatus | |
| US6172662B1 (en) | Method of driving liquid crystal display device, a liquid crystal display, electronic equipment and a driving circuit | |
| US5162932A (en) | Method of driving a liquid crystal display with minimum frequency variation of pixel voltage | |
| KR100366933B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JP3586023B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US6232943B1 (en) | Liquid crystal display | |
| JP3428786B2 (ja) | 表示装置の駆動方法および液晶表示装置 | |
| JP3121885B2 (ja) | 平面型表示デバイス | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0588646A (ja) | 平面型表示デバイスのマトリツクス駆動方法 | |
| JP3233010B2 (ja) | 液晶表示装置 | |
| JPH0580297A (ja) | 平面型表示デバイスのマトリツクス駆動方法 | |
| JP3108844B2 (ja) | 表示装置 | |
| JP2000181395A (ja) | マトリックス型表示装置 | |
| JP2575196B2 (ja) | 表示装置の駆動法 | |
| JP3627354B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3515201B2 (ja) | 液晶表示装置とその駆動方法 | |
| KR100639602B1 (ko) | 네마틱액정의구동방법 | |
| JPS63138316A (ja) | 液晶表示方法 | |
| JP3485986B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH1152335A (ja) | 液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071020 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071020 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081020 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101020 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20111020 |
|
| LAPS | Cancellation because of no payment of annual fees |