JP3118780B2 - 制御装置及び制御方法 - Google Patents

制御装置及び制御方法

Info

Publication number
JP3118780B2
JP3118780B2 JP02503306A JP50330690A JP3118780B2 JP 3118780 B2 JP3118780 B2 JP 3118780B2 JP 02503306 A JP02503306 A JP 02503306A JP 50330690 A JP50330690 A JP 50330690A JP 3118780 B2 JP3118780 B2 JP 3118780B2
Authority
JP
Japan
Prior art keywords
controller
control
circuit
control device
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02503306A
Other languages
English (en)
Other versions
JPH03504776A (ja
Inventor
ビッツアー・ライナー
ツィーヘル・ペーター
ヘーゲレ・カール・ハインツ
ディットマー・ベルント
ブルケル・ライナー
Original Assignee
ローベルト・ボッシュ・ゲゼルシャフト・ミット・ベシュレクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローベルト・ボッシュ・ゲゼルシャフト・ミット・ベシュレクテル・ハフツング filed Critical ローベルト・ボッシュ・ゲゼルシャフト・ミット・ベシュレクテル・ハフツング
Publication of JPH03504776A publication Critical patent/JPH03504776A/ja
Application granted granted Critical
Publication of JP3118780B2 publication Critical patent/JP3118780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric

Description

【発明の詳細な説明】 従来の技術 本発明は、請求の範囲第１項の技術分野に属するアナ
ログの操作量を発生する電気的な制御装置に関するもの
である。
本発明はさらに、時間的に離散したアナログの振幅連
続信号処理を行う制御器を用いてアナログ量を制御する
方法に関するものである。
アクチュエータ装置、例えば自動車の車台に設けられ
た緩衝弁を操作するアクチュエータ装置は、１〜10msの
時定数を有する。この種のアクチュエータをディジタル
制御する場合には、それに必要な制御装置のプロセッサ
は100μｓの単位のサンプリング間隔で制御偏差を補償
しなければならない。コンピュータプログラムを用いて
デジタル制御器を形成することによって、特に多数の制
御回路を設けて使用する場合には、プロセッサの能力の
大部分を使い果たしてしまう。通常、制御装置のマイク
ロコントローラには多数の他のプロセスとアルゴリズム
がプログラムされているので、システム設計によって決
められたサンプリング時間とアクチュエータ回路に対す
るそれに対応した計算能力を得ることができない。場合
によってはマルチプロセッサシステムを援用することが
必要となる。
あるいは、制御装置を従来のアナログ技術で形成する
ことも可能である。その場合には、この種の解決方法が
柔軟さを欠き、電子的な素子の許容誤差によりアナログ
制御器の伝達関数とパラメータにばらつきが発生すると
いう欠点がある。
本発明の利点 それに対して独立請求項に記載の特徴を有する本発明
では、D/A変換器ないしA/D変換器を使用することなくア
ナログ構成の制御器回路の伝達関数をデジタル量にした
がって所望にまた正確に調節できるので、安価な構成で
制御装置をそれぞれの制御目的に容易に適合させること
ができる、という優れた効果が得られる。
制御装置をデジタルとアナログで構成することによっ
て、この２つの方法の利点をそれぞれ利用することがで
きる。制御器をアナログ構成にすることにより制御偏差
の補償に対するデジタル処理が省かれるので、それに必
要でなくなった処理能力を他の課題に使用することがで
きる。デジタル調節装置によって、それぞれの制御目的
に最適な制御器を形成することが可能になる。適当な制
御器構成、例えばＰ制御器（比例動作）、Ｄ制御器（微
分動作）、Ｉ制御器（積分動作）などを選択して伝達関
数を電子的に制御することにより、かつ／あるいは伝達
関数を量的に設定する制御器パラメータをデジタル的に
変化させることによって、駆動前あるいは駆動中のいず
れの時点においてもそれぞれのアクチュエータ装置に合
わせて変化させることができる。それによって大きな柔
軟性が得られる。さらに、所定の制御器構成を有する多
数の基本制御器回路を同時に組み合わせることも考えら
れ、それによって例えばPD制御器、PI制御器あるいはPI
D制御器などを非常に簡単に形成することができる。ア
ナログの制御器の場合素子の許容誤差によって生じる伝
達関数ないしパラメータのばらつきを排除することがで
きる。
本発明の他の実施例によれば、デジタル調節装置がバ
スに接続され、そのバスを介して制御器構成及び／ある
いは制御器パラメータが変化される。それによってアク
チュエータ装置にすでに設けられているバスを上述の目
的に利用することもできる。
好ましくは、バスインターフェースが設けられ、この
バスインターフェースは、バスを介して各基本制御器回
路を作動させる制御レジスタ並びに各制御器パラメータ
を調節するパラメータレジスタと接続される。それによ
って、バスインターフェースに接続されているプロセッ
サを介して制御レジスタ及びパラメータレジスタがアク
セスされ、制御器を所望どうり調節することができる。
好ましい実施例によれば、バスインターフェースはホス
トプロセッサと接続されている。この構成によれば、各
基本制御器回路は制御レジスタによって制御可能な電子
スイッチを介して加算点に接続されている。制御レジス
タは電子スイッチを選択して制御するので、それぞれの
基本制御器回路が加算点に接続される。基本制御器回路
は、制御器の基本機能例えばＰ、ＩあるいはＤ特性を有
する。さらに、スイッチング機能、特性値データ発生機
能など他の所定の機能を実現することもできる。
制御器パラメータの最も簡単な変形例においては、各
基本制御器回路にパラメータレジスタにより制御され制
御器パラメータを制御する制御回路が設けられている。
好ましくは制御器パラメータはスイッチドキャパシタ素
子（SC素子）により調節される。これは他のコンデンサ
をSC素子に接続することにより電子スイッチング素子及
び／あるいはスイッチング周波数を変化することによっ
て行われる。
アナログの目標値と実際値が基本制御器回路に接続さ
れた加算点に入力される。なお、目標値と実際値はアナ
ログの信号路を介して入力することができる。しかし、
バスインターフェースから来る目標値と実際値を入力す
るためにそれぞれデジタルアナログ変換器（D/A変換
器）を加算点に接続するように構成することも可能であ
る。従ってプロセッサからの目標値と実際値はバスイン
ターフェースを介してD/A変換器に入力され、それによ
って形成されたアナログ値が加算点に入力される。
好ましくは操作量成分を入力するために、バスと加算
段に接続されたD/A変換器が設けられている。操作量成
分は、例えば特性データ値あるいは補正値である。それ
によってプロセッサは、特性データ値の発生ないし補正
処理を行うことができる。
操作量を本来のアクチュエータを駆動する出力段トラ
ンジスタ等をスイッチングさせる信号に直接変換するた
めに、加算段の出力側にパルス幅変調装置が接続されて
いる。スイッチング駆動される出力段のために、好まし
くは下位接続の電流制御回路が設けられている。さらに
出力段（とアクチュエータ）に診断機能を設けることも
できる。
本発明の制御装置の目標値と実際値は、好ましくは電
圧である。上述の電流制御によって、好ましくは実際値
電流の制御が行われる。
好ましい回路構成によれば、制御装置は集積回路（IC
回路）として及び／あるいはハイブリッド回路から構成
される。この種の制御器ICあるいは制御器ハイブリッド
は好ましくはマイクロプロセッサないしマイクロコント
ローラの周辺デバイスとして形成され、あるいはCANイ
ンターフェース（CANコントローラ）を備えた「目的限
定の電子部品」を用いてもよい。
本発明はさらに、アナログの信号処理を行う制御器を
用いてアナログ量を制御する方法に関するものであっ
て、伝達関数並びにこの伝達関数を量的に設定する制御
器パラメータが制御器をデジタル的に調節することによ
り設定される。アナログの制御信号路を用いることによ
り、コンピュータプログラムによりデジタル技術で形成
された制御器と比べて計算能力を著しく省くことができ
る。というのは制御偏差を補償するのに比較的短いサン
プリング間隔で処理する必要がないからである。制御器
をデジタル調節することによって、ホストプロセッサを
介して簡単に伝達関数ないし制御器パラメータを調節す
ることができる。これは好ましくはバス接続を介して行
われる。
好ましくはデジタル駆動を行うことにより対応する基
本制御器回路により求められる複数の伝達関数からそれ
ぞれの制御目的に合った伝達関数が選択される。種々の
基本タイプ（例えばＰタイプ、ＤタイプあるいはＩタイ
プ）と異なる伝達関数を発生させるために、好ましくは
種々の基本制御器回路を組み合わせることも可能であ
る。
本発明の実施例が請求の範囲従属項に記載されてい
る。
図面 以下に本発明を図面を参照して詳細に説明する。
図は本発明に関わる制御装置のブロック図を示す。
ホストプロセッサ１はバス２を介してバスインターフ
ェース３に接続される。更に他のバス４が設けられ、こ
のバスはバスインターフェース３、制御レジスタ５、パ
ラメータレジスタ６並びにデジタル／アナログ変換器
７、８、９に接続される。
更に制御装置は複数の制御回路10を有し、この制御回
路はリード線11を介して基本制御器回路12と接続され
る。図で２つの点線で示されているように図示した制御
回路10及び基本制御器回路12の他に更に同様な回路群を
設けることができる。
基本制御器回路12の出力13は電子スイッチ14を介して
加算段15と接続される。電子スイッチ14はリード線16を
介して制御レジスタ５により駆動される。更に制御回路
10はリード線17を介してパラメータレジスタ６と接続さ
れる。デジタル／アナログ変換器９の出力はリード線18
を介して加算段15と接続される。
アナログの実際値Uistがリード線19を介して制御装置
の加算点20に入力される。目標値Usollはリード線21を
介して他の加算点22に入力される。デジタル／アナログ
変換器７、８はリード線23、24を介して加算点20ないし
22と接続される。更に加算点25が設けられ、この加算点
はリード線26、27を介して加算点20ないし22と接続され
る。この場合装置は次のように構成される。即ち実際値
Uistは負の符号で加算点25に、又目標値Usollは正の符
号で加算点25に入力される。
加算点25からリード線28が延び、このリード線は個々
の基本制御器回路12と接続される。
制御装置により出力線29には操作量が得られる。出力
線29は、正の符号で他の加算点30に接続され、この加算
点には負の符号で実際値電流Iistが入力される。加算点
30の出力31は出力33を備えたパルス幅変調器と接続され
る。
上述したことから、加算点20、22、加算点25、基本制
御器回路12、電子スイッチ14、加算段15並びに加算点30
はアナログ構成の回路に配置され、アナログ量を導くこ
とが理解できる。しかしこれに対してバス２、バス４並
びに、リード線17あるいはそれにリード線11及び／ある
いは16を介してデジタル信号が導かれる。このようにし
て制御レジスタ５、デジタル／アナログ変換器９、電子
スイッチ14、パラメータレジスタ６並びに制御回路10か
ら構成されるデジタル調節装置34が形成される。この調
節装置34はバス２、バスインターフェース３並びにバス
４を介してホストプロセッサ１により制御される。
又図から個々の基本制御回路12は種々の基本制御機能
の実現を可能にすることが理解できる。例えばＰ特性
（比例動作）、Ｉ特性（積分動作）あるいはＤ特性（微
分動作）が設けられており、更に必要に応じてスイッチ
ング機能、特性値データ発生機能など所定の機能を設け
ることができる。制御レジスタ５によりリード線16を介
して電子スイッチ14が任意に制御されるので、該当する
選択された基本制御回路12を加算段15に接続させること
ができる。これにより各基本制御器回路12の伝達関数を
アナログの信号路に投入させることができる。一つの基
本制御器回路12だけを選択し、それにより基本制御機能
を実現させることもできる。又複数の基本制御器回路12
を加算段15に接続させる場合には、それに対応して合成
された伝達関数が得られる。従って伝達関数は個々に、
即ちそれぞれの制御目的に従って制御レジスタ５を駆動
することによりホストプロセッサ１により選択したり、
及び／あるいは駆動中に変化させることができる。
パラメータレジスタ６も前述したようにホストプロセ
ッサ１に接続されるので、ホストプロセッサ１は対応し
た制御機能を実現することができる。リード線17を介し
て制御回路10のスイッチング周波数を制御することがで
きる。それぞれ設定されたスイッチング周波数は対応す
るリード線11を介して該当する基本制御器回路12に入力
され、スイッチドキャパシタ素子（SC素子）を制御し、
それにより各基本制御器回路12の制御器パラメータを変
化させることができる。制御器パラメータはそれぞれ関
連する伝達関数の量ないし大きさを設定する。更にある
いはそれに代えて制御器パラメータをSC素子の容量変化
を介しても制御することができる。これは、他のコンデ
ンサを接続したりあるいは遮断したりすることによって
行うことができる。
上述した制御装置の加算点25にはリード線19、21並び
に加算点20、22及びリード線26、27を介して実際値Uist
と目標値Usollが入力される。加算点25の出力には制御
偏差信号が形成され、この制御偏差信号はリード線28を
介して基本制御器回路12に入力される。基本制御器回路
12により形成される伝達関数はホストプロセッサ１によ
って制御される電子スイッチ14の切り換え位置に従って
決められる。従って制御偏差信号は選択された伝達関数
に従い処理され、その結果が加算段15に導かれる。更に
この加算段15にはデジタル／アナログ変換器９を介して
ホストプロセッサ１により設定される操作量成分を入力
させることがでる。この操作量成分は特性データ値ある
いは補正値である。
出力線29には、不図示のアクチュエータを制御するに
用られるアナログの操作量が発生する。操作量を例えば
出力段トランジスタのスイッチング信号に変換しなけれ
ばならない場合には、操作量を加算点30に入力させるリ
ード線並びにそこからパルス幅変調器32に至る線を設け
る。それにより出力33には操作量に対応したパルス幅変
調信号が得られる。上述した出力段をスイッチング動作
させる場合には、好ましくは加算点30に接続される下位
接続の電流制御回路を設けるのが好ましい。この加算点
には実際値電流Iistが入力される。
出力段を連続的に駆動する場合には、パルス幅変調器
33の代りに対応した制御回路が用いられる。
リード線21、19を介してアナログ値として入力される
目標値Usollと実際値Uistの代りに制御装置の他の駆動
方法に従いホストプロセッサ１から得られる目標値と実
際値をバス２、バスインターフェース３並びにバス４を
介してデジタル／アナログ変換器７、８に供給すること
もできる。このように形成されたアナログ信号はリード
線23、24並びに加算点20、22、リード線26、27を介して
加算点25に入力される。
更にホストプロセッサ１は、伝達関数を設定する制御
レジスタ５、制御器パラメータを設定するパラメータレ
ジスタ６、特性データ値及び／あるいは補正値を入力す
るデジタル／アナログ変換器９、それに目標値と実際値
を入力させるデジタル／アナログ変換器７、８をアクセ
スすることができる。
好ましくは上述した制御装置は集積回路（IC回路）及
び／あるいはハイブリッド回路として構成される。この
ような制御ICあるいはハイブリッド回路はマイクロプロ
セッサないしマイクロコントローラの周辺デバイスとし
て構成される。
本発明にかかわる制御装置では、制御器においてアナ
ログ信号をアナログからデジタルに変換し、更にデジタ
ルからアナログに逆変換する操作が必要でないという利
点が得られる。デジタル信号路を介して制御器構成（伝
達関数）並びに制御器パラメータをホストプロセッサに
より変化させることができる。上述したSC素子を介して
伝達関数に関し正確に再現可能な基本制御器回路を実現
することができる。
フロントページの続き (72)発明者 ビッツアー・ライナー ドイツ連邦共和国デー 7252 ヴァイ ル・デル・シュタット・アム・シュピタ ール ヴァイヘル 20 (72)発明者 ツィーヘル・ペーター ドイツ連邦共和国デー 7147 エーベル ディンゲン・ブーフベルクシュトラーセ 22 (72)発明者 ヘーゲレ・カール・ハインツ ドイツ連邦共和国デー 7143 ファイヒ ンゲン・エンツ・ゲロークシュトラーセ 70 (72)発明者 ディットマー・ベルント ドイツ連邦共和国デー 7140 ルートヴ ィッヒスブルク・シュトゥイフェンヴェ ーク ４ (72)発明者 ブルケル・ライナー ドイツ連邦共和国デー 7144 アスペル ク・ブリュールシュトラーセ ５ (56)参考文献 特開 昭60−27903（ＪＰ，Ａ) 特開 昭61−36801（ＪＰ，Ａ) 特開 昭57−176406（ＪＰ，Ａ) 特開 昭62−287483（ＪＰ，Ａ) 特開 平１−33601（ＪＰ，Ａ) 特開 平１−35601（ＪＰ，Ａ) 特開 昭62−236002（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05B 11/00 - 13/04 G05B 15/00 - 15/02

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】アナログ操作量を発生する電気的な制御装
    置であって、所定の制御器構成を有する制御器回路を有
    し、前記制御器構成によって定まる制御器回路の伝達関
    数が制御器パラメータにより量的に設定され、また前記
    制御器回路に目標値と実際値によって形成されるアナロ
    グの制御偏差信号が入力され、更にデジタル入力量に基
    づいて伝達関数を変化させる調節装置（34）が設けられ
    る電気的な制御装置において、 前記調節装置（34）が、次のように、すなわち 種々の制御器構成を有する少なくとも２つの基本制御器
    回路（12）からなる制御器回路の伝達関数を変化させる
    ために、スイッチ手段（14）が設けられていて、このス
    イッチ手段により前記基本制御器回路（12）が選択され
    てアナログの制御回路に接続されるように、構成されて
    いることを特徴とする電気的な制御装置。
  2. 【請求項２】更に、制御器回路の伝達関数を変化させる
    ために、制御器パラメータがスイッチドキャパシタ素子
    により調節されることを特徴とする請求の範囲第１項に
    記載の制御装置。
  3. 【請求項３】前記調節装置（34）がバス（２、４）に接
    続され、そのバスを介して前記制御器構成及び／あるい
    は制御器パラメータが変化されることを特徴とする請求
    の範囲第１項又は第２項に記載の制御装置。
  4. 【請求項４】バスインターフェース（３）が設けられ、
    このバスインターフェースは、バス（４）を介して各基
    本制御器回路（12）を作動させる制御レジスタ（５）並
    びに各制御器パラメータを調節するパラメータレジスタ
    （６）と接続されることを特徴とする請求の範囲第１項
    から第３項までのいずれか１項に記載の制御装置。
  5. 【請求項５】前記バスインターフェース（３）がホスト
    プロセッサ（１）に接続されることを特徴とする請求の
    範囲第１項から第４項までのいずれか１項に記載の制御
    装置。
  6. 【請求項６】前記スイッチ手段が電子スイッチ（14）と
    して構成されて制御レジスタ（５）を介して制御され、
    また各基本制御器回路（12）が該電子スイッチを介して
    加算段（15）に接続されることを特徴とする請求の範囲
    第１項から第５項までのいずれか１項に記載の制御装
    置。
  7. 【請求項７】各基本制御器回路（12）にパラメータレジ
    スタ（６）により制御され制御器パラメータを制御する
    制御回路（10）が設けられることを特徴とする請求の範
    囲第１項から第６項までのいずれか１項に記載の制御装
    置。
  8. 【請求項８】前記制御回路（10）はスイッチドキャパシ
    タ素子のスイッチング周波数及び／あるいは容量変化を
    介して前記制御器パラメータを制御することを特徴とす
    る請求の範囲第１項から第７項までのいずれか１項に記
    載の制御装置。
  9. 【請求項９】目標値（Usoll）と実際値（Uist）が基本
    制御器回路（12）に接続された加算点（25）に入力され
    ることを特徴とする請求の範囲第１項から第８項までの
    いずれか１項に記載の制御装置。
  10. 【請求項１０】バスインターフェース（３）からの目標
    値と実際値（Usoll、Uist）を入力するために、それぞ
    れデジタル／アナログ変換器（D/A変換器７、８）が加
    算点（25）に接続されることを特徴とする請求の範囲第
    １項から第９項までのいずれか１項に記載の制御装置。
  11. 【請求項１１】バス（４）と加算段（15）に接続され、
    操作量成分を入力させるデジタル／アナログ変換器
    （９）を設けることを特徴とする請求の範囲第１項から
    第10項までのいずれか１項に記載の制御装置。
  12. 【請求項１２】前記操作量成分が特性データ値あるいは
    補正値であることを特徴とする請求の範囲第１項から第
    11項までのいずれか１項に記載の制御装置。
  13. 【請求項１３】前記加算段（15）の出力（出力線29）に
    アクチュエータの出力段をスイッチングさせる信号を発
    生するパルス幅変調器（32）が接続されることを特徴と
    する請求の範囲第１項から第12項までのいずれか１項に
    記載の制御装置。
  14. 【請求項１４】パルス幅変調器（32）の出力にさらに下
    位接続の電流制御器が接続されることを特徴とする請求
    の範囲第１項から第13項までのいずれか１項に記載の制
    御装置。
  15. 【請求項１５】目標値と実際値（Usoll、Uist）が電圧
    であり、電流制御器により実際値電流（Iist）が制御さ
    れることを特徴とする請求の範囲第１項から第14項まで
    のいずれか１項に記載の制御装置。
  16. 【請求項１６】制御装置が集積回路（IC回路）及び／あ
    るいはハイブリッド回路とて構成されることを特徴とす
    る請求の範囲第１項から第15項までのいずれか１項に記
    載の制御装置。
  17. 【請求項１７】アナログ信号処理を行なう制御器回路に
    よりアナログ量を制御する制御方法、好ましくは前記請
    求の範囲第１項から第16項までのいずれか１項に記載の
    制御装置を駆動するための制御方法であって、 所定の制御器構成を有する制御器回路を有し、前記制御
    器構成によって定まる制御器回路の伝達関数が制御器パ
    ラメータにより量的に設定され、また前記制御器回路に
    目標値と実際値によって形成されるアナログの制御偏差
    信号が入力され、その場合制御器回路の伝達関数がデジ
    タル調節によって変化される制御方法において、 所定の制御器構成を有する少なくとも２つの基本制御器
    回路（12）からなる制御器回路の伝達関数を変化させる
    ために、 前記基本制御器回路（12）が選択されてアナログの制御
    回路に接続されることを特徴とする制御方法。
  18. 【請求項１８】更に、基本制御器回路（12）の伝達関数
    を決める制御器パラメータがスイッチドキャパシタ素子
    を駆動することにより調節されることを特徴とする請求
    の範囲第17項に記載の制御方法。
  19. 【請求項１９】伝達関数及び制御器パラメータがバス接
    続を介して変化されることを特徴とする請求の範囲第17
    項又は第18項に記載の制御方法。
  20. 【請求項２０】対応する基本制御器回路により求められ
    る複数の伝達関数からそれぞれの制御目的に合った伝達
    関数がデジタル調節により選択されることを特徴とする
    請求の範囲第17項から第19項までのいずれか１項に記載
    の制御方法。
  21. 【請求項２１】種々の基本制御器回路（12）が互いに組
    み合わされることを特徴とする請求の範囲第17項から第
    20項までのいずれか１項に記載の制御方法。
  22. 【請求項２２】基本制御器回路（12）の選択をプロセッ
    サ（ホストプロセッサ１）により行なうことを特徴とす
    る請求の範囲第17項から第21項までのいずれか１項に記
    載の制御方法。
JP02503306A 1989-03-18 1990-02-22 制御装置及び制御方法 Expired - Fee Related JP3118780B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3909041A DE3909041A1 (de) 1989-03-18 1989-03-18 Regelungsanordnung
DE3909041.8 1989-03-18

Publications (2)

Publication Number Publication Date
JPH03504776A JPH03504776A (ja) 1991-10-17
JP3118780B2 true JP3118780B2 (ja) 2000-12-18

Family

ID=6376733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02503306A Expired - Fee Related JP3118780B2 (ja) 1989-03-18 1990-02-22 制御装置及び制御方法

Country Status (7)

Country Link
US (1) US5247234A (ja)
EP (1) EP0416055B1 (ja)
JP (1) JP3118780B2 (ja)
KR (1) KR0135883B1 (ja)
DE (2) DE3909041A1 (ja)
ES (1) ES2072425T3 (ja)
WO (1) WO1990011555A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431182A (en) * 1994-04-20 1995-07-11 Rosemount, Inc. Smart valve positioner
DE19720285A1 (de) * 1997-05-15 1998-11-19 Bosch Gmbh Robert Verfahren zur manipulationssicheren Konfigurierung eines Kfz-Steuergerätes sowie Steuergerät
DE29709588U1 (de) * 1997-06-02 1997-11-06 Ps Automation Gmbh Ges Fuer An Intelligente Steuer- und Regeleinrichtung
US20040154887A1 (en) * 2002-11-27 2004-08-12 Nehl Thomas W. Suspension control system and related damper with integrated local controller and sensors
ES2338396B1 (es) * 2007-12-27 2011-04-08 GAMESA INNOVATION & TECHONOLOGY S.L. Instalacion de energia eolica y procedimiento para su funcionamiento.
JP4737222B2 (ja) * 2008-04-18 2011-07-27 トヨタ自動車株式会社 車両用サスペンションシステム
JP5293822B2 (ja) * 2009-07-08 2013-09-18 トヨタ自動車株式会社 車両用ダンパシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL263760A (ja) * 1960-04-18 1900-01-01
US3623077A (en) * 1969-10-20 1971-11-23 Phillips Petroleum Co Digital-to-analog converter
JPS6024963B2 (ja) * 1978-03-16 1985-06-15 豊田工機株式会社 シ−ケンスコントロ−ラ
JPS58137230A (ja) * 1982-02-09 1983-08-15 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓマスタ・スライスｌｓｉ
US4509000A (en) * 1983-03-31 1985-04-02 Duffers Scientific, Inc. Bumpless feedback switching apparatus for use in a servo system
JPH02182581A (ja) * 1989-01-10 1990-07-17 Mazda Motor Corp サスペンションとステアリングの総合制御装置
JPH0764174B2 (ja) * 1989-03-04 1995-07-12 トヨタ自動車株式会社 流体圧式アクティブサスペンション
JPH02303914A (ja) * 1989-05-17 1990-12-17 Mazda Motor Corp 車両のサスペンション装置

Also Published As

Publication number Publication date
DE3909041A1 (de) 1990-09-20
EP0416055B1 (de) 1995-05-03
US5247234A (en) 1993-09-21
JPH03504776A (ja) 1991-10-17
WO1990011555A1 (de) 1990-10-04
EP0416055A1 (de) 1991-03-13
DE59009004D1 (de) 1995-06-08
KR0135883B1 (ko) 1998-05-15
KR920700419A (ko) 1992-02-19
ES2072425T3 (es) 1995-07-16

Similar Documents

Publication Publication Date Title
EP0772285B1 (en) Enhanced resolution pulse width modulation control
US4333042A (en) System for driving a motor by a pulse width modulation inverter
US20140222240A1 (en) Method and device for simulating an electric/electronic load
AU4750496A (en) Method and apparatus for electronic power control
JP3118780B2 (ja) 制御装置及び制御方法
CN101682273B (zh) 用于驱动脉宽调制控制器的方法
US4340889A (en) Method and apparatus for coordinate dimming of electronic displays
EP0097249B1 (en) Digital-to-analog converter
JPH03154911A (ja) 並列運転電源制御方式
JP6747768B2 (ja) パルスを発生させる方法、およびパルスを発生させる電子ユニット用の回路装置
JP3866424B2 (ja) 電動機制御用電力変換装置
JP4188110B2 (ja) Ｐｗｍ駆動装置
US5919260A (en) Electrical apparatus producing direct computer controlled variance in operation of an electrical end device
US11716047B2 (en) System and method for trajectory shaping for feasible motion commands
JP2719398B2 (ja) 輸郭状にクランプされた均質電界発生器
KR101060396B1 (ko) 전기 펄스를 발생시키는 방법
RU2087071C1 (ru) Формирователь ступенчатого напряжения
JPH0255590A (ja) モータ制御装置
SU663063A1 (ru) Устройство дл управлени трехфазным непосредственным преобразователем частоты
JP2705093B2 (ja) インバータのパルス幅変調制御装置
CN113131919A (zh) 一种驱动芯片、驱动方法以及控制系统
SU1621128A1 (ru) Регулируемый источник тока
SU1644085A1 (ru) Регул тор скорости вращени двигател посто нного тока
CN112731038A (zh) 电网模拟装置的硬件在环测试系统
JP2569724B2 (ja) インバータのパルス幅変調制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees