JP3107171B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP3107171B2 JP3107171B2 JP03297970A JP29797091A JP3107171B2 JP 3107171 B2 JP3107171 B2 JP 3107171B2 JP 03297970 A JP03297970 A JP 03297970A JP 29797091 A JP29797091 A JP 29797091A JP 3107171 B2 JP3107171 B2 JP 3107171B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- circuit
- emitting element
- node
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電流回路に関し、特に
入力側と出力側とを電気的に分離することのできる定電
流回路に関する。
入力側と出力側とを電気的に分離することのできる定電
流回路に関する。
【０００２】
【従来の技術】従来の定電流回路は、図３に示すよう
に、トランジスタＴｒ1 およびＴｒ2 と、定電流値を規
定する抵抗Ｒ1 とからなるカレントミラー回路によって
構成されていた。
に、トランジスタＴｒ1 およびＴｒ2 と、定電流値を規
定する抵抗Ｒ1 とからなるカレントミラー回路によって
構成されていた。
【０００３】このカレントミラー回路では、入力端子Ｉ
ｎに電圧Ｖ1 が印加されると、抵抗Ｒ1 に次式で表され
る電流Ｉ1 が流れる。 Ｉ1 ＝（Ｖ1 −ＶBE1 ）／Ｒ1 ここで、ＶBE1 はトランジスタＴｒ1 のエミッタ−ベー
ス間電圧である。
ｎに電圧Ｖ1 が印加されると、抵抗Ｒ1 に次式で表され
る電流Ｉ1 が流れる。 Ｉ1 ＝（Ｖ1 −ＶBE1 ）／Ｒ1 ここで、ＶBE1 はトランジスタＴｒ1 のエミッタ−ベー
ス間電圧である。
【０００４】トランジスタＴｒ2 のエミッタ−ベース間
電圧ＶBE2 はＶBE1 と等しくなるので、Ｔｒ2 をＴｒ1
に近接して形成された、これと同サイズのトランジスタ
であるものとすれば、Ｔｒ2 のコレクタ電流（Ｉ0 ）は
入力電流Ｉ1 と同じになる。よって、入力電圧Ｖ1 を一
定に保てば、出力電流Ｉ0 は定電流になる。
電圧ＶBE2 はＶBE1 と等しくなるので、Ｔｒ2 をＴｒ1
に近接して形成された、これと同サイズのトランジスタ
であるものとすれば、Ｔｒ2 のコレクタ電流（Ｉ0 ）は
入力電流Ｉ1 と同じになる。よって、入力電圧Ｖ1 を一
定に保てば、出力電流Ｉ0 は定電流になる。
【０００５】また、入力電圧Ｖ1 がＶ1 からＶ1 ＋ΔＶ
1 まで変動したとき、入力電流Ｉ1がＩ1 からＩ1 ＋Δ
Ｉ1 まで変動するものと仮定すると、入力電圧の変動Δ
Ｖ1に対する入力電流の変動ΔＩ1 の比Ｄ3 は次式で表
される。 Ｄ3 ＝ΔＩ1 ／ΔＶ1 ＝１／Ｒ1 …
1 まで変動したとき、入力電流Ｉ1がＩ1 からＩ1 ＋Δ
Ｉ1 まで変動するものと仮定すると、入力電圧の変動Δ
Ｖ1に対する入力電流の変動ΔＩ1 の比Ｄ3 は次式で表
される。 Ｄ3 ＝ΔＩ1 ／ΔＶ1 ＝１／Ｒ1 …
【０００６】
【発明が解決しようとする課題】上述した従来の定電流
回路では、入力電圧Ｖ1 の変動が入力電流Ｉ1 の変動に
なりやすく、出力電流Ｉ0 の変動の原因となっている。
また、この回路は入力側の回路と出力側の回路とがリー
ド線で繋がっているために接地電位の変動が相互に伝搬
しあい雑音発生の原因になるという問題点があった。
回路では、入力電圧Ｖ1 の変動が入力電流Ｉ1 の変動に
なりやすく、出力電流Ｉ0 の変動の原因となっている。
また、この回路は入力側の回路と出力側の回路とがリー
ド線で繋がっているために接地電位の変動が相互に伝搬
しあい雑音発生の原因になるという問題点があった。
【０００７】
【課題を解決するための手段】本発明による第１の定電
流回路は、入力電圧源が接続される入力端子と第１の節
点との間に接続された第１の抵抗と、前記第１の節点と
共通電位点との間に接続された第２の抵抗と第１の発光
素子との直列回路と、前記第１の節点と前記共通電位点
との間に接続された第３の抵抗と第２の発光素子との直
列回路と、前記第１の節点と前記共通電位点との間に接
続された、前記第２の発光素子と光学的に接続された制
御用受光素子と、前記第１の発光素子と光学的に結合さ
れるとともに電気的に分離された、出力電流を供給する
出力用受光素子と、を具備している。また、本発明によ
る第２の定電流回路は、入力電圧源が接続される入力端
子と第２の節点との間に接続された第４の抵抗と、前記
第２の節点と共通電位点との間に接続された第５の抵抗
と第３の発光素子との直列回路と、前記第２の節点と前
記共通電位点との間に接続された、前記第３の発光素子
と光学的に接続された制御用受光素子と、前記第３の発
光素子と光学的に結合されるとともに電気的に分離され
た、出力電流を供給する出力用受光素子と、を具備して
いる。
流回路は、入力電圧源が接続される入力端子と第１の節
点との間に接続された第１の抵抗と、前記第１の節点と
共通電位点との間に接続された第２の抵抗と第１の発光
素子との直列回路と、前記第１の節点と前記共通電位点
との間に接続された第３の抵抗と第２の発光素子との直
列回路と、前記第１の節点と前記共通電位点との間に接
続された、前記第２の発光素子と光学的に接続された制
御用受光素子と、前記第１の発光素子と光学的に結合さ
れるとともに電気的に分離された、出力電流を供給する
出力用受光素子と、を具備している。また、本発明によ
る第２の定電流回路は、入力電圧源が接続される入力端
子と第２の節点との間に接続された第４の抵抗と、前記
第２の節点と共通電位点との間に接続された第５の抵抗
と第３の発光素子との直列回路と、前記第２の節点と前
記共通電位点との間に接続された、前記第３の発光素子
と光学的に接続された制御用受光素子と、前記第３の発
光素子と光学的に結合されるとともに電気的に分離され
た、出力電流を供給する出力用受光素子と、を具備して
いる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示す回路
図である。同図に示されるように、入力側では、入力端
子Ｉｎと節点Ｎとの間には抵抗Ｒ1 が接続され、節点Ｎ
と接地端子間には、抵抗ＲD1を介して発光ダイオードＤ
1が、抵抗ＲD2を介して発光ダイオードＤ2 が、また抵
抗ＲPを介して、発光ダイオードＤ2 と光学的に結合さ
れたフォトトランジスタＰＴ2 が、それぞれ接続されて
いる。また、出力側には出力端子Ｏut、接地端子間に、
発光ダイオードＤ1と光学的に結合されたフォトトラン
ジスタＰＴ1 が接続されている。
て説明する。図１は、本発明の第１の実施例を示す回路
図である。同図に示されるように、入力側では、入力端
子Ｉｎと節点Ｎとの間には抵抗Ｒ1 が接続され、節点Ｎ
と接地端子間には、抵抗ＲD1を介して発光ダイオードＤ
1が、抵抗ＲD2を介して発光ダイオードＤ2 が、また抵
抗ＲPを介して、発光ダイオードＤ2 と光学的に結合さ
れたフォトトランジスタＰＴ2 が、それぞれ接続されて
いる。また、出力側には出力端子Ｏut、接地端子間に、
発光ダイオードＤ1と光学的に結合されたフォトトラン
ジスタＰＴ1 が接続されている。
【０００９】このように構成された回路においては、発
光ダイオードＤ1の発光光量はこのダイオードに流れる
電流によって決定され、かつ、フォトトランジスタＰＴ
1 を流れる電流は発光ダイオードＤ1 の発光光量によっ
て決定されるので、発光ダイオードＤ1 を流れる電流を
一定化することができれば、出力回路に定電流を供給す
ることができる。
光ダイオードＤ1の発光光量はこのダイオードに流れる
電流によって決定され、かつ、フォトトランジスタＰＴ
1 を流れる電流は発光ダイオードＤ1 の発光光量によっ
て決定されるので、発光ダイオードＤ1 を流れる電流を
一定化することができれば、出力回路に定電流を供給す
ることができる。
【００１０】ここで、発光ダイオードＤ2 とフォトトラ
ンジスタＰＴ2 とによって構成される光結合回路は、発
光ダイオードＤ1 に対して定電流が供給されるように調
整を行っている。即ち、入力端子Ｉｎに印加される入力
電圧Ｖ1 が上昇すると、発光ダイオードＤ1 に流れる電
流が上昇しようとするが、このとき発光ダイオードＤ2
に流れる電流が増加しこれに伴ってフォトトランジスタ
ＰＴ2 を流れる電流が増大するため、発光ダイオードＤ
1 を流れる電流の増大が抑制される。
ンジスタＰＴ2 とによって構成される光結合回路は、発
光ダイオードＤ1 に対して定電流が供給されるように調
整を行っている。即ち、入力端子Ｉｎに印加される入力
電圧Ｖ1 が上昇すると、発光ダイオードＤ1 に流れる電
流が上昇しようとするが、このとき発光ダイオードＤ2
に流れる電流が増加しこれに伴ってフォトトランジスタ
ＰＴ2 を流れる電流が増大するため、発光ダイオードＤ
1 を流れる電流の増大が抑制される。
【００１１】ここで、入力電流をＩ1 、節点Ｎの電圧を
Ｖ2 、発光ダイオードＤ1 、Ｄ2 に流れる電流をそれぞ
れＩ2 、Ｉ3 とすると以下の式が成立する。 Ｉ1 ＝（Ｖ1 −Ｖ2 ）／Ｒ1 … Ｉ2 ＝（Ｖ2 −ＶD1）／ＲD1 … Ｉ3 ＝（Ｖ2 −ＶD2）／ＲD2 … （但し、ＶD1、ＶD2はそれぞれ発光ダイオードＤ1、Ｄ2
の端子間電圧である。）
Ｖ2 、発光ダイオードＤ1 、Ｄ2 に流れる電流をそれぞ
れＩ2 、Ｉ3 とすると以下の式が成立する。 Ｉ1 ＝（Ｖ1 −Ｖ2 ）／Ｒ1 … Ｉ2 ＝（Ｖ2 −ＶD1）／ＲD1 … Ｉ3 ＝（Ｖ2 −ＶD2）／ＲD2 … （但し、ＶD1、ＶD2はそれぞれ発光ダイオードＤ1、Ｄ2
の端子間電圧である。）
【００１２】発光ダイオードＤ2 の発光光量がＩ3 に比
例し、またフォトトランジスタＰＴ2 を流れる電流Ｉ4
が、この発光光量に比例するものとすると、、式が
成立する。 Ｉ4 ＝ｋＩ3 （但し、ｋは定数） … Ｉ1 ＝Ｉ2 ＋Ｉ3 ＋Ｉ4 ＝Ｉ2 ＋（ｋ＋１）Ｉ3 … 〜式から Ｉ2 ＝｛Ｖ1 ＲD2−ＲD2ＶD1＋（ｋ＋１）Ｒ1 （ＶD2−ＶD1）｝／Ω … が得られる。但し、Ω＝ＲD1ＲD2＋（ｋ＋１）Ｒ1ＲD1
＋Ｒ1 ＲD2である。
例し、またフォトトランジスタＰＴ2 を流れる電流Ｉ4
が、この発光光量に比例するものとすると、、式が
成立する。 Ｉ4 ＝ｋＩ3 （但し、ｋは定数） … Ｉ1 ＝Ｉ2 ＋Ｉ3 ＋Ｉ4 ＝Ｉ2 ＋（ｋ＋１）Ｉ3 … 〜式から Ｉ2 ＝｛Ｖ1 ＲD2−ＲD2ＶD1＋（ｋ＋１）Ｒ1 （ＶD2−ＶD1）｝／Ω … が得られる。但し、Ω＝ＲD1ＲD2＋（ｋ＋１）Ｒ1ＲD1
＋Ｒ1 ＲD2である。
【００１３】ここで、入力電圧Ｖ1 がＶ1 からＶ1＋Δ
Ｖ1 に変化したとき、電流Ｉ2 がＩ2 からＩ2 ＋ΔＩ2
に変化するものとすると、変化分の比Ｄ1 は、 Ｄ1 ＝ΔＩ2 ／ΔＶ1 ＝ＲD1／Ω ＝｛Ｒ1 ＋ＲD1＋（ｋ＋１）Ｒ1 ＲD1／ＲD2｝-1 … ここで、抵抗Ｒ1 が図３の回路の抵抗Ｒ1 と同じ抵抗値
であるものとすると、、式から、Ｄ1 ＜Ｄ3 とな
る。従って、入力電圧の変化に対する発光ダイオードの
発光光量の変化は抑制され、それに伴って、出力変流Ｉ
0 の変化も少なくなる。
Ｖ1 に変化したとき、電流Ｉ2 がＩ2 からＩ2 ＋ΔＩ2
に変化するものとすると、変化分の比Ｄ1 は、 Ｄ1 ＝ΔＩ2 ／ΔＶ1 ＝ＲD1／Ω ＝｛Ｒ1 ＋ＲD1＋（ｋ＋１）Ｒ1 ＲD1／ＲD2｝-1 … ここで、抵抗Ｒ1 が図３の回路の抵抗Ｒ1 と同じ抵抗値
であるものとすると、、式から、Ｄ1 ＜Ｄ3 とな
る。従って、入力電圧の変化に対する発光ダイオードの
発光光量の変化は抑制され、それに伴って、出力変流Ｉ
0 の変化も少なくなる。
【００１４】図２は本発明の第２の実施例を示す回路図
である。本実施例の図１に示された実施例と相違する点
は、発光ダイオードＤ2 が除去され、フォトトランジス
タＰＴ2 が発光ダイオードＤ1 と光学的に結合された点
である。
である。本実施例の図１に示された実施例と相違する点
は、発光ダイオードＤ2 が除去され、フォトトランジス
タＰＴ2 が発光ダイオードＤ1 と光学的に結合された点
である。
【００１５】ここで、発光ダイオードＤ1 に流れる電流
をＩ2、フォトトランジスタＰＴ2に流れる電流をｋＩ
2 、入力端子Ｉｎから流れ込む電流をＩ1 とすると、以
下の式が成立する。 Ｉ1 ＝（Ｖ1 −Ｖ2 ）／Ｒ1 Ｉ1 ＝（ｋ＋１）Ｉ2 Ｉ2 ＝（Ｖ2 −ＶD1）／ＲD1 以上の式から、次式が求められる。 Ｉ2 ＝（Ｖ1 −ＶD1）／｛（ｋ＋１）Ｒ1 ＋ＲD1｝
をＩ2、フォトトランジスタＰＴ2に流れる電流をｋＩ
2 、入力端子Ｉｎから流れ込む電流をＩ1 とすると、以
下の式が成立する。 Ｉ1 ＝（Ｖ1 −Ｖ2 ）／Ｒ1 Ｉ1 ＝（ｋ＋１）Ｉ2 Ｉ2 ＝（Ｖ2 −ＶD1）／ＲD1 以上の式から、次式が求められる。 Ｉ2 ＝（Ｖ1 −ＶD1）／｛（ｋ＋１）Ｒ1 ＋ＲD1｝
【００１６】よって、入力電圧Ｖ1 と電流Ｉ2 の変化分
の比Ｄ2 は次式で与えられる。 Ｄ2 ＝ΔＩ2 ／ΔＶ1 ＝｛（ｋ＋１）Ｒ1 ＋ＲD1｝-1 … ここで、式ととを比較することにより、 Ｄ2 ＜Ｄ3 従って、本実施例においても、出力端子Ｏutからは入力
電圧の変化に対する依存性の少ない定電流が得られる。
の比Ｄ2 は次式で与えられる。 Ｄ2 ＝ΔＩ2 ／ΔＶ1 ＝｛（ｋ＋１）Ｒ1 ＋ＲD1｝-1 … ここで、式ととを比較することにより、 Ｄ2 ＜Ｄ3 従って、本実施例においても、出力端子Ｏutからは入力
電圧の変化に対する依存性の少ない定電流が得られる。
【００１７】
【発明の効果】以上説明したように、本発明の定電流回
路は、出力回路を入力側の発光素子と光学的に結合され
た受光素子によって構成するとともに、入力側に発光素
子の発光出力を一定化させる制御回路を設けたものであ
るので、本発明によれば、入力電圧の変化に追従するこ
とにない安定した定電流を供給することができる。ま
た、入力側回路と出力側回路とを電気的に分離すること
ができるので、本発明によれば、接地電位の変動が相互
に影響しあうという不都合を解消させることができる。
路は、出力回路を入力側の発光素子と光学的に結合され
た受光素子によって構成するとともに、入力側に発光素
子の発光出力を一定化させる制御回路を設けたものであ
るので、本発明によれば、入力電圧の変化に追従するこ
とにない安定した定電流を供給することができる。ま
た、入力側回路と出力側回路とを電気的に分離すること
ができるので、本発明によれば、接地電位の変動が相互
に影響しあうという不都合を解消させることができる。
【図１】本発明の第１の実施例の回路図
【図２】本発明の第２の実施例の回路図
【図３】従来例の回路図
Claims (2)
- 【請求項１】 入力電圧源が接続された入力端子と第１
の節点との間に接続された第１の抵抗と、 前記第１の節点と共通電位点との間に接続された第２の
抵抗と第１の発光素子との直列回路と、 前記第１の節点と前記共通電位点との間に接続された第
３の抵抗と第２の発光素子との直列回路と、 前記第１の節点と前記共通電位点との間に接続された、
前記第２の発光素子と光学的に接続された制御用受光素
子と、 前記第１の発光素子と光学的に結合されるとともに電気
的に分離された、出力電流を供給する出力用受光素子
と、 を具備する定電流回路。 - 【請求項２】 入力電圧源が接続された入力端子と第２
の節点との間に接続された第４の抵抗と、 前記第２の節点と共通電位点との間に接続された第５の
抵抗と第３の発光素子との直列回路と、 前記第２の節点と前記共通電位点との間に接続された、
前記第３の発光素子と光学的に接続された制御用受光素
子と、 前記第３の発光素子と光学的に結合されるとともに電気
的に分離された、出力電流を供給する出力用受光素子
と、 を具備する定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03297970A JP3107171B2 (ja) | 1991-10-18 | 1991-10-18 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03297970A JP3107171B2 (ja) | 1991-10-18 | 1991-10-18 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110347A JPH05110347A (ja) | 1993-04-30 |
| JP3107171B2 true JP3107171B2 (ja) | 2000-11-06 |
Family
ID=17853455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03297970A Expired - Fee Related JP3107171B2 (ja) | 1991-10-18 | 1991-10-18 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107171B2 (ja) |
-
1991
- 1991-10-18 JP JP03297970A patent/JP3107171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110347A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4578633A (en) | Constant current source circuit | |
| US4556805A (en) | Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage | |
| KR830001456B1 (ko) | 전력트랜지스터용 과전류 보호회로 | |
| US5343034A (en) | Bias circuit for photodiode having level shift circuitry | |
| US4725770A (en) | Reference voltage circuit | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP3107171B2 (ja) | 定電流回路 | |
| JPH07225628A (ja) | 基準電圧発生回路 | |
| US4774452A (en) | Zener referenced voltage circuit | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JPH08185232A (ja) | シャントレギュレータ | |
| JPH0425724B2 (ja) | ||
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 | |
| JPS58132816A (ja) | 電気回路 | |
| JP2936906B2 (ja) | 電圧比較回路 | |
| JPH0413692Y2 (ja) | ||
| JP2547896B2 (ja) | 電流反転回路 | |
| JPH10321935A (ja) | 発光素子駆動回路 | |
| JP2526560B2 (ja) | 定電圧発生回路 | |
| JPS646552Y2 (ja) | ||
| JP4623936B2 (ja) | 遠隔にある複数負荷への定電流供給回路 | |
| JPS6158073B2 (ja) | ||
| SU729575A1 (ru) | Источник тока | |
| SU896607A1 (ru) | Стабилизатор посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |