JP3104085B2 - 記録再生装置用送出システム - Google Patents

記録再生装置用送出システム

Info

Publication number
JP3104085B2
JP3104085B2 JP03297633A JP29763391A JP3104085B2 JP 3104085 B2 JP3104085 B2 JP 3104085B2 JP 03297633 A JP03297633 A JP 03297633A JP 29763391 A JP29763391 A JP 29763391A JP 3104085 B2 JP3104085 B2 JP 3104085B2
Authority
JP
Japan
Prior art keywords
data
sec
recording
component data
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03297633A
Other languages
English (en)
Other versions
JPH05110988A (ja
Inventor
規郎 海老原
雅勝 鏑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03297633A priority Critical patent/JP3104085B2/ja
Priority to US07/959,541 priority patent/US5341178A/en
Priority to EP92309433A priority patent/EP0549108B1/en
Priority to DE69218742T priority patent/DE69218742T2/de
Publication of JPH05110988A publication Critical patent/JPH05110988A/ja
Application granted granted Critical
Publication of JP3104085B2 publication Critical patent/JP3104085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/68—Circuit details for cathode-ray display tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ビットレートの異なる
複数の記録再生装置を相互間において使用可能とするよ
うな記録再生用送出システムに関する。
【０００２】
【従来の技術】現在、映像信号をデジタル化して記録す
るようなシステムとして、例えばいわゆるＤ１フォーマ
ットのデジタルビデオテープレコーダ（Ｄ１ＶＴＲ）及
びＤ２フォーマットのデジタルビデオテープレコーダ
（Ｄ２ＶＴＲ）が知られている。
【０００３】上記Ｄ１ＶＴＲは、例えば輝度信号Ｙを１
３．５ＭＨｚのサンプリング周波数でサンプリングした
１０ビット／サンプルの輝度データＹと、色差信号Ｒ−
Ｙ（第１のクロマ信号Ｃ1 ）及び色差信号Ｂ−Ｙ（第２
のクロマ信号）をそれぞれ６．７５ＭＨｚのサンプリン
グ周波数でサンプリングした各１０ビット／サンプルの
第１のクロマデータＣ1 及び第２のクロマデータＣ2 と
を映像データとして記録再生を行う。
【０００４】このようなＤ１ＶＴＲでは、上記１３．５
ＭＨｚ／１０ビットの輝度データＹ及び６．７５ＭＨｚ
／１０ビットの各クロマデータＣ1 ，Ｃ2 、すなわちコ
ンポーネントデータを２７０（ＭＢ／ｓｅｃ）のシリア
ルデータとしてシリアルインターフェイスを介して伝送
する。
【０００５】上記Ｄ２ＶＴＲは、複合映像信号であるコ
ンポジット信号を１４．３ＭＨｚのサンプリング周波数
でサンプリングした１０ビット／サンプルのコンポジッ
トデータとして映像データの記録再生を行う。このＤ２
ＶＴＲでは、上記１４．３ＭＨｚ／１０ビットのコンポ
ジットデータを１４３（ＭＢ／ｓｅｃ）のシリアルデー
タとしてシリアルインターフェイスを介して伝送する。
【０００６】このようなＤ１ＶＴＲ及びＤ２ＶＴＲは、
高品質の画質を提供することができることから主に放送
局を中心に普及している。
【０００７】ここで、近年におけるユーザのＡＶ指向の
高まりから、例えばＥＤＴＶ２（高品位テレビジョン
２）のような、現在の日本国における標準方式であるＮ
ＴＳＣ方式のアスペクト比だけを、４：３から１６：９
にして記録再生を行うワイドスクリーンビデオテープレ
コーダ（ワイドスクリーンＶＴＲ）の開発が行われてい
る。
【０００８】このワイドスクリーンＶＴＲは、例えば輝
度信号Ｙを１８ＭＨｚのサンプリング周波数でサンプリ
ングした１０ビット／サンプルの輝度データと、色差信
号Ｒ−Ｙ（第１のクロマ信号Ｃ1 ）及び色差信号Ｂ−Ｙ
（第２のクロマ信号Ｃ2 ）をそれぞれ９ＭＨｚのサンプ
リング周波数でサンプリングした各１０ビット／サンプ
ルの第１のクロマデータＣ1 及び第２のクロマデータＣ
2 とを映像データとして記録再生を行う。
【０００９】このワイドスクリーンＶＴＲでは、上記１
８ＭＨｚ／１０ビットの輝度データ及び上記９ＭＨｚ／
１０ビットの各クロマデータＣ1 ，Ｃ2 、すなわち、コ
ンポーネントデータを３６０（ＭＢ／ｓｅｃ）のシリア
ルデータとしてシリアルインターフェイスを介して伝送
する。
【００１０】このように、現在における記録再生装置に
は、様々なビットレートを有する記録再生装置が普及し
ているのが現状であり、将来的においても上述の記録再
生装置とは異なるビットレートを有する記録再生装置が
開発されることが予想される。
【００１１】
【発明が解決しようとする課題】しかし、上述のような
様々なビットレートを有する記録再生装置が普及する
と、例えば上記Ｄ１ＶＴＲで再生された映像データを上
記Ｄ２ＶＴＲで記録したい等のように、ビットレートの
異なる記録再生装置間で映像データの受け渡しをしたい
場合が生ずる。このような場合に、例えば２７０（ＭＢ
／ｓｅｃ）の映像データを１４３（ＭＢ／ｓｅｃ）の映
像データに変換するレートコンバータや３６０（ＭＢ／
ｓｅｃ）の映像データを１４３（ＭＢ／ｓｅｃ）の映像
データに変換するマスキング回路等を用いて該レート変
換することができるが、このようなレート変換手段を複
合的に用いて、上記ビットレートの異なる記録再生装置
間における映像データの受け渡しができるようなシステ
ムの開発が望まれている。
【００１２】本発明は上述の課題に鑑みてなされたもの
であり、ビットレートの異なる記録再生装置間における
映像データの受け渡しを可能とすることができるような
記録再生装置用送出システムの提供を目的とする。
【００１３】
【課題を解決するための手段】本発明に係る記録再生装
置用送出システムは、取り扱う信号のビットレートが異
なる複数の記録再生装置と、上記複数の記録再生装置が
取り扱う信号の各ビットレートを相互間においてビット
レート変換する複数のビットレート変換手段と、上記複
数の記録再生装置のうち、信号を出力する記録再生装置
と該信号が入力される記録再生装置を選択するととも
に、その入出力に対応するビットレート変換手段を上記
複数のビットレート変換手段から選択してそれらを接続
する入出力切り換え手段とを有し、上記複数のビットレ
ート変換手段は、コンポジットデータをコンポーネント
データに変換するデコーダと、コンポーネントデータを
コンポジットデータに変換するエンコーダと、映像デー
タのビット数を低減するビットリダクション回路と、画
面上の映像データの不足分を補うアダー回路と、映像デ
ータのビットレートを変換するレートコンバータと、映
像データのビット数を増加させるビットエキスパンダ
と、画面上の余分な映像データをマスク処理するマスキ
ング回路の組み合わせにより、上記複数の記録再生装置
が取り扱う信号の各ビットレートを相互間においてビッ
トレート変換することを特徴とする
【００１４】
【作用】本発明に係る記録再生装置用送出システムで
は、入出力切り換え手段により、取り扱う信号のビット
レートが異なる複数の記録再生装置のうち、信号を出力
する記録再生装置と該信号が入力される記録再生装置を
選択するとともに、その入出力に対応するビットレート
変換手段を上記複数のビットレート変換手段から選択し
てそれらを接続するので、ビットレートの異なる記録再
生装置間における映像データの受け渡しを可能とするこ
とができる。しかも、上記複数のビットレート変換手段
は、コンポジットデータをコンポーネントデータに変換
するデコーダと、コンポーネントデータをコンポジット
データに変換するエンコーダと、映像データのビット数
を低減するビットリダクション回路と、画面上の映像デ
ータの不足分を補うアダー回路と、映像データのビット
レートを変換するレートコンバータと、映像データのビ
ット数を増加させるビットエキスパンダと、画面上の余
分な映像データをマスク処理するマスキング回路の組み
合わせにより、上記複数の記録再生装置が取り扱う信号
の各ビットレートを相互間においてビットレート変換す
る。
【００１５】
【実施例】以下、本発明に係る記録再生装置用送出シス
テムの好ましい実施例について図面を参照しながら説明
する。本実施例に係る記録再生装置用送出システムは、
例えば図１に示すような構成を有している。
【００１６】この図１において記録再生装置用送出シス
テムは、取り扱う映像データのビットレートが異なる複
数の記録再生装置として、２７０（ＭＢ／ｓｅｃ）のビ
ットレートの映像データを取り扱う複数の記録再生装置
（ＶＴＲ）からなる第１の記録再生装置部１と、１４３
（ＭＢ／ｓｅｃ）の映像データを取り扱う複数のＶＴＲ
からなる第２の記録再生装置部２と、３６０（ＭＢ／ｓ
ｅｃ）の映像データを取り扱うＶＴＲからなる第３の記
録再生装置部３とを有している。
【００１７】上記第１〜第３の記録再生装置部１〜３
は、入出力切り換え手段である、いわゆるマトリクスス
イッチで構成されるルーティングスイッチ４を介して相
互に接続されている。また、このルーティングスイッチ
４には、複数のビットレート変換手段からなるビットレ
ート変換部５が接続されている。
【００１８】上記ビットレート変換部５は上記複数のビ
ットレート変換手段として、例えば図２に示すように１
４３（ＭＢ／ｓｅｃ）のビットレートの映像データを２
７０（ＭＢ／ｓｅｃ）のビットレートの映像データに変
換し、また、２７０（ＭＢ／ｓｅｃ）のビットレートの
映像データを１４３（ＭＢ／ｓｅｃ）のビットレートの
映像データに変換する第１のビットレート変換回路１０
と、１４３（ＭＢ／ｓｅｃ）のビットレートの映像デー
タを３６０（ＭＢ／ｓｅｃ）のビットレートの映像デー
タに変換し、また、３６０（ＭＢ／ｓｅｃ）のビットレ
ートの映像データを１４３（ＭＢ／ｓｅｃ）のビットレ
ートの映像データに変換する第２のビットレート変換回
路１１と、２７０（ＭＢ／ｓｅｃ）のビットレートの映
像データを３６０（ＭＢ／ｓｅｃ）のビットレートの映
像データに変換し、また、３６０（ＭＢ／ｓｅｃ）のビ
ットレートの映像データを２７０（ＭＢ／ｓｅｃ）のビ
ットレートの映像データに変換する第３のビットレート
変換回路１２とを有している。
【００１９】上記ビットレート変換部５は、具体的には
後に説明するが、コンポジットデータをコンポーネント
データに変換するデコーダ（ＤＥＣ）と、コンポーネン
トデータをコンポジットデータに変換するエンデコーダ
（ＥＮＣ）と、映像データのビット数を低減するビット
リダクション回路（ＢＲＤ）と、画面上の映像データの
不足分を補う（例えば、黒画面により補う）アダー回路
（ＡＤＤ）と、映像データのビットレートを変換するレ
ートコンバータ（ＲＣ）と、映像データのビット数を増
加するビットエキスパンダ（ＢＥＰ）と、画面上の余分
な映像データをマスク処理するマスキング回路（ＭＳ
Ｋ）との中から最適な回路を用いて、上述のようなビッ
トレート変換を行う。
【００２０】上記２７０（ＭＢ／ｓｅｃ）のビットレー
トの映像データを取り扱う第１の記録再生装置部１に
は、映像信号をコンポーネントデータとして記録再生す
るＤ１ビデオテープレコーダ（Ｄ１ＶＴＲ）や、アスペ
クト比を１６：９としたワイドスクリーン用の映像信号
をコンポーネントデータで記録再生するＶＴＲが設けら
れている。
【００２１】上記１４３（ＭＢ／ｓｅｃ）の映像データ
を取り扱う第２の記録再生装置部２には、映像信号をコ
ンポジットデータで記録再生するＤ２ビデオテープレコ
ーダ（Ｄ２ＶＴＲ）や、映像信号をコンポーネントデー
タで記録再生するＶＴＲ及び上記ワイドスクリーン用の
映像信号をコンポーネントデータで記録再生するＶＴＲ
が設けられている。
【００２２】上記３６０（ＭＢ／ｓｅｃ）の映像データ
を取り扱う第３の記録再生装置部３には、上記ワイドス
クリーン用の映像信号をコンポーネントデータで記録再
生するワイドスクリーンＶＴＲが設けられている。
【００２３】次に、このような構成を有する本実施例の
記録再生装置用送出システムの動作を、ビットレート変
換を行う際に上記ビットレート変換部５の中から用いら
れる回路を一覧的に示した図３を用いて説明する。
【００２４】まず、上記第２の記録再生装置部２に設け
られているＤ２ＶＴＲからの再生データを上記第１の記
録再生装置部１に設けられているＤ１ＶＴＲに供給する
場合を説明する。上述のように、上記Ｄ２ＶＴＲは１４
３（ＭＢ／ｓｅｃ）のコンポジットデータを取り扱い、
上記Ｄ１ＶＴＲは２７０（ＭＢ／ｓｅｃ）のコンポーネ
ントデータを取り扱う。このため、上記Ｄ２ＶＴＲから
シリアルインターフェイスを介して出力される１４３
（ＭＢ／ｓｅｃ）のコンポジットデータは、上記ルーテ
ィングスイッチ４に供給される。
【００２５】上記ルーティングスイッチ４は、上記Ｄ２
ＶＴＲからの１４３（ＭＢ／ｓｅｃ）のコンポジットデ
ータを図２に示す上記ビットレート変換部５内の第１の
ビットレート変換回路１０に供給する。上記第１のビッ
トレート変換回路１０は、図３中（ａ）に示すようにＤ
ＥＣ及びＲＣを用いて、上記１４３（ＭＢ／ｓｅｃ）の
コンポジットデータを２７０（ＭＢ／ｓｅｃ）のコンポ
ーネントデータに変換する。
【００２６】すなわち、上記第１のビットレート変換回
路１０は、上記１４３（ＭＢ／ｓｅｃ）のコンポジット
データを、図４に示す入力端子２０を介してＳ（シリア
ル）／Ｐ（パラレル）変換回路２１に供給する。上記Ｓ
／Ｐ変換回路２１は、シリアルデータとして供給される
上記１４３（ＭＢ／ｓｅｃ）のコンポジットデータを１
４．３ＭＨｚ／１０ビットのパラレルデータに変換し、
これをＹ（輝度データ）／Ｃ（クロマデータ）分離回路
２２に供給する。
【００２７】上記Ｙ／Ｃ分離回路２２は、上記Ｓ／Ｐ変
換された１４．３ＭＨｚ／１０ビットのコンポジットデ
ータを、輝度データＹと第１のクロマデータＣI 及び第
２のクロマデータＣQ に分離し、これらを上記ＤＥＣ２
３に供給する。上記ＤＥＣ２３は、上記コンポジットデ
ータから分離された上記輝度データＹ、第１のクロマデ
ータＣI 及び第２のクロマデータＣQ を、コンポーネン
トデータである輝度データＹ、第１のクロマデータＣ1
及び第２のクロマデータＣ2 に変換し、該輝度データＹ
を上記ＲＣ２４内のＹ用ＲＣ回路２４ａに、上記第１の
クロマデータＣ1 をＣ1 用ＲＣ回路２４ｂに、上記第２
のクロマデータＣ2 をＣ2 用ＲＣ回路２４ｃにそれぞれ
供給する。
【００２８】上記Ｙ用ＲＣ２４ａは、上記１４．３ＭＨ
ｚ／１０ビットの輝度データにサンプリングレート変換
処理を施して、１３．５ＭＨｚ／１０ビットの輝度デー
タＹを形成する。また、上記Ｃ1 用ＲＣ２４ｂ及びＣ2
用ＲＣ２４ｃは、上記１４．３ＭＨｚ／１０ビットの第
１及び第２のクロマデータＣ1 ，Ｃ2 にサンプリングレ
ート変換処理を施し、それぞれ６．７５ＭＨｚ／１０ビ
ットの第１及び第２のクロマデータＣ1 ，Ｃ2 を形成す
る。
【００２９】上記１３．５ＭＨｚ／１０ビットの輝度デ
ータＹ及び６．７５ＭＨｚ／１０ビットの第１及び第２
のクロマデータＣ1 ，Ｃ2 は、ＥＮＣ２５に供給され
る。
【００３０】上記ＥＮＣ２５は、上記輝度データＹと各
クロマデータＣ1 ，Ｃ2 を時系列のパラレルデータに並
べ換えて２７ＭＨｚ／１０ビットのコンポーネントデー
タを形成する。このパラレルデータはＰ（パラレル）／
Ｓ（シリアル）変換回路２６に供給される。
【００３１】上記Ｐ／Ｓ変換回路２６は、上記コンポー
ネントデータ、すなわち２７ＭＨｚ／１０ビットのパラ
レルデータを２７０（ＭＢ／ｓｅｃ）のシリアルデータ
に変換し、これを出力端子２７を介して出力する。上記
第１のビットレート変換回路１０は、このようにして１
４３（ＭＢ／ｓｅｃ）のコンポジットデータを２７０
（ＭＢ／ｓｅｃ）のコンポーネントデータに変換する。
【００３２】上記２７０（ＭＢ／ｓｅｃ）のシリアルデ
ータは、上記ルーティングスイッチ４に供給される。
【００３３】上記ルーティングスイッチ４は、上記第１
のビットレート変換回路１０から供給されるビットレー
トが２７０（ＭＢ／ｓｅｃ）のコンポジットデータを上
記Ｄ１ＶＴＲに供給する。これにより、上記Ｄ２ＶＴＲ
からの１４３（ＭＢ／ｓｅｃ）のコンポジットデータ
を、２７０（ＭＢ／ｓｅｃ）のコンポーネントデータを
取り扱う上記Ｄ１ＶＴＲに供給し記録再生することがで
きる。
【００３４】次に、上記第２の記録再生部２に設けられ
ているＤ２ＶＴＲからの再生データを、上記第１の記録
再生装置部１に設けられている２７０（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータを取り扱
うＶＴＲに供給する場合を説明する。上記Ｄ２ＶＴＲか
らの再生データ（コンポジットデータ）は、シリアルイ
ンターフェイスを介して１４３（ＭＢ／ｓｅｃ）のシリ
アルデータとして出力される。このシリアルデータは、
上記ルーティングスイッチ４に供給される。上記ルーテ
ィングスイッチ４は、上記Ｄ２ＶＴＲからの１４３（Ｍ
Ｂ／ｓｅｃ）のシリアルデータを図２に示す上記ビット
レート変換部５内の第１のビットレート変換回路１０に
供給する。
【００３５】上記第１のビットレート変換回路１０は、
図３中（ｂ）に示すようにＤＥＣ，ＲＣ及びＡＤＤを用
いて、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデー
タを２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータに変換する。
【００３６】すなわち、上記第１のビットレート変換回
路１０は、図４で説明したＤＥＣ２３及びＲＣ２４等を
用いて上記１４３（ＭＢ／ｓｅｃ）のコンポジットデー
タを２７０（ＭＢ／ｓｅｃ）のコンポーネントデータに
変換する。次に、上記第１のビットレート変換回路１０
は、上記２７０（ＭＢ／ｓｅｃ）のコンポーネントデー
タをＡＤＤに供給する。
【００３７】上記ＡＤＤは、図５に示すように、アスペ
クト比が１６：９のワイドスクリーン用のデータ書き込
み領域を有するラインメモリ４２と、このラインメモリ
４２に供給されるデータの書き込み位置又は読み出し位
置を決定する位置決め回路４６及びカウンタ４５等とか
らなっている。上記２７０（ＭＢ／ｓｅｃ）のコンポー
ネントデータは、まず、入力端子４０を介してＳ／Ｐ変
換回路４１に供給される。上記Ｓ／Ｐ変換回路４１は、
上記２７０（ＭＢ／ｓｅｃ）のコンポーネントデータを
２７ＭＨｚ／１０ビットのパラレルデータに変換し、こ
れを上記ラインメモリ４２及びカウンタ４５に供給す
る。
【００３８】ここで、上記２７ＭＨｚ／１０ビットのコ
ンポーネントデータは、現在の日本国における標準方式
であるＮＴＳＣ方式の４：３（横：縦）のアスペクト比
に応じたデータである。このアスペクト比が４：３のデ
ータを、アスペクト比が１６：９の表示画面であるワイ
ドスクリーンに表示する場合、該ワイドスクリーンの方
が横い長い分、上記アスペクト比が４：３のデータが不
足する。そこで、上記アスペクト比が４：３のデータに
応じた画像を上記ワイドスクリーンの略々中間の領域に
表示し、この表示画像の両端に例えば上記不足分の黒画
面を付加することにより、上記アスペクト比が４：３の
データをワイドスクリーンに表示した場合のデータの不
足分を補う。
【００３９】すなわち、上記位置決め回路４６は、上記
２７ＭＨｚ／１０ビットのコンポーネントデータが、上
記ラインメモリ４２の略々中間の領域に書き込まれるよ
うな書き込み位置決めデータをカウンタ４２に供給す
る。上記カウンタ４２は、上記Ｓ／Ｐ変換回路４１から
供給される２７ＭＨｚ／１０ビットのコンポーネントデ
ータ及び上記書き込み位置決めデータに応じて、上記ラ
インメモリ４２に供給される上記２７ＭＨｚ／１０ビッ
トのコンポーネントデータの書き込み位置を制御する。
【００４０】これにより、上記ラインメモリ４２の略々
中間の領域に、上記アスペクト比が４：３の２７ＭＨｚ
／１０ビットのコンポーネントデータが書き込まれるこ
ととなる。
【００４１】次に、上記位置決め回路４６は、上記ライ
ンメモリ４２の端からデータを読み出すような読み出し
位置決めデータをカウンタ４２に供給する。上記カウン
タ４２は、上記Ｓ／Ｐ変換回路４１から供給される２７
ＭＨｚ／１０ビットのコンポーネントデータ及び上記読
み出し位置決めデータに応じて上記ラインメモリ４２の
読み出し位置を制御する。
【００４２】上述のように、アスペクト比が１６：９の
ワイドスクリーン用のデータを書き込むことができる記
憶領域を有する上記ラインメモリ４２の略々中間の領域
には、上記アスペクト比が４：３の２７ＭＨｚ／１０ビ
ットのコンポーネントデータが書き込まれている。この
ため、上記ラインメモリ４２の端からデータを読み出す
ように制御することにより、アスペクト比が４：３の画
像の両端に上記不足分の黒画面が付加されたワイドスク
リーン用の２７ＭＨｚ／１０ビットのコンポーネントデ
ータを読み出すことができる。
【００４３】上記ラインメモリ４２から読み出されたワ
イドスクリーン用の２７ＭＨｚ／１０ビットのコンポー
ネントデータは、Ｐ／Ｓ変換回路４３に供給される。
【００４４】上記Ｐ／Ｓ変換回路４３は、パラレルデー
タである上記ワイドスクリーン用の２７ＭＨｚ／１０ビ
ットのコンポーネントデータを、２７０（ＭＢ／ｓｅ
ｃ）のシリアルデータに変換し、これを出力端子４４を
介して出力する。上記出力端子４４を介して出力された
シリアルデータである上記２７０（ＭＢ／ｓｅｃ）のワ
イドスクリーン用のコンポーネントデータは、上記ルー
ティングスイッチ４に供給される。
【００４５】上記ルーティングスイッチ４は、上記シリ
アルデータである上記２７０（ＭＢ／ｓｅｃ）のワイド
スクリーン用のコンポーネントデータを、上記ワイドス
クリーン用のコンポーネントデータを取り扱うＶＴＲに
供給する。これにより、上記Ｄ２ＶＴＲからの１４３
（ＭＢ／ｓｅｃ）のコンポジットデータを、ビットレー
トが２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを取り扱うＶＴＲで記録再生するこ
とができる。
【００４６】次に、上記第２の記録再生装置部２に設け
られている、ビットレートが１４３（ＭＢ／ｓｅｃ）の
コンポーネントデータを取り扱うＶＴＲからの再生デー
タを、上記Ｄ１ＶＴＲに供給する場合を説明する。上記
ビットレートが１４３（ＭＢ／ｓｅｃ）のコンポーネン
トデータを取り扱うＶＴＲからシリアルインターフェイ
スを介して出力される１４３（ＭＢ／ｓｅｃ）のコンポ
ーネントデータは、上記ルーティングスイッチ４に供給
される。
【００４７】上記ルーティングスイッチ４は、上記１４
３（ＭＢ／ｓｅｃ）のコンポーネントデータを、図２に
示す上記ビットレート変換部５内の第１のビットレート
変換回路１０に供給する。上記第１のビットレート変換
回路１０は、図３中（ｃ）に示すようにＢＥＰを用い
て、上記ビットレートが１４３（ＭＢ／ｓｅｃ）のコン
ポーネントデータを、ビットレートが２７０（ＭＢ／ｓ
ｅｃ）のコンポーネントデータに変換する。
【００４８】このＢＥＰは、例えば図６に示すようにＳ
／Ｐ変換回路５１，ＢＥＰ５２及びＰ／Ｓ変換回路５３
からなっている。上記ビットレートが１４３（ＭＢ／ｓ
ｅｃ）のコンポーネントデータは、まず、入力端子５０
を介して上記Ｓ／Ｐ変換回路５１に供給される。上記Ｓ
／Ｐ変換回路５１は、上記シリアルデータとして供給さ
れる上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデー
タを１４．３ＭＨｚ／１０ビットのパラレルデータに変
換し、これを上記ＢＥＰ５２に供給する。
【００４９】上記ＢＥＰ５２は、上記パラレルデータに
変換された１４．３ＭＨｚ／１０ビットのコンポーネン
トデータを、２７ＭＨｚ／１０ビットのコンポーネント
データとなるようにビット増加処理を施し、これを上記
Ｐ／Ｓ変換回路５３に供給する。上記Ｐ／Ｓ変換回路５
３は、上記２７ＭＨｚ／１０ビットのコンポーネントデ
ータを２７０（ＭＢ／ｓｅｃ）のシリアルデータに変換
し、これを出力端子５４を介して出力する。この出力端
子５４を介して出力された２７０（ＭＢ／ｓｅｃ）のコ
ンポーネントデータは、上記上記ルーティングスイッチ
４に供給される。
【００５０】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータを上記Ｄ１
ＶＴＲに供給する。これにより、ビットレートが１４３
（ＭＢ／ｓｅｃ）のコンポーネントデータを取り扱うＶ
ＴＲからの再生データを、上記Ｄ１ＶＴＲで記録再生す
ることができる。
【００５１】次に、上記第２の記録再生装置部２に設け
られている、ビットレートが１４３（ＭＢ／ｓｅｃ）の
コンポーネントデータを取り扱うＶＴＲからの再生デー
タを、上記第１の記録再生部１に設けられている、ビッ
トレートが２７０（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲに供給する
場合を説明する。
【００５２】上記ビットレートが１４３（ＭＢ／ｓｅ
ｃ）のコンポーネントデータを取り扱うＶＴＲからシリ
アルインターフェイスを介して出力される１４３（ＭＢ
／ｓｅｃ）のコンポーネントデータは、上記ルーティン
グスイッチ４に供給される。上記ルーティングスイッチ
４は、上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデ
ータを、図２に示す上記ビットレート変換部５内の第１
のビットレート変換回路１０に供給する。
【００５３】上記第１のビットレート変換回路１０は、
図３中（ｄ）に示すようにＢＥＰ及びＡＤＤを用いて、
上記ビットレートが１４３（ＭＢ／ｓｅｃ）のコンポー
ネントデータを、ビットレートが２７０（ＭＢ／ｓｅ
ｃ）のワイドスクリーン用のコンポーネントデータに変
換する。
【００５４】上記ＡＤＤ及びＢＥＰは上記図５及び図６
に示すものと同様の構成を有しており、上記第１のビッ
トレート変換回路１０に供給された１４３（ＭＢ／ｓｅ
ｃ）のコンポーネントデータは、まず、上記図６に示し
たＢＥＰにより上述のビット増加処理が施され、２７０
（ＭＢ／ｓｅｃ）のコンポーネントデータに変換され
る。この２７０（ＭＢ／ｓｅｃ）のコンポーネントデー
タは、上記ＡＤＤに供給される。
【００５５】上記ＡＤＤは、上記２７０（ＭＢ／ｓｅ
ｃ）のコンポーネントデータを上記ラインメモリ４２の
略々中間の領域に書き込み、端から読み出すことによ
り、該２７０（ＭＢ／ｓｅｃ）のコンポーネントデータ
を、２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータに変換し出力する。
【００５６】上記第１のビットレート変換回路１０は、
このようにして上記１４３（ＭＢ／ｓｅｃ）のコンポー
ネントデータを２７０（ＭＢ／ｓｅｃ）のワイドスクリ
ーン用のコンポーネントデータに変換する。この２７０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータは、上記ルーティングスイッチ４に供給され
る。
【００５７】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを上記２７０（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータを取り扱うＶＴＲに供
給する。これにより、上記第２の記録再生装置部２に設
けられている１４３（ＭＢ／ｓｅｃ）のコンポーネント
データを取り扱うＶＴＲからの再生データを、上記第１
の記録再生部１に設けられているビットレートが２７０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲで記録再生することができ
る。
【００５８】次に上記第２の記録再生装置部２に設けら
れている１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを取り扱うＶＴＲからの再生デ
ータを、上記第１の記録再生装置部１に設けられている
Ｄ１ＶＴＲに供給する場合を説明する。上記ビットレー
トが１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを取り扱うＶＴＲからシリアルイン
ターフェイスを介して出力される１４３（ＭＢ／ｓｅ
ｃ）のワイドスクリーン用のコンポーネントデータは、
上記ルーティングスイッチ４に供給される。
【００５９】上記ルーティングスイッチ４は、上記ビッ
トレートが１４３（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを、図２に示す上記ビットレ
ート変換部５内の第１のビットレート変換回路１０に供
給する。上記第１のビットレート変換回路１０は、図３
中（ｅ）に示すようにＢＥＰ及びＭＳＫを用いて、上記
ビットレートが１４３（ＭＢ／ｓｅｃ）のワイドスクリ
ーン用のコンポーネントデータを、ビットレートが２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータに変換す
る。
【００６０】上記ＢＥＰは上記図６に示すものと同様の
回路構成を有しており、上記ＭＳＫは上記図５でＡＤＤ
として説明したものと同様の回路構成を有している。
【００６１】ここで、上記図５に示す回路をＡＤＤとし
て用いた場合は、上記ラインメモリ４２の略々中間の領
域に上記２７ＭＨｚ／１０ビットのコンポーネントデー
タを書き込み、読み出し時に該ラインメモリ４２の端か
ら読み出すことにより、２７０（ＭＢ／ｓｅｃ）のコン
ポーネントデータを、２７０（ＭＢ／ｓｅｃ）のワイド
スクリーン用のコンポーネントデータに変換したが、該
図５に示す回路をＭＳＫとして用いる場合は、上記２７
ＭＨｚ／１０ビットのワイドスクリーン用のコンポーネ
ントデータを上記ラインメモリ４２に一杯に書き込み、
読み出し時に上記略々中間の領域であるアスペクト比が
４：３のデータ領域のデータを読み出す。
【００６２】すなわち、上記第１のビットレート変換回
路１０に供給された１４３（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータは、まず、上記図６
に示したＢＥＰにより上述のビット増加処理が施され、
２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータに変換される。この２７０（ＭＢ／ｓｅ
ｃ）のワイドスクリーンのコンポーネントデータは、上
記図５に示すＭＳＫに供給される。
【００６３】上記ＭＳＫに供給された上記２７０（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タは、上記Ｓ／Ｐ変換回路４１により２７ＭＨｚ／１０
ビットのパラレルデータに変換され、上記ラインメモリ
４２及びカウンタ４５に供給される。上記位置決め回路
４６は、上記ラインメモリ４２に供給された２７ＭＨｚ
／１０ビットのワイドスクリーン用のコンポーネントデ
ータが、該ラインメモリ４２に一杯に書き込まれるよう
な書き込み位置決めデータを上記カウンタ４５に供給す
る。
【００６４】上記カウンタ４５は、上記Ｓ／Ｐ変換回路
４１から供給される２７ＭＨｚ／１０ビットのワイドス
クリーン用のコンポーネントデータ及び上記書き込み位
置決めデータに応じて、上記ラインメモリ４２に供給さ
れる２７ＭＨｚ／１０ビットのワイドスクリーン用のコ
ンポーネントデータの書き込み位置を制御する。これに
より、上記ラインメモリ４２に、上記２７ＭＨｚ／１０
ビットのワイドスクリーン用のコンポーネントデータが
一杯に書き込まれる。
【００６５】次に、上記位置決め回路４６は、上記ライ
ンメモリ４２に一杯に書き込まれた上記２７ＭＨｚ／１
０ビットのワイドスクリーン用のコンポーネントデータ
を、上記アスペクト比が４：３用のデータである２７Ｍ
Ｈｚ／１０ビットのコンポーネントデータが書き込まれ
る領域である、該ラインメモリ４２の略々中間の領域か
らデータが読み出されるような読み出し位置決めデータ
を上記カウンタ４５に供給する。
【００６６】上記カウンタ４５は、上記上記Ｓ／Ｐ変換
回路４１から供給される２７ＭＨｚ／１０ビットのワイ
ドスクリーン用のコンポーネントデータ及び上記読み出
し位置決めデータに応じて、上記ラインメモリ４２に書
き込まれたデータのうち、上記略々中間の領域のデータ
のみを読み出すように読み出し位置を制御する。これに
より、上記ラインメモリ４２から上記アスペクト比が
４：３用のデータである２７ＭＨｚ／１０ビットのコン
ポーネントデータが読み出される。
【００６７】この２７ＭＨｚ／１０ビットのコンポーネ
ントデータは、上記Ｐ／Ｓ変換回路４３により２７０
（ＭＢ／ｓｅｃ）のコンポーネントデータに変換され出
力される。
【００６８】上記第１のビットレート変換回路１０は、
このようにして上記１４３（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータを、上記アスペクト
比が４：３用のデータである２７０（ＭＢ／ｓｅｃ）の
コンポーネントデータに変換する。この２７０（ＭＢ／
ｓｅｃ）のコンポーネントデータは、上記ルーティング
スイッチ４に供給される。
【００６９】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータを上記第１
の記録再生装置部１に設けられている上記Ｄ１ＶＴＲに
供給する。これにより、上記第２の記録再生装置部２に
設けられている１４３（ＭＢ／ｓｅｃ）のワイドスクリ
ーン用のコンポーネントデータを取り扱うＶＴＲからの
再生データを、上記第１の記録再生装置部１に設けられ
ているＤ１ＶＴＲで記録再生することができる。
【００７０】次に、上記第２の記録再生装置部２に設け
られている１４３（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲからの再生
データを、上記第１の記録再生装置部１に設けられてい
る２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコン
ポーネントデータを取り扱うＶＴＲに供給する場合を説
明する。
【００７１】上記ビットレートが１４３（ＭＢ／ｓｅ
ｃ）のワイドスクリーン用のコンポーネントデータを取
り扱うＶＴＲからシリアルインターフェイスを介して出
力される１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータは、上記ルーティングスイッチ
４に供給される。上記ルーティングスイッチ４は、上記
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータを、図２に示す上記ビットレート変換部
５内の第１のビットレート変換回路１０に供給する。
【００７２】上記第１のビットレート変換回路１０は、
図３中（ｆ）に示すようにＢＥＰを用いて、上記１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを、２７０（ＭＢ／ｓｅｃ）のワイドスクリー
ン用のコンポーネントデータに変換する。
【００７３】上記ＢＥＰは上記図６に示すものと同様の
回路構成を有しており、上記ビットレート変換回路１０
は、上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを、まず、上記入力端子５０を
介してＳ／Ｐ変換回路５１に供給する。上記Ｓ／Ｐ変換
回路５１は、上記シリアルデータとして供給される上記
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータを１４．３ＭＨｚ／１０ビットのパラレ
ルデータに変換し、これを上記ＢＥＰ５２に供給する。
【００７４】上記ＢＥＰ５２は、上述のように上記１
４．３ＭＨｚ／１０ビットのワイドスクリーン用のコン
ポーネントデータにビット増加処理を施すことにより、
２７．ＭＨｚ／１０ビットのワイドスクリーン用のコン
ポーネントデータを形成し、これを上記Ｐ／Ｓ変換回路
５３に供給する。上記Ｐ／Ｓ変換回路５３は、上記パラ
レルデータである２７ＭＨｚ／１０ビットのワイドスク
リーン用のコンポーネントデータを、２７０（ＭＢ／ｓ
ｅｃ）のシリアルデータに変換し、これを出力端子５４
を介して出力する。
【００７５】上記第１のビット変換回路１０は、このよ
うにして、上記１４３（ＭＢ／ｓｅｃ）のワイドスクリ
ーン用のコンポーネントデータを、２７０（ＭＢ／ｓｅ
ｃ）のワイドスクリーン用のコンポーネントデータに変
換する。
【００７６】上記シリアルデータに変換された上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータは、上記ルーティングスイッチ４に供給され
る。上記ルーティングスイッチ４は、上記２７０（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タを、上記第１の記録再生装置部１に設けられている２
７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを取り扱うＶＴＲに供給する。
【００７７】これにより、上記第２の記録再生装置部２
に設けられている１４３（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータを取り扱うＶＴＲから
の再生データを、上記第１の記録再生装置部１に設けら
れている２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを取り扱うＶＴＲで記録再生す
ることができる。
【００７８】次に、上記第２の記録再生装置部２に設け
られている上記Ｄ２ＶＴＲからの再生データを、上記第
３の記録再生装置部３に設けられているワイドスクリー
ンＶＴＲに供給する場合を説明する。この場合、上記Ｄ
２ＶＴＲからシリアルインターフェイスを介して出力さ
れる１４３（ＭＢ／ｓｅｃ）のコンポジットデータは、
上記ルーティングスイッチ４に供給される。
【００７９】上記ルーティングスイッチ４は、上記１４
３（ＭＢ／ｓｅｃ）のコンポジットデータを、図２に示
す上記ビットレート変換部５内の第２のビットレート変
換回路１１に供給する。上述のように上記Ｄ２ＶＴＲ
は、ビットレートが１４３（ＭＢ／ｓｅｃ）のコンポジ
ットデータを取り扱い、上記ワイドスクリーンＶＴＲ
は、ビットレートが３６０（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータを取り扱う。
【００８０】このため、上記第２のビットレート変換回
路１１は、図３中（ｇ）に示すようにＤＥＣ，ＲＣ及び
ＡＤＤを用いて、上記ビットレートが１４３（ＭＢ／ｓ
ｅｃ）のコンポジットデータを、ビットレートが３６０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータに変換する。
【００８１】上記ＤＥＣ及びＲＣは図４に示したＤＥＣ
２３及びＲＣ２４と同様の構成を有しており、上記ＡＤ
Ｄは上記図５に示したものと同様の構成を有している。
上記ルーティングスイッチ４から上記第２のビットレー
ト変換回路１１に供給された上記１４３（ＭＢ／ｓｅ
ｃ）のコンポジットデータは、まず、上記入力端子２０
を介してＳ／Ｐ変換回路２１に供給される。
【００８２】上記Ｓ／Ｐ変換回路２１は、シリアルデー
タとして供給される上記１４３（ＭＢ／ｓｅｃ）のコン
ポジットデータを１４．３ＭＨｚ／１０ビットのパラレ
ルデータに変換し、これを上記Ｙ／Ｃ分離回路２２に供
給する。上記Ｙ／Ｃ分離回路２２は、上記パラレルデー
タに変換された１４．３ＭＨｚ／１０ビットのコンポジ
ットデータを、輝度データＹと第１のクロマデータＣI
及び第２のクロマデータＣQ に分離し、これらを上記Ｄ
ＥＣ２３に供給する。
【００８３】上記ＤＥＣ２３は、上記コンポジットデー
タである上記輝度データＹ、第１のクロマデータＣI 及
び第２のクロマデータＣQ を、コンポーネントデータで
ある輝度データＹ、第１のクロマデータＣ1 及び第２の
クロマデータＣ2 に変換し、該輝度データＹを上記ＲＣ
２４内のＹ用ＲＣ回路２４ａに、上記第１のクロマデー
タＣ1 及び第２のクロマデータＣ2 をＣ1 用ＲＣ回路２
４ｂ及びＣ2 用ＲＣ回路２４ｃにそれぞれ供給する。
【００８４】上記Ｙ用ＲＣ回路２４ａは、上記１４．３
ＭＨｚ／１０ビットの輝度データＹにサンプリングレー
ト変換処理を施して、１８ＭＨｚ／１０ビットの輝度デ
ータＹを形成する。また、上記Ｃ1 用ＲＣ２４ｂ及びＣ
2用ＲＣ２４ｃは、上記１４．３ＭＨｚ／１０ビットの
第１，第２のクロマデータＣ1 ，Ｃ2 にサンプリングレ
ート変換処理を施して、それぞれ９ＭＨｚ／１０ビット
の第１，第２のクロマデータＣ1 ，Ｃ2 を形成する。
【００８５】上記Ｙ用ＲＣ回路２４ａにより形成された
１８ＭＨｚ／１０ビットの輝度データＹと、上記Ｃ1 用
ＲＣ２４ｂ及びＣ2 用ＲＣ２４ｃにより形成された９Ｍ
Ｈｚ／１０ビットの第１，第２のクロマデータＣ1 ，Ｃ
2 とは、ＥＮＣ２５に供給きされる。
【００８６】上記ＥＮＣ２５は、上記輝度データＹと、
各クロマデータＣ1，Ｃ2 とを時系列のパラレルデータ
に並べ換えて、３６ＭＨｚ／１０ビットのコンポーネン
トデータを形成し、これをＰ（パラレル）／Ｓ（シリア
ル）変換回路２６に供給する。
【００８７】上記Ｐ／Ｓ変換回路２６は、パラレルデー
タである上記３６ＭＨｚ／１０ビットのコンポーネント
データを３６０（ＭＢ／ｓｅｃ）のシリアルデータに変
換し、これを出力端子２７を介して出力する。
【００８８】上記３６０（ＭＢ／ｓｅｃ）のコンポーネ
ントデータは、次に、上記図５に示すＡＤＤに供給され
る。すなわち、上記ＡＤＤに供給された上記３６０（Ｍ
Ｂ／ｓｅｃ）のコンポーネントデータは、まず、入力端
子４１を介してＳ／Ｐ変換回路４１に供給される。上記
Ｓ／Ｐ変換回路４１は、上記３６０（ＭＢ／ｓｅｃ）の
コンポーネントデータを３６ＭＨｚ／１０ビットのパラ
レルデータに変換し、これを上記ラインメモリ４２及び
上記カウンタ４５に供給する。
【００８９】ここで、上記３６ＭＨｚ／１０ビットのコ
ンポーネントデータは、アスペクト比が４：３用のデー
タであるため、１６：９のアスペクト比を有するワイド
スクリーン用のデータに変換しなければならない。この
ため、上記位置決め回路４６は、上記３６ＭＨｚ／１０
ビットのコンポーネントデータを上記ラインメモリ４２
の略々中間の領域に書き込まれるように制御するととも
に、読み出し時には、上記ラインメモリ４２の端からデ
ータが読み出されるような書き込み位置決めデータ及び
読み出し位置決めデータを上記カウンタ４５に供給す
る。
【００９０】上記カウンタ４５は、上記Ｓ／Ｐ変換回路
４１から供給される上記３６ＭＨｚ／１０ビットのコン
ポーネントデータ及び上記書き込み位置決めデータ又は
読み出し位置決めデータに応じて、上記ラインメモリ４
２へのデータの書き込み及び読み出しを制御する。
【００９１】これにより、上記アスペクト比が４：３の
３６ＭＨｚ／１０ビットのコンポーネントデータを、ア
スペクト比が１６：９の３６ＭＨｚ／１０ビットのワイ
ドスクリーン用のコンポーネントデータに変換すること
ができる。この３６ＭＨｚ／１０ビットのワイドスクリ
ーン用のコンポーネントデータは、Ｐ／Ｓ変換回路４３
に供給される。
【００９２】上記Ｐ／Ｓ変換回路４３は、パラレルデー
タである上記３６ＭＨｚ／１０ビットのワイドスクリー
ン用のコンポーネントデータをシリアル化し、３６０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポジット
データを形成し、これを上記ルーティングスイッチ４に
供給する。上記ルーティングスイッチ４は、上記３６０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを上記第３の記録再生装置部３に設けられてい
るワイドスクリーンＶＴＲに供給する。
【００９３】これにより、上記第２の記録再生装置部２
に設けられているＤ２ＶＴＲからの１４３（ＭＢ／ｓｅ
ｃ）のコンポジットデータを、上記第３の記録再生装置
部３に設けられている、３６０（ＭＢ／ｓｅｃ）のコン
ポーネントデータを取り扱うワイドスクリーンＶＴＲで
記録再生することができる。
【００９４】次に、上記第２の記録再生装置部２に設け
られているビットレートが１４３（ＭＢ／ｓｅｃ）のコ
ンポーネントデータを取り扱うＶＴＲからシリアルイン
ターフェイスを介して出力される１４３（ＭＢ／ｓｅ
ｃ）のコンポーネントデータを、上記第３の記録再生装
置部３に設けられている、ビットレートが３６０（ＭＢ
／ｓｅｃ）のコンポーネントデータを取り扱うワイドス
クリーンＶＴＲに供給する場合を説明する。
【００９５】この場合、上記１４３（ＭＢ／ｓｅｃ）の
コンポーネントデータは、上記ルーティングスイッチ４
に供給される。上記ルーティングスイッチ４は、上記１
４３（ＭＢ／ｓｅｃ）のコンポーネントデータを、図２
に示す上記ビットレート変換部５内の第２のビットレー
ト変換回路１１に供給する。
【００９６】上記第２のビットレート変換回路１１は、
図３中（ｈ）に示すようにＢＥＰ，ＲＣ及びＡＤＤを用
いて上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデー
タを、上記３６０（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータに変換する。
【００９７】すなわち、上記第２のビットレート変換回
路１１に供給された上記１４３（ＭＢ／ｓｅｃ）のコン
ポーネントデータは、まず、上記図６に示す入力端子５
０を介してＳ／Ｐ変換回路５１に供給される。上記Ｓ／
Ｐ変換回路５１は、シリアルデータとして供給される上
記１４３（ＭＢ／ｓｅｃ）のコンポーネントデータを１
４．３ＭＨｚ／１０ビットのパラレルデータに変換し、
これをＢＥＰ５２に供給する。
【００９８】ここで、上記１４．３（ＭＢ／ｓｅｃ）の
コンポーネントデータは、アスペクト比が４：３用のデ
ータであるため、後に上記ＡＤＤでアスペクト比が１
６：９のデータに変換すると、ビット数が低減してしま
う。このため、上記ＢＥＰ５２は、上記アスペクト比が
１６：９のデータに変換してもビット数が低減しないよ
うに、上記１４．３ＭＨｚ／１０ビットのコンポーネン
トデータにビット増加処理を施し、これをＰ／Ｓ変換回
路５３に供給する。
【００９９】上記Ｐ／Ｓ変換回路５３は、パラレルデー
タである上記ビット増加処理の施された１４．３（ＭＢ
／ｓｅｃ）のコンポーネントデータを１４３（ＭＢ／ｓ
ｅｃ）のシリアルデータに変換し、これを出力端子５４
を介して出力する。
【０１００】上記Ｐ／Ｓ変換回路５３から出力端子５４
を介して出力された上記１４３（ＭＢ／ｓｅｃ）のコン
ポーネントデータは、次に図４のＲＣ２４で説明したよ
うなＲＣに供給され、ビットレートが１４３（ＭＢ／ｓ
ｅｃ）から３６０（ＭＢ／ｓｅｃ）にレート変換され
る。このレート変換された３６０（ＭＢ／ｓｅｃ）のコ
ンポーネントデータは、上記図５に示したＡＤＤに供給
される。
【０１０１】上記３６０（ＭＢ／ｓｅｃ）のコンポーネ
ントデータはアスペクト比が４：３用のデータのため、
上記ＡＤＤは、この３６０（ＭＢ／ｓｅｃ）のコンポー
ネントデータに上述のような不足分のデータを付加する
ような処理を施すことにより、ビットレートが３６０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを形成し、これを出力する。
【０１０２】この３６０（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータは、上記ルーティング
スイッチ４を介して上記第３の記録再生装置部３に設け
られているワイドスクリーンＶＴＲに供給される。これ
により、上記第２の記録再生装置部２に設けられている
ビットレートが１４３（ＭＢ／ｓｅｃ）のコンポーネン
トデータを取り扱うＶＴＲからの再生データを、上記第
３の記録再生装置部３に設けられている、ビットレート
が３６０（ＭＢ／ｓｅｃ）のコンポーネントデータを取
り扱うワイドスクリーンＶＴＲで記録再生することがで
きる。
【０１０３】次に、上記第２の記録再生部２に設けられ
ているビットレートが１４３（ＭＢ／ｓｅｃ）のワイド
スクリーン用のコンポーネントデータを取り扱うＶＴＲ
からの再生データを、上記第３の記録再生部３に設けら
れているワイドスクリーンＶＴＲに供給する場合を説明
する。この場合、上記ビットレートが１４３（ＭＢ／ｓ
ｅｃ）のワイドスクリーン用のコンポーネントデータを
取り扱うＶＴＲからシリアルインターフェイスを介して
出力される１４３（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータは、上記ルーティングスイッ
チ４に供給される。
【０１０４】上記ルーティングスイッチ４は、上記１４
３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記ビットレート変換部５内の第２のビ
ットレート変換回路１１に供給する。上記第２のビット
レート変換回路１１は、図３中（ｉ）に示すようにＢＥ
Ｐを用いて、上記１４３（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータを、３６０（ＭＢ／ｓ
ｅｃ）のワイドスクリーン用のコンポーネントデータに
変換する。
【０１０５】すなわち、上記第２のビットレート変換回
路１１に供給された上記１４３（ＭＢ／ｓｅｃ）のワイ
ドスクリーン用のコンポーネントデータは、上記図６で
説明したＢＥＰ５２と同様な構成のＢＥＰにより、ビッ
トレートが３６０（ＭＢ／ｓｅｃ）となるようにビット
増加処理され、上記ルーティングスイッチ４に供給され
る。
【０１０６】上記ルーティングスイッチ４は、上記ビッ
ト増加処理が施された上記３６０（ＭＢ／ｓｅｃ）のワ
イドスクリーン用のコンポーネントデータを上記第３の
記録再生部３に設けられているワイドスクリーンＶＴＲ
に供給する。これにより、上記第２の記録再生部２に設
けられているビットレートが１４３（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータを取り扱う
ＶＴＲからの再生データを、上記第３の記録再生部３に
設けられているワイドスクリーンＶＴＲで記録再生する
ことができる。
【０１０７】次に、上記第１の記録再生部１に設けられ
ているＤ１ＶＴＲからの再生データを、上記第２の記録
再生部２に設けられているＤ２ＶＴＲに供給する場合を
説明する。この場合、上記Ｄ１ＶＴＲからシリアルイン
ターフェイスを介して出力される２７０（ＭＢ／ｓｅ
ｃ）のコンポーネントデータは、上記ルーティングスイ
ッチ４に供給される。
【０１０８】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータを上記ビッ
トレート変換部５内の第１のビットレート変換回路１０
に供給する。上記第１のビットレート変換回路１０は、
上記２７０（ＭＢ／ｓｅｃ）のコンポーネントデータを
図３中（ｊ）に示すようにＥＮＣ及びＲＣを用いて１４
３（ＭＢ／ｓｅｃ）のコンポジットデータに変換する。
【０１０９】すなわち、上記第１のビットレート変換回
路１０に供給された上記２７０（ＭＢ／ｓｅｃ）のコン
ポーネントデータは、図７に示す入力端子３０を介して
Ｓ／Ｐ変換回路３１に供給される。上記Ｓ／Ｐ変換回路
３１は、シリアルデータとして供給される上記２７０
（ＭＢ／ｓｅｃ）のコンポーネントデータを、２７ＭＨ
ｚ／１０ビットのパラレルデータに変換し、これをＤＥ
Ｃ３２に供給する。
【０１１０】上記ＤＥＣ３２は、上記２７ＭＨｚ／１０
ビットのコンポーネントデータを輝度データＹ，第１の
クロマデータＣ1 及び第２のクロマデータＣ2 に分離
し、これらをそれぞれＲＣ３３内のＹ用ＲＣ３３ａ，Ｃ
1 用ＲＣ３３ｂ及びＣ2 用ＲＣ３３ｃに供給する。
【０１１１】上記Ｙ用ＲＣ３３ａ，Ｃ1 用ＲＣ３３ｂ及
びＣ2 用ＲＣ３３ｃは、それぞれビットレートが２７Ｍ
Ｈｚ／１０ビットのコンポーネントデータである上記輝
度データＹ，第１のクロマデータＣ1 及び第２のクロマ
データＣ2 を、ビットレートが１４．３ＭＨｚ／１０ビ
ットのコンポーネントデータの輝度データＹ，第１のク
ロマデータＣ1 及び第２のクロマデータＣ2 に変換し、
これらをＥＮＣ３４に供給する。
【０１１２】上記ＥＮＣ３４は、上記１４．３ＭＨｚ／
１０ビットのコンポーネントデータである輝度データ
Ｙ，第１のクロマデータＣ1 及び第２のクロマデータＣ
2 をコンポジットデータに変換し、これをＰ／Ｓ変換回
路３５に供給する。上記Ｐ／Ｓ変換回路３５は、上記パ
ラレルデータである上記１４．３ＭＨｚ／１０ビットの
コンポジットデータを１４３（ＭＢ／ｓｅｃ）のシリア
ルデータに変換し出力する。
【０１１３】上記シリアルデータに変換された１４３
（ＭＢ／ｓｅｃ）のコンポジットデータは、上記ルーテ
ィングスイッチ４に供給される。上記ルーティングスイ
ッチ４は、上記１４３（ＭＢ／ｓｅｃ）のコンポジット
データを上記第２の記録再生部２に設けられているＤ２
ＶＴＲに供給する。これにより、上記第１の記録再生部
１に設けられているＤ１ＶＴＲからの再生データを、上
記第２の記録再生部２に設けられているＤ２ＶＴＲで記
録再生することができる。
【０１１４】次に、上記第１の記録再生部１に設けられ
ているＤ１ＶＴＲからの再生データを、上記第２の記録
再生部２に設けられているビットレートが１４３（ＭＢ
／ｓｅｃ）のコンポーネントデータを取り扱うＶＴＲに
供給する場合を説明する。この場合、上記Ｄ１ＶＴＲか
らのシリアルインターフェイスを介して出力される２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータは、ルーテ
ィングスイッチ４に供給される。
【０１１５】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータを、上記ビ
ットレート変換部５内の第１のビットレート変換回路１
０に供給する。上記第１のビットレート変換回路１０
は、図３中（ｋ）に示すように、ＢＲＤを用いて、上記
２７０（ＭＢ／ｓｅｃ）のコンポーネントデータを、１
４３（ＭＢ／ｓｅｃ）のコンポーネントデータに変換す
る。
【０１１６】すなわち、上記第１のビットレート変換回
路１０に供給された上記２７０（ＭＢ／ｓｅｃ）のコン
ポーネントデータは、図８に示す入力端子６０を介して
Ｓ／Ｐ変換回路６１に供給される。上記Ｓ／Ｐ変換回路
６１は、シリアルデータとして供給される上記２７０
（ＭＢ／ｓｅｃ）のコンポーネントデータを、２７ＭＨ
ｚ／１０ビットのパラレルデータに変換し、これをＢＲ
Ｄ６２に供給する。
【０１１７】上記ＢＲＤ６２は、上記２７ＭＨｚ／１０
ビットのコンポーネントデータにビット低減処理を施す
ことにより、１４．３ＭＨｚ／１０ビットのコンポーネ
ントデータを形成し、これをＰ／Ｓ変換回路６３に供給
する。上記Ｐ／Ｓ変換回路６３は、パラレルデータとし
て供給される上記１４．３ＭＨｚ／１０ビットのコンポ
ーネントデータを、１４３（ＭＢ／ｓｅｃ）のシリアル
データに変換し、これを出力端子６４を介して出力す
る。
【０１１８】この１４３（ＭＢ／ｓｅｃ）のコンポーネ
ントデータは、上記ルーティングスイッチ４により上記
第２の記録再生装置部２に設けられている１４３（ＭＢ
／ｓｅｃ）のコンポーネントデータを取り扱うＶＴＲに
供給される。これにより、上記第１の記録再生部１に設
けられているＤ１ＶＴＲからシリアルインターフェイス
を介して出力される２７０（ＭＢ／ｓｅｃ）のコンポー
ネントデータを、上記第２の記録再生装置部２に設けら
れている１４３（ＭＢ／ｓｅｃ）のコンポーネントデー
タを取り扱うＶＴＲで記録再生することができる。
【０１１９】次に、上記第１の記録再生部１に設けられ
ているＤ１ＶＴＲからの再生データを、上記第２の記録
再生部２に設けられているビットレートが１４３（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タを取り扱うＶＴＲに供給する場合を説明する。この場
合、上記Ｄ１ＶＴＲからシリアルインターフェイスを介
して出力される２７０（ＭＢ／ｓｅｃ）のコンポーネン
トデータは、ルーティングスイッチ４に供給される。
【０１２０】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータを、上記ビ
ットレート変換部５内の第１のビットレート変換回路１
０に供給する。上記第１のビットレート変換回路１０
は、図３中（ｌ）に示すように、ＢＲＤ及びＡＤＤを用
いて、上記２７０（ＭＢ／ｓｅｃ）のコンポーネントデ
ータを、１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータに変換する。
【０１２１】すなわち、上記第１のビットレート変換回
路１０に供給された上記２７０（ＭＢ／ｓｅｃ）のコン
ポーネントデータは、まず、上記図８に示す入力端子６
０を介してＳ／Ｐ変換回路６１に供給される。上記Ｓ／
Ｐ変換回路６１は、シリアルデータで供給される上記２
７０（ＭＢ／ｓｅｃ）のコンポーネントデータを、２７
ＭＨｚ／１０ビットのパラレルデータに変換し、これを
ＢＲＤ６２に供給する。
【０１２２】上記ＢＲＤ６２は、上記２７ＭＨｚ／１０
ビットのコンポーネントデータを１４．３ＭＨｚ／１０
ビットのコンポーネントデータにするようなビットリダ
クション処理を施し、これをＰ／Ｓ変換回路６３に供給
する。上記Ｐ／Ｓ変換回路６３は、パラレルデータであ
る上記１４．３ＭＨｚ／１０ビットのコンポーネントデ
ータを、１４３（ＭＢ／ｓｅｃ）のシリアルデータに変
換し、これを出力端子６４を介して出力する。
【０１２３】上記出力端子６４を介して出力された上記
１４３（ＭＢ／ｓｅｃ）のコンポーネントデータは、次
に図５に示す入力端子６０を介してＳ／Ｐ変換回路６１
に供給される。上記Ｓ／Ｐ変換回路６１は、上記シリア
ルデータとして供給される上記１４３（ＭＢ／ｓｅｃ）
のコンポーネントデータを、１４．３ＭＨｚ／１０ビッ
トのパラレルデータに変換し、これをラインメモリ４２
及びカウンタ４５にそれぞれ供給する。
【０１２４】ここで、上記１４．３ＭＨｚ／１０ビット
のコンポーネントデータは、アスペクト比が４：３用の
データである。このため、位置決め回路４６は、上述の
ように、該１４．３ＭＨｚ／１０ビットのコンポーネン
トデータを上記ラインメモリ４２の略々中間の位置に書
き込むような書き込み位置決めデータ、及び、このライ
ンメモリ４２の端からデータを読み出すような読み出し
位置決めデータを上記カウンタ４５に供給する。
【０１２５】上記カウンタ４５は、上記Ｓ／Ｐ変換回路
４１からの１４．３ＭＨｚ／１０ビットのコンポーネン
トデータ、及び、上記位置決め回路４６からの書き込み
位置決めデータ，読み出し位置決めデータに応じて、上
記ラインメモリ４２へのデータの書き込み，読み出しを
制御する。これにより、上記１４．３ＭＨｚ／１０ビッ
トのコンポーネントデータは、１４．３ＭＨｚ／１０ビ
ットのワイドスクリーンのコンポーネントデータに変換
され出力される。
【０１２６】上記ラインメモリ４２から読み出されるパ
ラレルデータである、上記１４．３ＭＨｚ／１０ビット
のワイドスクリーン用のコンポーネントデータは、Ｐ／
Ｓ変換回路４３に供給される。上記Ｐ／Ｓ変換回路４３
は、上記パラレルデータである上記１４．３ＭＨｚ／１
０ビットのワイドスクリーン用のコンポーネントデータ
を、１４３（ＭＢ／ｓｅｃ）のシリアルデータに変換
し、これを出力端子４４を介して出力する。
【０１２７】この出力端子４４を介して出力される上記
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータは、上記ルーティングスイッチ４を介し
て上記第２の記録再生部２に設けられているビットレー
トが１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを取り扱うＶＴＲに供給される。こ
れにより、上記第１の記録再生部１に設けられているＤ
１ＶＴＲからの２７０（ＭＢ／ｓｅｃ）のコンポーネン
トデータを、上記第２の記録再生部２に設けられている
ビットレートが１４３（ＭＢ／ｓｅｃ）のワイドスクリ
ーン用のコンポーネントデータを取り扱うＶＴＲで記録
再生することができる。
【０１２８】次に、上記第１の記録再生部１に設けられ
ているビットレートが２７０（ＭＢ／ｓｅｃ）のワイド
スクリーン用のコンポーネントデータを取り扱うＶＴＲ
からの再生データを、上記第２の記録再生部２に設けら
れているＤ２ＶＴＲに供給する場合を説明する。この場
合、上記２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを取り扱うＶＴＲからシリアル
インターフェイスを介して出力される２７０（ＭＢ／ｓ
ｅｃ）のワイドスクリーン用のコンポーネントデータ
は、ルーティングスイッチ４に供給される。
【０１２９】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記ビットレート変換部５内の第１のビ
ットレート変換回路１０に供給する。上記第１のビット
レート変換回路１０は、図３中（ｍ）に示すように、Ｒ
Ｃ，ＥＮＣ及びＭＳＫを用いて、上記２７０（ＭＢ／ｓ
ｅｃ）のワイドスクリーン用のコンポーネントデータ
を、１４３（ＭＢ／ｓｅｃ）のコンポジットデータに変
換する。
【０１３０】すなわち、上記第１のビットレート変換回
路１０に供給された上記２７０（ＭＢ／ｓｅｃ）のワイ
ドスクリーン用のコンポーネントデータは、まず、上記
図７に示す入力端子３０を介してＳ／Ｐ変換回路３１に
供給される。上記Ｓ／Ｐ変換回路３１は、シリアルデー
タで供給される上記２７０（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータを、２７ＭＨｚ／１
０ビットのパラレルデータに変換し、これをＤＥＣ３２
に供給する。
【０１３１】上記ＤＥＣ３２は、上記２７ＭＨｚ／１０
ビットのワイドスクリーン用のコンポーネントデータを
輝度データＹ，第１のクロマデータＣ1 及び第２のクロ
マデータＣ2 に分離し、これらをそれぞれＲＣ３３内の
Ｙ用ＲＣ３３ａ，Ｃ1 用ＲＣ３３ｂ及びＣ2 用ＲＣ３３
ｃに供給する。
【０１３２】上記Ｙ用ＲＣ３３ａ，Ｃ1 用ＲＣ３３ｂ及
びＣ2 用ＲＣ３３ｃは、それぞれビットレートが２７Ｍ
Ｈｚ／１０ビットのワイドスクリーン用のコンポーネン
トデータである上記輝度データＹ，第１のクロマデータ
Ｃ1 及び第２のクロマデータＣ2 を、ビットレートが１
４．３ＭＨｚ／１０ビットのワイドスクリーン用のコン
ポーネントデータである輝度データＹ，第１のクロマデ
ータＣ1 及び第２のクロマデータＣ2 に変換し、これら
をＥＮＣ３４に供給する。
【０１３３】上記ＥＮＣ３４は、上記１４．３ＭＨｚ／
１０ビットのワイドスクリーン用のコンポーネントデー
タである輝度データＹ，第１のクロマデータＣ1 及び第
２のクロマデータＣ2 をコンポジットデータに変換し、
これをＰ／Ｓ変換回路３５に供給する。上記Ｐ／Ｓ変換
回路３５は、上記パラレルデータである上記１４．３Ｍ
Ｈｚ／１０ビットのワイドスクリーン用のコンポジット
データを、１４３（ＭＢ／ｓｅｃ）のシリアルデータに
変換し、これを出力端子３６を介して出力する。
【０１３４】この出力端子３６を介して出力される上記
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ジットデータは、上記図５に示すＭＳＫの入力端子４０
を介してＳ／Ｐ変換回路４１に供給される。上記Ｓ／Ｐ
変換回路４１は、上記シリアルデータとして供給される
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ジットデータを、１４．３ＭＨｚ／１０ビットのパラレ
ルデータに変換し、これをラインメモリ４２及びカウン
タ４５に供給する。
【０１３５】ここで、上記１４．３ＭＨｚ／１０ビット
のワイドスクリーン用のコンポジットデータは、アスペ
クト比が１６：９のデータである。このため、位置決め
回路４６は、上述のように、該１４．３ＭＨｚ／１０ビ
ットのワイドスクリーン用のコンポジットデータを上記
ラインメモリ４２に一杯に書き込むような書き込み位置
決めデータ、及び、このラインメモリ４２の略々中間の
領域で４：３のアスペクト比に対応する領域からデータ
を読み出すような読み出し位置決めデータを上記カウン
タ４５に供給する。
【０１３６】上記カウンタ４５は、上記Ｓ／Ｐ変換回路
４１からの１４．３ＭＨｚ／１０ビットのワイドスクリ
ーン用のコンポジットデータ、及び、上記位置決め回路
４６からの書き込み位置決めデータ，読み出し位置決め
データに応じて、上記ラインメモリ４２へのデータの書
き込み，読み出しを制御する。これにより、上記１４．
３ＭＨｚ／１０ビットのワイドスクリーン用のコンポジ
ットデータは、１４．３ＭＨｚ／１０ビットのコンポジ
ットデータに変換され出力される。
【０１３７】上記ラインメモリ４２から読み出されるパ
ラレルデータである、上記１４．３ＭＨｚ／１０ビット
のコンポジットデータは、Ｐ／Ｓ変換回路４３に供給さ
れる。上記Ｐ／Ｓ変換回路４３は、上記パラレルデータ
である上記１４．３ＭＨｚ／１０ビットのコンポジット
データを、１４３（ＭＢ／ｓｅｃ）のシリアルデータに
変換し、これを出力端子４４を介して出力する。
【０１３８】この出力端子４４を介して出力される上記
１４３（ＭＢ／ｓｅｃ）のコンポジットデータは、上記
ルーティングスイッチ４を介して上記第２の記録再生部
２に設けられているＤ２ＶＴＲに供給される。これによ
り、上記第１の記録再生部１に設けられている２７０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲからの再生データを、上記第
２の記録再生部２に設けられているＤ２ＶＴＲで記録再
生することができる。
【０１３９】次に、上記第１の記録再生部１に設けられ
ている２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用の
コンポーネントデータを取り扱うＶＴＲからの再生デー
タを、上記第２の記録再生部２に設けられている１４３
（ＭＢ／ｓｅｃ）のコンポーネントデータを取り扱うＶ
ＴＲに供給する場合を説明する。この場合、上記２７０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲからシリアルインターフェイ
スを介して出力される２７０（ＭＢ／ｓｅｃ）のワイド
スクリーン用のコンポーネントデータは、上記ルーティ
ングスイッチ４に供給される。
【０１４０】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを上記ビットレート変換ＶＴＲ５内の第１の
ビットレート変換回路１０に供給する。上記第１のビッ
トレート変換回路１０は、図３中（ｎ）に示すようにＢ
ＲＤ及びＭＳＫを用いて上記２７０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータを１４３
（ＭＢ／ｓｅｃ）のコンポーネントデータに変換する。
【０１４１】すなわち、上記第１のビットレート変換回
路１０に供給された２７０（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータは、アスペクト比が
１６：９用のデータであるため、後に上記ＭＳＫで、ア
スペクト比が４：３の１４３（ＭＢ／ｓｅｃ）のコンポ
ーネントデータに変換すると、ビット数が増加してしま
い１４３（ＭＢ／ｓｅｃ）のビットレートに合わなくな
る。このため、上記２７０（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータは、上記ＢＲＤによ
り、上述のように後にビット数が増加しないようにビッ
ト低減処理が施され、上記図５に示したＭＳＫに供給さ
れる。
【０１４２】上記ＭＳＫは、上記ラインメモリ４２に書
き込まれた上記ビット低減処理の施された２７０（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タかさ、４：３のアスペクト比に対応する領域のデータ
を読み出すことにより、上記２７０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータを、１４３
（ＭＢ／ｓｅｃ）のコンポーネントデータに変換し、こ
れを上記ルーティングスイッチ４に供給する。
【０１４３】上記ルーティングスイッチ４は、上記１４
３（ＭＢ／ｓｅｃ）のコンポーネントデータを、上記第
２の記録再生部２に設けられている１４３（ＭＢ／ｓｅ
ｃ）のコンポーネントデータを取り扱うＶＴＲに供給す
る。これにより、上記第１の記録再生部１に設けられて
いる２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを取り扱うＶＴＲからの再生データ
を、上記第２の記録再生部２に設けられている１４３
（ＭＢ／ｓｅｃ）のコンポーネントデータを取り扱うＶ
ＴＲで記録再生することができる。
【０１４４】次に、上記第１の記録再生部１に設けられ
ている２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用の
コンポーネントデータを取り扱うＶＴＲからの再生デー
タを、上記第２の記録再生部２に設けられている１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲに供給する場合を説明する。
【０１４５】この場合、上記２７０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータを取り扱う
ＶＴＲからシリアルインターフェイスを介して出力され
る２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコン
ポーネントデータは、上記ルーティングスイッチ４に供
給される。上記ルーティングスイッチ４は、上記２７０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを上記ビットレート変換回路５内の第１のビッ
トレート変換回路１０に供給する。
【０１４６】上記第１のビットレート変換回路１０は、
上記図３中（ｏ）に示すようにＢＲＤを用いて上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記１４３（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポーネントデータに変換する。
【０１４７】すなわち、上記２７０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上記図
８に示したＢＲＤ６２によりビット低減処理が施され、
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータに変換され上記ルーティングスイッチ４
に供給される。上記ルーティングスイッチ４は、上記１
４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを、上記第２の記録再生部２に設けられて
いる１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを取り扱うＶＴＲに供給する。
【０１４８】これにより、上記第２の記録再生部２に設
けられている２７０（ＭＢ／ｓｅｃ）のワイドスクリー
ン用きコンポーネントデータを取り扱うＶＴＲからの再
生データを、上記第１の記録再生部１に設けられている
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータを取り扱うＶＴＲで記録再生することが
できる。
【０１４９】次に、上記第１の記録再生部１に設けられ
ている２７０（ＭＢ／ｓｅｃ）のコンポーネントデータ
を取り扱うＤ１ＶＴＲからの再生データを、上記第３の
記録再生部３に設けられている３６０（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータを取り扱
うワイドスクリーンＶＴＲに供給する場合を説明する。
【０１５０】この場合も、上記Ｄ１ＶＴＲからシリアル
インターフェイスを介して出力される２７０（ＭＢ／ｓ
ｅｃ）のコンポーネントデータは、上記ルーティングス
イッチ４に供給される。上記ルーティングスイッチ４
は、上記２７０（ＭＢ／ｓｅｃ）のコンポーネントデー
タを、上記ビットレート変換部５内の第３のビットレー
ト変換回路１２に供給する。
【０１５１】上記第３のビットレート変換回路１２は、
上記図３中（ｐ）に示すようにＡＤＤを用いて、上記２
７０（ＭＢ／ｓｅｃ）のコンポーネントデータを、上記
３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータに変換する。すなわち、上記アスペクト
比が４：３のデータである上記２７０（ＭＢ／ｓｅｃ）
のコンポーネントデータは、上記図５に示すＡＤＤによ
り、アスペクト比が１６：９のデータであるビットレー
トが３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータに変換され、上記ルーティングスイ
ッチ４に供給される。
【０１５２】上記ルーティングスイッチ４は、上記３６
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記第３の記録再生部３に設けられてい
る３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコン
ポーネントデータを取り扱うワイドスクリーンＶＴＲに
供給する。これにより、上記第１の記録再生部１に設け
られている２７０（ＭＢ／ｓｅｃ）のコンポーネントデ
ータを取り扱うＤ１ＶＴＲからの再生データを、上記第
３の記録再生部３に設けられている３６０（ＭＢ／ｓｅ
ｃ）のワイドスクリーン用のコンポーネントデータを取
り扱うワイドスクリーンＶＴＲで記録再生することがで
きる。
【０１５３】次に、上記第１の記録再生部１に設けられ
ている上記２７０（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲからの再生
データを、上記第３の記録再生部３に設けられている上
記３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコン
ポーネントデータを取り扱うワイドスクリーンＶＴＲに
供給する場合を説明する。
【０１５４】この場合も、上記２７０（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータを取り扱
うＶＴＲからシリアルインターフェイスを介して出力さ
れる２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータは、上記ルーティングスイッチ４に
供給される。上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを上記ビットレート変換部５内の第３のビッ
トレート変換回路１２に供給する。
【０１５５】上記第３のビットレート変換回路１２は、
上記図３中（ｑ）に示すようにＢＥＰにより上述のよう
なビット増加処理を施すことにより、上記２７０（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タを３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータに変換する。この３６０（ＭＢ／ｓ
ｅｃ）のワイドスクリーン用のコンポーネントデータ
は、上記ルーティングスイッチ４を介して上記第３の記
録再生部３に設けられているワイドスクリーンＶＴＲに
供給される。
【０１５６】これにより、上記第１の記録再生部に設け
られている２７０（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲからの再生
データを、上記第３の記録再生部３に設けられている３
６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを取り扱うワイドスクリーンＶＴＲで記録
再生することができる。
【０１５７】次に、上記第３の記録再生部３に設けられ
ているワイドスクリーンＶＴＲからのビットレートが３
６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを、上記第２の記録再生部２に設けられて
いる１４３（ＭＢ／ｓｅｃ）のコンポジットデータ記録
再生を行うＤ２ＶＴＲに供給する場合を説明する。この
場合、上記ワイドスクリーンＶＴＲからシリアルインタ
ーフェイスを介して出力される３６０（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータは、上記
ルーティングスイッチ４に供給される。
【０１５８】上記ルーティングスイッチ４は、上記３６
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記ビットレート変換部５内の第２のビ
ットレート変換回路１１に供給する。上記第２のビット
レート変換回路１１は、上記図３中（ｒ）に示すように
ＲＣ，ＥＮＣ及びＭＳＫを用いて、上記３６０（ＭＢ／
ｓｅｃ）のワイドスクリーン用のコンポーネントデータ
を１４３（ＭＢ／ｓｅｃ）のコンポジットデータに変換
する。
【０１５９】すなわち、上記３６０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、まず、
上記図７に示したように、ＲＣ３３及びＥＮＣ３４によ
り、ビットレートが１４３（ＭＢ／ｓｅｃ）のワイドス
クリーン用のコンポジットデータに変換される。次に、
アスペクト比が１６：９のデータである上記１４３（Ｍ
Ｂ／ｓｅｃ）のワイドスクリーン用のコンポジットデー
タは、上記図５に示すＭＳＫにより、アスペクト比が
４：３のデータである１４３（ＭＢ／ｓｅｃ）のコンポ
ジットデータに変換され上記ルーティングスイッチ４に
供給される。
【０１６０】上記ルーティングスイッチ４は、上記１４
３（ＭＢ／ｓｅｃ）のコンポジットデータを上記第２の
記録再生部２に設けられているＤ２ＶＴＲに供給する。
これにより、上記第３の記録再生部３に設けられている
３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータを取り扱うワイドスクリーンＶＴＲから
の再生データを、上記第２の記録再生部２に設けられて
いる１４３（ＭＢ／ｓｅｃ）のコンポジットデータを取
り扱うＤ２ＶＴＲで記録再生することができる。
【０１６１】次に、上記第３の記録再生部３に設けられ
ている３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用の
コンポーネントデータを取り扱うワイドスクリーンＶＴ
Ｒからの再生データを、上記第２の記録再生部２に設け
られている１４３（ＭＢ／ｓｅｃ）のコンポーネントデ
ータを取り扱うＶＴＲに供給する場合を説明する。この
場合、上記ワイドスクリーンＶＴＲからシリアルインタ
ーフェイスを介して出力される３６０（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータは、上記
ルーティングスイッチ４に供給される。
【０１６２】上記ルーティングスイッチ４は、上記３６
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記ビットレート変換部５内の第２のビ
ットレート変換回路１１に供給する。上記第２のビット
レート変換回路１１は、上記図３中（ｓ）に示すよう
に、ＢＲＤ，ＲＣ及びＭＳＫを用いて上記３６０（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タを、上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデ
ータに変換する。
【０１６３】すなわち、上記３６０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上述の
ようにアスペクト比が１６：９のデータであるため、後
に上記ＭＳＫによりアスペクト比が４：３の１４３（Ｍ
Ｂ／ｓｅｃ）のコンポーネントデータに変換されると、
ビット数が増加してしまう。このため、上記３６０（Ｍ
Ｂ／ｓｅｃ）のワイドスクリーン用のコンポーネントデ
ータは、まず、図８に示したようなＢＲＤでビット低減
処理が施され、上記ＲＣに供給される。
【０１６４】上記ＲＣは、上記ビット低減処理が施され
た３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコン
ポーネントデータのビットレートを、３６０（ＭＢ／ｓ
ｅｃ）から１４３（ＭＢ／ｓｅｃ）に変換し、これを上
記図５に示すＭＳＫに供給する。上記ＭＳＫは、上述の
ように、ラインメモリ４２に書き込まれた１４３（ＭＢ
／ｓｅｃ）のワイドスクリーン用のデータから、４：３
のアスペクト比に対応する領域のデータを読み出すこと
により、１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータから１４３（ＭＢ／ｓｅｃ）の
コンポーネントデータに変換し、これを上記ルーティン
グスイッチ４に供給する。
【０１６５】上記ルーティングスイッチ４は、この１４
３（ＭＢ／ｓｅｃ）のコンポーネントデータを上記第２
の記録再生部２に設けられている１４３（ＭＢ／ｓｅ
ｃ）のコンポーネントデータを取り扱うＶＴＲに供給す
る。
【０１６６】これにより、上記第３の記録再生部３に設
けられている３６０（ＭＢ／ｓｅｃ）のワイドスクリー
ン用のコンポーネントデータを取り扱うワイドスクリー
ンＶＴＲからの再生データを、上記第２の記録再生部２
に設けられている１４３（ＭＢ／ｓｅｃ）のコンポーネ
ントデータを取り扱うＶＴＲで記録再生することができ
る。
【０１６７】次に、上記第３の記録再生部３に設けられ
ている３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用の
コンポーネントデータを取り扱うワイドスクリーンＶＴ
Ｒからの再生データを、上記第２の記録再生部２に設け
られている１４３（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲに供給する
場合を説明する。
【０１６８】この場合、上記ワイドスクリーンＶＴＲか
らシリアルインターフェイスを介して出力される３６０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータは、上記ルーティングスイッチ４に供給され
る。上記ルーティングスイッチ４は、上記３６０（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タを、上記ビットレート変換部５内に設けられている上
記第２のビットレート変換回路１１に供給する。
【０１６９】上記第２のビットレート変換回路１１は、
上記図３中（ｔ）に示すようにＢＲＤを用いて、上記３
６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを、１４３（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータに変換する。
【０１７０】すなわち、上記３６０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上記図
８に示すＢＲＤによりビット低減処理が施され、１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータに変換され、上記ルーティングスイッチ４に供
給される。上記ルーティングスイッチ４は、上記１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを、上記第２の記録再生部２に設けられている
１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータを取り扱うＶＴＲに供給する。
【０１７１】これにより、上記第３の記録再生部３に設
けられているワイドスクリーンＶＴＲからの再生データ
を、上記第２の記録再生部２に設けられている１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲで記録再生することができ
る。
【０１７２】次に、上記第３の記録再生部３に設けられ
ている３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用の
コンポーネントデータを取り扱うワイドスクリーンＶＴ
Ｒからの再生データを、上記第１の記録再生部１に設け
られている２７０（ＭＢ／ｓｅｃ）のコンポーネントデ
ータを取り扱うＤ１ＶＴＲに供給する場合を説明する。
【０１７３】この場合、上記ワイドスクリーンＶＴＲか
らシリアルインターフェイスを介して出力される上記３
６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータは、上記ルーティングスイッチ４に供給さ
れる。上記ルーティングスイッチ４は、上記３６０（Ｍ
Ｂ／ｓｅｃ）のワイドスクリーン用のコンポーネントデ
ータを上記ビットレート変換部５内の上記第３のビット
レート変換回路１２に供給する。
【０１７４】上記第３のビットレート変換回路１２は、
上記３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを、上記図３中（ｕ）に示すように
ＭＳＫを用いて、２７０（ＭＢ／ｓｅｃ）のコンポーネ
ントデータに変換する。
【０１７５】すなわち、上記３６０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上記図
５に示すＭＳＫにより上述のようにマスク処理が施さ
れ、アスペクト比が１６：９のデータからアスペクト比
が４：３のデータに変換され２７０（ＭＢ／ｓｅｃ）の
コンポーネントデータとして出力される。この２７０
（ＭＢ／ｓｅｃ）のコンポーネントデータは、上記ルー
ティングスイッチ４に供給される。
【０１７６】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のコンポーネントデータを、上記第
１の記録再生部１に設けられているＤ１ＶＴＲに供給す
る。これにより、上記第３の記録再生部３に設けられて
いる３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを取り扱うワイドスクリーンＶＴＲ
からの再生データを、上記第１の記録再生部１に設けら
れている２７０（ＭＢ／ｓｅｃ）のコンポーネントデー
タを取り扱うＤ１ＶＴＲで記録再生することができる。
【０１７７】次に、上記第３の記録再生部３に設けられ
ている３６０（ＭＢ／ｓｅｃ）のワイドスクリーン用の
コンポーネントデータを取り扱うワイドスクリーンＶＴ
Ｒからの再生データを、上記第１の記録再生部１に設け
られている２７０（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲに供給する
場合を説明する。
【０１７８】この場合、上記ワイドスクリーンＶＴＲか
らシリアルインターフェイスを介して出力される上記３
６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータは、上記ルーティングスイッチ４に供給さ
れる。上記ルーティングスイッチ４は、上記３６０（Ｍ
Ｂ／ｓｅｃ）のワイドスクリーン用のコンポーネントデ
ータを、上記ビットレート変換部５内の第３のビットレ
ート変換回路１２に供給する。
【０１７９】上記第３のビットレート変換回路１２は、
上記図３中（ｖ）に示すようにＢＲＤを用いて、上記３
６０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを、２７０（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータに変換する。
【０１８０】すなわち、上記３６０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上記図
８に示したＢＲＤ６２により、上述のビット低減処理が
施され、ビットレートが２７０（ＭＢ／ｓｅｃ）のワイ
ドスクリーン用のコンポーネントデータに変換される。
上記２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータは、上記ルーティングスイッチ４に
供給される。
【０１８１】上記ルーティングスイッチ４は、上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、上記第１の記録再生部１に設けられてい
る２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコン
ポーネントデータを取り扱うＶＴＲに供給する。これに
より、上記第３の記録再生部３に設けられている３６０
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うワイドスクリーンＶＴＲからの再生
データを、上記第１の記録再生部１に設けられている２
７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータを取り扱うＶＴＲで記録再生することがで
きる。
【０１８２】なお，上記第１の記録再生部１及び第２の
記録再生部２は、同じビットレート間におけるデータ方
式を変換する手段をそれぞれ有している。
【０１８３】具体的には、上記第２の記録再生部２内に
おいて、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデ
ータを取り扱うＤ２ＶＴＲからの再生データを、上記１
４３（ＭＢ／ｓｅｃ）のコンポーネントデータを取り扱
うＶＴＲに供給する場合、該第２の記録再生部２は、上
記図３中（９１）に示すようにＤＥＣ及びＢＲＤを用い
て、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデータ
を１４３（ＭＢ／ｓｅｃ）のコンポーネントデータに変
換する。
【０１８４】すなわち、上記１４３（ＭＢ／ｓｅｃ）の
コンポジットデータは、まず、上記ＤＥＣに供給され
る。上記ＤＥＣは、図４のＤＥＣ２３で説明したよう
に、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデータ
（輝度データＹ，第１のクロマデータＣI ，第２のクロ
マデータＣQ ）を、コンポーネントデータである輝度デ
ータＹ，第１のクロマデータＣ1 及び第２のクロマデー
タＣ2 に変換する。
【０１８５】上記コンポジットデータは、上記輝度デー
タＹ，第１のクロマデータＣI 及び第２のクロマデータ
ＣQ がひとまとめで１０ビットとなっているため、該コ
ンポジットデータをコンポーネントデータに変換する
と、上記輝度データＹ，第１のクロマデータＣ1 及び第
２のクロマデータＣ2 がそれぞれ１０ビットとなってし
まい、ビット数が３倍に増えることとなる。このままで
は、上記１４３（ＭＢ／ｓｅｃ）の伝送レートを保持す
ることができなくなるため、上記輝度データＹ，第１の
クロマデータＣ1 及び第２のクロマデータＣ2 は、それ
ぞれＢＲＤに供給される。
【０１８６】上記ＢＲＤは、１４３（ＭＢ／ｓｅｃ）の
伝送レートに合うように、それぞれ１０ビットを有する
上記輝度データＹ，第１のクロマデータＣ1及び第２の
クロマデータＣ2 に、ビット低減処理を施し、これを上
記１４３（ＭＢ／ｓｅｃ）のコンポーネントデータを取
り扱うＶＴＲに供給する。これにより、上記第２の記録
再生部２内において、上記１４３（ＭＢ／ｓｅｃ）のコ
ンポジットデータを取り扱うＤ２ＶＴＲからの再生デー
タを、上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデ
ータを取り扱うＶＴＲで記録再生することができる。
【０１８７】次に、上記第２の記録再生部２内におい
て、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデータ
を取り扱うＤ２ＶＴＲからの再生データを、上記１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲに供給する場合を説明する。
この場合、上記第２の記録再生部２は、上記図３中（９
２）に示すようにＤＥＣ，ＢＲＤ及びＡＤＤを用いて、
上記１４３（ＭＢ／ｓｅｃ）のコンポジットデータを１
４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータに変換する。
【０１８８】すなわち、上記１４３（ＭＢ／ｓｅｃ）の
コンポジットデータは、まず、上記ＤＥＣ及びＢＲＤで
上述のように、１４３（ＭＢ／ｓｅｃ）のコンポーネン
トデータに変換される。この１４３（ＭＢ／ｓｅｃ）の
コンポーネントデータは、上述のようにアスペクト比が
４：３のデータである。このため、上記１４３（ＭＢ／
ｓｅｃ）のコンポーネントデータは、上記ＡＤＤに供給
され、アスペクト比が１６：９のワイドスクリーン用の
データに変換され、上記１４３（ＭＢ／ｓｅｃ）のワイ
ドスクリーン用のコンポーネントデータを取り扱うＶＴ
Ｒに供給される。
【０１８９】これにより、１４３（ＭＢ／ｓｅｃ）のコ
ンポジットデータを取り扱うＤ２ＶＴＲからの再生デー
タを、上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン
用のコンポーネントデータを取り扱うＶＴＲで記録再生
することができる。
【０１９０】次に、上記第２の記録再生部２内におい
て、上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデー
タを取り扱うＶＴＲからの再生データを、上記１４３
（ＭＢ／ｓｅｃ）のコンポジットデータを取り扱うＤ２
ＶＴＲに供給する場合を説明する。この場合、上記第２
の記録再生部２は、上記図３中（９３）に示すようにＥ
ＮＣ及びＢＥＰを用いて、上記１４３（ＭＢ／ｓｅｃ）
のコンポーネントデータを１４３（ＭＢ／ｓｅｃ）のコ
ンポジットデータに変換する。
【０１９１】まず、上記１４３（ＭＢ／ｓｅｃ）のコン
ポーネントデータは、上記ＥＮＣに供給され、上述のよ
うにコンポジットデータに変換される。上記１４３（Ｍ
Ｂ／ｓｅｃ）のコンポーネントデータは、輝度データ
Ｙ，第１のクロマデータＣ1 及び第２のクロマデータＣ
2 が、該１４３（ＭＢ／ｓｅｃ）の伝送レートに合うよ
うにそれぞれビット低減処理されているデータであり、
上記ＥＮＣにより１４３（ＭＢ／ｓｅｃ）のコンポーネ
ントデータを上記コンポジットデータに変換すると、該
１４３（ＭＢ／ｓｅｃ）のビットレートに合わなくな
る。
【０１９２】このため、上記ＥＮＣから出力されるコン
ポジットデータは、上記ＢＥＰに供給される。上記ＢＥ
Ｐは、上記ＥＮＣからのコンポジットデータにビット増
加処理を施し、ビットレートが１４３（ＭＢ／ｓｅｃ）
のコンポジットデータに変換し、これを上記Ｄ２ＶＴＲ
に供給する。
【０１９３】これにより、上記１４３（ＭＢ／ｓｅｃ）
のコンポーネントデータを取り扱うＶＴＲからの再生デ
ータを、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデ
ータを取り扱うＤ２ＶＴＲで記録再生することができ
る。
【０１９４】次に、上記第２の記録再生部２内におい
て、上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデー
タを取り扱うＶＴＲからの再生データを、上記１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータを取り扱うＶＴＲに供給する場合を説明する。
この場合、上記第２の記録再生部２は、上記図３中（９
４）に示すようにＢＲＤ及びＡＤＤを用いて、上記１４
３（ＭＢ／ｓｅｃ）のコンポーネントデータを１４３
（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネン
トデータに変換する。
【０１９５】すなわち、上記１４３（ＭＢ／ｓｅｃ）の
コンポーネントデータは、上述のように４：３のアスペ
クト比のデータであり、後に上記ＡＤＤによりアスペク
ト比が１６：９のワイドスクリーン用のデータに変換さ
れ、ビットレートが増加してしまう。このため、上記増
加するビットレートを低減してビットレートを１４３
（ＭＢ／ｓｅｃ）とするために、上記１４３（ＭＢ／ｓ
ｅｃ）のワイドスクリーン用のコンポーネントデータ
は、まず、上記ＢＲＤによりビット低減処理が施され、
上記ＡＤＤに供給される。
【０１９６】上記ＡＤＤは、上記ビット低減処理が施さ
れたコンポーネントデータをアスペクト比が１６：９の
ワイドスクリーン用のデータに変換し、これを上記１４
３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを取り扱うＶＴＲに供給する。これにより、
上記１４３（ＭＢ／ｓｅｃ）のコンポーネントデータを
取り扱うＶＴＲからの再生データを、上記１４３（ＭＢ
／ｓｅｃ）のワイドスクリーン用のコンポーネントデー
タを取り扱うＶＴＲで記録再生することができる。
【０１９７】次に、上記第２の記録再生部２内におい
て、上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを取り扱うＶＴＲからの再生デ
ータを、上記１４３（ＭＢ／ｓｅｃ）のコンポジットデ
ータを取り扱うＤ２ＶＴＲに供給する場合を説明する。
この場合、上記第２の記録再生部２は、上記図３中（９
５）に示すようにＥＮＣ，ＢＥＰ及びＭＳＫを用いて、
上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータを、１４３（ＭＢ／ｓｅｃ）のコン
ポジットデータに変換する。
【０１９８】すなわち、上記１４３（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上述の
ように１６：９のアスペクト比のデータであり、後に上
記ＭＳＫによりアスペクト比が４：３のデータに変換さ
れるため、ビットレートが低減してしまう。このため、
上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータは、まず、上記ＢＥＰによりビット
増加処理が施され、上記ＥＮＣに供給される。
【０１９９】上記ＥＮＣは、上記コンポーネントデータ
である上記ビット増加処理が施されたデータを、上述の
ようにコンポジットデータに変換し、これを上記ＭＳＫ
に供給する。上記ＭＳＫは、上記コンポジットデータを
アスペクト比が４：３用のデータに変換し、これを上記
Ｄ２ＶＴＲに供給する。
【０２００】これにより、上記１４３（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータを取り扱
うＶＴＲからの再生データを、上記１４３（ＭＢ／ｓｅ
ｃ）のコンポジットデータを取り扱うＤ２ＶＴＲで記録
再生することができる。
【０２０１】次に、上記第２の記録再生部２内におい
て、上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを取り扱うＶＴＲからの再生デ
ータを、上記１４３（ＭＢ／ｓｅｃ）のコンポーネント
データを取り扱うＶＴＲに供給する場合を説明する。こ
の場合、上記第２の記録再生部２は、上記図３中（９
６）に示すようにＢＥＰ及びＭＳＫを用いて、上記１４
３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを、１４３（ＭＢ／ｓｅｃ）のコンポーネン
トデータに変換する。
【０２０２】すなわち、上記１４３（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上述の
ように１６：９のアスペクト比のデータであり、後に上
記ＭＳＫによりアスペクト比が４：３のデータに変換さ
れるため、ビットレートが低減してしまう。このため、
上記１４３（ＭＢ／ｓｅｃ）のワイドスクリーン用のコ
ンポーネントデータは、まず、上記ＢＥＰによりビット
増加処理が施され、上記ＭＳＫに供給される。
【０２０３】上記ＭＳＫは、上記ビット増加処理の施さ
れたコンポーネントデータを、アスペクト比が４：３用
のデータに変換し、これを上記１４３（ＭＢ／ｓｅｃ）
のコンポーネントデータを取り扱うＶＴＲに供給する。
これにより、上記１４３（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータを取り扱うＶＴＲから
の再生データを、上記１４３（ＭＢ／ｓｅｃ）のコンポ
ーネントデータを取り扱うＶＴＲで記録再生することが
できる。
【０２０４】次に、上記第１の記録再生部１内におい
て、上記２７０（ＭＢ／ｓｅｃ）のコンポーネントデー
タを取り扱うＤ１ＶＴＲからの再生データを、上記２７
０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポーネ
ントデータを取り扱うＶＴＲに供給する場合を説明す
る。この場合、上記第１の記録再生部１は、上記図３中
（９７）に示すようにＢＲＤ及びＡＤＤを用いて、上記
２７０（ＭＢ／ｓｅｃ）のコンポーネントデータを、２
７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポー
ネントデータに変換する。
【０２０５】すなわち、上記２７０（ＭＢ／ｓｅｃ）の
コンポーネントデータは、上述のように４：３のアスペ
クト比のデータであり、後に上記ＡＤＤによりアスペク
ト比が１６：９のデータに変換されるためビットレート
が増加してしまう。このため、上記増加するビットレー
トを低減してビットレートを２７０（ＭＢ／ｓｅｃ）と
するために、上記２７０（ＭＢ／ｓｅｃ）のワイドスク
リーン用のコンポーネントデータは、まず、上記ＢＲＤ
によりビット低減処理が施され、上記ＡＤＤに供給され
る。
【０２０６】上記ＡＤＤは、上記ビット低減処理の施さ
れたコンポーネントデータを、アスペクト比が１６：９
のデータに変換し、これを上記２７０（ＭＢ／ｓｅｃ）
のワイドスクリーン用のコンポーネントデータを取り扱
うＶＴＲに供給する。これにより、上記２７０（ＭＢ／
ｓｅｃ）のコンポーネントデータを取り扱うＤ１ＶＴＲ
からの再生データを、上記２７０（ＭＢ／ｓｅｃ）のワ
イドスクリーン用のコンポーネントデータを取り扱うＶ
ＴＲで記録再生することができる。
【０２０７】次に、上記第１の記録再生部１内におい
て、上記２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用
のコンポーネントデータを取り扱うＶＴＲからの再生デ
ータを、上記２７０（ＭＢ／ｓｅｃ）のコンポーネント
データを取り扱うＤ１ＶＴＲに供給する場合を説明す
る。この場合、上記第１の記録再生部１は、上記図３中
（９８）に示すようにＢＥＰ及びＭＳＫを用いて、上記
２７０（ＭＢ／ｓｅｃ）のワイドスクリーン用のコンポ
ーネントデータを、上記２７０（ＭＢ／ｓｅｃ）のコン
ポーネントデータに変換する。
【０２０８】すなわち、上記２７０（ＭＢ／ｓｅｃ）の
ワイドスクリーン用のコンポーネントデータは、上述の
ようにアスペクト比が１６：９のデータであり、後に上
記ＭＳＫによりアスペクト比が４：３のデータに変換さ
れるためビットレートが低減してしまう。このため、上
記低減するビットレートを増加してビットレートを２７
０（ＭＢ／ｓｅｃ）とするために、上記２７０（ＭＢ／
ｓｅｃ）のワイドスクリーン用のコンポーネントデータ
は、まず、上記ＢＥＰによりビット増加処理が施され、
上記ＭＳＫに供給される。
【０２０９】上記ＭＳＫは、上記ビット増加処理の施さ
れたコンポーネントデータを、アスペクト比が４：３の
データに変換し、これを上記２７０（ＭＢ／ｓｅｃ）の
コンポーネントデータを取り扱うＤ１ＶＴＲに供給す
る。これにより、上記２７０（ＭＢ／ｓｅｃ）のワイド
スクリーン用のコンポーネントデータを取り扱うＶＴＲ
からの再生データを、上記２７０（ＭＢ／ｓｅｃ）のコ
ンポーネントデータを取り扱うＤ１ＶＴＲで記録再生す
ることができる。
【０２１０】なお、本実施例では、上記第３の記録再生
部３には、ワイドスクリーンＶＴＲしか設けなかったた
め、上述のような記録再生部内におけるデータ方式の変
換は行われない。しかし、例えば上記第３の記録再生部
３内に、上記ワイドスクリーンＶＴＲの他に、ビットレ
ートが３６０（ＭＢ／ｓｅｃ）のコンポーネントデータ
を取り扱うＶＴＲや、３６０（ＭＢ／ｓｅｃ）のコンポ
ジットデータを取り扱うＶＴＲを設けた場合には、上述
のようにＢＥＰやＡＤＤ等のデータ方式の変換に必要な
回路を設ければ、上記第１，第２の記録再生ブロック
１，２と同様に、該第３の記録再生ブロック３内におい
て同じビットレートで方式が異なるデータの送受が可能
となることは勿論である。
【０２１１】以上の説明から明らかなように、本実施例
に係る記録再生装置用送出システムは、複数のＶＴＲが
設けられた第１の記録再生部１，第２の記録再生部２及
び第３の記録再生部３を、ルーティングスイッチ４を介
して相互に接続するとともに、該ルーティングスイッチ
４に上記各記録再生部１，２，３のデータの送受を相互
に可能とするような第１〜第３のビットレート変換回路
１０〜１２を有するビットレート変換部５を接続する。
そして、上記ルーティングスイッチ４が、送信側のＶＴ
Ｒと、受信側のＶＴＲが決まったときに、該送信側のＶ
ＴＲからのデータを上記ビットレート変換部５に供給
し、上記受信側のＶＴＲが取り扱うデータのビットレー
トに変換し、この変換されたデータを上記受信側に供給
することにより、データのビットレートが異なるＶＴＲ
間において相互にデータの送受を可能とすることができ
る。
【０２１２】なお、本実施の場合、図１に示したよう
に、ビットレートが２７０(MB/sec)の映像データを取り
扱う複数の記録再生装置（Ｄ１ＶＴＲ１等）が設けられ
た記録再生部１，ビットレートが１４３（ＭＢ／ｓｅ
ｃ）の映像データを取り扱う複数の記録再生装置（Ｄ２
ＶＴＲ等）が設けられた記録再生装置部２、及び、ビッ
トレートが３６０（ＭＢ／ｓｅｃ）の映像データを取り
扱うワイドスクリーンＶＴＲが設けられた記録再生装置
部３とが相互にデータの送受を可能とすることができる
ように、上記ビットレート変換部５に、１４３（ＭＢ／
ｓｅｃ）のビットレートを２７０（ＭＢ／ｓｅｃ）のビ
ットレートに変換し、２７０（ＭＢ／ｓｅｃ）のビット
レートを１４３（ＭＢ／ｓｅｃ）のビットレートに変換
する第１のビットレート変換回路１０と、１４３（ＭＢ
／ｓｅｃ）のビットレートを３６０（ＭＢ／ｓｅｃ）の
ビットレートに変換し、３６０（ＭＢ／ｓｅｃ）のビッ
トレートを１４３（ＭＢ／ｓｅｃ）のビットレートに変
換する第２のビットレート変換回路１１と、２７０（Ｍ
Ｂ／ｓｅｃ）のビットレートを３６０（ＭＢ／ｓｅｃ）
のビットレートに変換し、３６０（ＭＢ／ｓｅｃ）のビ
ットレートを２７０（ＭＢ／ｓｅｃ）のビットレートに
変換する第３のビットレート変換回路１１とを設けるこ
ととしたが、例えば記録再生装置として高品位テレビジ
ョン信号の記録再生を行ういわゆるＨＤＶＴＲを設けた
場合は、上記ビットレート変換部５の中に、該ＨＤＶＴ
Ｒ用のビットレート変換回路を設けることにより、全体
の記録再生装置間における相互の信号の送受を可能とす
ることができる。
【０２１３】また、この他、設けた記録再生装置に応じ
たビットレート変換回路を付加することにより、全体の
記録再生装置間におけるデータの送受を可能することが
できる。このため、将来的に新たなビットレートを有す
る記録再生装置が普及した場合、該新たなビットレート
を有する記録再生装置用のビットレート変換回路を、上
記複数のビットレート変換手段の一つとして加えればよ
く、該新たなビットレートを有する記録再生装置との均
衡を図るために現在所有している記録再生装置をすべて
買い換える等の無駄な出費を防止することができる。
【０２１４】
【発明の効果】本発明に係る記録再生装置用送出システ
ムでは、入出力切り換え手段により、取り扱う信号のビ
ットレートが異なる複数の記録再生装置のうち、信号を
出力する記録再生装置と該信号が入力される記録再生装
置を選択するとともに、その入出力に対応するビットレ
ート変換手段を上記複数のビットレート変換手段から選
択してそれらを接続するので、ビットレートの異なる記
録再生装置間における映像データの受け渡しを可能とす
ることができる。しかも、上記複数のビットレート変換
手段は、コンポジットデータをコンポーネントデータに
変換するデコーダと、コンポーネントデータをコンポジ
ットデータに変換するエンコーダと、映像データのビッ
ト数を低減するビットリダクション回路と、画面上の映
像データの不足分を補うアダー回路と、映像データのビ
ットレートを変換するレートコンバータと、映像データ
のビット数を増加させるビットエキスパンダと、画面上
の余分な映像データをマスク処理するマスキング回路の
組み合わせにより、上記複数の記録再生装置が取り扱う
信号の各ビットレートを相互間においてビットレート変
換するので、上記複数の記録再生装置の相互間において
方式が異なるデータを送受することができる。
【０２１５】また、将来的に新たなビットレートを有す
る記録再生装置が普及した場合、該新たなビットレート
を有する記録再生装置用のビットレート変換手段を、上
記複数のビットレート変換手段の一つとして加えればよ
いため、該新たなビットレートを有する記録再生装置と
の均衡を図るために現在所有している記録再生装置をす
べて買い換える等の無駄な出費を防止することができ
る。
【図面の簡単な説明】
【図 １】本発明に係る記録再生装置用送出システムの
実施例の構成を示すブロック図である。
【図 ２】上記記録再生装置用送出システムに設けられ
ているビットレート変換部の構成を示すブロック図であ
る。
【図 ３】上記実施例の記録再生装置用送出システムに
おいて、ビットレート変換を行う際に、上記ビットレー
ト変換部の中から用いられる回路を一覧的に示した図で
ある。
【図 ４】上記ビットレート変換部に設けられているＤ
ＥＣ及びＲＣ等のブロック図である。
【図 ５】上記ビットレート変換部に設けられているＭ
ＳＫ又はＡＤＤを示すブロック図である。
【図 ６】上記ビットレート変換部に設けられているＢ
ＥＰのブロック図である。
【図 ７】上記ビットレート変換部に設けられているＲ
Ｃ及びＥＮＣ等のブロック図である。
【図 ８】上記ビットレート変換部に設けられているＢ
ＲＤのブロック図である。
【符号の説明】 １・・・・・・・・・・第１の記録再生部 ２・・・・・・・・・・第２の記録再生部 ３・・・・・・・・・・第３の記録再生部 ４・・・・・・・・・・ルーティングスイッチ ５・・・・・・・・・・ビットレート変換部 １０〜１２・・・・・・第１〜第３のビットレート変換
回路 ２２・・・・・・・・・Ｙ／Ｃ分離回路 ２３，３２・・・・・・デコーダ（ＤＥＣ） ２４，３３・・・・・・レートコンバータ（ＲＣ） ２４ａ，３３ａ・・・・Ｙ用ＲＣ ２４ｂ，３３ｂ・・・・Ｃ1 用ＲＣ ２４ｃ，３３ｃ・・・・Ｃ2 用ＲＣ ２５・・・・・・・・・時間軸圧縮回路 ３４・・・・・・・・・エンコーダ（ＥＮＣ） ４２・・・・・・・・・ラインメモリ ４５・・・・・・・・・カウンタ ４６・・・・・・・・・位置決め回路 ５２・・・・・・・・・ビットエキスパンダ（ＢＥＰ） ６２・・・・・・・・・ビットリダクション回路（ＢＲ
Ｄ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/91 - 5/956 H04N 7/00 - 7/015 H04N 9/79 - 9/898 H04N 7/24 - 7/68 H04N 11/00 - 11/24

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 取り扱う信号のビットレートが異なる複
    数の記録再生装置と、 上記複数の記録再生装置が取り扱う信号の各ビットレー
    トを相互間においてビットレート変換する複数のビット
    レート変換手段と、 上記複数の記録再生装置のうち、信号を出力する記録再
    生装置と該信号が入力される記録再生装置を選択すると
    ともに、その入出力に対応するビットレート変換手段を
    上記複数のビットレート変換手段から選択してそれらを
    接続する入出力切り換え手段とを有し、 上記複数のビットレート変換手段は、コンポジットデー
    タをコンポーネントデータに変換するデコーダと、コン
    ポーネントデータをコンポジットデータに変換するエン
    コーダと、映像データのビット数を低減するビットリダ
    クション回路と、画面上の映像データの不足分を補うア
    ダー回路と、映像データのビットレートを変換するレー
    トコンバータと、映像データのビット数を増加させるビ
    ットエキスパンダと、画面上の余分な映像データをマス
    ク処理するマスキング回路の組み合わせにより、上記複
    数の記録再生装置が取り扱う信号の各ビットレートを相
    互間においてビットレート変換することを特徴とする記
    録再生装置用送出システム。
JP03297633A 1991-10-18 1991-10-18 記録再生装置用送出システム Expired - Fee Related JP3104085B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03297633A JP3104085B2 (ja) 1991-10-18 1991-10-18 記録再生装置用送出システム
US07/959,541 US5341178A (en) 1991-10-18 1992-10-13 Send-out convertors for a recording/reproducing system
EP92309433A EP0549108B1 (en) 1991-10-18 1992-10-15 Digital video signal switching with data rate conversion
DE69218742T DE69218742T2 (de) 1991-10-18 1992-10-15 Umschaltung eines digitalen Videosignals mit Umsetzung der Datenrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03297633A JP3104085B2 (ja) 1991-10-18 1991-10-18 記録再生装置用送出システム

Publications (2)

Publication Number Publication Date
JPH05110988A JPH05110988A (ja) 1993-04-30
JP3104085B2 true JP3104085B2 (ja) 2000-10-30

Family

ID=17849104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03297633A Expired - Fee Related JP3104085B2 (ja) 1991-10-18 1991-10-18 記録再生装置用送出システム

Country Status (4)

Country Link
US (1) US5341178A (ja)
EP (1) EP0549108B1 (ja)
JP (1) JP3104085B2 (ja)
DE (1) DE69218742T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537150A (en) * 1992-05-01 1996-07-16 Canon Kabushiki Kaisha Image processing apparatus and image communicating apparatus
JPH0787526A (ja) * 1993-09-16 1995-03-31 Sony Corp サンプリングレート変換システム
DE69428180T2 (de) * 1993-12-13 2002-05-02 Sony Corp., Tokio/Tokyo Schnittsysteme und -verfahren
CN1115149A (zh) * 1994-04-01 1996-01-17 株式会社东芝 数字图象信号的记录重放方法及设备
KR0155811B1 (ko) * 1995-03-28 1998-12-15 김광호 컴팩트 디스크 플레이어 일체형 텔레비젼 수상기
JPH1079915A (ja) * 1996-09-02 1998-03-24 Mitsubishi Electric Corp 記録再生装置
JP2001036850A (ja) * 1999-07-16 2001-02-09 Sony Corp 記録装置、記録再生装置、記録方法、記録再生方法、及び撮像装置
US7034886B2 (en) * 2000-01-28 2006-04-25 Ross Video Limited Video production switcher with integrated aspect ratio converter
US6968122B2 (en) * 2000-04-17 2005-11-22 Matsushita Electric Industrial Co., Ltd. Recorder and transmitter
JP3678164B2 (ja) * 2001-04-13 2005-08-03 ソニー株式会社 データ転送システム、データ転送装置、データ記録装置、データ転送方法
US7542099B2 (en) * 2005-12-15 2009-06-02 Pesa Switching Systems, Inc. Apparatus and method for performing internal routing and signal processing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532557A (en) * 1983-04-08 1985-07-30 Ampex Corporation Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter
US4586093A (en) * 1983-07-21 1986-04-29 Sony Corporation Method and apparatus for synchronizing playback of tapes recorded in different formats
JPH07101942B2 (ja) * 1986-04-12 1995-11-01 ソニー株式会社 電子編集システム
US4864421A (en) * 1986-09-09 1989-09-05 Matsushita Electric Industrial Co., Ltd. System for connecting a video signal recording/reproducing apparatus and a television receiver
US5280397A (en) * 1989-09-07 1994-01-18 Advanced Television Test Center, Inc. Bi-directional HDTV format digital signal converter
JPH0427285A (ja) * 1990-04-13 1992-01-30 Toshiba Corp 画像記録装置
JP2507174B2 (ja) * 1990-11-20 1996-06-12 松下電器産業株式会社 光ディスク装置

Also Published As

Publication number Publication date
DE69218742T2 (de) 1997-07-10
US5341178A (en) 1994-08-23
DE69218742D1 (de) 1997-05-07
EP0549108B1 (en) 1997-04-02
EP0549108A1 (en) 1993-06-30
JPH05110988A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
US4963995A (en) Audio/video transceiver apparatus including compression means
US5057932A (en) Audio/video transceiver apparatus including compression means, random access storage means, and microwave transceiver means
US5995705A (en) Burst transmission apparatus and method for audio/video information
US5402187A (en) Method and apparatus for transmitting a video signal along with a code representing an aspect ratio of the video signal
JP3104085B2 (ja) 記録再生装置用送出システム
JPH01194691A (ja) ディジタル画像信号の記録再生装置
EP0793383B1 (en) Information transmission system with record/reproducing device
US6192190B1 (en) Digital image recording and/or reproducing apparatus using a plurality of compression methods
US6421091B1 (en) Data transmission apparatus for transmitting digital video and audio data between respective audio visual apparatuses, and method therefor
US6374039B1 (en) Image pickup apparatus
US5220435A (en) Muse signal digital recording/reproducing apparatus and operating method thereof
EP0653883A2 (en) Video system having a plurality of separable modules
JP2815882B2 (ja) 映像信号のデジタル記録再生装置
US20010007611A1 (en) Digital video recorder with several video sources and multiplexer for such a digital video recorder
JPH09130744A (ja) デジタル記録再生装置
JP3116382B2 (ja) 記録装置及び記録再生装置
KR100230009B1 (ko) D-vhs에서의 트랙 데이터 녹화 방법
JP3125885B2 (ja) 記録装置
EP0495680B1 (en) Image processing apparatus and method
JP3654978B2 (ja) デジタル記録再生装置及びデジタルデータ記録システム
JPH05292471A (ja) テレビジョン信号記録再生装置
JP3200648B2 (ja) 画像処理装置
JPH054684U (ja) 高画質ｔｖ信号変換回路内蔵ｖｔｒ
JPH0319486A (ja) デイジタルデータレコーダ
JPH07322295A (ja) 映像信号伝送装置、映像信号伝送方法、及び画像出力装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees