JP3097746B2

JP3097746B2 - 同期信号発生装置

Info

Publication number: JP3097746B2
Application number: JP01218596A
Authority: JP
Inventors: 誠雫石; デイブワラス・ブラワー
Original assignee: PALTEK CORPORATION; Fuji Photo Film Co Ltd
Current assignee: PALTEK CORPORATION; Fujifilm Holdings Corp
Priority date: 1989-08-28
Filing date: 1989-08-28
Publication date: 2000-10-10
Anticipated expiration: 2015-10-10
Also published as: JPH0383414A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ある周波数の基準クロック信号から周波数
や位相又はパルス幅の異なる多種類の同期信号を形成す
る同期信号発生装置に関する。

〔従来の技術〕

従来、このような同期信号発生装置として、第５図に
示すものがある。これは標準テレビジョン方式における
垂直同期信号、水平同期信号、複合同期信号、フィール
ドインデックス信号、バーストフラグ信号、クランプパ
ルスなどの各種同期信号を、発振器が出力した基準クロ
ック信号を分周などして形成する。

即ち、発振器１が出力する14.3MHzの基準クロック信
号f1を分周回路２で1/4分周することにより色副搬送波
の3.575MHzの周波数に等しい同期信号f2を形成したり、
1/5の分周比に設定したプリスケーラ３が出力するクロ
ック信号f3を第１のパルス信号発生回路４及びそれに従
属に接続する第２のパルス信号発生回路５で分周し、パ
ルス信号発生回路４から出力した複数の同期信号を組み
合わせて第１デコーダ6aでデコードすることにより水平
走査周波数に同期した各種のデコード信号（これらの信
号を符号OUT1で示す）を形成し、第２のパルス信号発生
回路５から出力した複数の同期信号を組み合わせて第２
デコーダ6bでデコードすることにより垂直走査周波数に
同期した各種のデコード信号（これらの信号を符号OUT2
で示す）を形成し、更に、第１、第２デコーダ6a、6bで
形成された複数の信号を組み合せて第３デコーダ6cでデ
コードすることにより、水平走査周波数と垂直走査周波
数に同期したパルス列を有する複合同期信号（これらの
デコード信号を符号OUT3で示す）を形成する。

第１のパルス信号発生回路４と第２のパルス信号発生
回路５は共に同様の回路で構成されており、第６図に示
す第１のパルス信号発生回路４を代表して説明すれば、
1/5の分周比に設定されたプリスケーラ３の出力信号f3
を1/7と1/13の積の分周比1/91に設定された第１カウン
タ4aで分周することで、水平走査周波数の２倍に相当す
るインターレースを行うための31.4KHzの周波数の同期
信号f4を形成する。更に、第１シフトレジスタ4bは複数
のＤ型フリップフロップで構成され、これらのＤ型フリ
ップフロップの入力端子Ｉと出力端子Ｑを従属接続し
て、全てのＤ型フリップフロップのクロック入力端子Ｃ
にプリスケーラ３からのクロック信号f3を入力し、最終
段のＤ型フリップフロップの反転出力Ｑを初段のＤ型フ
リップフロップの入力端子Ｉに帰還し、全てのＤ型フリ
ップフロップのリセット端子Ｒに第１カウンタ4aの同期
信号f4を印加することで31.4KHzの周波数でリセットす
る構成となっており、夫々のフリップフロップの出力端
子Ｑからはクロック信号f3の周期ずつ位相の異なるパル
ス信号が発生する。又、第１カウンタ4aの31.4KHzの同
期信号を1/2の分周比を有する分周回路4cで分周するこ
とにより15.7KHzの水平走査周波数に等しい同期信号f5
を形成する。そして、このように形成された信号を第１
デコーダへ供給することにより、水平走査周波数に同期
した各種の同期信号OUT1が形成される。

一方、第２のパルス信号発生回路５は、1/525の分周
比を有する第２カウンタ5aによって、フィールド周波数
に相当する60Hzの同期信号f6を形成し、又、第６図と同
様の回路から成る第２シフトレジスタ5bから出力される
60Hzに同期した各種のデコード信号を第２デコーダ6bへ
出力し、更に、第２カウンタ5aから出力される60Hzの同
期信号f6を1/2の分周比を有する分周回路5cで30Hzのフ
レーム周波数に等しい同期信号f7を形成する。そして、
このように形成された信号を第２デコーダ6bへ供給する
ことにより、垂直走査周波数に同期した各種のデコード
信号OUT2が形成される。

尚、従来例として説明した上記の同期信号発生装置は
525走査線に適合したNTSC方式の場合であるが、その他
の625走査線に適合したSECAM方式や625走査線に適合し
たPAL方式の同期信号発生装置においても、プリスケー
ラやカウンタなどの分周比を適宜に設定することにより
同様の回路で実現している。

〔発明が解決しようとする課題〕

しかしながら、このような従来の同期信号発生装置
は、基準クロック信号をプリスケーラで適当な低い周波
数に分周し、この分周で発生したクロック信号を更に複
数のカウンタで適宜に分周することによって水平走査周
期や垂直走査周期に同期した各種の同期信号を形成する
ので、特定用途に対応させるためにプリスケーラの分周
比を一旦決めてしまうと、それに従属接続する後段のカ
ウンタなどの分周比の仕様も一義的に決まり、その結
果、容易に回路変更や調整などを行うことができなかっ
たり、又、回路変更を加えて他の仕様に適合する同期信
号発生装置を実現しようとしても柔軟性がなく、設計の
自由度の乏しい回路構成であった。

ところで、第５図及び第６図に示す同期信号発生装置
は、分周用にバイナリカウンタを適用してそのバイナリ
カウンタの各ビット出力を組み合わせてデコーダでデコ
ードすることにより各種のデコード信号を形成する回路
構成とする場合に較べて、グリッジやノイズに起因した
誤った信号を発生することが無い点で優れている。即
ち、バイナリカウンタを適用するとグリッジが発生して
これが誤信号発生の一因となったり、計数動作のための
反転動作が各ビットで同時に起こるので電圧変動などに
よるノイズが発生して同期信号にノイズが重畳する等の
問題を生じるが、第５図及び第６図に示す同期信号発生
装置は、カウンタで計数した信号をそれより高い周波数
で作動するシフトレジスタを介してデコーダに供給する
構成となっているので、グリッジやノイズによる問題は
解消されている。

しかし、従来は、このようなグリッジやノイズによる
問題を解消するために、第６図に示すようなシフトレジ
スタ4b、5bのような回路を付加する必要があることか
ら、回路規模が大きくなるという問題を生じていた。

本発明はこのような従来の課題に鑑みて成されたもの
であり、第１に、所望の周波数や位相又はパルス幅（デ
ューティ）などの相違する多種類の同期信号を仕様に応
じて極めて容易に形成又は変更などを行うことができる
柔軟性に富み、第２に、回路規模が小さく、第３に、グ
リッジや雑音の発生を抑制した回路構成を有するなどの
機能を持つ同期信号発生装置を提供することを目的とす
る。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、請求項１
記載のように、任意の周波数の基準クロック信号を計数
する任意モジュロのグレイコード・カウンタから成る第
１グレイコード・カウンタおよび第２グレイコード・カ
ウンタとの組合せ回路を少なくとも一組備えると共に、
それらのグレイコード・カウンタの出力信号をデコード
して上記基準クロック信号の周期に比例した任意の周
期、位相差またはパルス幅の同期信号を形成するデコー
ダを具備した同期信号発生装置において、前記デコーダ
から前記第１グレイコード・カウンタおよび前記第２グ
レイコード・カウンタへリセット信号をそれぞれ所定の
タイミングで出力し、かつ、前記第１グレイコード・カ
ウンタへのリセット信号を前記第２グレイコード・カウ
ンタのイネーブル端子に入力することにより前記第２グ
レイコード・カウンタに前記基準クロックの計数動作の
開始を行わせるようにしたことを特徴とするものであ
る。

また、請求項２記載のように、任意の周波数の基準ク
ロック信号を計数する任意モジュロのグレイコード・カ
ウンタから成る第１グレイコード・カウンタおよび第２
グレイコード・カウンタとの組合せ回路を少なくとも一
組備えると共に、それらのグレイコード・カウンタの出
力信号をデコードして上記基準クロック信号の周期に比
例した任意の周期、位相差またはパルス幅の同期信号を
形成するデコーダを具備した同期信号発生装置におい
て、前記デコーダから前記第１グレイコード・カウンタ
および前記第２グレイコード・カウンタへリセット信号
をそれぞれ所定のタイミングで出力し、かつ、前記第１
グレイコード・カウンタへのリセット信号を前記第２グ
レイコード・カウンタの計数端子に入力することにより
前記第２グレイコード・カウンタに前記リセット信号の
計数動作を行わせ、かつ、これらの回路構成をプログラ
マブルロジックデバイスで実現したことを特徴とするも
のである。

〔作用〕

このような構成を有する本発明の同期信号発生装置に
あっては、形成される同期信号の最小周期を基準クロッ
ク信号の周期に等しくすることができることから、位相
やパルス幅を極めて精度よく微調整した同期信号を容易
に形成することができる。従来の技術と比較すると、従
来はプリスケーラで一旦低い周波数のクロック信号を発
生させてからこのクロック信号を分周してデコードして
いたので、出力同期信号のパルス幅の設定はこのプリス
ケーラによって一義的に決まってしまい、プリスケーラ
から出力されるクロック信号の１クロック周期よりも狭
いパルス幅を設定することができず、したがって、精度
の高い同期信号が要求される電子機器例えば電荷結合型
固体撮像デバイスを駆動するための同期信号などを形成
することが困難な場合があった。

しかし、本発明は回路の構成上、何らの調整を施すこ
となく基準クロック信号の周期に相当する高精度での位
相差やパルス幅の微調整を行うことを保証する。

又、基準クロック周波数から適宜の周波数までの信号
をデコードすることが可能であるので、所望の同期信号
を容易に形成することができ、設計の自由度を向上する
ことができ、更に、従来のようなプリスケーラを設ける
必要が無い。

又、グレイコード・カウンタを適用したので、従来の
様なバイナリカウンタ等を適用した場合におけるグリッ
ジ除去回路が不要となり、バイナリカウンタを構成する
多数のフリップフロップ出力の同時動作に伴う雑音成分
の発生を低減することができる。

又、回路を極めて単純な繰り返し構成で実現すること
ができるので、半導体集積回路化等に適しており、又、
プログラマブルロジックデバイス（PLD）やゲートアレ
イで実現することにも適している。特に、本発明の回路
は単純な繰り返し回路で構成することができるので、プ
ログラマブルロジックデバイスで実現するのに好適であ
る。

尚、本発明の同期信号発生装置は、テレビジョン方式
に必要な水平走査及び垂直走査の周期に同期した各種同
期信号を発生するための装置として適用することは勿
論、その他の各種制御のための同期信号を必要とするシ
ーケンシャルコントローラ等にも適用することができる
ことは言うまでもない。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。
この実施例は、NTSCテレビジョン方式における各種同期
信号を形成するための同期信号発生装置である。まず、
第１図に基づいて回路構成を説明すると、10は14.3MHz
の基準クロック信号f1を出力する発振器、11は基準クロ
ック信号f1をクロック入力端子C1から入力して計数動作
し、その計数値に対するビットデータを出力する第１グ
レイコード・カウンタ、12は基準クロック信号f1をクロ
ック入力端子C2から入力して計数動作し、その計数値に
対するビットデータを出力する第２グレイコード・カウ
ンタ、13は第１、第２グレイコード・カウンタ11、12の
計数値に対応する複数のビット出力を組み合わせてデコ
ードすることにより適宜の周波数や位相又はパルス幅の
複数種類の同期信号を形成するデコーダ、14はデコーダ
13で形成された各種の同期信号を内部のフリップフロッ
プ回路などで一旦ラッチなどして基準クロック信号f1に
同期して出力する出力回路である。

更に、第１グレイコード・カウンタ11はイネーブル端
子E1に所定電圧V_CCが印加されて、常に計数動作可能状
態（イネーブル状態）に設定され、又、デコーダ13の適
宜のデコーダ出力信号S1がリセット端子R1に帰還され
る。第２グレイコード・カウンタ12のイネーブル端子E2
にはデコード出力信号S1が供給され、リセット端子R2に
はデコーダ13から出力される他のデコード出力信号S2が
帰還されている。

又、デコーダ13で一旦出力したデコード出力信号を1/
2分周して再びデコーダ13の入力として帰還する分周回
路15、16が設けられている。

第１グレイコード・カウンタ11は任意モジュロ数Ｍに
設定されたグレイコードカウンタ、第２グレイコード・
カウンタ12は任意モジュロ数Ｎに設定されたグレイコー
ドカウンタで構成されている。即ち、第２図の10進数に
対するコード表に示すように、グレイコードカウンタ
は、数値が１単位ずつ増加すると１ビットだけが入れ替
わるように進行するカウンンタであるので、バイナリカ
ウンタのように全ビットが一斉に計数動作のための反転
動作しないので、グリッジの発生や電源変動、パルス性
ノイズなどの発生が極めて少なくなる。そして、第３図
に示すような複数のセル構造を接続した回路で実現し、
各ビット出力Q₀₁（Q₀₂）〜Q_k1（Q_k2）が計数値に対する
ビット出力となり、デコーダ13に入力する。

デコーダ13は論理和や論理積その他の論理演算回路で
構成され、所望のタイミングの同期信号を第１、第２グ
レイコード・カウンタ11、12からの入力データを組み合
わせることによって形成する。

又、デコーダ13は、第１グレイコード・カウンタ11が
基準クロック信号f1を455個計数動作したときをデコー
ドすることによってデコード出力信号S1を出力し、この
信号S1に同期して第１グレイコード・カウンタ11をリセ
ットするので、第１グレイコード・カウンタ11の最大計
数周期は約31.82μｓ（即ち、約31.4KHz）のインターレ
ースのための周期となり、70nS（基準クロック信号f1の
周期）から約31.82μｓ（最大計数周期）までの適宜の
パルス幅の同期信号を70nS間隔で形成することが可能で
ある。又、分周回路15が信号S1を1/2分周してこれをデ
コーダ13に帰還するので、水平走査周波数（15.75KHz）
に同期した同期信号を形成することができる。

次に、第２グレイコード・カウンタ12は、基準クロッ
ク信号f1に同期して第１グレイコード・カウンタ11の最
大計数周期（約31.82μｓ）毎に計数動作を行う。そし
て、デコーダ13は525個の計数動作が行われるときをデ
コードすることによって信号S2を出力し、この信号S2に
同期して第２グレイコード・カウンタ12をリセットする
ので、第２グレイコード・カウンタ12の最大計数周期は
約16.7mS（即ち、60Hz）のフィールド走査周期に相当
し、約31.82μｓから約16.7mSまでの間の適宜のパルス
幅の同期信号を形成することができる。更に、分周回路
16が信号S2を1/2分周してこれをデコーダ13に帰還する
ので、フレーム走査周波数に相当する30Hzの同期信号を
形成することができる。

このようにして、第１グレイコード・カウンタ11と第
２グレイコード・カウンタ12から出力される最小パルス
幅が約70nS、最大パルス幅が約33mSの複数のビット出力
をデコーダ13で適宜に組み合わせてデコードすることに
より、15.75KHzに同期した水平同期信号、60Hzに同期し
た垂直同期信号、これらを適宜に組み合わせて形成され
る複合同期信号、その他のNTSC方式に必要な各種同期信
号が形成され、出力回路14を介して出力される。

尚、この実施例は、NTSCテレビジョン方式に係る同期
信号を形成するための同期信号発生装置を示したが、デ
コーダ内の回路を若干変更するだけでPALやSECAM方式に
対する同期信号発生装置を容易に実現することができ
る。

このように、従来は、発振源の基準クロック信号を一
旦プリスケーラで分周して、最終的に得ようとするデコ
ード信号の周期（周波数）に適合し易い低周波数のクロ
ック信号を形成していたのに対し、この実施例は、発振
源の基準クロック信号から直接に適宜のパルス幅や位相
差及び周期のデコード信号を形成するので、プリスケー
ラの必要が無くなり、又、基準クロック信号の１周期を
最小単位としてそれに比例して位相やパルス幅などを設
定することができるので、従来のようなタイミング調整
や位相ズレなどの面倒な調整が一切不要となる。特に、
最小調整範囲を70nSにすることができることは、テレビ
ジョン用の同期信号を形成する従来の同期信号発生装置
と比較して、大幅な精度の向上が図れることを意味す
る。

又、第１グレイコード・カウンタと第２グレイコード
・カウンタの各内部ビットの回路は均一な構成となるの
で回路規模を小型化することができ、又、セル構造にす
ることが可能であることから半導体集積回路で実現する
のに適している。

第４図は他の実施例の回路を示す。第１図に示した先
の実施例との相違点を述べると、グレイコード・カウン
タで構成される任意モジュロＮの第２グレイコード・カ
ウンタ12のクロック入力端子C2に対して、第１グレイコ
ード・カウンタ11のリセットへ印加するリセット信号S1
を供給すると共に、イネーブル端子E2に一定電圧V_CCを
印加して常にイネーブル状態に設定する回路となってい
る。したがって、第１グレイコード・カウンタ11は先の
実施例と同様の計数動作し、第２グレイコード・カウン
タ12は第１グレイコード・カウンタ11の最大計数周期に
同期して計数動作を行い、その計数値に対応するビット
出力Q₀₂〜Q_N2をデコーダ13へ出力する。この実施例によ
っても、グリッジやノイズの発生が極めて少なく、出力
回路14から所望の同期信号を得ることができる。

尚、本発明の原理を適用した同期信号発生装置は、各
種テレビジョン方式を実現するための同期信号を形成す
るためだけではなく、その他のシーケンシャルな制御に
適用するための同期信号を形成する場合にも広く適用す
ることができる。

〔発明の効果〕

以上説明したように、本発明によれば、任意の周波数
の基準クロック信号を第１、第２グレイコード・カウン
タで計数し、夫々のビット出力をデコーダでデコードす
ることによって、全てが基準クロック信号に同期した適
宜の周波数や位相又はパルス幅の複数種類の同期信号を
形成するようにしたので、従来のようにプリスケーラで
分周されたクロック信号の周波数やパルス幅に制約され
ずに、元の基準クロック信号の周波数やパルス幅の精度
を得ることができる。

又、基準クロック周波数から適宜の周波数までのカウ
ンタ出力を組み合わせてデコーダでデコードするので、
デコーダを変更することで所望の同期信号を容易に形成
することができ、設計の自由度を向上することができ
る。

又、グレイコード・カウンタを適用したので、雑音成
分の発生を大幅に低減することができる。又、回路を極
めて単純な繰り返し構成で実現することができるので、
半導体集積回路化等に適しており、又、プログラマブル
ロジックデバイス（PLD）やゲートアレイで実現するこ
とにも適している。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための回路図；第２図は実施例におけるカウンタの機能を説明するため
の機能説明図；第３図は実施例のカウンタの具体的な回路を示す回路
図；第４図は他の実施例を説明するための回路図；第５図は従来例を示す回路図；第６図は従来例で適用したパルス信号発生回路の回路図
である。図中の符号： 10;発振器 11;第１グレイコード・カウンタ 12;第２グレイコード・カウンタ 13;デコーダ 14;出力回路 15、16;分周回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者デイブワラス・ブラワー東京都世田谷区北沢３―34―14 (56)参考文献特開昭61−214879（ＪＰ，Ａ) 特開昭60−229107（ＪＰ，Ａ) 特開昭53−22351（ＪＰ，Ａ) 電子科学シリーズ「ＰＬＡの使い方」南谷崇著、産報出版発行 1978年８月 30日発行Ｐ132〜Ｐ134

Claims

(57)【特許請求の範囲】

【請求項１】任意の周波数の基準クロック信号を計数す
る任意モジュロのグレイコード・カウンタから成る第１
グレイコード・カウンタおよび第２グレイコード・カウ
ンタとの組合せ回路を少なくとも一組備えると共に、そ
れらのグレイコード・カウンタの出力信号をデコードし
て上記基準クロック信号の周期に比例した任意の周期、
位相差またはパルス幅の同期信号を形成するデコーダを
具備した同期信号発生装置において、前記デコーダから前記第１グレイコード・カウンタおよ
び前記第２グレイコード・カウンタへリセット信号をそ
れぞれ所定のタイミングで出力し、かつ、前記第１グレ
イコード・カウンタへのリセット信号を前記第２グレイ
コード・カウンタのイネーブル端子に入力することによ
り前記第２グレイコード・カウンタに前記基準クロック
の計数動作の開始を行わせるようにしたことを特徴とす
る同期信号発生装置。
【請求項２】任意の周波数の基準クロック信号を計数す
る任意モジュロのグレイコード・カウンタから成る第１
グレイコード・カウンタおよび第２グレイコード・カウ
ンタとの組合せ回路を少なくとも一組備えると共に、そ
れらのグレイコード・カウンタの出力信号をデコードし
て上記基準クロック信号の周期に比例した任意の周期、
位相差またはパルス幅の同期信号を形成するデコーダを
具備した同期信号発生装置において、前記デコーダから前記第１グレイコード・カウンタおよ
び前記第２グレイコード・カウンタへリセット信号をそ
れぞれ所定のタイミングで出力し、かつ、前記第１グレ
イコード・カウンタへのリセット信号を前記第２グレイ
コード・カウンタの計数端子に入力することにより前記
第２グレイコード・カウンタに前記リセット信号の計数
動作を行わせ、かつ、これらの回路構成をプログラマブルロジックデバイスで
実現したことを特徴とする同期信号発生装置。