JP3096551B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3096551B2
JP3096551B2 JP06005846A JP584694A JP3096551B2 JP 3096551 B2 JP3096551 B2 JP 3096551B2 JP 06005846 A JP06005846 A JP 06005846A JP 584694 A JP584694 A JP 584694A JP 3096551 B2 JP3096551 B2 JP 3096551B2
Authority
JP
Japan
Prior art keywords
film
thin film
titanium
titanium nitride
aluminum alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06005846A
Other languages
Japanese (ja)
Other versions
JPH07142580A (en
Inventor
恭典 井上
和俊 辻村
伸一 谷本
保彦 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27276922&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3096551(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP06005846A priority Critical patent/JP3096551B2/en
Priority to US08/215,374 priority patent/US5635763A/en
Publication of JPH07142580A publication Critical patent/JPH07142580A/en
Priority to US08/821,769 priority patent/US5895265A/en
Application granted granted Critical
Publication of JP3096551B2 publication Critical patent/JP3096551B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、多層配線構造の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device.
More specifically, the present invention relates to a method for manufacturing a multilayer wiring structure.

【0002】[0002]

【従来の技術】近年、高集積半導体装置に採用されてい
る多層配線では、配線間コンタクト(ビアコンタクト)
の低抵抗化及び配線の信頼性の向上が求められている。
図7〜図9は、従来の多層配線の製造プロセスを2層配
線を例にとって示す断面図である。以下、その製造プロ
セスを順を追って説明する。
2. Description of the Related Art In recent years, multi-layer wirings employed in highly integrated semiconductor devices include inter-wiring contacts (via contacts).
, There is a demand for lowering the resistance and improving the reliability of wiring.
7 to 9 are cross-sectional views illustrating a conventional multi-layer wiring manufacturing process using a two-layer wiring as an example. Hereinafter, the manufacturing process will be described step by step.

【0003】プロセス1(図7参照):CVD(化学的
気相成長)法により、単結晶シリコン基板1の表面に絶
縁膜としてのシリコン酸化膜2を適宜な厚さだけ(例え
ば600nm)堆積させる。次に、スパッタリングによ
り、前記Si酸化膜2の表面に、チタン薄膜3、窒化チ
タン(TiN)薄膜4、第1層配線としてのアルミ合金
薄膜5、窒化チタン薄膜6を順に夫々適宜な厚さずつ堆
積させる(例えば、チタン薄膜3:50nm、窒化チタ
ン薄膜4:100nm、アルミ合金薄膜5:500n
m、窒化チタン薄膜6:20nm)。
Process 1 (see FIG. 7): A silicon oxide film 2 as an insulating film is deposited on a surface of a single-crystal silicon substrate 1 by an appropriate thickness (for example, 600 nm) by a CVD (chemical vapor deposition) method. . Next, by sputtering, a titanium thin film 3, a titanium nitride (TiN) thin film 4, an aluminum alloy thin film 5 as a first layer wiring, and a titanium nitride thin film 6 are sequentially formed on the surface of the Si oxide film 2 by an appropriate thickness. Deposit (for example, titanium thin film 3:50 nm, titanium nitride thin film 4: 100 nm, aluminum alloy thin film 5: 500 n)
m, titanium nitride thin film 6: 20 nm).

【0004】続いて、通常のフォトリソグラフィ技術を
用いて配線のパターニングを行う。そして、ドライエッ
チングにより第1層配線の配線パターンを形成する。こ
こで、アルミ合金薄膜5は、純アルミニウムに他の金属
や高融点金属を添加したものである(例えば、Al−S
i(1%)−Cu(0.5%)、Al−Cu、Al−M
g)。このように純アルミニウムではなくアルミ合金を
用いることにより、エレクトロマイグレーション(後述
するように、電子流によるアルミニウム原子の移動で断
線を起こす現象)やストレスマイグレーション(熱だけ
でもストレスによって断線を起こす現象)といったマイ
グレーションを防ぐことができる。
Subsequently, wiring patterning is performed using ordinary photolithography technology. Then, a wiring pattern of the first layer wiring is formed by dry etching. Here, the aluminum alloy thin film 5 is obtained by adding another metal or a high melting point metal to pure aluminum (for example, Al-S
i (1%)-Cu (0.5%), Al-Cu, Al-M
g). By using an aluminum alloy instead of pure aluminum in this way, electromigration (a phenomenon of disconnection due to the movement of aluminum atoms due to an electron flow, as described later) and stress migration (a phenomenon of disconnection due to stress only by heat) can be achieved. Migration can be prevented.

【0005】また、アルミ合金薄膜5の下層に窒化チタ
ン薄膜4を形成するのは、AlとSiとが反応して接合
を破壊しないようにするためである。即ち、第1層配線
形成後に熱処理を行うと、アルミ合金薄膜5中のアルミ
ニウムと多結晶Si基板1とがコンタクトホール8(ビ
アホール、ビアコンタクトともいう)内で反応する。す
ると、AlとSiとが共晶を作るが、そのSiがSi基
板1から供給されるため接合が破壊されてしまう。そこ
で、アルミ合金薄膜5の下層に窒化チタン薄膜4を形成
することにより、界面での反応を防ぐわけである。
The reason why the titanium nitride thin film 4 is formed under the aluminum alloy thin film 5 is to prevent Al and Si from reacting to break the junction. That is, when heat treatment is performed after the formation of the first layer wiring, the aluminum in the aluminum alloy thin film 5 reacts with the polycrystalline Si substrate 1 in the contact hole 8 (also referred to as a via hole or via contact). Then, Al and Si form a eutectic, but the Si is supplied from the Si substrate 1 so that the junction is broken. Therefore, the reaction at the interface is prevented by forming the titanium nitride thin film 4 below the aluminum alloy thin film 5.

【0006】更に、窒化チタン薄膜4の下層にチタン薄
膜3を形成するのは、窒化チタン薄膜4だけであるとコ
ンタクト抵抗が高くなるためである。このように窒化チ
タン薄膜4及びチタン薄膜3はバリヤメタルとして機能
する。また、アルミ合金薄膜5の上層に窒化チタン薄膜
6を形成するのは、フォトリソグラフィにおける露光時
に、アルミ合金薄膜5からの反射を防止するためであ
る。即ち、窒化チタン薄膜6は反射防止膜(キャップメ
タル)として機能する。
Further, the reason why the titanium thin film 3 is formed under the titanium nitride thin film 4 is that if only the titanium nitride thin film 4 is used, the contact resistance becomes high. Thus, the titanium nitride thin film 4 and the titanium thin film 3 function as a barrier metal. The reason why the titanium nitride thin film 6 is formed on the aluminum alloy thin film 5 is to prevent reflection from the aluminum alloy thin film 5 during exposure in photolithography. That is, the titanium nitride thin film 6 functions as an antireflection film (cap metal).

【0007】プロセス2(図8参照):CVD法によ
り、第1層配線の窒化チタン薄膜6の表面に層間絶縁膜
としてのSi酸化膜7を適宜な厚さだけ堆積させる(例
えば600nm)。次に、通常のフォトリソグラフィ技
術を用いてコンタクトホールのパターニングを行う。そ
して、ドライエッチングによりコンタクトホール8を形
成する。
Process 2 (see FIG. 8): An appropriate thickness (for example, 600 nm) of an Si oxide film 7 as an interlayer insulating film is deposited on the surface of the titanium nitride thin film 6 of the first layer wiring by the CVD method. Next, patterning of the contact hole is performed using a normal photolithography technique. Then, a contact hole 8 is formed by dry etching.

【0008】プロセス3(図9参照):不活性ガス(例
えばアルゴン)を用いたスパッタエッチングによって、
コンタクトホール8内のエッチングスカムや、コンタク
トホール8における第1配線層の窒化チタン薄膜6の表
面の酸化膜等を除去する。次に、スパッタリングによ
り、前記Si酸化膜7の表面及びコンタクトホール8内
に、窒化チタン薄膜9、第2層配線としてのアルミ合金
薄膜10、窒化チタン薄膜11を順に夫々適宜な厚さず
つ堆積させる(例えば、窒化チタン薄膜9:100n
m、アルミ合金薄膜10:500nm、窒化チタン薄膜
11:20nm)。
Process 3 (see FIG. 9): By sputter etching using an inert gas (eg, argon),
The etching scum in the contact hole 8 and the oxide film on the surface of the titanium nitride thin film 6 of the first wiring layer in the contact hole 8 are removed. Next, by sputtering, a titanium nitride thin film 9, an aluminum alloy thin film 10 as a second layer wiring, and a titanium nitride thin film 11 are sequentially deposited on the surface of the Si oxide film 7 and in the contact holes 8 by an appropriate thickness. (For example, titanium nitride thin film 9: 100n
m, aluminum alloy thin film 10: 500 nm, titanium nitride thin film 11: 20 nm).

【0009】続いて、通常のフォトリソグラフィ技術を
用いて配線のパターニングを行う。そして、ドライエッ
チングにより第2配線層の配線パターンを形成し、2層
配線の製造プロセスを終了する。ここで、アルミ合金薄
膜10は、アルミ合金薄膜5と同様の理由により、純ア
ルミニウムに他の金属や高融点金属を添加したものであ
る(例えば、Al−Si(1%)−Cu(0.5%)、
Al−Cu、Al−Mg)。
Subsequently, patterning of the wiring is performed using a normal photolithography technique. Then, a wiring pattern of the second wiring layer is formed by dry etching, and the manufacturing process of the two-layer wiring is completed. Here, the aluminum alloy thin film 10 is obtained by adding another metal or a high melting point metal to pure aluminum for the same reason as the aluminum alloy thin film 5 (for example, Al-Si (1%)-Cu (0. 5%),
Al-Cu, Al-Mg).

【0010】また、アルミ合金薄膜10の上層の窒化チ
タン薄膜11は、窒化チタン薄膜6と同様に、反射防止
膜として機能する。更に、アルミ合金薄膜10の下層に
窒化チタン薄膜9を形成するのは、シンター等の熱処理
によって生じるヒロックの成長を抑制するためである。
即ち、ヒロックの成長によって、配線のショートが誘発
されるため、アルミ合金薄膜10の下層に窒化チタン薄
膜4を形成することにより、ヒロックの成長を抑制する
わけである。
The titanium nitride thin film 11 on the aluminum alloy thin film 10 functions as an anti-reflection film similarly to the titanium nitride thin film 6. Further, the reason why the titanium nitride thin film 9 is formed under the aluminum alloy thin film 10 is to suppress the growth of hillocks caused by heat treatment such as sintering.
That is, since the short-circuit of the wiring is induced by the growth of the hillock, the growth of the hillock is suppressed by forming the titanium nitride thin film 4 below the aluminum alloy thin film 10.

【0011】また、アルミ合金薄膜10にAlとSiの
合金を用いた場合は、コンタクトホール8内のアルミ合
金薄膜10中のSiが、熱処理によって析出し、コンタ
クト抵抗が高くなることがある。アルミ合金薄膜10の
下層に窒化チタン薄膜9を形成するのは、それを防止す
るためでもある。ところで、近年、半導体装置の高集積
化はますます進んでおり、コンタクトホール8の径を小
さくすることが求められている。しかしながら、コンタ
クトホール8の径を小さくすると、コンタクトホール8
内に十分な厚さの窒化チタン薄膜9及びアルミ合金薄膜
10を堆積させるのが難しくなる。そこで、CVD法に
より、コンタクトホール8内に適宜な金属(タングステ
ン、アルミニウム、ニッケル、銅など)を堆積させ、第
1層配線と第2層配線とを接続するプラグを形成するこ
とが提案されている。
When an alloy of Al and Si is used for the aluminum alloy thin film 10, Si in the aluminum alloy thin film 10 in the contact hole 8 may be precipitated by heat treatment and the contact resistance may be increased. The reason why the titanium nitride thin film 9 is formed under the aluminum alloy thin film 10 is also to prevent it. By the way, in recent years, the integration of the semiconductor device has been more and more advanced, and it is required to reduce the diameter of the contact hole 8. However, if the diameter of the contact hole 8 is reduced,
It becomes difficult to deposit the titanium nitride thin film 9 and the aluminum alloy thin film 10 having a sufficient thickness inside. Therefore, it has been proposed to deposit a suitable metal (tungsten, aluminum, nickel, copper, or the like) in the contact hole 8 by a CVD method to form a plug for connecting the first layer wiring and the second layer wiring. I have.

【0012】図7、図8、図10、図11は、前記2層
配線の製造プロセスにおいて、コンタクトホール8内に
タングステンプラグ12を埋め込んだ場合の製造プロセ
スを示す断面図である。以下、その製造プロセスを順を
追って説明する。 プロセスA(図7参照):前記プロセス1と同様である
ので、説明を省略する。
FIG. 7, FIG. 8, FIG. 10, and FIG. 11 are sectional views showing a manufacturing process when a tungsten plug 12 is buried in the contact hole 8 in the manufacturing process of the two-layer wiring. Hereinafter, the manufacturing process will be described step by step. Process A (see FIG. 7): The process is the same as the process 1, and the description is omitted.

【0013】プロセスB(図8参照):前記プロセス2
と同様であるので、説明を省略する。 プロセスC(図10参照):不活性ガス(例えばアルゴ
ン)を用いたスパッタエッチングによって、コンタクト
ホール8内のエッチングスカムやコンタクトホール8に
おける第1層配線の窒化チタン薄膜6の表面の酸化膜等
を除去する。
Process B (see FIG. 8): Process 2
Therefore, the description is omitted. Process C (see FIG. 10): The sputter etching using an inert gas (for example, argon) removes the etching scum in the contact hole 8 and the oxide film on the surface of the titanium nitride thin film 6 of the first layer wiring in the contact hole 8. Remove.

【0014】次に、スパッタリングにより、Si酸化膜
7の表面及びコンタクトホール8内に、窒化チタン薄膜
9を適宜な厚さだけ(例えば100nm)堆積させる。
続いて、ブランケットタングステン−CVD法により、
窒化チタン薄膜9の表面にタングステン薄膜12を適宜
な厚さだけ(例えば500nm)堆積させる。そして、
コンタクトホール8内のタングステン薄膜12のみを残
すように全面エッチバックを行い、コンタクトホール8
内にタングステンプラグ12を形成する。
Next, a titanium nitride thin film 9 is deposited to a suitable thickness (for example, 100 nm) on the surface of the Si oxide film 7 and in the contact hole 8 by sputtering.
Then, by blanket tungsten-CVD method,
A tungsten thin film 12 is deposited on the surface of the titanium nitride thin film 9 by an appropriate thickness (for example, 500 nm). And
The entire surface is etched back so that only the tungsten thin film 12 in the contact hole 8 is left.
A tungsten plug 12 is formed therein.

【0015】プロセスD(図11参照):スパッタリン
グにより、窒化チタン薄膜9及びタングステンプラグ1
2の表面に、第2層配線としてのアルミ合金薄膜10、
窒化チタン薄膜11を順に夫々適宜な厚さずつ堆積させ
る(例えば、アルミ合金薄膜10:500nm、窒化チ
タン薄膜11:20nm)。 続いて、通常のフォトリソグラフィ技術を用いて配線の
パターニングを行う。そして、ドライエッチングにより
第2層配線の配線パターンを形成し、2層配線の製造プ
ロセスを終了する。
Process D (see FIG. 11): Titanium nitride thin film 9 and tungsten plug 1 by sputtering
2, an aluminum alloy thin film 10 as a second layer wiring,
The titanium nitride thin films 11 are sequentially deposited with an appropriate thickness (for example, an aluminum alloy thin film 10: 500 nm, a titanium nitride thin film 11: 20 nm). Subsequently, patterning of the wiring is performed using a normal photolithography technique. Then, a wiring pattern of the second-layer wiring is formed by dry etching, and the manufacturing process of the two-layer wiring is completed.

【0016】ここで、アルミ合金薄膜10は、アルミ合
金薄膜5と同様の理由により、純アルミニウムに他の金
属や高融点金属を添加したものである(例えば、Al−
Si(1%)−Cu(0.5%)、Al−Cu、Al−
Mg)。また、アルミ合金薄膜10の上層の窒化チタン
薄膜11は、窒化チタン薄膜6と同様に、反射防止膜と
して機能する。
Here, the aluminum alloy thin film 10 is obtained by adding another metal or a high melting point metal to pure aluminum for the same reason as the aluminum alloy thin film 5 (for example, Al—
Si (1%)-Cu (0.5%), Al-Cu, Al-
Mg). Further, the titanium nitride thin film 11 on the aluminum alloy thin film 10 functions as an antireflection film similarly to the titanium nitride thin film 6.

【0017】尚、アルミ合金薄膜10の下層に窒化チタ
ン薄膜9を形成するのは、前記したように、エレクトロ
マイグレーションによって生じるヒロックの成長を抑制
するためである。また、前記したように、アルミ合金薄
膜10にAlとSiの合金を用いた場合に、コンタクト
ホール8内のアルミ合金薄膜10のシリコンが析出して
コンタクト抵抗が高くなるのを防止するためである。
The reason why the titanium nitride thin film 9 is formed below the aluminum alloy thin film 10 is to suppress the growth of hillocks caused by electromigration as described above. Further, as described above, when the alloy of Al and Si is used for the aluminum alloy thin film 10, the silicon of the aluminum alloy thin film 10 in the contact hole 8 is prevented from being deposited and the contact resistance is prevented from increasing. .

【0018】更に、窒化チタン薄膜9はブランケットタ
ングステン−CVD法においても不可欠である。即ち、
ブランケットタングステン−CVD法においては、窒化
チタン薄膜9がないとタングステン薄膜12が剥離して
しまうことがある。つまり、窒化チタン薄膜9は、ブラ
ンケットタングステン−CVD法によってタングステン
薄膜12を形成する際の密着層として機能する(チタン
薄膜やSi酸化膜はタングステン薄膜との密着性が悪
く、チタン薄膜上やシリコン酸化膜上にタングステン薄
膜を直接形成した場合、形成したタングステン薄膜が離
れてしまう恐れがある)。
Further, the titanium nitride thin film 9 is indispensable in the blanket tungsten-CVD method. That is,
In the blanket tungsten-CVD method, the tungsten thin film 12 may be peeled off without the titanium nitride thin film 9. That is, the titanium nitride thin film 9 functions as an adhesion layer when the tungsten thin film 12 is formed by the blanket tungsten-CVD method (the titanium thin film or the Si oxide film has poor adhesion to the tungsten thin film, If a tungsten thin film is formed directly on the film, the formed tungsten thin film may be separated.

【0019】[0019]

【発明が解決しようとする課題】ところで、前記プロセ
ス3及びCにおけるスパッタエッチングでは、コンタク
トホール8内のエッチングスカムや窒化チタン薄膜6の
表面の酸化膜等を完全に除去しようとすると、窒化チタ
ン薄膜6自体も除去されてしまう。すると、第1層配線
としてのアルミ合金薄膜5の表面(即ち、活性なアルミ
ニウム表面)が露出することになる。
By the way, in the sputter etching in the processes 3 and C, if the etching scum in the contact hole 8 and the oxide film on the surface of the titanium nitride thin film 6 are to be completely removed, the titanium nitride thin film is removed. 6 itself is also removed. Then, the surface of the aluminum alloy thin film 5 as the first layer wiring (that is, the active aluminum surface) is exposed.

【0020】そのため、スパッタリングによる窒化チタ
ン薄膜9の形成時において、反応性ガスである窒素雰囲
気中に露出した活性なアルミ合金薄膜5の表面がさらさ
れ、アルミ合金薄膜5の表面が窒化されてしまう。その
アルミ合金薄膜5の表面の窒化アルミニウム(AlN)
層により、コンタクトホール8におけるコンタクト抵抗
が増大するという問題があった。この問題は、アルミ合
金薄膜5の組成を変えても、アルミニウムが含まれてい
れば、程度の差こそあれ起こることには変わりはない。
Therefore, when the titanium nitride thin film 9 is formed by sputtering, the surface of the active aluminum alloy thin film 5 exposed in the nitrogen atmosphere which is a reactive gas is exposed, and the surface of the aluminum alloy thin film 5 is nitrided. . Aluminum nitride (AlN) on the surface of the aluminum alloy thin film 5
There is a problem that the contact resistance in the contact hole 8 increases due to the layer. Even if the composition of the aluminum alloy thin film 5 is changed, as long as aluminum is contained, this problem still occurs to some extent.

【0021】本発明は、半導体装置の製造方法に関し
斯かる問題点を解消するものである。
The present invention relates to a method for manufacturing a semiconductor device ,
Such a problem is solved.

【0022】[0022]

【課題を解決するための手段】請求項1の半導体装置の
製造方法は、第1チタン膜の上に第1窒化チタン膜が積
層された第1バリヤメタルを形成し、その上に第1アル
ミニウム膜又はアルミニウム合金膜を形成し、その上に
第2チタン膜の上に第2窒化チタン膜が積層された第1
キャップメタルを形成する第1の工程と、前記第1キャ
ップメタルの上に層間絶縁膜を形成する第2の工程と、
前記層間絶縁膜にコンタクトホールを形成する第3の工
程と、前記コンタクトホール内をスパッタエッチングす
る第4の工程と、前記コンタクトホール内および層間絶
縁膜上に第3チタン膜を形成する第5の工程と、前記第
3チタン膜の上に第3窒化チタン膜を形成する第6の工
と、前記第3窒化チタン膜の上に第2アルミニウム膜
又はアルミニウム合金膜を形成する第7の工程と、前記
第2アルミニウム膜又はアルミニウム合金膜の上に、第
4チタン膜の上に第4窒化チタン膜が積層された第2キ
ャップメタルを形成する第8の工程と、を順次行うこと
をその要旨とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first barrier metal having a first titanium nitride film laminated on a first titanium film; and forming a first aluminum film on the first barrier metal. Alternatively, a first titanium film in which an aluminum alloy film is formed and a second titanium nitride film is laminated on a second titanium film
A first step of forming a cap metal, a second step of forming an interlayer insulating film on the first cap metal,
A third step of forming a contact hole in the interlayer insulating film, and sputter etching the inside of the contact hole.
Fourth step and a fifth step of forming a third titanium film within the contact and the interlayer insulating film hole, sixth Engineering of forming the third titanium nitride film on the third titanium film that
A seventh step of forming a second aluminum film or an aluminum alloy film on the third titanium nitride film; and a seventh step of forming a fourth titanium film on the second aluminum film or the aluminum alloy film. The gist is that the eighth step of forming the second cap metal on which the titanium tetranitride film is laminated is sequentially performed.

【0023】請求項2の半導体装置の製造方法は、第1
チタン膜の上に第1窒化チタン膜が積層された第1バリ
ヤメタルを形成し、その上に第1アルミニウム膜又はア
ルミニウム合金膜を形成し、その上に第2チタン膜の上
に第2窒化チタン膜が積層された第1キャップメタルを
形成する第1の工程と、前記第1キャップメタルの上に
層間絶縁膜を形成する第2の工程と、前記層間絶縁膜に
コンタクトホールを形成する第3の工程と、前記コンタ
クトホール内をスパッタエッチングする第4の工程と、
前記コンタクトホール内および層間絶縁膜上に第3チタ
ン膜を形成する第5の工程と、前記第3チタン膜の上に
第3窒化チタン膜を形成する第6の工程と、前記コンタ
クトホール内に金属プラグを埋め込む第7の工程と、前
記金属プラグおよび第3窒化チタン膜の上に第2アルミ
ニウム膜又はアルミニウム合金膜を形成する第8の工程
と、前記第2アルミニウム膜又はアルミニウム合金膜の
上に、第4チタン膜の上に第4窒化チタン膜が積層され
た第2キャップメタルを形成する第9の工程と、を順次
行うことをその要旨とする。
According to a second aspect of the present invention, there is provided a semiconductor device manufacturing method comprising:
Forming a first barrier metal in which a first titanium nitride film is laminated on a titanium film, forming a first aluminum film or an aluminum alloy film thereon, and forming a second titanium nitride film on a second titanium film; A first step of forming a first cap metal having a film laminated thereon, a second step of forming an interlayer insulating film on the first cap metal, and a third step of forming a contact hole in the interlayer insulating film. And the contour
A fourth step of sputter etching the inside of the
A fifth step of forming a third titanium film in the contact hole and on the interlayer insulating film, a sixth step of forming a third titanium nitride film on the third titanium film, A seventh step of embedding a metal plug; an eighth step of forming a second aluminum film or an aluminum alloy film on the metal plug and the third titanium nitride film; The ninth step of forming a second cap metal in which a fourth titanium nitride film is stacked on a fourth titanium film on the alloy film is sequentially performed.

【0024】[0024]

【作用】即ち、請求項1および請求項2の発明にあって
は、第2〜第4窒化チタン膜を形成する際に、既にそれ
ぞれの下に形成されている第2〜第4チタン膜がバッフ
ァ層として働く。
According to the first and second aspects of the present invention,
Is used to form the second to fourth titanium nitride films.
The second to fourth titanium films formed under each are buffered.
Work as a key layer.

【0025】従って、反応性ガスである窒素雰囲気中に
第2、第4チタン膜の下層のアルミニウムの表面がさら
されることを防ぐことができる。
Therefore, in a nitrogen atmosphere which is a reactive gas,
The surface of aluminum under the second and fourth titanium films is further
Can be prevented.

【0026】そのため、第2、第4チタン膜の下層のア
ルミニウムの表面は窒化しない。
Therefore, the surface of aluminum under the second and fourth titanium films is not nitrided.

【0027】また、第2窒化チタン膜を形成する前には
必ず第2チタン膜を形成し、第3窒化チタン膜を形成す
る前には必ず第3チタン膜を形成するので、第1層配線
と第2層配線とのコンタクト抵抗が大きく低減される。
Before forming the second titanium nitride film,
Be sure to form a second titanium film and a third titanium nitride film
Before the third layer is formed, the third titanium film is always formed.
And the contact resistance between the second layer wiring and the second layer wiring is greatly reduced.

【0028】また、配線層の上に、チタン膜及び窒化チ
タン膜からなる積層構造のキャップメタルを設けること
により、反射防止膜としての機能を維持しつつ、Ti膜
の膜厚に応じた優れたエレクトロマイグレーション耐性
を得ることができる。
Further, by providing a cap metal having a laminated structure composed of a titanium film and a titanium nitride film on the wiring layer, an excellent antireflection film corresponding to the thickness of the Ti film can be maintained while maintaining the function as an antireflection film. Electromigration resistance can be obtained.

【0029】[0029]

【実施例】以下、本発明を2層配線に具体化した第1実
施例を、図1、図4、図7、図8に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment in which the present invention is embodied in a two-layer wiring will be described below with reference to FIGS. 1, 4, 7, and 8. FIG.

【0030】尚、本実施例は、図7〜図9に示した従来
例の2層配線の問題点に対応したものであるため、従来
例と同様の個所については同符号を用い、説明を省略す
る。
Since the present embodiment corresponds to the problem of the two-layer wiring of the conventional example shown in FIGS. 7 to 9, the same reference numerals are used for the same parts as in the conventional example, and the description will be made. Omitted.

【0031】図1は本実施例の半導体装置の縦断面図で
ある。単結晶シリコン基板1の上にはシリコン酸化膜2
が形成されている。前記Si酸化膜2の上にはチタン薄
膜3が形成されている。Ti薄膜3の上には窒化チタン
薄膜4が形成されている。窒化チタン薄膜4の上には第
1層配線としてのアルミ合金薄膜5が形成されている。
アルミ合金薄膜5の上には窒化チタン薄膜6が形成され
ている。窒化Ti薄膜6の上にはシリコン酸化膜7が形
成されている。Si酸化膜7にはコンタクトホール8が
形成されている。コンタクトホール8の底面であるアル
ミ合金薄膜5の表面とコンタクトホール8の内側壁であ
るSi酸化膜7との上にはチタン薄膜21が形成されて
いる。Ti薄膜21の上には窒化チタン薄膜9が形成さ
れている。窒化Ti薄膜9の上には第2層配線としての
アルミ合金薄膜10が形成されている。アルミ合金薄膜
10の上には窒化チタン薄膜11が形成されている。
FIG. 1 is a longitudinal sectional view of the semiconductor device of this embodiment. A silicon oxide film 2 is formed on a single crystal silicon substrate 1.
Are formed. On the Si oxide film 2, a titanium thin film 3 is formed. On the Ti thin film 3, a titanium nitride thin film 4 is formed. On the titanium nitride thin film 4, an aluminum alloy thin film 5 as a first layer wiring is formed.
On the aluminum alloy thin film 5, a titanium nitride thin film 6 is formed. A silicon oxide film 7 is formed on the Ti nitride thin film 6. A contact hole 8 is formed in the Si oxide film 7. A titanium thin film 21 is formed on the surface of the aluminum alloy thin film 5 which is the bottom surface of the contact hole 8 and the Si oxide film 7 which is the inner side wall of the contact hole 8. On the Ti thin film 21, the titanium nitride thin film 9 is formed. An aluminum alloy thin film 10 as a second layer wiring is formed on the Ti nitride thin film 9. On the aluminum alloy thin film 10, a titanium nitride thin film 11 is formed.

【0032】次に、本実施例の製造プロセスを順を追っ
て説明する。 プロセス1(図7参照):従来例のプロセス1と同様で
あるので説明を省略する。 プロセス2(図8参照):従来例のプロセス2と同様で
あるので説明を省略する。
Next, the manufacturing process of this embodiment will be described step by step. Process 1 (see FIG. 7): Since it is the same as the process 1 of the conventional example, the description is omitted. Process 2 (see FIG. 8): The process is the same as the process 2 of the conventional example, and the description is omitted.

【0033】プロセス3(図1参照):不活性ガス(例
えばアルゴン)を用いたスパッタエッチングによって、
コンタクトホール8内のエッチングスカムや、コンタク
トホール8における第1層配線の窒化チタン薄膜6の表
面の酸化膜等を除去する。 次に、スパッタリングにより、Si酸化膜7の表面及び
コンタクトホール8内に、チタン薄膜21、窒化チタン
薄膜9、第2層配線としてのアルミ合金薄膜10、窒化
チタン薄膜11を順に夫々適宜な厚さずつ堆積させる
(例えば、チタン薄膜21:50nm、窒化チタン薄膜
9:100nm、アルミ合金薄膜10:500nm、窒
化チタン薄膜11:20nm)。
Process 3 (see FIG. 1): By sputter etching using an inert gas (eg, argon)
The etching scum in the contact hole 8 and the oxide film on the surface of the titanium nitride thin film 6 of the first layer wiring in the contact hole 8 are removed. Next, by sputtering, a titanium thin film 21, a titanium nitride thin film 9, an aluminum alloy thin film 10 as a second layer wiring, and a titanium nitride thin film 11 are sequentially formed on the surface of the Si oxide film 7 and in the contact hole 8 to have an appropriate thickness. (Eg, titanium thin film 21: 50 nm, titanium nitride thin film 9: 100 nm, aluminum alloy thin film 10: 500 nm, titanium nitride thin film 11: 20 nm).

【0034】続いて、通常のフォトリソグラフィ技術を
用いて配線のパターニングを行う。そして、ドライエッ
チングにより第2層配線の配線パターンを形成し、2層
配線の製造プロセスを終了する。ここで、アルミ合金薄
膜10の組成とその理由、及び窒化Ti薄膜11の作用
については、従来例と同様であるので説明を省略する。
Subsequently, patterning of the wiring is performed by using a normal photolithography technique. Then, a wiring pattern of the second-layer wiring is formed by dry etching, and the manufacturing process of the two-layer wiring is completed. Here, the composition and the reason of the aluminum alloy thin film 10 and the function of the Ti nitride thin film 11 are the same as those of the conventional example, and therefore the description is omitted.

【0035】また、アルミ合金薄膜10の下層に窒化チ
タン薄膜9を形成するのは、従来例で説明したように、
エレクトロマイグレーションによって生じるヒロックの
成長を抑制するためである。本実施例においては、45
0℃で60分間の熱処理を行ってもヒロックが発生しな
いことが確認された。このように本実施例において従来
例と異なるのは、窒化Ti薄膜9を形成する前に(即
ち、スパッタエッチングの後に)Ti薄膜21を形成す
ることである。
The formation of the titanium nitride thin film 9 below the aluminum alloy thin film 10 is, as described in the conventional example,
This is to suppress the growth of hillocks caused by electromigration. In this embodiment, 45
It was confirmed that hillocks did not occur even after heat treatment at 0 ° C. for 60 minutes. Thus, the present embodiment is different from the conventional example in that the Ti thin film 21 is formed before the Ti nitride thin film 9 is formed (that is, after the sputter etching).

【0036】図4にアルゴンを用いたスパッタエッチン
グ時間に対するコンタクトホール8のコンタクト抵抗の
変化を示す。尚、コンタクトホールのサイズは、0.8
×1.0μmである。また、参考として、チタン薄膜2
1だけを形成して窒化チタン薄膜9を形成しなかった例
や、窒化チタン薄膜9とチタン薄膜21の両方を形成し
なかった例についても示す。
FIG. 4 shows the change in the contact resistance of the contact hole 8 with respect to the sputter etching time using argon. The size of the contact hole is 0.8
× 1.0 μm. For reference, the titanium thin film 2
An example in which only 1 was formed and the titanium nitride thin film 9 was not formed, and an example in which both the titanium nitride thin film 9 and the titanium thin film 21 were not formed are also shown.

【0037】Ti薄膜21のない従来例では、スパッタ
エッチング時間が80秒程度からコンタクト抵抗が急激
に上昇する。これは、スパッタエッチング時間の増加に
より、窒化Ti薄膜6が除去されてアルミ合金薄膜5の
表面の露出度が大きくなるためであると考えられる。つ
まり、スパッタリングによる窒化Ti薄膜9の形成時に
おいて、反応性ガスである窒素雰囲気中に露出した活性
なアルミ合金薄膜5の表面がさらされ、アルミ合金薄膜
5の表面が窒化されてしまう。そのとき、アルミ合金薄
膜5の表面の露出度が大きいと、アルミ合金薄膜5の表
面の窒化が促進される。そのため、アルミ合金薄膜5の
表面に形成される窒化アルミニウム層がコンタクトホー
ル8の面積に占める割合が大きくなり、コンタクト抵抗
が増大するわけである。
In the conventional example having no Ti thin film 21, the contact resistance sharply increases from a sputter etching time of about 80 seconds. It is considered that this is because the increase in the sputter etching time removes the Ti nitride thin film 6 and increases the degree of exposure of the surface of the aluminum alloy thin film 5. In other words, when the nitrided Ti thin film 9 is formed by sputtering, the surface of the active aluminum alloy thin film 5 exposed in the nitrogen atmosphere which is a reactive gas is exposed, and the surface of the aluminum alloy thin film 5 is nitrided. At this time, if the degree of exposure of the surface of the aluminum alloy thin film 5 is large, nitriding of the surface of the aluminum alloy thin film 5 is promoted. Therefore, the ratio of the aluminum nitride layer formed on the surface of the aluminum alloy thin film 5 to the area of the contact hole 8 increases, and the contact resistance increases.

【0038】それに対して、Ti薄膜21を設けた本実
施例では、スパッタエッチング時間が増加してもコンタ
クト抵抗は上昇しない。これは、窒化Ti薄膜9の形成
前(即ち、窒素雰囲気中のスパッタリングの前)に形成
されたTi薄膜21がバッファ層として働き、アルミ合
金薄膜5の表面が窒素雰囲気にさらされるのを防止する
ためである。
On the other hand, in the present embodiment in which the Ti thin film 21 is provided, the contact resistance does not increase even if the sputter etching time increases. This is because the Ti thin film 21 formed before the formation of the Ti nitride thin film 9 (that is, before sputtering in a nitrogen atmosphere) functions as a buffer layer and prevents the surface of the aluminum alloy thin film 5 from being exposed to the nitrogen atmosphere. That's why.

【0039】図16は1層目のメタル配線に、TiN/
Ti積層キャップとTiN単層キャップを用いたとき
の、コンタクト抵抗の違いを評価したものである。コン
タクトホールのエッチングは通常のドライエッチングを
用い、2層目配線のバリアメタルとしてTi(100n
m)を採用している。シンターは400℃30分で行っ
ている。
FIG. 16 shows that TiN /
This is an evaluation of the difference in contact resistance when using a Ti laminated cap and a TiN single layer cap. Normal dry etching is used for etching the contact hole, and Ti (100 n) is used as a barrier metal for the second-layer wiring.
m). Sintering is performed at 400 ° C. for 30 minutes.

【0040】TiN/Ti積層キャップを用いると、コ
ンタクト抵抗が、TiN単層に比べ約0.5×10-8Ω
・cm2小さくなることがわかる。図5に上下2層のア
ルミ合金薄膜のコンタクト界面をX線励起光電子分光法
(XPS:X-ray Photoemission Spectroscopy 又は
X-ray Photoelectron Spectroscopy)によって分析した
結果を示す。これは、図4における窒化Ti薄膜9とT
i薄膜21の両方を形成しなかった例(即ち、アルミ合
金薄膜5の上にアルミ合金薄膜10を直接形成した例)
に相当する。
When the TiN / Ti laminated cap is used, the contact resistance is about 0.5 × 10 −8 Ω as compared with the TiN single layer.
· Cm 2 made it can be seen that small. Fig. 5 shows the contact interface between the upper and lower aluminum alloy thin films by X-ray photoemission spectroscopy (XPS).
2 shows the results of analysis by X-ray Photoelectron Spectroscopy). This is because the titanium nitride thin film 9 in FIG.
Example in which both of the i thin films 21 are not formed (that is, an example in which the aluminum alloy thin film 10 is directly formed on the aluminum alloy thin film 5)
Is equivalent to

【0041】また、図6にアルミ薄膜と窒化Ti薄膜と
のコンタクト界面をXPSによって分析した例を示す。
これは、図4におけるTi薄膜21のない従来例に相当
する。尚、図5及び図6においては、結合エネルギ−の
強さを横軸にとり、検出強度を縦軸にとっている。
FIG. 6 shows an example in which the contact interface between the aluminum thin film and the Ti nitride thin film is analyzed by XPS.
This corresponds to the conventional example without the Ti thin film 21 in FIG. In FIGS. 5 and 6, the intensity of the binding energy is plotted on the horizontal axis, and the detection intensity is plotted on the vertical axis.

【0042】図5に示すように、上下2層のアルミ合金
薄膜のコンタクト界面からは、酸化アルミニウムとアル
ミニウムとが検出された。一方、図6に示すように、ア
ルミ薄膜と窒化チタン薄膜とのコンタクト界面からは、
酸化アルミニウムとアルミニウムに加えて窒化アルミニ
ウムが検出された。この結果から、スパッタリングによ
る窒化Ti薄膜9の形成時において、反応性ガスである
窒素雰囲気中に露出した活性なアルミ合金薄膜5の表面
がさらされ、アルミ合金薄膜5の表面が窒化されて窒化
アルミニウム層が形成されることがあらためて確認され
る。
As shown in FIG. 5, aluminum oxide and aluminum were detected from the contact interface between the upper and lower aluminum alloy thin films. On the other hand, as shown in FIG. 6, from the contact interface between the aluminum thin film and the titanium nitride thin film,
Aluminum nitride was detected in addition to aluminum oxide and aluminum. From these results, when the Ti nitride film 9 is formed by sputtering, the surface of the active aluminum alloy thin film 5 exposed in the nitrogen atmosphere, which is a reactive gas, is exposed, and the surface of the aluminum alloy thin film 5 is nitrided to form aluminum nitride. The formation of a layer is again confirmed.

【0043】このように本実施例にあっては、Ti薄膜
21を形成することにより、窒素雰囲気中のスパッタリ
ングにより、活性なアルミニウム(アルミ合金薄膜5)
の上に窒化Ti膜(窒化Ti薄膜21)を形成する際
に、アルミニウム表面が窒化するのを防止することがで
きる。 (第2実施例)次に、本発明をコンタクトホール内にタ
ングステンプラグを埋め込んだ構造の2層配線に具体化
した第2実施例を、図2、図3、図7及び図8に基づい
て説明する。
As described above, in the present embodiment, by forming the Ti thin film 21, active aluminum (aluminum alloy thin film 5) is formed by sputtering in a nitrogen atmosphere.
When a Ti nitride film (Ti thin film 21) is formed thereon, nitriding of the aluminum surface can be prevented. (Second Embodiment) Next, a second embodiment in which the present invention is embodied in a two-layer wiring having a structure in which a tungsten plug is buried in a contact hole will be described with reference to FIGS. 2, 3, 7 and 8. explain.

【0044】尚、本実施例は、図7、図8、図10及び
図11に示した従来例(コンタクトホール内にタングス
テンプラグを埋め込んだ構造の2層配線)の問題点に対
応したものであるため、従来例及び第1実施例と同様の
個所については同符号を用い、説明を省略する。図3は
本実施例の半導体装置の縦断面図である。
This embodiment corresponds to the problem of the conventional example (two-layer wiring having a structure in which a tungsten plug is embedded in a contact hole) shown in FIGS. 7, 8, 10 and 11. Therefore, the same parts as those in the conventional example and the first embodiment are denoted by the same reference numerals, and description thereof is omitted. FIG. 3 is a longitudinal sectional view of the semiconductor device of the present embodiment.

【0045】単結晶シリコン基板1の上にはシリコン酸
化膜2が形成されている。前記Si酸化膜2の上にはチ
タン薄膜3が形成されている。Ti薄膜3の上には窒化
チタン薄膜4が形成されている。窒化チタン薄膜4の上
には第1層配線層としてのアルミ合金薄膜5が形成され
ている。アルミ合金薄膜5の上には窒化チタン薄膜6が
形成されている。窒化Ti薄膜6の上にはシリコン酸化
膜7が形成されている。Si酸化膜7にはコンタクトホ
ール8が形成されている。コンタクトホール8の底面で
あるアルミ合金薄膜5の表面とビアコンタクト8の内側
壁であるSi酸化膜7との上にはチタン薄膜21が形成
されている。Ti薄膜21の上には窒化チタン薄膜9が
形成されている。コンタクトホール8内にはタングステ
ンプラグ12が埋め込まれている。タングステンプラグ
12及び窒化Ti薄膜9の上には第2層配線層としての
アルミ合金薄膜10が形成されている。アルミ合金薄膜
10の上には窒化チタン薄膜11が形成されている。
A silicon oxide film 2 is formed on a single crystal silicon substrate 1. On the Si oxide film 2, a titanium thin film 3 is formed. On the Ti thin film 3, a titanium nitride thin film 4 is formed. An aluminum alloy thin film 5 as a first wiring layer is formed on the titanium nitride thin film 4. On the aluminum alloy thin film 5, a titanium nitride thin film 6 is formed. A silicon oxide film 7 is formed on the Ti nitride thin film 6. A contact hole 8 is formed in the Si oxide film 7. A titanium thin film 21 is formed on the surface of the aluminum alloy thin film 5 which is the bottom of the contact hole 8 and the Si oxide film 7 which is the inner side wall of the via contact 8. On the Ti thin film 21, the titanium nitride thin film 9 is formed. A tungsten plug 12 is buried in the contact hole 8. An aluminum alloy thin film 10 as a second-layer wiring layer is formed on the tungsten plug 12 and the Ti nitride thin film 9. On the aluminum alloy thin film 10, a titanium nitride thin film 11 is formed.

【0046】次に、本実施例の製造プロセスを順を追っ
て説明する。 プロセスA(図7参照):従来例のプロセス1と同様で
あるので、説明を省略する。 プロセスB(図8参照):従来例のプロセス2と同様で
あるので、説明を省略する。
Next, the manufacturing process of this embodiment will be described step by step. Process A (see FIG. 7): Since it is the same as Process 1 of the conventional example, the description is omitted. Process B (see FIG. 8): Since it is the same as Process 2 of the conventional example, the description is omitted.

【0047】プロセスC(図2参照):不活性ガス(例
えばアルゴン)を用いたスパッタエッチングによって、
コンタクトホール8内のエッチングスカムやコンタクト
ホール8における第1層配線の窒化チタン薄膜6の表面
の酸化膜等を除去する。 次に、スパッタリングにより、Si酸化膜7の表面及び
コンタクトホール8内に、Ti薄膜21及び窒化チタン
薄膜9を適宜な厚さだけ(例えばTi薄膜21:50n
m、窒化Ti薄膜9:100nm)堆積させる。
Process C (see FIG. 2): By sputter etching using an inert gas (eg, argon)
The etching scum in the contact hole 8 and the oxide film on the surface of the titanium nitride thin film 6 of the first layer wiring in the contact hole 8 are removed. Next, by sputtering, the Ti thin film 21 and the titanium nitride thin film 9 are formed on the surface of the Si oxide film 7 and in the contact holes 8 by an appropriate thickness (for example, Ti thin film 21: 50n).
m, Ti nitride thin film 9: 100 nm).

【0048】続いて、ブランケットタングステン−CV
D法により、窒化チタン薄膜9の表面にタングステン薄
膜12を適宜な厚さだけ(例えば500nm)堆積させ
る。そして、コンタクトホール8内のタングステン薄膜
12のみを残すように全面エッチバックを行い、コンタ
クトホール8内にタングステンプラグ12を形成する。
Subsequently, blanket tungsten-CV
By the method D, the tungsten thin film 12 is deposited on the surface of the titanium nitride thin film 9 by an appropriate thickness (for example, 500 nm). Then, the entire surface is etched back so that only the tungsten thin film 12 in the contact hole 8 is left, and a tungsten plug 12 is formed in the contact hole 8.

【0049】プロセスD(図3参照):スパッタリング
により、窒化チタン薄膜9及びタングステンプラグ12
の表面に、第2配線層としてのアルミ合金薄膜10、窒
化チタン薄膜11を順に夫々適宜な厚さずつ堆積させる
(例えば、アルミ合金薄膜10:500nm、窒化チタ
ン薄膜11:20nm)。 続いて、通常のフォトリソグラフィ技術を用いて配線の
パターニングを行う。そして、ドライエッチングにより
第2層配線の配線パターンを形成し、2層配線の製造プ
ロセスを終了する。
Process D (see FIG. 3): Titanium nitride thin film 9 and tungsten plug 12 are formed by sputtering.
An aluminum alloy thin film 10 and a titanium nitride thin film 11 as a second wiring layer are sequentially deposited in appropriate thicknesses on the surface (for example, aluminum alloy thin film 10: 500 nm, titanium nitride thin film 11: 20 nm). Subsequently, patterning of the wiring is performed using a normal photolithography technique. Then, a wiring pattern of the second-layer wiring is formed by dry etching, and the manufacturing process of the two-layer wiring is completed.

【0050】ここで、アルミ合金薄膜10の組成とその
理由、及び窒化Ti薄膜9、窒化Ti薄膜11の作用に
ついては、従来例と同様であるので説明を省略する。こ
のように本実施例において従来例と異なるのは、窒化T
i薄膜9を形成する前に(即ち、スパッタエッチングの
後に)Ti薄膜21を形成することである。これによ
り、本実施例にあっても第1実施例と同様に、窒素雰囲
気中のスパッタリングにより、活性なアルミニウム(ア
ルミ合金薄膜5)の上に窒化Ti膜(窒化Ti薄膜2
1)を形成する際に、アルミニウム表面が窒化するのを
防止することができる。 (第3実施例)ところで、本発明者は、実験により、前
記第1及び第2実施例におけるスパッタエッチング工程
を行わなくても、スパッタリング法により前記コンタク
トホール8にチタン薄膜21を形成することによって、
コンタクトホール8底面の酸化膜が除去され、コンタク
ト抵抗が低減できることを実証した。
Here, the composition and the reason of the aluminum alloy thin film 10 and the function of the Ti nitride thin film 9 and the Ti nitride thin film 11 are the same as those of the conventional example, and therefore, the description is omitted. The difference between the present embodiment and the conventional example is that the nitrided T
This is to form the Ti thin film 21 before forming the i thin film 9 (that is, after sputter etching). Thus, in this embodiment, similarly to the first embodiment, a Ti nitride film (Ti thin film 2) is formed on active aluminum (aluminum alloy thin film 5) by sputtering in a nitrogen atmosphere.
When forming 1), nitriding of the aluminum surface can be prevented. (Third Embodiment) By experiment, the present inventor has found that the titanium thin film 21 is formed in the contact hole 8 by the sputtering method without performing the sputter etching process in the first and second embodiments. ,
It was demonstrated that the oxide film on the bottom surface of the contact hole 8 was removed and the contact resistance could be reduced.

【0051】実験の結果を図12に示す。同図におい
て、 a:第1実施例のプロセスにおいて、アルミニウム合金
膜10の上にキャップメタルとしてチタン薄膜22と窒
化チタン薄膜6の2層構造とした場合(但し、スパッタ
エッチングは行っていない) b:第1実施例のプロセスでスパッタエッチングを行わ
なかった場合 c:第1実施例のプロセス(即ち、バリヤメタルとして
チタン薄膜21、窒化チタン薄膜9の2層構造としたも
の)の場合 d:従来例で示したプロセスで、第1配線層のキャップ
メタルとして窒化チタンのみを設けた場合 e:従来例で示したプロセスでスパッタエッチングを行
わなかった場合 を夫々示している。
FIG. 12 shows the results of the experiment. In the figure, a: a case where a two-layer structure of a titanium thin film 22 and a titanium nitride thin film 6 is formed as a cap metal on the aluminum alloy film 10 in the process of the first embodiment (however, sputter etching is not performed). : When no sputter etching was performed in the process of the first embodiment c: In the case of the process of the first embodiment (that is, a two-layer structure of a titanium thin film 21 and a titanium nitride thin film 9 as a barrier metal) d: Conventional example In the process shown by (1), only titanium nitride was provided as the cap metal of the first wiring layer. E: The case where sputter etching was not performed in the process shown in the conventional example.

【0052】図12のbとcを比較するとわかるよう
に、コンタクトホール8内のスパッタエッチングを行わ
ないbのプロセスの方が、むしろコンタクト抵抗(層間
接続孔抵抗)が低い。このことから、コンタクト抵抗の
低減を目的とした場合(即ち、コンタクトホール8内の
エッチングスカムの除去をある程度無視した場合)に
は、スパッタエッチングを行う時間を削減できることが
わかる。
As can be seen by comparing FIGS. 12B and 12C, the contact resistance (interlayer connection hole resistance) is lower in the process b in which the sputter etching in the contact hole 8 is not performed. From this, it can be seen that when the purpose is to reduce the contact resistance (that is, when the removal of the etching scum in the contact hole 8 is neglected to some extent), the time for performing the sputter etching can be reduced.

【0053】更に、図12のaのデバイスのように第1
層配線のキャップメタルとしてチタン薄膜22と窒化チ
タン薄膜6の2層構造とすることにより、コンタクト抵
抗を大幅に低減できることが分かる。因みに、図13は
この図12aのデバイスの断面図であるので、簡単に説
明する。
Further, as in the device of FIG.
It can be seen that the contact resistance can be significantly reduced by using a two-layer structure of the titanium thin film 22 and the titanium nitride thin film 6 as the cap metal of the layer wiring. FIG. 13 is a cross-sectional view of the device of FIG.

【0054】単結晶シリコン基板1の上にはCVD法に
より600nmのシリコン酸化膜2が形成されている。
前記Si酸化膜2の上にはマグネトロンスパッタ法によ
り50nmのチタン薄膜3、100nmの窒化チタン薄
膜4、500nmのアルミ合金薄膜5が順次形成されて
いる。前記アルミ合金薄膜5の上には同じくマグネトロ
ンスパッタ法により10nmのチタン薄膜22及び20
nmの窒化チタン薄膜6が形成されている。
A 600 nm silicon oxide film 2 is formed on a single crystal silicon substrate 1 by a CVD method.
On the Si oxide film 2, a 50 nm titanium thin film 3, a 100 nm titanium nitride thin film 4, and a 500 nm aluminum alloy thin film 5 are sequentially formed by magnetron sputtering. On the aluminum alloy thin film 5, titanium thin films 22 and 20 each having a thickness of 10 nm were also formed by magnetron sputtering.
A titanium nitride thin film 6 of nm is formed.

【0055】その後は、図1と同様に、シリコン酸化膜
7が形成され、このSi酸化膜7にコンタクトホール8
が形成され、スパッタエッチングすることなしに、コン
タクトホール8の底面である窒化チタン薄膜6の表面と
コンタクトホール8の内側壁であるSi酸化膜7との上
にはチタン薄膜21が形成されている。Ti薄膜21の
上には窒化チタン薄膜9が形成されている。窒化Ti薄
膜9の上には第2層配線層としてのアルミ合金薄膜10
が形成されている。
Thereafter, as in FIG. 1, a silicon oxide film 7 is formed, and a contact hole 8 is formed in this silicon oxide film 7.
Is formed, and a titanium thin film 21 is formed on the surface of the titanium nitride thin film 6 which is the bottom surface of the contact hole 8 and the Si oxide film 7 which is the inner side wall of the contact hole 8 without performing sputter etching. . On the Ti thin film 21, the titanium nitride thin film 9 is formed. An aluminum alloy thin film 10 as a second wiring layer is formed on the Ti nitride thin film 9.
Are formed.

【0056】最後に、アルミ合金薄膜10の上にはチタ
ン薄膜23及び窒化チタン薄膜11が形成されている。
このチタン薄膜23と窒化チタン薄膜11の2層構造
は、第2層配線の上に更に配線を形成することを想定し
たものであって、現構造においては、窒化チタン薄膜1
1のみでも構わない。
Finally, a titanium thin film 23 and a titanium nitride thin film 11 are formed on the aluminum alloy thin film 10.
The two-layer structure of the titanium thin film 23 and the titanium nitride thin film 11 assumes that a wiring is further formed on the second-layer wiring, and in the present structure, the titanium nitride thin film 1
Only one is acceptable.

【0057】但し、このようにキャップメタルをTiN
/Ti構造とすることにより、エレクトロマイグレーシ
ョン耐性(EM耐性)が向上することがわかった。図1
7はTiN(20nm)/Ti(30nm)積層キャッ
プとTiN(20nm)単層キャップについて、EM耐
性の評価を行ったものである。いずれの試料も、450
℃のシンターを行い、試料温度250℃、電流密度5×
106A/cm2の条件で評価した結果をLOG−NOM
ALプロットした。
However, the cap metal is made of TiN
It has been found that the / Ti structure improves the electromigration resistance (EM resistance). FIG.
7 is an evaluation of the EM resistance of the TiN (20 nm) / Ti (30 nm) laminated cap and the TiN (20 nm) single-layer cap. All samples were 450
Sintering, sample temperature 250 ° C, current density 5 ×
The result of evaluation under the condition of 10 6 A / cm 2 was LOG-NOM
An AL plot was performed.

【0058】この試験条件においては、TiN/Ti積
層キャップの方が約10倍寿命が向上することがわか
る。また、図14は、試料としてTiN(20nm)/
Ti(0〜30nm)/Al−Si−Cu(600n
m、200℃生膜)//TiN(100nm)/Ti
(50nm)のもの(即ち、図13におけるTiN11
/Ti23/Al合金薄膜10//TiN9/Ti21
に相当する構造)をp−TEOS−NSG上に形成し、
且つp−SiN/PSG構造のパッシベーションを用
い、キャップ膜としてのTiN/Ti構造の内、Tiの
膜厚を0〜30nmに変化させた時の平均故障時間(平
均寿命ともいう)(MTTF:Mean Time To Failure)
を測定したものである。
Under these test conditions, it can be seen that the life of the TiN / Ti laminated cap is improved about 10 times. FIG. 14 shows that TiN (20 nm) /
Ti (0 to 30 nm) / Al-Si-Cu (600 n
m, 200 ° C. film) // TiN (100 nm) / Ti
(50 nm) (ie, TiN11 in FIG. 13).
/ Ti23 / Al alloy thin film 10 // TiN9 / Ti21
Is formed on p-TEOS-NSG,
In addition, using the passivation of the p-SiN / PSG structure and changing the thickness of Ti from 0 to 30 nm in the TiN / Ti structure as the cap film, the average failure time (also referred to as the average life) (MTTF: Mean) Time To Failure)
Is measured.

【0059】この図からも、Tiの膜厚が厚くなるほど
EM耐性が向上することが分かる。この特性は処理温度
(400℃、450℃)によって異なるが、傾向は同じ
である。また、図15はこの図14の結果を更に裏づけ
るために、TiN/Ti積層キャップでTiNを20n
mと固定しTiの膜厚を変化させた場合と、TiN単層
キャップの膜厚を変化させた場合のEM耐性を比較した
ものである。
It can also be seen from this figure that the EM resistance increases as the thickness of the Ti film increases. This characteristic varies depending on the processing temperature (400 ° C., 450 ° C.), but the tendency is the same. FIG. 15 shows that the TiN / Ti laminated cap has a thickness of 20n to further support the result of FIG.
This is a comparison of the EM resistance when the thickness of Ti is changed while fixing the thickness to m, and when the thickness of the TiN single-layer cap is changed.

【0060】これからも明らかなようにTiN/Ti積
層キャップにあっては、Tiの膜厚の増加に伴って、E
M耐性が著しく向上することが分かる。更に、図18は
TiN/Ti積層とTiN単層キャップでのEM耐性に
ついて、より詳細に比較検討を行ったもので、TiNキ
ャップとTiN/Ti積層キャップを有する配線につい
て、EMストレスを印加している間の配線抵抗の変化を
比較したものである。
As is clear from the above, in the TiN / Ti laminated cap, as the thickness of Ti increases, E
It can be seen that the M resistance is significantly improved. FIG. 18 shows a more detailed comparison of the EM resistance between the TiN / Ti laminate and the TiN single-layer cap. The EM stress was applied to the wiring having the TiN cap and the TiN / Ti laminate cap. This is a comparison of the change in wiring resistance during the operation.

【0061】いずれのキャップ構造においても、配線抵
抗の上昇と微小な抵抗変動が見られた後、破断に至って
いる。しかしながら、TiN/Tiキャップの方が印加
時間に対する抵抗の上昇速度が遅く、10%程度抵抗が
上昇するまで破断に至っていないことがわかる。尚、前
記図13において第1配線層と第2配線層の夫々の上層
にチタン薄膜と窒化チタン薄膜の積層膜からなる反射防
止膜を用いているが、この積層膜の反射率は、シリコン
基板に対し75%であり、窒化チタン薄膜単体のものと
機能的に遜色はない。
In any of the cap structures, a breakage has occurred after an increase in the wiring resistance and a slight change in the resistance are observed. However, it can be seen that the TiN / Ti cap has a slower rate of increase in resistance with respect to the application time, and does not break until the resistance increases by about 10%. In FIG. 13, an anti-reflection film made of a laminated film of a titanium thin film and a titanium nitride thin film is used as the upper layer of each of the first wiring layer and the second wiring layer. 75%, which is functionally inferior to that of the titanium nitride thin film alone.

【0062】図19はTiN(20nm)/Tiを反射
防止膜に用いた場合の反射率について、TiN単層キャ
ップ、TiWキャップ、キャップ膜無しと比較したもの
である。光源としては、g線、i線及びKrFエキシマ
レーザを用いた。図からも明らかなように、TiN(2
0nm)/Tiを反射防止膜に用いた場合、TiN単層
キャップと同様、他の場合に比べて、良好な反射防止効
果が得られることがわかる。
FIG. 19 shows the reflectance when TiN (20 nm) / Ti is used for the antireflection film in comparison with a single-layer TiN cap, a TiW cap, and no cap film. As a light source, a g-line, an i-line, and a KrF excimer laser were used. As is clear from the figure, TiN (2
It can be seen that when 0 nm) / Ti is used for the antireflection film, a better antireflection effect can be obtained as in the case of the TiN single-layer cap as compared with other cases.

【0063】また、この第3実施例では、窒化チタン薄
膜6の下にチタン薄膜22を設けてコンタクト抵抗の低
減を図っているが、ヒロックの発生があるかどうか、こ
の積層膜に450℃60分のアニールを施して調べた。
その結果、チタン薄膜22を設けても、窒化チタン薄膜
6単体のものと同様に、ヒロックの発生が無いことが確
認できた。
In the third embodiment, the titanium thin film 22 is provided below the titanium nitride thin film 6 to reduce the contact resistance. Annealed for minutes and examined.
As a result, it was confirmed that even when the titanium thin film 22 was provided, no hillocks were generated as in the case of the titanium nitride thin film 6 alone.

【0064】尚、この第3実施例を前記第2実施例に応
用しても(即ち、タングステンプラグを埋め込む技術を
用いても)、作用効果上何ら問題はない。以上の各実施
例を総称して、次のことがいえる。 1)TiN/Tiキャップ構造は、TiN単層構造と同
等、又はそれ以上の反射防止効果を有している。
Even if the third embodiment is applied to the second embodiment (that is, even if a technique of embedding a tungsten plug is used), there is no problem in operation and effect. The following can be said as a general term for each of the above embodiments. 1) The TiN / Ti cap structure has an antireflection effect equal to or higher than that of the TiN single layer structure.

【0065】2)TiN/Tiキャップ構造を2層配線
プロセスに適用した場合、TiNキャップに比べ約0.
5×10-8Ω・cm2のコンタクト抵抗の低減が可能と
なる。これは、TiN/Al−Si−Cu構造では界面
にAlNが形成されるが、Tiを挿入することでAlN
形成を抑制することが可能となったためである。 3)TiN/Tiをキャップに用いるとTiN単層に比
べ配線のEM寿命が向上する。EM耐性はTi膜厚の増
加やシンター温度の上昇に依存して向上するが、シンタ
ー後のAlTi合金層の膜厚とEM耐性はほぼ正の相関
が見られる。
2) When the TiN / Ti cap structure is applied to a two-layer wiring process, it is about 0.5 times larger than the TiN cap.
The contact resistance can be reduced by 5 × 10 −8 Ω · cm 2 . This is because AlN is formed at the interface in the TiN / Al-Si-Cu structure, but AlN is formed by inserting Ti.
This is because the formation can be suppressed. 3) When TiN / Ti is used for the cap, the EM life of the wiring is improved as compared with a single layer of TiN. Although the EM resistance is improved depending on the increase in the Ti film thickness and the sintering temperature, the EM resistance has a substantially positive correlation with the film thickness of the AlTi alloy layer after the sintering.

【0066】4)TiN/Tiキャップ構造では、Ti
N単層キャップに比べキャップ/Al−Si−Cu界面
でのAl原子のマイグレーションが抑制されること、A
lTi合金層はTiNに比べ有効なバイパス層として働
くだけでなく、合金層自身のEM耐性が優れていること
が積層配線のEM耐性向上に寄与している。尚、本発明
は以上の実施例に限定されるものではなく、以下のよう
に実施してもよい。
4) In the TiN / Ti cap structure, Ti
That the migration of Al atoms at the cap / Al-Si-Cu interface is suppressed as compared with the N single-layer cap;
The 1Ti alloy layer not only functions as an effective bypass layer than TiN, but also has an excellent EM resistance of the alloy layer itself, which contributes to an improvement in the EM resistance of the laminated wiring. It should be noted that the present invention is not limited to the above embodiments, and may be implemented as follows.

【0067】スパッタリングの方法として、マグネト
ロンスパッタリング、ダイオードスパッタリング、高周
波スパッタリング、四極スパッタリング等のようなもの
であってもよい。 スパッタエッチングの方法として、不活性ガスを用い
る以外に、反応性ガス(例えばCCl4、SF6)を用い
た反応性イオンビームエッチング(RIBE、反応性イ
オンミシリングとも呼ばれる)を用いてもよい。
The sputtering method may be a method such as magnetron sputtering, diode sputtering, high frequency sputtering, quadrupole sputtering, or the like. As a method of the sputter etching, a reactive ion beam etching (RIBE, also called reactive ion milling) using a reactive gas (for example, CCl 4 or SF 6 ) may be used instead of using an inert gas.

【0068】シリコン酸化膜はCVD法以外の方法
(スパッタ法や蒸着法等のPVD法、酸化法)によって
形成してもよい。 シリコン酸化膜を他の絶縁膜(各種シリケートガラ
ス、アルミナ、シリコン窒化膜、チタン酸化膜等)に置
き換えてもよい。
The silicon oxide film may be formed by a method other than the CVD method (a PVD method such as a sputtering method or a vapor deposition method, or an oxidation method). The silicon oxide film may be replaced with another insulating film (various silicate glass, alumina, silicon nitride film, titanium oxide film, etc.).

【0069】タングステンプラグを他の金属(アルミ
ニウム、ニッケル、銅等)によるプラグに置き換えても
よい。
The tungsten plug may be replaced with a plug made of another metal (aluminum, nickel, copper, etc.).

【0070】[0070]

【発明の効果】本発明の半導体装置の製造方法にあって
は、第2〜第4窒化チタン膜を形成する際に、既にそれ
ぞれの下に形成されている第2〜第4チタン膜がバッフ
ァ層として働くので、反応性ガスである窒素雰囲気中に
第2、第4チタン膜の下層のアルミニウムの表面がさら
されることを防ぐことができる。 また、第2窒化チタン
膜を形成する前には必ず第2チタン膜を形成し、第3窒
化チタン膜を形成する前には必ず第3チタン膜を形成す
るので、第1層配線と第2層配線とのコンタクト抵抗が
大きく低減される。
According to the method of manufacturing a semiconductor device of the present invention, when forming the second to fourth titanium nitride films,
The second to fourth titanium films formed under each are buffered.
Since it works as an active layer, it can be used in a nitrogen atmosphere, which is a reactive gas.
The surface of aluminum under the second and fourth titanium films is further
Can be prevented. Also, the second titanium nitride
Before forming the film, be sure to form the second titanium film and the third titanium film.
Before forming a titanium nitride film, be sure to form a third titanium film.
Therefore, the contact resistance between the first layer wiring and the second layer wiring is
It is greatly reduced.

【0071】また、配線層の上に、チタン膜及び窒化チ
タン膜からなる積層構造のキャップメタルを設けること
により、反射防止膜としての機能を維持しつつ、Ti膜
の膜厚に応じた優れたエレクトロマイグレーション耐性
を得ることができる。
Further, by providing a cap metal having a laminated structure composed of a titanium film and a titanium nitride film on the wiring layer, an excellent anti-reflection film corresponding to the thickness of the Ti film can be maintained while maintaining the function as an antireflection film. Electromigration resistance can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を具体化した第1実施例の半導体装置の
縦断面図である。
FIG. 1 is a longitudinal sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明を具体化した第2実施例の半導体装置の
製造プロセスを示す縦断面図である。
FIG. 2 is a longitudinal sectional view illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention;

【図3】第2実施例の半導体装置の縦断面図である。FIG. 3 is a longitudinal sectional view of a semiconductor device according to a second embodiment.

【図4】第1実施例の効果を示す測定図である。FIG. 4 is a measurement diagram showing the effect of the first embodiment.

【図5】アルミ薄膜間のコンタクト界面をXPSによっ
て分析した結果を示す測定図である。
FIG. 5 is a measurement diagram showing a result of analyzing a contact interface between aluminum thin films by XPS.

【図6】アルミ薄膜と窒化チタン薄膜とのコンタクト界
面をXPSによって分析した結果を示す測定図である。
FIG. 6 is a measurement diagram showing a result of analyzing a contact interface between an aluminum thin film and a titanium nitride thin film by XPS.

【図7】第1実施例、第2実施例及び従来例の半導体装
置の製造プロセスを示す縦断面図である。
FIG. 7 is a longitudinal sectional view illustrating a manufacturing process of the semiconductor device of the first embodiment, the second embodiment, and the conventional example.

【図8】第1実施例、第2実施例及び従来例の半導体装
置の製造プロセスを示す縦断面図である。
FIG. 8 is a longitudinal sectional view showing a manufacturing process of the semiconductor device of the first embodiment, the second embodiment, and the conventional example.

【図9】従来例の半導体装置の縦断面図である。FIG. 9 is a longitudinal sectional view of a conventional semiconductor device.

【図10】別の従来例の半導体装置の製造プロセスを示
す縦断面図である。
FIG. 10 is a longitudinal sectional view showing a manufacturing process of another conventional semiconductor device.

【図11】別の従来例の半導体装置の縦断面図である。FIG. 11 is a longitudinal sectional view of another conventional semiconductor device.

【図12】本発明の実施例と従来例とのコンタクト抵抗
を測定した特性図である。
FIG. 12 is a characteristic diagram obtained by measuring the contact resistance of the example of the present invention and the conventional example.

【図13】第3実施例の半導体装置の縦断面図である。FIG. 13 is a longitudinal sectional view of a semiconductor device according to a third embodiment.

【図14】キャップ膜としてのTiN/Ti膜のうちの
Ti膜厚とEM耐性との関係を示した図である。
FIG. 14 is a diagram showing a relationship between a Ti film thickness of a TiN / Ti film as a cap film and EM resistance.

【図15】TiN/Ti積層キャップとTiN単層キャ
ップとのEM耐性の違いを比較した図である。
FIG. 15 is a diagram comparing the difference in EM resistance between the TiN / Ti laminated cap and the TiN single-layer cap.

【図16】TiN/Ti積層キャップとTiN単層キャ
ップとのコンタクト抵抗の違いを比較した図である。
FIG. 16 is a diagram comparing the difference in contact resistance between a TiN / Ti laminated cap and a TiN single-layer cap.

【図17】TiN/Ti積層キャップとTiN単層キャ
ップについて、EM耐性の評価を行った図である。
FIG. 17 is a diagram showing an evaluation of EM resistance of a TiN / Ti laminated cap and a TiN single-layer cap.

【図18】TiN/Ti積層キャップとTiN単層キャ
ップを有する配線について、EMストレスを印加してい
る間の配線抵抗の変化を比較した図である。
FIG. 18 is a diagram comparing a change in wiring resistance during application of EM stress for a wiring having a TiN / Ti laminated cap and a TiN single-layer cap.

【図19】TiN/Tiを反射防止膜に用いた場合の防
止効果を示す比較図である。
FIG. 19 is a comparison diagram showing an effect of prevention when TiN / Ti is used for an antireflection film.

【符号の説明】[Explanation of symbols]

5 第1層配線層としてのアルミ合金薄膜 7 層間絶縁膜としてのシリコン酸化膜 8 コンタクトホール 9 窒化チタン薄膜 10 第2層配線層としてのアルミ合金薄膜 21、22、23 チタン薄膜 Reference Signs List 5 Aluminum alloy thin film as first wiring layer 7 Silicon oxide film as interlayer insulating film 8 Contact hole 9 Titanium nitride thin film 10 Aluminum alloy thin film as second wiring layer 21, 22, 23 Titanium thin film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 保彦 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 平4−332152(JP,A) 特開 平4−18760(JP,A) 特開 平5−190551(JP,A) 特開 昭63−205951(JP,A) 特開 平2−239665(JP,A) 特開 平3−239365(JP,A) 特開 平4−179148(JP,A) 特開 平3−131032(JP,A) 特開 平5−74951(JP,A) 特開 平5−102151(JP,A) 特開 平5−121564(JP,A) 特開 昭64−77122(JP,A) 特開 平1−235334(JP,A) 特開 平3−16132(JP,A) 特開 平3−230573(JP,A) 特開 平5−94990(JP,A) 特開 平5−190551(JP,A) 特開 平6−268071(JP,A) 特開 平6−45332(JP,A) 特開 平5−109903(JP,A) 特開 平6−21055(JP,A) 特開 平1−91438(JP,A) 特開 平4−311058(JP,A) 特開 平4−278564(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/28 301 H01L 21/316 H01L 21/3205 H01L 21/3213 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Yasuhiko Yamashita 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (56) References JP-A-4-332152 (JP, A) JP-A-4-18760 (JP, A) JP-A-5-190551 (JP, A) JP-A-63-205951 (JP, A) JP-A-2-239665 (JP, A) JP-A-3-239365 (JP) JP-A-4-179148 (JP, A) JP-A-3-131032 (JP, A) JP-A-5-74951 (JP, A) JP-A-5-102151 (JP, A) JP-A-64-77122 (JP, A) JP-A-1-235334 (JP, A) JP-A-3-16132 (JP, A) JP-A-3-230573 (JP, A) A) JP-A-5-94990 (JP, A) JP-A-5-190551 (JP, A) JP-A-6-268807 (J P, A) JP-A-6-45332 (JP, A) JP-A-5-109903 (JP, A) JP-A-6-21055 (JP, A) JP-A-1-91438 (JP, A) JP-A-4-311058 (JP, A) JP-A-4-278564 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/768 H01L 21/28 301 H01L 21/316 H01L 21/3205 H01L 21/3213

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1チタン膜の上に第1窒化チタン膜が
積層された第1バリヤメタルを形成し、その上に第1ア
ルミニウム膜又はアルミニウム合金膜を形成し、その上
に第2チタン膜の上に第2窒化チタン膜が積層された第
1キャップメタルを形成する第1の工程と、 前記第1キャップメタルの上に層間絶縁膜を形成する第
2の工程と、 前記層間絶縁膜にコンタクトホールを形成する第3の工
程と、前記コンタクトホール内をスパッタエッチングする第4
の工程と、 前記コンタクトホール内および層間絶縁膜上に第3チタ
ン膜を形成する第5の工程と、 前記第3チタン膜の上に第3窒化チタン膜を形成する
6の工程と、 前記第3窒化チタン膜の上に第2アルミニウム膜又はア
ルミニウム合金膜を形成する第7の工程と、 前記第2アルミニウム膜又はアルミニウム合金膜の上
に、第4チタン膜の上に第4窒化チタン膜が積層された
第2キャップメタルを形成する第8の工程と、 を順次行うことを特徴とした半導体装置の製造方法。
1. A first barrier metal having a first titanium nitride film laminated thereon is formed on a first titanium film, a first aluminum film or an aluminum alloy film is formed thereon, and a second titanium film is formed thereon. A first step of forming a first cap metal on which a second titanium nitride film is laminated, a second step of forming an interlayer insulating film on the first cap metal, A third step of forming a contact hole, and a fourth step of sputter etching the inside of the contact hole.
And steps, a fifth step of forming a third titanium film within the contact and the interlayer insulating film holes, the forming the third titanium nitride film on the third titanium film
Step 6, a seventh step of forming a second aluminum film or an aluminum alloy film on the third titanium nitride film, and a step of forming a fourth titanium film on the second aluminum film or the aluminum alloy film. An eighth step of forming a second cap metal having a fourth titanium nitride film laminated thereon.
【請求項2】 第1チタン膜の上に第1窒化チタン膜が
積層された第1バリヤメタルを形成し、その上に第1ア
ルミニウム膜又はアルミニウム合金膜を形成し、その上
に第2チタン膜の上に第2窒化チタン膜が積層された第
1キャップメタルを形成する第1の工程と、 前記第1キャップメタルの上に層間絶縁膜を形成する第
2の工程と、 前記層間絶縁膜にコンタクトホールを形成する第3の工
程と、前記コンタクトホール内をスパッタエッチングする第4
の工程と、 前記コンタクトホール内および層間絶縁膜上に第3チタ
ン膜を形成する第5の工程と、 前記第3チタン膜の上に第3窒化チタン膜を形成する
6の工程と、 前記コンタクトホール内に金属プラグを埋め込む第7の
工程と、 前記金属プラグおよび第3窒化チタン膜の上に第2アル
ミニウム膜又はアルミニウム合金膜を形成する第8の工
と、 前記第2アルミニウム膜又はアルミニウム合金膜の上
に、第4チタン膜の上に第4窒化チタン膜が積層された
第2キャップメタルを形成する第9の工程と、を順次行
うことを特徴とした半導体装置の製造方法。
2. A first barrier metal in which a first titanium nitride film is laminated on a first titanium film, a first aluminum film or an aluminum alloy film is formed thereon, and a second titanium film is formed thereon. A first step of forming a first cap metal on which a second titanium nitride film is laminated, a second step of forming an interlayer insulating film on the first cap metal, A third step of forming a contact hole, and a fourth step of sputter etching the inside of the contact hole.
And steps, a fifth step of forming a third titanium film within the contact and the interlayer insulating film holes, the forming the third titanium nitride film on the third titanium film
A step of embedding a metal plug in the contact hole ;
An eighth step of forming a second aluminum film or an aluminum alloy film on the metal plug and the third titanium nitride film;
And degree, on the second aluminum film or aluminum alloy film, and a ninth step of forming a second cap metal which is fourth titanium nitride film stacked on the fourth titanium film, that sequentially performed A method for manufacturing a semiconductor device, comprising:
JP06005846A 1993-03-22 1994-01-24 Method for manufacturing semiconductor device Expired - Fee Related JP3096551B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06005846A JP3096551B2 (en) 1993-03-22 1994-01-24 Method for manufacturing semiconductor device
US08/215,374 US5635763A (en) 1993-03-22 1994-03-21 Semiconductor device having cap-metal layer
US08/821,769 US5895265A (en) 1993-03-22 1997-03-20 Semiconductor device having cap-metal layer

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6187893 1993-03-22
JP5-61878 1993-09-24
JP5-238107 1993-09-24
JP23810793 1993-09-24
JP06005846A JP3096551B2 (en) 1993-03-22 1994-01-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07142580A JPH07142580A (en) 1995-06-02
JP3096551B2 true JP3096551B2 (en) 2000-10-10

Family

ID=27276922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06005846A Expired - Fee Related JP3096551B2 (en) 1993-03-22 1994-01-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3096551B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898221A (en) * 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers

Also Published As

Publication number Publication date
JPH07142580A (en) 1995-06-02

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US5289035A (en) Tri-layer titanium coating for an aluminum layer of a semiconductor device
JP2811131B2 (en) Wiring connection structure of semiconductor device and method of manufacturing the same
KR100303221B1 (en) Semiconductor devices
US5641994A (en) Multilayered A1-alloy structure for metal conductors
JPS6343349A (en) Multilayer thin-film interconnection
EP0628998B1 (en) Wiring layer for semi conductor device and method for manufacturing the same
JP3096551B2 (en) Method for manufacturing semiconductor device
JPH0212859A (en) Formation of multilayer interconnection
JP3158598B2 (en) Semiconductor device and method of manufacturing the same
JP3194793B2 (en) Method for manufacturing semiconductor device
JP3137719B2 (en) Method for manufacturing semiconductor device
JPH09199593A (en) Semiconductor device and manufacture thereof
KR100247645B1 (en) Method for forming metal interconnection layer of semiconductor device
US20070161204A1 (en) Methods for metal ARC layer formation
JP3237917B2 (en) Method for manufacturing semiconductor device
JP2674473B2 (en) Wiring structure
JPH0851153A (en) Semiconductor device with multilayer interconnection
JPH0567686A (en) Semiconductor device wiring
JPH0888227A (en) Wiring and its formation
JPH08250495A (en) Formation of laminated wiring film
KR930011896B1 (en) Multi-layer wiring method of semiconductor device
JPH0529258A (en) Manufacture of semiconductor device
KR100259098B1 (en) Method for forming metal line of semiconductor device
JPH0864597A (en) Aluminum wiring layer and its forming method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070804

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees