JPH09199593A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH09199593A
JPH09199593A JP2011496A JP2011496A JPH09199593A JP H09199593 A JPH09199593 A JP H09199593A JP 2011496 A JP2011496 A JP 2011496A JP 2011496 A JP2011496 A JP 2011496A JP H09199593 A JPH09199593 A JP H09199593A
Authority
JP
Japan
Prior art keywords
connection hole
semiconductor device
aluminum
conductive material
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011496A
Other languages
Japanese (ja)
Inventor
Hiroyuki Abe
宏幸 阿部
Akihiro Fuse
晃広 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011496A priority Critical patent/JPH09199593A/en
Publication of JPH09199593A publication Critical patent/JPH09199593A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to, form an excellent oxide preventive film in a connecting hole. SOLUTION: When the semiconductor device is formed by covering a connecting hole 6 formed at an interlayer insulating layer 1 with a titanium layer 8 for satisfactorily embedding aluminum material with wettability of upper layer interconnection 2 to electrically connect the interconnection 2 and lower layer interconnection 3 disposed at both sides of the layer 1, a titanium nitride film 5 is formed on the upper surface of the interconnection 2. The film 5 disposed under the hole 6 is adhered to the sidewall of the hole 6 to form an oxide preventive film 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、層間絶縁層を挟ん
で位置する上層配線と下層配線との間を電気的に接続す
るために前記の層間絶縁層に形成された接続孔に、アル
ミニウム系材料を埋め込んで成る半導体装置およびその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an aluminum-based connecting hole formed in an interlayer insulating layer for electrically connecting an upper layer wiring and a lower layer wiring which are located with an interlayer insulating layer interposed therebetween. The present invention relates to a semiconductor device in which a material is embedded and a manufacturing method thereof.

【0002】[0002]

【従来の技術】LSI等に代表される半導体装置は、一
般に多層配線構造をとり、下層配線と上層配線は層間絶
縁層に形成された接続孔により電気的に接続される構造
となっている。そして、近年の半導体装置の微細化や高
集積化に伴って、前記接続孔も微細化する必要が生じ、
この微細化された接続孔に配線材料である金属を埋め込
む技術が重要になってくる。この金属埋め込み方法とし
て、高温アルミニウムスパッタ、高温アルミニウムリフ
ロー、タングステンCVD、アルミニウムCVD、或い
は銅CVDなどの方法が挙げられる。これらの方法のう
ち、アルミニウムCVDや銅CVDなどは、量産化に対
応できる技術として確立されてはおらず、また、タング
ステンCVDは生産コストが高いという欠点を有してい
る。このため、高温アルミニウムスパッタに期待がよせ
られている。
2. Description of the Related Art A semiconductor device typified by an LSI or the like generally has a multilayer wiring structure in which a lower layer wiring and an upper layer wiring are electrically connected by a connection hole formed in an interlayer insulating layer. Then, with the recent miniaturization and high integration of semiconductor devices, it is necessary to miniaturize the connection holes,
A technique of embedding a metal, which is a wiring material, in the miniaturized connection hole becomes important. Examples of the metal embedding method include high temperature aluminum sputtering, high temperature aluminum reflow, tungsten CVD, aluminum CVD, and copper CVD. Among these methods, aluminum CVD, copper CVD, and the like have not been established as technologies capable of mass production, and tungsten CVD has a drawback of high production cost. Therefore, high-temperature aluminum sputter is expected.

【0003】前記の高温アルミニウムスパッタは、前記
層間絶縁層に接続孔を有する基板を450〜500℃に
加熱し、この加熱状態でアルミニウム系材料をスパッタ
成膜することにより、アルミニウム系材料を接続孔に充
填する技術である。
In the high temperature aluminum sputtering described above, a substrate having a connection hole in the interlayer insulating layer is heated to 450 to 500 ° C., and an aluminum material is sputter-deposited in this heated state to form the connection hole of the aluminum material. Is the technology of filling.

【0004】更に、この方法を改良した方法として、図
4に示すように、層間絶縁層100を挟んで位置する上
層配線110と下層配線111との間を電気的に接続す
るための接続孔101に、アルミニウム系材料に対して
濡れ性の良いチタン(Ti)を下地層(以下、下地チタ
ン層という)102として形成し、アルミニウム系材料
の埋め込み特性を良好にして接続孔101に空隙を形成
することなくアルミニウム系材料が充填されるようにし
た方法が知られている。アルミニウム系材料の埋め込み
特性が良好になる理由は、アルミニウム系材料とチタン
とが400℃程度で合金化反応を起こし(従って、前記
の下地チタン層102はアルミニウム−チタン合金の層
となる)、アルミニウム系材料を動き易くする働きよる
ものと考えられている。
Further, as a method improved on this method, as shown in FIG. 4, a connection hole 101 for electrically connecting an upper layer wiring 110 and a lower layer wiring 111, which are located with the interlayer insulating layer 100 interposed therebetween, is formed. In addition, titanium (Ti) having good wettability with respect to an aluminum-based material is formed as a base layer (hereinafter referred to as a base titanium layer) 102 to improve the filling property of the aluminum-based material and form a void in the connection hole 101. A method is known in which the aluminum-based material is filled without the need. The reason why the embedding property of the aluminum-based material becomes good is that the aluminum-based material and titanium undergo an alloying reaction at about 400 ° C. (therefore, the underlying titanium layer 102 becomes an aluminum-titanium alloy layer), and aluminum It is believed to be due to the function of making the system material easier to move.

【0005】しかしながら、スパッタリングにより成膜
したチタン系高融点金属材料の多くは結晶構造をとり、
構造上粒界を有するため、粒界を通って酸素の拡散(チ
タン系高融点金属材料の酸化)が生じやすく、下地チタ
ン層102におけるアルミニウム系材料との界面が酸化
され易くなる。このような酸化が生じると、アルミニウ
ム系材料の濡れ性が劣化し、接続孔101の埋め込み不
良が発生する。特に、層間絶縁層100としてSiO2
を用いる場合であって接続孔101の側壁部の下地チタ
ン層102が薄い場合には、SiO2 の酸素がチタン膜
とアルミニウム系材料の界面に拡散して埋め込み不良を
誘発するという欠点がある。
However, most of titanium-based high melting point metal materials formed by sputtering have a crystal structure,
Since there is a grain boundary in the structure, diffusion of oxygen (oxidation of the titanium-based refractory metal material) easily occurs through the grain boundary, and the interface of the underlying titanium layer 102 with the aluminum-based material is easily oxidized. When such oxidation occurs, the wettability of the aluminum-based material deteriorates, causing defective filling of the connection hole 101. In particular, as the interlayer insulating layer 100, SiO 2 is used.
However, when the underlying titanium layer 102 on the side wall of the connection hole 101 is thin, the oxygen of SiO 2 diffuses into the interface between the titanium film and the aluminum-based material, which causes a defect in filling.

【0006】そこで、前記酸素の拡散を防止するため
に、下地チタン層102と層間絶縁層100であるSi
2 との間に、下地チタン層102の下地層として酸化
防止膜を形成する方法が提案されている。
Therefore, in order to prevent the diffusion of the oxygen, the underlying titanium layer 102 and the Si as the interlayer insulating layer 100 are formed.
A method has been proposed in which an antioxidant film is formed as an underlayer of the underlying titanium layer 102 between the layer and O 2 .

【0007】例えば、特開平5−152244号公報に
は、チタン系高融点金属系材料を介してアルミニウム系
材料を埋め込んで配線を形成する場合に、接続孔に酸化
防止膜としてポリシリコン膜やアモルファスシリコン膜
を形成し、アルミニウム系材料の埋め込み特性を向上さ
せるようにした方法が開示されている。
For example, in Japanese Unexamined Patent Publication (Kokai) No. 5-152244, when a wiring is formed by embedding an aluminum-based material through a titanium-based high melting point metal-based material, a polysilicon film or an amorphous film is used as an antioxidant film in a connection hole. A method is disclosed in which a silicon film is formed to improve the filling property of an aluminum-based material.

【0008】また、特開平6−85084号公報には、
接続孔に高温スパッタによりアルミニウム系材料を埋め
込んで配線を形成する方法において、接続孔に酸化防止
膜としてポリシリコン又は不純物導入ポリシリコンを形
成し、アルミニウム系材料の高温スパッタを行う方法が
開示されている。
Further, in Japanese Patent Laid-Open No. 6-85084,
Disclosed is a method of forming wiring by embedding an aluminum-based material in a connection hole by high-temperature sputtering, and forming polysilicon or impurity-introduced polysilicon as an antioxidant film in the connection hole and performing high-temperature sputtering of the aluminum-based material. There is.

【0009】更に、特開平6−232273号公報に
は、チタン系材料からなる反射防止膜を配設した下層配
線に接続する接続孔を、アルミニウム系材料で埋め込む
配線方法において、上記接続孔を開口した際に、接続孔
側壁に付着するチタン系化合物と前記接続孔埋め込み用
アルミニウム系材料の下地材料とを接触させずに下地材
料の膜を接続孔内に形成する方法が開示されている。
Further, in Japanese Unexamined Patent Publication No. 6-232273, in a wiring method in which a connection hole for connecting to a lower layer wiring provided with an antireflection film made of a titanium-based material is filled with an aluminum-based material, the connection hole is opened. There is disclosed a method of forming a film of a base material in the connection hole without contacting the titanium compound adhering to the side wall of the connection hole with the base material of the aluminum material for filling the connection hole.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来の方法は、前記接続孔を形成した後に酸化防止膜とな
るポリシリコンや窒化シリコンを成膜する工程が必要に
なる。更に、ポリシリコンや窒化シリコンは高抵抗材料
であるため、エッチバックによって前記接続孔の側壁部
の酸化防止膜以外の部分を除去する工程が必要になる。
従って、工程数が増えて生産コストが割高になるという
欠点がある。
However, the above-mentioned conventional method requires a step of forming polysilicon or silicon nitride which will be an antioxidant film after forming the connection hole. Further, since polysilicon and silicon nitride are high resistance materials, a step of removing a portion other than the oxidation prevention film on the side wall portion of the connection hole by etching back is required.
Therefore, there is a drawback that the number of processes increases and the production cost becomes expensive.

【0011】ところで、酸化防止膜として高抵抗のポリ
シリコンやアモルファスシリコンに代えて導電材を用い
る方法が考えられる。図5は、導電材である窒化チタン
(TiN)から成る酸化防止膜103が堆積形成された
半導体装置を示している。導電材である窒化チタンから
成る酸化防止膜103を形成した場合には、接続孔10
1の側壁以外の部分、即ち、接続孔101の底面部、及
び上層配線110の前記接続孔101の形成領域外の平
坦部における酸化防止膜103を除去する必要が無く、
工程数を少なくできる。
By the way, a method of using a conductive material as the anti-oxidation film instead of high-resistance polysilicon or amorphous silicon is conceivable. FIG. 5 shows a semiconductor device in which an antioxidant film 103 made of titanium nitride (TiN), which is a conductive material, is deposited and formed. When the anti-oxidation film 103 made of titanium nitride, which is a conductive material, is formed, the connection hole 10
It is not necessary to remove the anti-oxidation film 103 in a portion other than the side wall of 1, that is, in the bottom portion of the connection hole 101 and in the flat portion of the upper layer wiring 110 outside the formation region of the connection hole 101.
The number of steps can be reduced.

【0012】また、上層配線110の前記接続孔101
の形成領域外の平坦部における酸化防止膜103が除去
されなかった半導体装置は、上層配線110の前記接続
孔101の形成領域外の平坦部における酸化防止膜10
3が残ったままとなるが、当該膜厚が厚ければ、いわゆ
るオーバーハングがもたらす埋め込み不良が生じやすく
なるといった欠点を生じる。
Further, the connection hole 101 of the upper wiring 110
In the semiconductor device in which the anti-oxidation film 103 in the flat portion outside the formation region is not removed, the anti-oxidation film 10 in the flat portion outside the formation region of the connection hole 101 of the upper wiring 110 is formed.
3 remains, but if the film thickness is large, there is a drawback that a filling failure caused by so-called overhang is likely to occur.

【0013】本発明は、上記の事情に鑑み、前記の接続
孔に酸化防止膜が少ない工程数で良好に形成された半導
体装置およびこの半導体装置を製造する製造方法を提供
することを目的とする。
In view of the above circumstances, it is an object of the present invention to provide a semiconductor device in which an antioxidant film is well formed in the connection hole in a small number of steps and a manufacturing method for manufacturing the semiconductor device. .

【0014】[0014]

【課題を解決するための手段】この発明の半導体装置
は、上記の課題を解決するために、層間絶縁層を挟んで
位置する上層配線と下層配線との間を電気的に接続する
ために前記の層間絶縁層に形成された接続孔に、前記上
層配線であるアルミニウム系材料に対して濡れ性を持ち
当該アルミニウム系材料の埋め込みを良好に行わせるチ
タン系高融点材料を被覆して成る半導体装置において、
前記チタン系高融点材料の下地層として導電材からなる
酸化防止膜が前記接続孔の底面部と側壁部とにだけ設け
られていることを特徴とする。
In order to solve the above-mentioned problems, the semiconductor device of the present invention has the above-mentioned structure for electrically connecting an upper layer wiring and a lower layer wiring which are located with an interlayer insulating layer interposed therebetween. A semiconductor device in which the connection hole formed in the interlayer insulating layer is covered with a titanium-based high-melting-point material that has wettability with respect to the aluminum-based material that is the upper-layer wiring and allows the aluminum-based material to be embedded well. At
As an underlying layer of the titanium-based high melting point material, an antioxidant film made of a conductive material is provided only on the bottom surface portion and the side wall portion of the connection hole.

【0015】前記酸化防止膜は導電材であるので、当該
酸化防止膜が前記接続孔の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜を取り除いてない構造
であるから、少ない工程数で製造できる。なお、この構
成の半導体装置は、接続孔の形成領域外の上層配線の平
坦部における酸化防止膜が残ったままとなる従来構造と
は異なり、いわゆるオーバーハング形状による埋め込み
不良といった欠点も生じない。
Since the antioxidant film is a conductive material, even if the antioxidant film is formed on the bottom surface of the connection hole,
There is no problem in electrical connection between the upper layer wiring and the lower layer wiring.
Further, since it has a structure in which the antioxidant film on the bottom surface is not removed, it can be manufactured in a small number of steps. Note that the semiconductor device having this structure does not have a defect such as a filling failure due to a so-called overhang shape unlike the conventional structure in which the oxidation prevention film remains in the flat portion of the upper layer wiring outside the region where the connection hole is formed.

【0016】また、この発明の半導体装置は、層間絶縁
層を挟んで位置する上層配線と下層配線との間を電気的
に接続するために前記の層間絶縁層に形成された接続孔
に、前記上層配線であるアルミニウム系材料に対して濡
れ性を持ち当該アルミニウム系材料の埋め込みを良好に
行わせるチタン系高融点材料を被覆して成る半導体装置
において、前記下層配線の上面に導電材が形成され、前
記接続孔の下方に位置していた前記導電材が接続孔の側
壁部に付着されて酸化防止膜を成していることを特徴と
している。
Further, in the semiconductor device of the present invention, in order to electrically connect the upper layer wiring and the lower layer wiring located with the interlayer insulating layer sandwiched therebetween, the connection hole formed in the interlayer insulating layer is provided with In a semiconductor device formed by coating a titanium-based high-melting-point material that has a wettability with respect to an aluminum-based material that is an upper-layer wiring and allows the aluminum-based material to be embedded well, a conductive material is formed on the upper surface of the lower-layer wiring. The conductive material located below the connection hole is attached to the side wall of the connection hole to form an antioxidant film.

【0017】前記酸化防止膜は導電材であるので、当該
酸化防止膜が前記接続孔の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜を取り除いてない構造
であるから、少ない工程数で製造できる。また、前記接
続孔の下方に位置していた前記導電材が接続孔の側壁部
に付着されて酸化防止膜を成しているから、層間絶縁層
上に導電材を堆積形成する工程は必要ない。
Since the antioxidant film is a conductive material, even if the antioxidant film is formed on the bottom surface of the connection hole,
There is no problem in electrical connection between the upper layer wiring and the lower layer wiring.
Further, since it has a structure in which the antioxidant film on the bottom surface is not removed, it can be manufactured in a small number of steps. Further, since the conductive material located below the connection hole is attached to the side wall of the connection hole to form an antioxidant film, there is no need to deposit the conductive material on the interlayer insulating layer. .

【0018】前記導電材から成る酸化防止膜の側壁部厚
みが、前記接続孔の下側から上側にかけて徐々に薄くな
っていてもよい。
The thickness of the side wall of the antioxidant film made of the conductive material may be gradually reduced from the lower side to the upper side of the connection hole.

【0019】ここで、前記接続孔の底までアルミニウム
系材料を埋め込むためには、当該接続孔の下側の方で高
い濡れ性を確保する必要がある。接続孔の下側での酸化
防止膜の厚みが厚ければ、接続孔の下側でチタン下地層
の酸化が確実に防止されることになるので、接続孔の下
側の方で高い濡れ性が確保され、アルミニウム系材料の
埋め込み特性が向上される。
Here, in order to embed the aluminum-based material to the bottom of the connection hole, it is necessary to secure high wettability on the lower side of the connection hole. If the thickness of the antioxidant film on the lower side of the connection hole is thick, the oxidation of the titanium underlayer is surely prevented on the lower side of the connection hole, so the lower side of the connection hole has higher wettability. Is ensured and the filling characteristics of the aluminum-based material are improved.

【0020】前記導電材から成る酸化防止膜は窒化チタ
ン膜であってもよい。特に、下層配線の上面に導電材と
して窒化チタン膜が形成され、前記接続孔の下方に位置
していた前記窒化チタン膜が接続孔の側壁部に付着され
て酸化防止膜を成している場合には、フォトリソグラフ
ィー工程により下層配線をパターニングするとき及び層
間絶縁層に接続孔を形成するときに前記窒化チタン膜が
反射防止膜として機能することになり、フォトリソグラ
フィー工程のレジスト露光時のハレーションを防止する
ことができる。
The antioxidant film made of the conductive material may be a titanium nitride film. Particularly, when a titanium nitride film is formed as a conductive material on the upper surface of the lower layer wiring and the titanium nitride film located below the connection hole is attached to the side wall of the connection hole to form an antioxidant film. In addition, the titanium nitride film functions as an antireflection film when patterning the lower layer wiring by the photolithography process and when forming a connection hole in the interlayer insulating layer, and thus halation during resist exposure in the photolithography process is prevented. Can be prevented.

【0021】前記導電材と前記下層配線との間にアルミ
ニウム−チタン合金層が形成されていてもよい。これに
よれば、前記接続孔の下方に位置していた前記導電材を
スパッタエッチングによって接続孔の側壁部に付着させ
て酸化防止膜とする場合に、前記接続孔下の導電材の全
てが酸化防止膜として使われて完全に無くなってしまっ
た場合でも、前記アルミニウム−チタン合金が前記スパ
ッタエッチングのストッパーとして機能するため、前記
スパッタエッチングで下層配線が削れてしまうのを防止
できる。これにより、接続孔の実効的なアスペクト比が
増加するのを防止でき、歩留り良く接続孔に上層配線の
材料を埋め込むことが可能となる。
An aluminum-titanium alloy layer may be formed between the conductive material and the lower wiring. According to this, when the conductive material located below the connection hole is attached to the sidewall of the connection hole by sputter etching to form an antioxidant film, all the conductive material under the connection hole is oxidized. Even if the aluminum-titanium alloy is completely used as a protective film and is completely lost, the aluminum-titanium alloy functions as a stopper for the sputter etching, so that the lower layer wiring can be prevented from being scraped by the sputter etching. As a result, it is possible to prevent the effective aspect ratio of the connection hole from increasing, and it is possible to bury the material of the upper layer wiring in the connection hole with good yield.

【0022】前記導電材の全体的な厚みをd1、前記導
電材のうち前記接続孔の下方に位置している部分の厚み
をd2とするとき、d1≧60nm、d1−d2≧60
nmとされていてもよい。これによれば、前記接続孔の
下方に位置していた前記導電材を接続孔の側壁部に付着
させて酸化防止膜とする場合に、当該酸化防止膜の膜厚
が、導電材の全体的な厚みと前記接続孔の下方に位置し
ている部分の厚みとの相互の関係で定められるため、酸
化防止膜の膜厚が良好に制御され、膜厚不足といった事
態が生じるのを防止して半導体装置の生産の歩留りを向
上することができる。
When the overall thickness of the conductive material is d1 and the thickness of the portion of the conductive material located below the connection hole is d2, d1 ≧ 60 nm, d1−d2 ≧ 60.
It may be nm. According to this, when the conductive material located below the connection hole is attached to the side wall portion of the connection hole to form the antioxidant film, the thickness of the antioxidant film is not The thickness of the anti-oxidation film is well controlled because it is determined by the mutual relationship between the thickness of the anti-oxidation film and the thickness of the portion located below the connection hole, and it is possible to prevent a situation in which the film thickness is insufficient. The production yield of semiconductor devices can be improved.

【0023】また、本発明の半導体装置の製造方法は、
上記いずれかの半導体装置を製造する方法であって、前
記接続孔の下方に位置している前記導電材をスパッタエ
ッチング処理により前記接続孔の側壁部に付着させるこ
とを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention
The method for manufacturing a semiconductor device according to any one of the above, characterized in that the conductive material located below the connection hole is attached to a sidewall portion of the connection hole by a sputter etching process.

【0024】かかる方法であれば、層間絶縁層上に導電
材を形成する工程や余分な導電材を除去する工程が不要
になり、半導体装置の製造コストを低減できる。更に、
スパッタエッチングを用いて接続孔の側壁部に酸化防止
膜を形成するので、アルミニウム系材料の埋め込みまで
の一連の工程を基板を真空中に保持したまま行えること
になり、大気暴露による酸素の影響を極力低減すること
ができる。更に、スパッタエッチングは、一般的な半導
体装置の製造プロセスで用いられる方法であり、制御性
及び信頼性が高いので、アルミニウム系材料の埋め込み
特性の良い半導体装置を歩留り良く製造することができ
る。
With this method, the step of forming the conductive material on the interlayer insulating layer and the step of removing the excess conductive material are not required, and the manufacturing cost of the semiconductor device can be reduced. Furthermore,
Since the anti-oxidation film is formed on the side wall of the connection hole by using sputter etching, the series of steps up to the filling of the aluminum-based material can be performed while the substrate is kept in vacuum, and the effect of oxygen due to atmospheric exposure can be reduced. It can be reduced as much as possible. Further, sputter etching is a method used in a general semiconductor device manufacturing process and has high controllability and reliability, so that a semiconductor device having a good filling property of an aluminum-based material can be manufactured with high yield.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings.

【0026】図1は、この実施の形態の半導体装置の縦
断側面図である。SiO2 からなる層間絶縁層1を挟ん
でそれぞれアルミニウム系材料(例えば、AlSiC
u)からなる上層配線2と下層配線3とが形成されてい
る。また、前記の下層配線3上にはアルミニウム−チタ
ン(Al−Ti)合金層4が形成されており、更に、こ
のアルミニウム−チタン合金層4上に導電材である窒化
チタン(TiN)層5が形成されている。なお、前記の
アルミニウム−チタン合金層4は、その成膜時にはチタ
ン層(4′:図3(a)参照)であり、このチタン層
(4′)が上層配線2であるアルミニウム系材料を高温
スパッタするときのDegas処理の熱で合金化して形
成されるものである。
FIG. 1 is a vertical sectional side view of the semiconductor device of this embodiment. An aluminum-based material (for example, AlSiC) is sandwiched between the interlayer insulating layers 1 made of SiO 2.
The upper layer wiring 2 and the lower layer wiring 3 made of u) are formed. An aluminum-titanium (Al-Ti) alloy layer 4 is formed on the lower wiring 3, and a titanium nitride (TiN) layer 5 as a conductive material is further formed on the aluminum-titanium alloy layer 4. Has been formed. The aluminum-titanium alloy layer 4 is a titanium layer (4 ': see FIG. 3A) at the time of film formation, and the titanium layer (4') is the upper wiring 2 and is made of an aluminum-based material at a high temperature. It is formed by alloying with the heat of the Degas process during sputtering.

【0027】層間絶縁層1には、上層配線2と下層配線
3との間を電気的に接続するための接続孔6が形成され
ている。前記接続孔6の底面部と側壁部及び層間絶縁層
1上には、下地チタン層(Al−Ti)8が形成されて
いる。この下地チタン層8は、上層配線2のアルミニウ
ム系材料に対して濡れ性を持ち当該アルミニウム系材料
の埋め込みを良好に行わせるために接続孔6に形成され
たチタン(Ti)層(8′:図3(d)参照)が、前記
上層配線2であるアルミニウム系材料を高温スパッタす
るときにAl−Ti合金化して成るものである。
In the interlayer insulating layer 1, a connection hole 6 for electrically connecting the upper layer wiring 2 and the lower layer wiring 3 is formed. A base titanium layer (Al—Ti) 8 is formed on the bottom surface and sidewalls of the connection hole 6 and on the interlayer insulating layer 1. The underlying titanium layer 8 has wettability with respect to the aluminum-based material of the upper wiring 2 and has a titanium (Ti) layer (8 ′: formed in the connection hole 6 in order to satisfactorily embed the aluminum-based material. FIG. 3D shows that the aluminum-based material for the upper layer wiring 2 is formed into an Al—Ti alloy when it is sputtered at high temperature.

【0028】前記接続孔6の底面部及び側壁部には、前
記下地チタン層8の下地層として、導電材である窒化チ
タン(TiN)から成る酸化防止膜7が形成されてい
る。この酸化防止膜7は、具体的には、前記接続孔6の
下方に位置していた前記の導電材である窒化チタン層5
がスパッタエッチング処理によって接続孔6の側壁部に
再付着されたものである。そして、酸化防止膜7の厚み
は、接続孔6の下側から上側にかけて徐々に薄くなるよ
うに形成されている。
An antioxidant film 7 made of titanium nitride (TiN), which is a conductive material, is formed as a base layer of the base titanium layer 8 on the bottom surface and the side wall of the connection hole 6. The antioxidant film 7 is specifically the titanium nitride layer 5 which is the conductive material and is located below the connection hole 6.
Are redeposited on the side wall of the connection hole 6 by the sputter etching process. The thickness of the antioxidant film 7 is formed so as to gradually decrease from the lower side to the upper side of the connection hole 6.

【0029】上記のごとく構成された半導体装置にあっ
ては、前記酸化防止膜7は導電材であるので、当該酸化
防止膜7が前記接続孔6の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜7を取り除いてない構
造であるから、少ない工程数で製造できる。
In the semiconductor device configured as described above, since the antioxidant film 7 is a conductive material, even if the antioxidant film 7 is formed on the bottom surface of the connection hole 6,
There is no problem in electrical connection between the upper layer wiring and the lower layer wiring.
Further, since the structure is such that the antioxidant film 7 on the bottom surface is not removed, it can be manufactured in a small number of steps.

【0030】更に、酸化防止膜7は、前記接続孔の下方
に位置していた前記窒化チタン層5が接続孔6の側壁部
に再付着されて成るから、層間絶縁層1上に導電材を堆
積形成する工程は必要ない。従って、接続孔6の形成領
域外の上層配線2の平坦部における酸化防止膜が残った
ままとなる従来構造と異なり、いわゆるオーバーハング
形状による埋め込み不良といった欠点も生じない。
Further, since the anti-oxidation film 7 is formed by redepositing the titanium nitride layer 5 located below the connection hole on the side wall of the connection hole 6, a conductive material is formed on the interlayer insulating layer 1. No deposition step is required. Therefore, unlike the conventional structure in which the oxidation prevention film remains in the flat portion of the upper layer wiring 2 outside the region where the connection hole 6 is formed, a defect such as a filling failure due to a so-called overhang shape does not occur.

【0031】また、前記酸化防止膜7の厚みが、前記接
続孔6の下側から上側にかけて徐々に薄くなっていてい
るので、上層配線2であるアルミニウム系材料の埋め込
み特性が向上される。即ち、前記接続孔6の底までアル
ミニウム系材料を埋め込むためには、当該接続孔6の下
側の方で高い濡れ性を確保する必要がある。接続孔6の
下側での酸化防止膜7の厚みが厚ければ、接続孔6の下
側で下地チタン層(Al−Ti)8の酸化が確実に防止
され、接続孔6の下側の方で高い濡れ性が確保されるた
め、アルミニウム系材料の埋め込み特性が向上される。
Further, since the thickness of the anti-oxidation film 7 is gradually reduced from the lower side to the upper side of the connection hole 6, the filling property of the aluminum-based material for the upper layer wiring 2 is improved. That is, in order to fill the bottom of the connection hole 6 with the aluminum-based material, it is necessary to secure high wettability on the lower side of the connection hole 6. If the thickness of the antioxidant film 7 below the connection hole 6 is large, the oxidation of the underlying titanium layer (Al—Ti) 8 is surely prevented below the connection hole 6, and the lower side of the connection hole 6 is prevented. On the other hand, since high wettability is secured, the filling property of the aluminum-based material is improved.

【0032】また、下層配線3の上面に導電材として窒
化チタン膜5が形成され、前記接続孔6の下方に位置し
ていた前記窒化チタン膜5が接続孔6の側壁部に付着さ
れて酸化防止膜7を成しているので、後述する製造方法
において、フォトリソグラフィー工程により下層配線を
パターニングするとき及び層間絶縁層1に接続孔6を形
成するときに前記窒化チタン膜5が反射防止膜として機
能することになり、フォトリソグラフィー工程のレジス
ト露光時のハレーションを防止することができる。
Further, a titanium nitride film 5 is formed as a conductive material on the upper surface of the lower layer wiring 3, and the titanium nitride film 5 located below the connection hole 6 is attached to the side wall portion of the connection hole 6 to be oxidized. Since the anti-reflection film 7 is formed, the titanium nitride film 5 serves as an anti-reflection film when the lower wiring is patterned by the photolithography process and the connection hole 6 is formed in the interlayer insulating layer 1 in the manufacturing method described later. It will function, and halation during resist exposure in the photolithography process can be prevented.

【0033】また、前記導電材である窒化チタン膜5と
前記下層配線3との間にアルミニウム−チタン合金4が
形成されているので、前記接続孔6の下方に位置してい
た前記導電材である窒化チタン膜5をスパッタエッチン
グによって接続孔の側壁部に付着させて酸化防止膜7と
する場合に、前記接続孔6下の窒化チタン膜5の全てが
酸化防止膜7として使われて完全に無くなってしまった
場合でも、前記アルミニウム−チタン合金4が前記スパ
ッタエッチングのストッパーとして機能するため、前記
スパッタエッチングで下層配線3が削れてしまうのを防
止できる。これにより、接続孔6の実効的なアスペクト
比が増加するのを防止でき、歩留り良く接続孔6に上層
配線2の材料を埋め込むことが可能となる。
Further, since the aluminum-titanium alloy 4 is formed between the titanium nitride film 5 which is the conductive material and the lower layer wiring 3, the conductive material which is located below the connection hole 6 is formed. When a certain titanium nitride film 5 is attached to the side wall of the connection hole by sputter etching to form the oxidation prevention film 7, all of the titanium nitride film 5 under the connection hole 6 is used as the oxidation prevention film 7 and is completely removed. Even when it is lost, the aluminum-titanium alloy 4 functions as a stopper for the sputter etching, so that it is possible to prevent the lower layer wiring 3 from being scraped by the sputter etching. Thereby, the effective aspect ratio of the connection hole 6 can be prevented from increasing, and the material of the upper layer wiring 2 can be embedded in the connection hole 6 with a good yield.

【0034】次に、半導体装置の製造方法を説明する。
なお、この製造方法の説明では、図2に示す構造を有す
る半導体装置についての製造方法を示す。図2に示した
半導体装置は、図1の構造に加えて下層配線3の下面側
にアルミニウム−チタン(Al−Ti)合金膜9が形成
され、上層配線2の上面側に窒化チタン(TiN)膜1
1及びアルミニウム−チタン(Al−Ti)合金膜10
が形成された構造を有している。
Next, a method of manufacturing a semiconductor device will be described.
In the description of this manufacturing method, a manufacturing method for the semiconductor device having the structure shown in FIG. 2 will be described. In the semiconductor device shown in FIG. 2, in addition to the structure of FIG. 1, an aluminum-titanium (Al—Ti) alloy film 9 is formed on the lower surface side of the lower layer wiring 3, and titanium nitride (TiN) is formed on the upper surface side of the upper layer wiring 2. Membrane 1
1 and aluminum-titanium (Al-Ti) alloy film 10
Is formed.

【0035】図3(a)乃至(f)は図2の半導体装置
の製造方法を工程順に示した工程図である。まず、図3
(a)に示すように、下層配線構造を形成する。この下
層配線構造を形成するには、図示しない基板上にチタン
膜9を20nmの厚みに形成し、このチタン膜9上に下
層配線3を500nmの厚みに形成する。更に、前記下
層配線3上にチタン層4′を20nmの厚みに形成し、
このチタン層4′上に窒化チタン(TiN)層5を形成
する。そして、かかる下層配線構造のパターニングを行
う。これら各層のパターニングには、公知のリソグラフ
ィ法及びドライエッチング法を用いることができる。な
お、窒化チタン(TiN)層5の膜厚については、後述
の実施例で示す結果に基づいて決定する。
3A to 3F are process diagrams showing a method of manufacturing the semiconductor device of FIG. 2 in the order of processes. First, FIG.
As shown in (a), a lower layer wiring structure is formed. To form this lower layer wiring structure, a titanium film 9 is formed to a thickness of 20 nm on a substrate (not shown), and the lower layer wiring 3 is formed to a thickness of 500 nm on this titanium film 9. Further, a titanium layer 4'is formed to a thickness of 20 nm on the lower layer wiring 3,
A titanium nitride (TiN) layer 5 is formed on this titanium layer 4 '. Then, the lower layer wiring structure is patterned. A known lithography method and dry etching method can be used for patterning each of these layers. The thickness of the titanium nitride (TiN) layer 5 is determined based on the results shown in the examples described later.

【0036】次に、同図(b)に示すように、前記窒化
チタン層5上に層間絶縁層1となるSiO2 を形成す
る。このSiO2 層である層間絶縁層1は、まず、第1
のP−TEOS(Tetra−Ethyl−Ortho
−Silicate)にて第1のSiO2 層を500n
mの厚みに形成し、続いてSOG(Spin on G
lass)エッチバックを行い、更に、第2のP−TE
OSにて第2のSiO2層を500nmの厚みに形成す
ることにより得ている。その後、公知のリソグラフィ法
及びドライエッチング法を用い、前記の層間絶縁層1に
接続孔6を形成し、当該接続孔6の底に前記の窒化チタ
ン層5を露出させる。なお、接続孔6の直径は0.5μ
mとし、テーパー角(側壁部の傾斜角)は85°とし
た。
Next, as shown in FIG. 3B, SiO 2 to be the interlayer insulating layer 1 is formed on the titanium nitride layer 5. The interlayer insulating layer 1, which is the SiO 2 layer, is first
P-TEOS (Tetra-Ethyl-Ortho)
-Silicate) to form a first SiO 2 layer of 500 n
m, and then SOG (Spin on G
and etch back, and then the second P-TE
It is obtained by forming a second SiO 2 layer with a thickness of 500 nm by OS. After that, a connection hole 6 is formed in the interlayer insulating layer 1 by using a known lithography method and dry etching method, and the titanium nitride layer 5 is exposed at the bottom of the connection hole 6. The diameter of the connection hole 6 is 0.5μ.
m, and the taper angle (side wall inclination angle) was 85 °.

【0037】次に、同図(c)に示すように、アルゴン
(Ar)スパッタエッチング法により、接続孔6の底に
位置している前記窒化チタン層5にAr+ を打ち当て、
窒化チタンをはじき出して接続孔6の側壁部に付着させ
る。この付着により成膜された窒化チタン及び接続孔6
の底に残された窒化チタンが酸化防止膜7となる。前記
のアルゴン(Ar)スパッタエッチング法は、前述のご
とく、窒化チタン層5にAr+ を打ち当て、窒化チタン
をはじき出して接続孔6の側壁部に付着させるため、接
続孔6の底から遠いほど側壁部への付着量は少なくなる
ので、接続孔6の側壁部に付着した窒化チタン(酸化防
止膜7)の厚みは、前記接続孔6の下側から上側にかけ
て徐々に薄くなるように形成される。
Next, as shown in FIG. 3C, Ar + is applied to the titanium nitride layer 5 located at the bottom of the connection hole 6 by an argon (Ar) sputter etching method,
Titanium nitride is ejected and adhered to the side wall of the connection hole 6. Titanium nitride and connection hole 6 formed by this attachment
The titanium nitride left on the bottom of the film becomes the antioxidant film 7. In the above-mentioned argon (Ar) sputter etching method, as described above, the titanium nitride layer 5 is hit with Ar + to eject titanium nitride and attach it to the side wall of the connection hole 6. Since the amount of adhesion to the side wall portion is small, the thickness of the titanium nitride (antioxidation film 7) adhered to the side wall portion of the connection hole 6 is formed so as to gradually decrease from the lower side to the upper side of the connection hole 6. It

【0038】次に、同図(d)に示すように、スパッタ
法を用いて下地チタン膜8を平坦部分(層間絶縁層1の
上面部)で約100nmとなるように形成する。
Next, as shown in FIG. 3D, the underlying titanium film 8 is formed by sputtering so that the flat portion (the upper surface of the interlayer insulating layer 1) has a thickness of about 100 nm.

【0039】次に、同図(e)に示すように、高温アル
ミニウムスパッタ法により、上層配線2を形成する。こ
の上層配線2の形成は第1成膜処理と第2成膜処理とを
順に行うことにより形成している。第1成膜処理では、
基板の実温度を150℃として200nmの厚みでアル
ミニウム系材料を形成し、第2の成膜処理では、基板の
実温度を480℃として400nmの厚みでアルミニウ
ム系材料を形成する。なお、前記第2の成膜処理時の熱
により、前記の下地チタン層5の下側のチタン層4′が
下層配線3のAlと反応してアルミニウム−チタン(A
l−Ti)合金層4を形成することになる。また、Ar
スパッタエッチングに先立って行われるDegas処
理、具体的には、基板実温度を500℃の雰囲気下で6
0秒間放置する処理により、下層配線3の下側のチタン
層9′が下層配線3のAlと反応してアルミニウム−チ
タン(Al−Ti)合金層9を形成することになる。
Next, as shown in FIG. 3E, the upper wiring 2 is formed by the high temperature aluminum sputtering method. The upper layer wiring 2 is formed by sequentially performing a first film forming process and a second film forming process. In the first film forming process,
The actual temperature of the substrate is set to 150 ° C. to form an aluminum-based material with a thickness of 200 nm. In the second film forming process, the actual temperature of the substrate is set to 480 ° C. to form an aluminum-based material to a thickness of 400 nm. Note that the heat of the second film formation process causes the titanium layer 4 ′ on the lower side of the underlying titanium layer 5 to react with Al of the lower layer wiring 3 to form aluminum-titanium (A
The l-Ti) alloy layer 4 is to be formed. Also, Ar
Degas treatment performed prior to sputter etching, specifically, the actual substrate temperature is 500 ° C. in an atmosphere of 6
By the process of leaving for 0 seconds, the titanium layer 9 ′ on the lower side of the lower layer wiring 3 reacts with Al of the lower layer wiring 3 to form the aluminum-titanium (Al—Ti) alloy layer 9.

【0040】次に、同図(f)に示すように、前記の上
層配線2上に反射防止膜としてアルミニウム−チタン
(Al−Ti)合金層10及び窒化チタン層11を成膜
した後、公知のリソグラフィ法およびドライエッチング
法を用いて上層配線2のパターニングを行う。
Next, as shown in FIG. 1F, after forming an aluminum-titanium (Al-Ti) alloy layer 10 and a titanium nitride layer 11 as an antireflection film on the upper layer wiring 2, a known method is used. The upper wiring 2 is patterned by using the lithography method and the dry etching method.

【0041】[0041]

【実施例】次に、窒化チタン(TiN)層5の膜厚を種
々設定し、接続孔6へのアルミニウム系材料の埋め込み
の良否を検証したので、その結果を示す。
EXAMPLES Next, the film thickness of the titanium nitride (TiN) layer 5 was variously set, and it was verified whether or not the aluminum-based material was buried in the connection hole 6, and the results are shown.

【0042】この検証では、窒化チタン(TiN)層5
の膜厚を30nm〜100nmの範囲で10nm刻みで
変更するとともに、アルゴン(Ar)スパッタエッチン
グ法による窒化チタン層5の削り込み量も10nm刻み
で変更して実験を行っている。そして、接続孔へのアル
ミニウム系材料の埋め込みの良否を、SEM(走査型電
子顕微鏡)観察と接続孔抵抗値とで評価している。
In this verification, the titanium nitride (TiN) layer 5 was used.
The experiment is carried out by changing the film thickness of 30 nm to 100 nm in steps of 10 nm, and changing the amount of the titanium nitride layer 5 cut by the argon (Ar) sputter etching method in steps of 10 nm. Then, the quality of embedding of the aluminum-based material in the connection hole is evaluated by SEM (scanning electron microscope) observation and the resistance value of the connection hole.

【0043】SEM観察は、0.5μmの接続孔を各条
件について10ホールずつ行い、以下に示す基準で評価
した。 ×:10ホール中に全く埋め込まれていないものが1個
以上存在する △:10ホール中に途中までしか埋め込まれていないも
のが1個以上存在する ○:10ホール全てが完全に埋め込まれている
The SEM observation was conducted by making 10 connection holes each having a diameter of 0.5 μm under each condition and evaluating them according to the following criteria. ×: One or more holes were not embedded at all in 10 holes. Δ: One or more holes were partially embedded in 10 holes. ○: All 10 holes were completely embedded.

【0044】接続孔抵抗値は、0.5μmの接続孔を2
000個つないだ合計抵抗値を2000で割って一接続
孔当たりの抵抗値で示しており、100Ω以上あればO
pen(完全不良)として示している。なお、2000
個の全てが完全に埋め込まれていれば、抵抗値は0.8
Ω程度になるが、前記10ホールのSEM観察で○と評
価されても、2000個の全てが完全に埋め込まれてい
なければ、抵抗値は数Ω以上の値を示す。
The connection hole resistance value is 0.5 μm when the connection hole is 2
The total resistance value of 000 pieces is divided by 2000 and the resistance value per connection hole is shown.
It is shown as a pen (complete failure). In addition, 2000
If all of them are completely embedded, the resistance value is 0.8
Although it is about Ω, the resistance value shows a value of several Ω or more if all 2000 pieces are not completely embedded even if it is evaluated as ◯ by the SEM observation of the 10 holes.

【0045】以下の表1は、前記の評価結果を示した表
である。この表から分かるように、SEM観察および接
続孔抵抗値の両者を共に充足するのは、窒化チタン(T
iN)層5の削り込み量が60nm以上のときである。
従って、前記窒化チタン(TiN)層5の全体的な厚み
をd1、酸化防止膜7の形成後の前記接続孔6の下方に
位置している窒化チタン(TiN)層5の厚みをd2と
するとき、d1≧60nm、d1−d2≧60nmとな
るように形成するのが望ましいと考えられる。
Table 1 below is a table showing the evaluation results. As can be seen from this table, it is the titanium nitride (T) that satisfies both the SEM observation and the contact hole resistance value.
This is when the shaving amount of the iN) layer 5 is 60 nm or more.
Therefore, the total thickness of the titanium nitride (TiN) layer 5 is d1, and the thickness of the titanium nitride (TiN) layer 5 located below the connection hole 6 after the formation of the antioxidant film 7 is d2. At this time, it is considered desirable to form so that d1 ≧ 60 nm and d1−d2 ≧ 60 nm.

【0046】[0046]

【表1】 [Table 1]

【0047】なお、以上の実施例では、酸化防止膜とし
て窒化チタン膜を用いたが、この窒化チタン膜と同様に
導電性および反射防止膜として機能する材料として、窒
化タングステン(WN)、タングステンシリサイド(W
Si)などがあり、これらを酸化防止膜となる導電材と
して用いることができる。また、高温アルミニウムスパ
ッタにより接続孔に埋め込むアルミニウム系材料として
は、AlSiCuの他、AlSi、AlCu、AlSi
Ti、或いはAlGeなどを用いることができる。更
に、アルミニウム系材料の形成法は、高温スパッタに限
らず、例えば、700気圧程度の圧力を印加して接続孔
に埋め込む高圧スパッタや、アルミニウム系材料の成膜
後に基板加熱を行って埋め込む、いわゆるアルミリフロ
ーなどの種々の方法を用いることができる。
Although the titanium nitride film is used as the anti-oxidation film in the above embodiments, tungsten nitride (WN) and tungsten silicide are used as the material that functions as a conductive and anti-reflection film like the titanium nitride film. (W
Si) and the like, and these can be used as a conductive material that serves as an antioxidant film. In addition to AlSiCu, AlSi, AlCu, AlSi can be used as the aluminum-based material to be embedded in the connection hole by high-temperature aluminum sputtering.
Ti, AlGe, or the like can be used. Further, the method of forming the aluminum-based material is not limited to high-temperature sputtering, and for example, high-pressure sputtering in which a pressure of about 700 atm is applied to fill the connection hole, or where the substrate is heated and buried after the aluminum-based material is formed, that is, so-called Various methods such as aluminum flow can be used.

【0048】[0048]

【発明の効果】以上のように、本発明によれば、チタン
系高融点材料の酸化を防止するための酸化防止膜を有す
る半導体装置を少ない工程数で製造できる。
As described above, according to the present invention, a semiconductor device having an anti-oxidation film for preventing the oxidation of a titanium-based high melting point material can be manufactured in a small number of steps.

【0049】また、前記導電材から成る酸化防止膜の厚
みが、前記接続孔の下側から上側にかけて徐々に薄くな
っている場合には、接続孔の下側の方で高い濡れ性が確
保され、アルミニウム系材料の埋め込み特性が向上され
る。
Further, when the thickness of the antioxidant film made of the conductive material is gradually reduced from the lower side to the upper side of the connection hole, high wettability is secured in the lower side of the connection hole. The embedding characteristics of the aluminum-based material are improved.

【0050】また、前記導電材から成る酸化防止膜が窒
化チタン膜である場合には、前記窒化チタン膜が反射防
止膜として機能することになり、半導体装置製造におけ
るフォトリソグラフィー工程のレジスト露光時のハレー
ションを防止することができる。
Further, when the anti-oxidation film made of the conductive material is a titanium nitride film, the titanium nitride film functions as an anti-reflection film, so that the resist exposure in the photolithography process in the semiconductor device manufacturing is performed. Halation can be prevented.

【0051】また、前記導電材と前記下層配線との間に
アルミニウム−チタン合金が形成されている場合には、
前記導電材をスパッタするときにその下方の下層配線が
削れてしまうのを前記アルミニウム−チタン合金が防止
するため、歩留り良く接続孔に上層配線の材料を埋め込
むことが可能となる。
When an aluminum-titanium alloy is formed between the conductive material and the lower layer wiring,
Since the aluminum-titanium alloy prevents the lower layer wiring below the conductive material from being scraped when the conductive material is sputtered, the material of the upper layer wiring can be embedded in the connection hole with good yield.

【0052】前記導電材の全体的な厚み及び接続孔の下
方に位置している部分の厚みを規制することにより、酸
化防止膜の膜厚が不足するといった事態が生じるのを防
止して半導体装置の生産の歩留りを向上することができ
る。
By restricting the overall thickness of the conductive material and the thickness of the portion located below the connection hole, it is possible to prevent a situation in which the thickness of the anti-oxidation film becomes insufficient, thereby preventing a semiconductor device. Can improve the production yield.

【0053】本発明の半導体装置の製造方法により、層
間絶縁層上に導電材を形成する工程や余分な導電材を除
去する工程が不要になり、半導体装置の製造コストを低
減できるという効果を奏する。
The method of manufacturing a semiconductor device according to the present invention eliminates the step of forming a conductive material on the interlayer insulating layer and the step of removing the excess conductive material, and has an effect of reducing the manufacturing cost of the semiconductor device. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置を示す縦断側面図である。FIG. 1 is a vertical cross-sectional side view showing a semiconductor device of the present invention.

【図2】本発明の半導体装置の変形例を示す縦断側面図
である。
FIG. 2 is a vertical cross-sectional side view showing a modified example of the semiconductor device of the present invention.

【図3】図2の半導体装置の製造方法を示す工程図であ
る。
FIG. 3 is a process drawing showing the manufacturing method of the semiconductor device in FIG.

【図4】従来の接続孔にチタン層が形成された様子を示
す縦断側面図である。
FIG. 4 is a vertical cross-sectional side view showing a state in which a titanium layer is formed in a conventional connection hole.

【図5】窒化チタンをスパッタ法により堆積形成して酸
化防止膜を形成して成る半導体装置を示す縦断側面図で
ある。
FIG. 5 is a vertical cross-sectional side view showing a semiconductor device formed by depositing titanium nitride by sputtering to form an anti-oxidation film.

【符号の説明】[Explanation of symbols]

1 層間絶縁層 2 上層配線 3 下層配線 4 アルミニウム−チタン合金層 5 窒化チタン層(導電材) 6 接続孔 7 酸化防止膜 8 下地チタン層 DESCRIPTION OF SYMBOLS 1 Interlayer insulation layer 2 Upper layer wiring 3 Lower layer wiring 4 Aluminum-titanium alloy layer 5 Titanium nitride layer (conductive material) 6 Connection hole 7 Antioxidation film 8 Titanium base layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 A ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/90 A

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 層間絶縁層を挟んで位置する上層配線と
下層配線との間を電気的に接続するために前記の層間絶
縁層に形成された接続孔に、前記上層配線であるアルミ
ニウム系材料に対して濡れ性を持ち当該アルミニウム系
材料の埋め込みを良好に行わせるチタン系高融点材料を
被覆して成る半導体装置において、前記チタン系高融点
材料の下地層として導電材からなる酸化防止膜が前記接
続孔の底面部と側壁部とにだけ設けられていることを特
徴とする半導体装置。
1. An aluminum-based material that is the upper layer wiring in a connection hole formed in the interlayer insulating layer for electrically connecting the upper layer wiring and the lower layer wiring that are located with the interlayer insulating layer sandwiched therebetween. In a semiconductor device which is coated with a titanium-based high-melting-point material having a wettability with respect to which the aluminum-based material can be embedded well, an antioxidant film made of a conductive material is used as a base layer of the titanium-based high-melting-point material. A semiconductor device, which is provided only on a bottom surface portion and a side wall portion of the connection hole.
【請求項2】 層間絶縁層を挟んで位置する上層配線と
下層配線との間を電気的に接続するために前記の層間絶
縁層に形成された接続孔に、前記上層配線であるアルミ
ニウム系材料に対して濡れ性を持ち当該アルミニウム系
材料の埋め込みを良好に行わせるチタン系高融点材料を
被覆して成る半導体装置において、前記下層配線の上面
に導電材が形成され、前記接続孔の下方に位置していた
前記導電材が接続孔の側壁部に付着されて酸化防止膜を
成していることを特徴とする半導体装置。
2. An aluminum-based material, which is the upper layer wiring, in a connection hole formed in the interlayer insulating layer for electrically connecting the upper layer wiring and the lower layer wiring, which are located with the interlayer insulating layer sandwiched therebetween. In a semiconductor device formed by coating a titanium-based high-melting-point material having a wettability with respect to which the aluminum-based material can be embedded well, a conductive material is formed on the upper surface of the lower layer wiring, and a conductive material is formed below the connection hole. A semiconductor device characterized in that the conductive material that has been positioned is attached to a side wall portion of a connection hole to form an antioxidant film.
【請求項3】 前記導電材から成る酸化防止膜の側壁部
厚みが、前記接続孔の下側から上側にかけて徐々に薄く
なっていることを特徴とする請求項1又は請求項2に記
載の半導体装置。
3. The semiconductor according to claim 1, wherein the thickness of the sidewall of the antioxidant film made of the conductive material is gradually reduced from the lower side to the upper side of the connection hole. apparatus.
【請求項4】 前記導電材から成る酸化防止膜が、窒化
チタン膜であることを特徴とする請求項1乃至請求項3
のいずれかに記載の半導体装置。
4. The anti-oxidation film made of the conductive material is a titanium nitride film.
The semiconductor device according to any one of 1.
【請求項5】 前記導電材と前記下層配線との間にアル
ミニウム−チタン合金層が形成されていることを特徴と
する請求項1乃至請求項4のいずれかに記載の半導体装
置。
5. The semiconductor device according to claim 1, further comprising an aluminum-titanium alloy layer formed between the conductive material and the lower wiring.
【請求項6】 前記下層配線の上面に形成されている導
電材の全体的な厚みをd1、前記導電材のうち前記接続
孔の下方に位置している部分の厚みをd2とするとき、
d1≧60nm、d1−d2≧60nmとされているこ
とを特徴とする請求項1乃至請求項5のいずれかに記載
の半導体装置。
6. When the overall thickness of the conductive material formed on the upper surface of the lower layer wiring is d1, and the thickness of the portion of the conductive material located below the connection hole is d2,
6. The semiconductor device according to claim 1, wherein d1 ≧ 60 nm and d1−d2 ≧ 60 nm.
【請求項7】 請求項1乃至請求項6のいずれかの半導
体装置を製造する方法であって、前記接続孔の下方に位
置している前記導電材をスパッタエッチング処理により
前記接続孔の側壁部に付着させることを特徴とする半導
体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive material located below the contact hole is sputter-etched to form a sidewall portion of the contact hole. A method of manufacturing a semiconductor device, comprising: adhering to a semiconductor device.
JP2011496A 1995-11-14 1996-02-06 Semiconductor device and manufacture thereof Pending JPH09199593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011496A JPH09199593A (en) 1995-11-14 1996-02-06 Semiconductor device and manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-295503 1995-11-14
JP29550395 1995-11-14
JP2011496A JPH09199593A (en) 1995-11-14 1996-02-06 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09199593A true JPH09199593A (en) 1997-07-31

Family

ID=26357009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011496A Pending JPH09199593A (en) 1995-11-14 1996-02-06 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09199593A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036285A (en) * 2006-10-02 2007-02-08 Canon Anelva Corp Apparatus and method for high-temperature reflow sputtering
JP2007266073A (en) * 2006-03-27 2007-10-11 Toshiba Corp Semiconductor device and its fabrication process
JP2009033209A (en) * 2008-11-10 2009-02-12 Seiko Epson Corp Semiconductor device, and manufacturing method thereof
US7566972B2 (en) 2005-07-13 2009-07-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the semiconductor device
JP2014187404A (en) * 2014-07-08 2014-10-02 Fujikura Ltd Method of manufacturing through wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566972B2 (en) 2005-07-13 2009-07-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the semiconductor device
JP2007266073A (en) * 2006-03-27 2007-10-11 Toshiba Corp Semiconductor device and its fabrication process
JP2007036285A (en) * 2006-10-02 2007-02-08 Canon Anelva Corp Apparatus and method for high-temperature reflow sputtering
JP2009033209A (en) * 2008-11-10 2009-02-12 Seiko Epson Corp Semiconductor device, and manufacturing method thereof
JP2014187404A (en) * 2014-07-08 2014-10-02 Fujikura Ltd Method of manufacturing through wiring board

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
EP1313140A1 (en) Method of forming a liner for tungsten plugs
US5847461A (en) Integrated circuit structure having contact openings and vias filled by self-extrusion of overlying metal layer
JPH04320024A (en) Manufacture of semiconductor device
JP3353727B2 (en) Method for forming wiring structure of semiconductor device
JPH07201984A (en) Forming method for aluminum contact
US5985751A (en) Process for fabricating interconnection of semiconductor device
JP2000260770A (en) Semiconductor device and its manufacture
JP3104534B2 (en) Semiconductor device and its manufacturing method.
JPH07153757A (en) Semiconductor device and manufacturing method
JPH09199593A (en) Semiconductor device and manufacture thereof
JPH09283624A (en) Manufacture of semiconductor device
KR100256523B1 (en) Line layer manufacturing method
JPH07254642A (en) Multilayer wiring structure and fabrication thereof
JPH0212859A (en) Formation of multilayer interconnection
JPH09139424A (en) Semiconductor device and its manufacture
JPH10242274A (en) Manufacture of multilayer wiring board
JPH08139190A (en) Manufacture of semiconductor device
US20050136645A1 (en) Semiconductor device and fabrication method thereof
JP3745460B2 (en) Wiring formation method of semiconductor device
JP2655504B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3778155B2 (en) Wiring formation method
JP3096551B2 (en) Method for manufacturing semiconductor device
JPH11297699A (en) Diffusion barrier layer and its manufacture
JPH08222629A (en) Wiring structure and manufacture thereof