JPH0864597A - Aluminum wiring layer and its forming method - Google Patents

Aluminum wiring layer and its forming method

Info

Publication number
JPH0864597A
JPH0864597A JP21954094A JP21954094A JPH0864597A JP H0864597 A JPH0864597 A JP H0864597A JP 21954094 A JP21954094 A JP 21954094A JP 21954094 A JP21954094 A JP 21954094A JP H0864597 A JPH0864597 A JP H0864597A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
aluminum wiring
aluminum
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21954094A
Other languages
Japanese (ja)
Inventor
Yoshihisa Yoneda
芳久 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21954094A priority Critical patent/JPH0864597A/en
Publication of JPH0864597A publication Critical patent/JPH0864597A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To prevent generation of Si nodules and improve resistance to electromigration. CONSTITUTION: In an aluminum wiring layer which is formed on a substratum and contains Si, a Ti layer is formed which is in contact with the aluminum wiring layer, in at least one position on the aluminum wiring layer or under the layer or in the layer. For example, an Al-1% Si wiring layer 12 of 250nm in thickness is formed by a sputtering method, on a TiN layer 10 which is formed as a barrier metal layer on the substratum W. A Ti layer 14 of 20nm in thickness is formed on the Al-1%, Si wiring layer 12 by a sputtering method. An Al-1% Si wiring layer 16 of 250nm in thickness is formed on the Ti layer 14 by a sputtering method. Thereby an aluminum wiring layer can be obtained. The condition of sputtering for forming the Al-1% Si wiring layer and the Ti layer may be the ordinary sputtering condition for forming each of them.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、Si を含むアルミニウ
ム配線層及びその形成方法に関し、更に詳細にはエレク
トロマイグレーションの生じにくいアルミニウム配線層
及びその形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an aluminum wiring layer containing Si and a method for forming the same, and more particularly to an aluminum wiring layer which hardly causes electromigration and a method for forming the same.

【0002】[0002]

【従来の技術】半導体装置の配線材料として、Si を含
むアルミニウム合金、例えばAl - 1%Si 合金、Al
- 1%Si - 0.5%Cu 合金等が、低い電気抵抗及び
低コストの理由に加えて、アロイスパイクを防止するた
めに、多用されている。通常、Si を含むアルミニウム
配線層は、Si を含むAl ターゲットを用いたスパッタ
リングにより基体上に形成されている。ところで、近
年、アロイスパイクの防止を確実にするために、図3に
示すように、バリアメタル層10としてTi N等の金属
層等を先ず基体W上に形成し、その上にアルミニウム配
線層12を形成している。
2. Description of the Related Art As a wiring material of a semiconductor device, an aluminum alloy containing Si, for example, Al-1% Si alloy, Al
1% Si-0.5% Cu alloys and the like are often used to prevent alloy spikes in addition to the reason of low electric resistance and low cost. Usually, the aluminum wiring layer containing Si is formed on the substrate by sputtering using an Al target containing Si. By the way, in recent years, in order to ensure prevention of alloy spikes, as shown in FIG. 3, a metal layer such as TiN is first formed as the barrier metal layer 10 on the substrate W, and the aluminum wiring layer 12 is formed thereon. Is formed.

【0003】[0003]

【発明が解決しようとする課題】ところで、アルミニウ
ム配線層がSi を含有する場合、アルミニウム配線層1
2形成に伴う熱履歴により、Si ノジュールがアルミニ
ウム配線層内で析出することがしばしばある。特に、バ
リアメタル層10が下層に存在すると、Si ノジュール
Nが、図4(a)に示すように著しく成長し、極端な場
合には、図4(b)に示すようにアルミニウム配線層1
2の膜厚以上の高さに成長し、Si ノジュールNがアル
ミニウム配線層表面より頭を出すこともある。
When the aluminum wiring layer contains Si, the aluminum wiring layer 1
2 Si nodules often precipitate in the aluminum wiring layer due to the thermal history associated with the formation. In particular, when the barrier metal layer 10 is present in the lower layer, the Si nodules N grow significantly as shown in FIG. 4A, and in an extreme case, as shown in FIG.
In some cases, the Si nodules N grow to a height of 2 or more, and the Si nodules N are exposed above the surface of the aluminum wiring layer.

【0004】更に、説明すると、コンタクトを形成する
際、アルミニウム配線層12内でSi ノジュールNが図
5に示すように成長することにより、コンタクトホール
内の配線導体としての有効断面積が減少し、配線抵抗の
増大と共にエレクトロマイグレーション耐性が低下す
る。図5中、20は層間絶縁膜を示す。また、図6
(a)に示すように、コンタクトホール形成位置のアル
ミニウム配線層12内でSi ノジュールNが成長してい
る場合を例にする。この場合、コンタクトホールを形成
するためにエッチングを施すと、図6(b)に示すよう
に、Si ノジュールNがエッチングされて、ボイドがア
ルミニウム配線層12内に発生し、コンタクト不良の原
因になると共にVia Contact 抵抗が大きくなってエレク
トロマイグレーション耐性が低下する。図6中、20は
層間絶縁膜、22はレジスト膜である。
To further explain, when forming a contact, Si nodules N grow in the aluminum wiring layer 12 as shown in FIG. 5, so that the effective sectional area of the wiring conductor in the contact hole decreases. The resistance to electromigration decreases as the wiring resistance increases. In FIG. 5, reference numeral 20 denotes an interlayer insulating film. In addition, FIG.
As shown in (a), an example will be given in which Si nodules N are grown in the aluminum wiring layer 12 at the contact hole formation position. In this case, when etching is performed to form the contact holes, Si nodules N are etched and voids are generated in the aluminum wiring layer 12 as shown in FIG. 6B, which causes a contact failure. At the same time, Via Contact resistance increases and electromigration resistance decreases. In FIG. 6, 20 is an interlayer insulating film, and 22 is a resist film.

【0005】ところで、LSIの高集積化に伴って、ア
ルミニウム配線が細くなるとともにアルミニウム配線に
流れる電流が大きくなり、エレクトロマイグレーション
が大きな問題になっている。エレクトロマイグレーショ
ンとは、金属に大電流ストレス(105A/cm2程度)を与
えたときに、金属原子が移動する現象を言う。このた
め、陰極側ではAl が無くなってボイドが発生し、陽極
側ではAl が溜まってヒロックスやホイスカが発生し、
ボイドによる配線抵抗の増大及び断線、ヒロックスやホ
イスカによる多層配線間の短絡が生じる。従って、エレ
クトロマイグレーション耐性が小さくなれば、配線の信
頼性が低下することになる。
By the way, as the LSI is highly integrated, the aluminum wiring becomes thin and the current flowing through the aluminum wiring becomes large, and electromigration becomes a big problem. Electromigration refers to a phenomenon in which metal atoms move when a large current stress (about 10 5 A / cm 2 ) is applied to the metal. As a result, Al is lost on the cathode side to generate voids, and Al is accumulated on the anode side to cause hillocks and whiskers.
Wiring resistance increases and breaks due to voids, and short-circuiting occurs between multilayer wiring due to hillocks and whiskers. Therefore, if the electromigration resistance decreases, the reliability of the wiring decreases.

【0006】上述のようにSi ノジュールがアルミニウ
ム配線層内に形成されると、配線抵抗の増大、コンタク
ト不良、エレクトロマイグレーション耐性の低下等のた
め、配線信頼性を維持することができなくなり、更に
は、配線の薄膜化及び線幅微細化が困難になる。そこ
で、本発明の目的は、Si ノジュールの発生を防止し、
エレクトロマイグレーション耐性を向上させたアルミニ
ウム配線層及びその形成方法を提供することである。
When the Si nodules are formed in the aluminum wiring layer as described above, the wiring reliability cannot be maintained because the wiring resistance increases, the contact failure, the electromigration resistance decrease, and the like. It is difficult to reduce the wiring thickness and the line width. Therefore, an object of the present invention is to prevent the generation of Si nodules,
An object of the present invention is to provide an aluminum wiring layer having improved electromigration resistance and a method for forming the same.

【0007】[0007]

【課題を解決するための手段】本発明に係るアルミニウ
ム配線層は、Si を含むアルミニウム配線層において、
前記アルミニウム配線層の上、下及び層中の少なくとも
いずれか一つの位置でアルミニウム配線層に接してTi
層が形成されていることを特徴としている。
The aluminum wiring layer according to the present invention is an aluminum wiring layer containing Si,
The aluminum wiring layer is contacted with the aluminum wiring layer at at least one position above, below, and in the layer
It is characterized in that a layer is formed.

【0008】また、本発明に係るアルミニウム配線層の
形成方法は、基体上にSi を含むアルミニウム配線層を
形成するに際し、前記アルミニウム配線層の上、下及び
層中の少なくともいずれか一つの位置でアルミニウム配
線層に接してTi 層を形成することを特徴としている。
In the method of forming an aluminum wiring layer according to the present invention, when the aluminum wiring layer containing Si is formed on the substrate, the aluminum wiring layer is formed on at least one position above, below or in the aluminum wiring layer. The feature is that a Ti layer is formed in contact with the aluminum wiring layer.

【0009】本発明で言うSi を含むアルミニウム配線
層は、Al - Si 合金及びAl - Si - Cu 合金等のS
i を含むアルミニウム合金で形成されており、例えばA
l -1%Si 合金、Al - 1%Si - 0.5%Cu 合金
を例として挙げることができる。アルミニウム配線層及
びTi 層の成膜方法は、特に制約はなく、スパッタリン
グ法或いはCVD法による。成膜するTi 層の所要膜厚
は、アルミニウム配線層の膜厚の1〜6%の範囲であ
る。本発明は、Si を含むアルミニウム配線層である限
り、アルミニウム配線層の下にバリアメタル層が形成さ
れているかどうかにかかわらず適用できる。
The aluminum wiring layer containing Si referred to in the present invention is made of S such as Al--Si alloy and Al--Si--Cu alloy.
It is formed of an aluminum alloy containing i.
An example is an l-1% Si alloy or an Al-1% Si-0.5% Cu alloy. The method for forming the aluminum wiring layer and the Ti layer is not particularly limited, and the sputtering method or the CVD method is used. The required film thickness of the Ti layer to be formed is in the range of 1 to 6% of the film thickness of the aluminum wiring layer. The present invention can be applied regardless of whether or not a barrier metal layer is formed under the aluminum wiring layer as long as it is an aluminum wiring layer containing Si.

【0010】[0010]

【作用】本発明では、Si とTi とが反応し、Si ノジ
ュールの成長が防止されるものと考えられる。また、A
l - Si 結晶形成の不連続性(図7参照)及びTi 層の
優れた耐熱性によりエレクトロマイグレーション耐性の
向上が図られるものと考えられる。図7中、IはAl -
Si 結晶の模式的結晶界面を示す。
In the present invention, it is considered that Si reacts with Ti to prevent the growth of Si nodules. Also, A
It is considered that the electromigration resistance is improved by the discontinuity of l-Si crystal formation (see FIG. 7) and the excellent heat resistance of the Ti layer. In FIG. 7, I is Al −
The schematic crystal interface of Si crystal is shown.

【0011】[0011]

【実施例】以下、添付図面を参照し、実施例に基づいて
本発明をより詳細に説明する。図1(a)、(b)及び
(c)は、それぞれ本発明に係るアルミニウム配線層の
形成方法を実施した際の各工程毎の配線層断面を示す断
面図である。図1(a)に示すように、基体W上にバリ
アメタル層として形成されたTi N層10上にスパッタ
リング法によって膜厚250nmのAl - 1%Si 配線
層12を形成する。次いで、図1(b)に示すように、
Al - 1%Si 配線層12上に膜厚20nmのTi 層1
4をスパッタリング法により形成する。更に、図1
(c)に示すように、Ti 層14上に膜厚250nmの
Al - 1%Si 配線層16をスパッタリング法により形
成して、本発明に係るアルミニウム配線層を得ることが
できる。Al - 1%Si 配線層及びTi 層を形成するス
パッタリングの条件は、それぞれを成膜する際の通常の
スパッタリング条件で良い。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to the accompanying drawings. 1A, 1B and 1C are cross-sectional views each showing a wiring layer cross section in each step when the method for forming an aluminum wiring layer according to the present invention is carried out. As shown in FIG. 1A, an Al-1% Si wiring layer 12 having a film thickness of 250 nm is formed on the TiN layer 10 formed as a barrier metal layer on the substrate W by a sputtering method. Then, as shown in FIG.
A Ti layer 1 with a thickness of 20 nm is formed on the Al-1% Si wiring layer 12.
4 is formed by the sputtering method. Furthermore, FIG.
As shown in (c), an Al-1% Si wiring layer 16 having a film thickness of 250 nm is formed on the Ti layer 14 by a sputtering method to obtain an aluminum wiring layer according to the present invention. The sputtering conditions for forming the Al-1% Si wiring layer and the Ti layer may be the usual sputtering conditions for forming the respective layers.

【0012】本実施例のアルミニウム配線層を評価する
ために断線試験を行ったところ、本実施例のアルミニウ
ム配線層は、断線に至るまでの平均寿命が、従来のアル
ミニウム配線層に比較して大幅に長くなったことが確認
できた。
A disconnection test was conducted to evaluate the aluminum wiring layer of this example. As a result, the aluminum wiring layer of this example had an average life until disconnection significantly higher than that of a conventional aluminum wiring layer. It was confirmed that it became longer.

【0013】上述の実施例では、Ti 層14を上下のA
l - 1%Si 配線層の間にサンドイッチ状に介在させて
いるが、図2(a)に示すように、先ず、バリアメタル
層であるTi N層10上に膜厚20nmのTi 層14を
形成し、次いで膜厚500nmのAl - 1%Si 配線層
18を形成する態様でも良く、更には、図2(b)に示
すように、先ず、Ti N層10上に膜厚500nmのA
l - 1%Si 配線層18を形成し、次いでAl - 1%S
i 配線層18上に膜厚20nmのTi 層を形成する態様
でも良い。
In the above-described embodiment, the Ti layer 14 is formed on the upper and lower A layers.
Although sandwiched between l-1% Si wiring layers, as shown in FIG. 2A, first, a Ti layer 14 having a thickness of 20 nm is formed on the Ti N layer 10 which is a barrier metal layer. Alternatively, the Al-1% Si wiring layer 18 having a film thickness of 500 nm may be formed, and further, as shown in FIG. 2B, first, as shown in FIG.
1-1% Si wiring layer 18 is formed, and then Al-1% S
A Ti layer having a film thickness of 20 nm may be formed on the i wiring layer 18.

【0014】[0014]

【発明の効果】本発明によれば、基体上にSi を含むア
ルミニウム配線層を形成するに際し、アルミニウム配線
層の上、下及び層中の少なくともいずれか一つの位置で
アルミニウム配線層に接してTi 層を形成することによ
り、アルミニウム配線層内にSi ノジュールが発生する
のを防止することができる。これによって、アルミニウ
ム配線層のエレクトロマイグレーション耐性を向上さ
せ、かつ配線抵抗を減少させると共にアルミニウム配線
層内のボイドの発生を防止して配線の信頼性を向上させ
ることができる。更に、配線の信頼性が向上することに
より、配線の薄膜化及び平坦化が容易になる。また、エ
レクトロマイグレーション耐性の向上により単位断面積
当たりの電流強度を大きくすることができるので、配線
の線幅を微細化することも可能になる。
According to the present invention, when an aluminum wiring layer containing Si is formed on a substrate, the aluminum wiring layer is contacted with the aluminum wiring layer at at least one position above, below or within the aluminum wiring layer. By forming the layer, it is possible to prevent Si nodules from being generated in the aluminum wiring layer. As a result, it is possible to improve the electromigration resistance of the aluminum wiring layer, reduce the wiring resistance, prevent the occurrence of voids in the aluminum wiring layer, and improve the reliability of the wiring. Further, since the reliability of the wiring is improved, thinning and flattening of the wiring are facilitated. Further, since the current strength per unit cross-sectional area can be increased by improving the electromigration resistance, it is possible to reduce the line width of the wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(a)、(b)及び(c)は、それぞれ本
発明に係るアルミニウム配線層の形成方法を実施した際
の各工程毎の配線層断面を示す断面図である。
1 (a), (b) and (c) are cross-sectional views each showing a wiring layer cross section in each step when a method for forming an aluminum wiring layer according to the present invention is carried out.

【図2】図2(a)及び(b)は、それぞれ図1とは異
なる態様で本発明方法を実施した際の配線層断面を示す
断面図である。
2 (a) and 2 (b) are cross-sectional views each showing a cross section of a wiring layer when the method of the present invention is carried out in a mode different from that of FIG.

【図3】半導体装置の配線層部分の断面図である。FIG. 3 is a cross-sectional view of a wiring layer portion of a semiconductor device.

【図4】図4(a)及び(b)はそれぞれアルミニウム
配線層内にSi ノジュールが形成されている状態を示す
模式的断面図である。
4A and 4B are schematic cross-sectional views showing a state in which Si nodules are formed in an aluminum wiring layer.

【図5】コンタクトホール内の配線導体にSi ノジュー
ルが形成されている状態を示す模式的断面図である。
FIG. 5 is a schematic cross-sectional view showing a state where Si nodules are formed on a wiring conductor in a contact hole.

【図6】図6(a)及び(b)は、それぞれコンタクト
ホール形成の工程毎の断面図であって、コンタクトホー
ル形成に際しアルミニウム配線層内にボイドが発生する
状況を説明するための模式図である。
6A and 6B are cross-sectional views of each step of forming a contact hole, which are schematic views for explaining a situation in which a void is generated in an aluminum wiring layer when forming the contact hole. Is.

【図7】Al −Si 結晶の結晶界面の発生を説明する模
式的断面図である。
FIG. 7 is a schematic cross-sectional view for explaining generation of a crystal interface of an Al—Si crystal.

【符号の説明】[Explanation of symbols]

10 Ti N層 12、16、18 Al - 1%Si 配線層 14 Ti 層 20 層間絶縁膜 22 レジスト膜 10 Ti N layer 12, 16, 18 Al -1% Si wiring layer 14 Ti layer 20 Interlayer insulating film 22 Resist film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 Si を含むアルミニウム配線層におい
て、前記アルミニウム配線層の上、下及び層中の少なく
ともいずれか一つの位置でアルミニウム配線層に接して
Ti 層が形成されていることを特徴とするアルミニウム
配線層。
1. An aluminum wiring layer containing Si, wherein a Ti layer is formed in contact with the aluminum wiring layer at at least one position above, below, or in the layer of the aluminum wiring layer. Aluminum wiring layer.
【請求項2】 基体上にSi を含むアルミニウム配線層
を形成するに際し、前記アルミニウム配線層の上、下及
び層中の少なくともいずれか一つの位置でアルミニウム
配線層に接してTi 層を形成することを特徴とするアル
ミニウム配線層の形成方法。
2. When forming an aluminum wiring layer containing Si on a substrate, a Ti layer is formed in contact with the aluminum wiring layer at at least one position above, below, or in the aluminum wiring layer. And a method for forming an aluminum wiring layer.
JP21954094A 1994-08-22 1994-08-22 Aluminum wiring layer and its forming method Pending JPH0864597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21954094A JPH0864597A (en) 1994-08-22 1994-08-22 Aluminum wiring layer and its forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21954094A JPH0864597A (en) 1994-08-22 1994-08-22 Aluminum wiring layer and its forming method

Publications (1)

Publication Number Publication Date
JPH0864597A true JPH0864597A (en) 1996-03-08

Family

ID=16737098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21954094A Pending JPH0864597A (en) 1994-08-22 1994-08-22 Aluminum wiring layer and its forming method

Country Status (1)

Country Link
JP (1) JPH0864597A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073343A (en) * 1999-05-10 2000-12-05 김영환 Interconnect Structure for Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073343A (en) * 1999-05-10 2000-12-05 김영환 Interconnect Structure for Semiconductor Device

Similar Documents

Publication Publication Date Title
KR100426904B1 (en) Structure for connecting interconnect lines and method of manufacturing same
KR100303221B1 (en) Semiconductor devices
US5238874A (en) Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film
KR20050069520A (en) Method for fabricating copper interconnect
JP3021996B2 (en) Aluminum wiring and method of forming the same
JPH0212859A (en) Formation of multilayer interconnection
JPH0864597A (en) Aluminum wiring layer and its forming method
JP2009016790A (en) Semiconductor device, and method of manufacturing semiconductor device
JP4258914B2 (en) Semiconductor device
JP3021683B2 (en) Wiring for integrated circuits
JP3396921B2 (en) Al-based wiring structure and method of forming Al-based wiring structure
JP3436672B2 (en) Semiconductor device and manufacturing method thereof
JPH11121458A (en) Semiconductor device
JP2900522B2 (en) Semiconductor device
JP3014887B2 (en) Semiconductor device and manufacturing method thereof
JP3096551B2 (en) Method for manufacturing semiconductor device
JPH05243229A (en) Semiconductor integrated circuit device
JP2000323477A (en) Wiring structure of semiconductor device
KR19980084723A (en) Multi-layered Metallization of Semiconductor Device and Formation Method
JPH0888227A (en) Wiring and its formation
JPH0851153A (en) Semiconductor device with multilayer interconnection
JP2674473B2 (en) Wiring structure
JPH0629292A (en) Semiconductor device and manufacture thereof
JPH02271628A (en) Semiconductor device
JP2005183888A (en) Semiconductor device and manufacturing method of semiconductor device