JP3095022B2 - ディジタル・アナログ・コンバータ - Google Patents
ディジタル・アナログ・コンバータInfo
- Publication number
- JP3095022B2 JP3095022B2 JP03055152A JP5515291A JP3095022B2 JP 3095022 B2 JP3095022 B2 JP 3095022B2 JP 03055152 A JP03055152 A JP 03055152A JP 5515291 A JP5515291 A JP 5515291A JP 3095022 B2 JP3095022 B2 JP 3095022B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- digital
- current
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号をアナログ
信号に変換するデジタル・アナログ・コンバータ（以
下、ＤＡコンバータという）に関する。
信号に変換するデジタル・アナログ・コンバータ（以
下、ＤＡコンバータという）に関する。
【０００２】例えば、ＤＡコンバータは、ＬＳＩ製造プ
ロセスで使用される電子ビーム露光装置において、電子
ビームの偏向位置を示すデジタル信号をアナログ信号に
変換する場合等に使用されるが、かかる電子ビーム露光
装置は、ＬＳＩの高集積化に対応して高精度化すること
が要求されており、この結果、電子ビーム露光装置を構
成するＤＡコンバータにつても、その高精度化が要求さ
れている。画像処理に使用されるＤＡコンバータ等につ
いても同様である。
ロセスで使用される電子ビーム露光装置において、電子
ビームの偏向位置を示すデジタル信号をアナログ信号に
変換する場合等に使用されるが、かかる電子ビーム露光
装置は、ＬＳＩの高集積化に対応して高精度化すること
が要求されており、この結果、電子ビーム露光装置を構
成するＤＡコンバータにつても、その高精度化が要求さ
れている。画像処理に使用されるＤＡコンバータ等につ
いても同様である。
【０００３】
【従来の技術】従来、ＤＡコンバータとして、図６にそ
の要部を示すようなものが提案されている。
の要部を示すようなものが提案されている。
【０００４】このＤＡコンバータは、２０ビットのデジ
タル信号Ｄ20〜Ｄ1 （図では、Ｄ20［ＭＳＢ］、Ｄ13，
Ｄ12，Ｄ1 ［ＬＳＢ］のみ表示）につき、電流加算方式
によるデジタル・アナログ変換を行うＤＡコンバータの
例である。
タル信号Ｄ20〜Ｄ1 （図では、Ｄ20［ＭＳＢ］、Ｄ13，
Ｄ12，Ｄ1 ［ＬＳＢ］のみ表示）につき、電流加算方式
によるデジタル・アナログ変換を行うＤＡコンバータの
例である。
【０００５】かかるＤＡコンバータにおいては、２０ビ
ットのデジタル信号Ｄ20〜Ｄ1 に対応して、２０個の定
電流出力部１20〜１1 が設けられている。ただし、図で
は、定電流出力部１20のみを完全に表示し、他の定電流
出力部１19〜１1 については、その一部のみ、かつ、そ
の要部を表示している。
ットのデジタル信号Ｄ20〜Ｄ1 に対応して、２０個の定
電流出力部１20〜１1 が設けられている。ただし、図で
は、定電流出力部１20のみを完全に表示し、他の定電流
出力部１19〜１1 については、その一部のみ、かつ、そ
の要部を表示している。
【０００６】ここに、定電流出力部１20は、デジタル信
号入力端子２と、電流切換信号発生回路３と、ｎチャネ
ルＭＯＳトランジスタ（以下、ｎＭＯＳという）４〜９
と、定電圧源１０と、オペアンプ１１と、補正電圧源１
２と、抵抗１３，１４20とを設けて構成されており、デ
ジタル信号入力端子２は、電流切換信号発生回路３の入
力端子に接続されている。
号入力端子２と、電流切換信号発生回路３と、ｎチャネ
ルＭＯＳトランジスタ（以下、ｎＭＯＳという）４〜９
と、定電圧源１０と、オペアンプ１１と、補正電圧源１
２と、抵抗１３，１４20とを設けて構成されており、デ
ジタル信号入力端子２は、電流切換信号発生回路３の入
力端子に接続されている。
【０００７】この電流切換信号発生回路３はストローブ
信号ＳＢによってデジタル信号Ｄ20を取り込み、その反
転出力端子３Ａにデジタル信号Ｄ20と逆相の信号を出力
し、その非反転出力端子３Ｂにデジタル信号Ｄ20と同相
の信号を出力するものであって、反転出力端子３Ａは、
ｎＭＯＳ４のゲートに接続され、非反転出力端子３Ｂは
ｎＭＯＳ５のゲートに接続されている。
信号ＳＢによってデジタル信号Ｄ20を取り込み、その反
転出力端子３Ａにデジタル信号Ｄ20と逆相の信号を出力
し、その非反転出力端子３Ｂにデジタル信号Ｄ20と同相
の信号を出力するものであって、反転出力端子３Ａは、
ｎＭＯＳ４のゲートに接続され、非反転出力端子３Ｂは
ｎＭＯＳ５のゲートに接続されている。
【０００８】これらｎＭＯＳ４，５は、いわゆる差動回
路からなる電流切換回路（電流切換スイッチ）を構成す
るものであって、ｎＭＯＳ４は、そのドレインを接地さ
れ、そのソースをｎＭＯＳ５のソース及びｎＭＯＳ６の
ドレインに接続されている。また、ｎＭＯＳ６は、その
ドレインを出力回路１５を構成するオペアンプ１６の反
転入力端子−に接続されている。このオペアンプ１６
は、その非反転入力端子＋を接地され、その出力端子
を、アナログ信号出力端子１７に接続されると共に、抵
抗１８を介して反転入力端子−に接続されている また、いわゆるトーテンポール状に接続されたｎＭＯＳ
６，７，８はｎＭＯＳ４，５のソースの電圧を安定化さ
せるためのものであって、最下段のｎＭＯＳ８のソース
をｎＭＯＳ９のドレインに接続されている。なお、これ
らｎＭＯＳ６，７，８のゲートには、それぞれ所定の直
流電圧が供給される。
路からなる電流切換回路（電流切換スイッチ）を構成す
るものであって、ｎＭＯＳ４は、そのドレインを接地さ
れ、そのソースをｎＭＯＳ５のソース及びｎＭＯＳ６の
ドレインに接続されている。また、ｎＭＯＳ６は、その
ドレインを出力回路１５を構成するオペアンプ１６の反
転入力端子−に接続されている。このオペアンプ１６
は、その非反転入力端子＋を接地され、その出力端子
を、アナログ信号出力端子１７に接続されると共に、抵
抗１８を介して反転入力端子−に接続されている また、いわゆるトーテンポール状に接続されたｎＭＯＳ
６，７，８はｎＭＯＳ４，５のソースの電圧を安定化さ
せるためのものであって、最下段のｎＭＯＳ８のソース
をｎＭＯＳ９のドレインに接続されている。なお、これ
らｎＭＯＳ６，７，８のゲートには、それぞれ所定の直
流電圧が供給される。
【０００９】また、定電圧源１０は、オペアンプ１１、
ｎＭＯＳ９、抵抗１４20、定電圧源１９と共に定電流源
を構成するものであって、定流源を構成するに必要な第
１の定電圧Ｖ1 を出力するものである。ここに、この定
電圧源１０は、その出力端子をオペアンプ１１の非反転
入力端子＋に接続されており、オペアンプ１１は、その
出力端子をｎＭＯＳ９のゲートに接続されており、ｎＭ
ＯＳ９は、そのソースを、オペアンプ１１の反転入力端
子−に接続されると共に、抵抗１４20を介して定電圧源
１９の出力端子に接続されている。この定電圧源１９
は、定電流源を構成するに必要な第２の定電圧Ｖ2 （＜
Ｖ1 ）を出力するものであって、定電流出力部１20〜１
1 において共用されている。
ｎＭＯＳ９、抵抗１４20、定電圧源１９と共に定電流源
を構成するものであって、定流源を構成するに必要な第
１の定電圧Ｖ1 を出力するものである。ここに、この定
電圧源１０は、その出力端子をオペアンプ１１の非反転
入力端子＋に接続されており、オペアンプ１１は、その
出力端子をｎＭＯＳ９のゲートに接続されており、ｎＭ
ＯＳ９は、そのソースを、オペアンプ１１の反転入力端
子−に接続されると共に、抵抗１４20を介して定電圧源
１９の出力端子に接続されている。この定電圧源１９
は、定電流源を構成するに必要な第２の定電圧Ｖ2 （＜
Ｖ1 ）を出力するものであって、定電流出力部１20〜１
1 において共用されている。
【００１０】ここに、抵抗１４20には、その抵抗値をＲ
20とすれば、（Ｖ1 −Ｖ2 ）／Ｒ20なる電流が流れる。
したがって、ハイレベル“Ｈ”からなるデジタル信号Ｄ
20がデジタル信号入力端子２に供給されると、ｎＭＯＳ
４がオフ状態、ｎＭＯＳ５がオン状態となって、定電流
出力部１20の出力電流Ｉ20はＩ20＝（Ｖ1 −Ｖ2 ）／Ｒ
となる。また、ローレベル“Ｌ”からなるデジタル信号
Ｄ20がデジタル信号入力端子２に供給されると、ｎＭＯ
Ｓ４がオン状態、ｎＭＯＳ５がオフ状態となって、定電
流出力部１20の出力電流Ｉ20はＩ20＝０となる。
20とすれば、（Ｖ1 −Ｖ2 ）／Ｒ20なる電流が流れる。
したがって、ハイレベル“Ｈ”からなるデジタル信号Ｄ
20がデジタル信号入力端子２に供給されると、ｎＭＯＳ
４がオフ状態、ｎＭＯＳ５がオン状態となって、定電流
出力部１20の出力電流Ｉ20はＩ20＝（Ｖ1 −Ｖ2 ）／Ｒ
となる。また、ローレベル“Ｌ”からなるデジタル信号
Ｄ20がデジタル信号入力端子２に供給されると、ｎＭＯ
Ｓ４がオン状態、ｎＭＯＳ５がオフ状態となって、定電
流出力部１20の出力電流Ｉ20はＩ20＝０となる。
【００１１】また、補正電圧源１２は、抵抗１４20に流
れる電流、即ち、定電流出力部１20の出力電流Ｉ20を精
度良く較正（キャリブレーション）するために必要な補
正電圧ΔＶを出力させるためのものであって、その出力
端子を、抵抗１３を介して抵抗１４20の一端に接続され
ている。
れる電流、即ち、定電流出力部１20の出力電流Ｉ20を精
度良く較正（キャリブレーション）するために必要な補
正電圧ΔＶを出力させるためのものであって、その出力
端子を、抵抗１３を介して抵抗１４20の一端に接続され
ている。
【００１２】なお、定電流出力部１19〜１13は、定電流
源を構成する抵抗１４19〜１４13の抵抗値に異にするほ
か、定電流出力部１20と同様に構成されている。また、
定電流出力部１20〜１1 は、第１の電圧Ｖ1 を出力する
１個の定電圧源２０を共用している点及び定電流源を構
成する抵抗１４12〜１４1 （但し、抵抗１４11〜１４ 2
は、その図示を省略している）の値を異にする点を除
き、定電流出力部１20と同様に構成されている。
源を構成する抵抗１４19〜１４13の抵抗値に異にするほ
か、定電流出力部１20と同様に構成されている。また、
定電流出力部１20〜１1 は、第１の電圧Ｖ1 を出力する
１個の定電圧源２０を共用している点及び定電流源を構
成する抵抗１４12〜１４1 （但し、抵抗１４11〜１４ 2
は、その図示を省略している）の値を異にする点を除
き、定電流出力部１20と同様に構成されている。
【００１３】ここに、抵抗１４20，１４19，…，１４1
の抵抗値は、抵抗１４1 の抵抗値をＲE とした場合、設
計上、（１／２19）ＲE ，（１／２18）ＲE ，…，ＲE
となるように形成されている。即ち、定電流出力部１1
の出力電流Ｉ1 の電流値をＩ 0 とした場合、設計上、電
流Ｉ20，Ｉ19，…，Ｉ1 の電流値が、２19×Ｉ0 ，２ 18
×Ｉ0 ，…，Ｉ0 となるように較正し、そのリニアリテ
ィを確保できるようにされている。
の抵抗値は、抵抗１４1 の抵抗値をＲE とした場合、設
計上、（１／２19）ＲE ，（１／２18）ＲE ，…，ＲE
となるように形成されている。即ち、定電流出力部１1
の出力電流Ｉ1 の電流値をＩ 0 とした場合、設計上、電
流Ｉ20，Ｉ19，…，Ｉ1 の電流値が、２19×Ｉ0 ，２ 18
×Ｉ0 ，…，Ｉ0 となるように較正し、そのリニアリテ
ィを確保できるようにされている。
【００１４】しかしながら、抵抗１４20〜１４1 に対し
て、完全なリニアリティを得るだけの精度を要求するこ
とは現実には困難であり、製造上、不可避的に設計値と
の間にバラツキが生じてしまう。特に、例えば、定電流
出力部１20〜１13の抵抗１４ 20〜１４13は、その値が小
さいため、その設計値との間のバラツキはリニアリティ
に大きな影響を与えてしまう。
て、完全なリニアリティを得るだけの精度を要求するこ
とは現実には困難であり、製造上、不可避的に設計値と
の間にバラツキが生じてしまう。特に、例えば、定電流
出力部１20〜１13の抵抗１４ 20〜１４13は、その値が小
さいため、その設計値との間のバラツキはリニアリティ
に大きな影響を与えてしまう。
【００１５】そこで、かかる従来のＤＡコンバータにお
いては、特に、定電流出力部１20〜１13については、第
１の定電圧Ｖ1 を出力する定電圧源（図では、定電圧源
１０，２１のみ表示）をそれぞれ独立に設けるほか、補
正電圧源（図では、補正電圧源１２，２２のみ表示）を
それぞれ独立に設け、定電流出力部１20〜１13につい
て、それぞれ第１の定電圧Ｖ1 を調整して電流Ｉ20，Ｉ
19，…，Ｉ13が、それぞれ２19×Ｉ0 ，２18×Ｉ0 ，
…，２12×Ｉ0 となるようにし、それても尚、リニアリ
ティに誤差がある場合には、補正電圧ΔＶを微小に調節
し、リニアリティの精度を確保できるようにされてい
る。
いては、特に、定電流出力部１20〜１13については、第
１の定電圧Ｖ1 を出力する定電圧源（図では、定電圧源
１０，２１のみ表示）をそれぞれ独立に設けるほか、補
正電圧源（図では、補正電圧源１２，２２のみ表示）を
それぞれ独立に設け、定電流出力部１20〜１13につい
て、それぞれ第１の定電圧Ｖ1 を調整して電流Ｉ20，Ｉ
19，…，Ｉ13が、それぞれ２19×Ｉ0 ，２18×Ｉ0 ，
…，２12×Ｉ0 となるようにし、それても尚、リニアリ
ティに誤差がある場合には、補正電圧ΔＶを微小に調節
し、リニアリティの精度を確保できるようにされてい
る。
【００１６】
【発明が解決しようとする課題】しかしながら、本発明
者による実験、研究の結果、かかる従来例のＤＡコンバ
ータにおいては、前述のように電流Ｉ20〜Ｉ13について
較正を行ったとしても、抵抗１４20〜１４13の抵抗値の
温度変化によってリニアリティが崩れてしまう場合があ
るということが判明した。即ち、２０ビットの精度を確
保するには１０-6以下の精度が必要となるが、だからと
いって、たとえ温度係数が小さい、例えば、温度係数が
１０-6Ω／℃の抵抗を用いたとしても、許容できる温度
変化は１℃しかなく、このため、従来のＤＡコンバータ
においては、温度変化に対して安定なリニアリティを確
保することは困難であるということが判明した。
者による実験、研究の結果、かかる従来例のＤＡコンバ
ータにおいては、前述のように電流Ｉ20〜Ｉ13について
較正を行ったとしても、抵抗１４20〜１４13の抵抗値の
温度変化によってリニアリティが崩れてしまう場合があ
るということが判明した。即ち、２０ビットの精度を確
保するには１０-6以下の精度が必要となるが、だからと
いって、たとえ温度係数が小さい、例えば、温度係数が
１０-6Ω／℃の抵抗を用いたとしても、許容できる温度
変化は１℃しかなく、このため、従来のＤＡコンバータ
においては、温度変化に対して安定なリニアリティを確
保することは困難であるということが判明した。
【００１７】本発明は、かかる点に鑑み、温度変化に対
するリニアリティの安定性を確保して、高精度のアナロ
グ信号を得ることができるようにしたＤＡコンバータを
提供することを目的とする。
するリニアリティの安定性を確保して、高精度のアナロ
グ信号を得ることができるようにしたＤＡコンバータを
提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、第１の発明に
よるＤＡコンバータと、第２の発明によるＤＡコンバー
タとを含むものである。
よるＤＡコンバータと、第２の発明によるＤＡコンバー
タとを含むものである。
【００１９】ここに、第１の発明によるＤＡコンバータ
は電流加算方式のＤＡコンバータ、即ち、アナログ信号
に変換すべきデジタル信号の各ビットに対応して設けら
れた複数の定電流源による電流の加算によってデジタル
・アナログ変換を行うＤＡコンバータにおいて、前記複
数の定電流源中、少なくとも、最上位ビットに対応して
設けられた定電流源に、温度変化による電流変化を補償
する電流補償回路を付設するというものである。
は電流加算方式のＤＡコンバータ、即ち、アナログ信号
に変換すべきデジタル信号の各ビットに対応して設けら
れた複数の定電流源による電流の加算によってデジタル
・アナログ変換を行うＤＡコンバータにおいて、前記複
数の定電流源中、少なくとも、最上位ビットに対応して
設けられた定電流源に、温度変化による電流変化を補償
する電流補償回路を付設するというものである。
【００２０】これに対し、第２の発明によるＤＡコンバ
ータは電圧加算方式のＤＡコンバータ、即ち、アナログ
信号に変換すべきデジタル信号の各ビットに対応して設
けられた複数の定電圧源による電圧の加算によってデジ
タル・アナログ変換を行うＤＡコンバータにおいて、前
記複数の定電圧源中、少なくとも、最上位ビットに対応
して設けられた定電圧源に、温度変化による電圧変化を
補償する電圧補償回路を付設するというものである。
ータは電圧加算方式のＤＡコンバータ、即ち、アナログ
信号に変換すべきデジタル信号の各ビットに対応して設
けられた複数の定電圧源による電圧の加算によってデジ
タル・アナログ変換を行うＤＡコンバータにおいて、前
記複数の定電圧源中、少なくとも、最上位ビットに対応
して設けられた定電圧源に、温度変化による電圧変化を
補償する電圧補償回路を付設するというものである。
【００２１】
【作用】本発明中、第１の発明によれば、電流加算方式
のＤＡコンバータにつき、アナログ信号に変換すべきデ
ジタル信号の各ビットに対応して設けられた複数の定電
流源中、少なくとも、最上位ビットに対応して設けられ
た定電流源に、温度変化による電流変化を補償する電流
補償回路が付設されているので、電流加算方式のＤＡコ
ンバータにつき、温度変化に対するリニアリティの安定
性を確保することができる。なお、この温度変化に対す
るリニアリティの安定性の確保は、例えば、ある基準温
度において電流補償回路の補償分をゼロとし、他の回路
によって全ビットのリニアリティを合わせ、しかる後、
温度を変化させた場合のリニアリティのずれを電流補償
回路の電流補償温度係数を調節して補正することにより
行うことができる。
のＤＡコンバータにつき、アナログ信号に変換すべきデ
ジタル信号の各ビットに対応して設けられた複数の定電
流源中、少なくとも、最上位ビットに対応して設けられ
た定電流源に、温度変化による電流変化を補償する電流
補償回路が付設されているので、電流加算方式のＤＡコ
ンバータにつき、温度変化に対するリニアリティの安定
性を確保することができる。なお、この温度変化に対す
るリニアリティの安定性の確保は、例えば、ある基準温
度において電流補償回路の補償分をゼロとし、他の回路
によって全ビットのリニアリティを合わせ、しかる後、
温度を変化させた場合のリニアリティのずれを電流補償
回路の電流補償温度係数を調節して補正することにより
行うことができる。
【００２２】本発明中、第２の発明によれば、電圧加算
方式のＤＡコンバータにつき、アナログ信号に変換すべ
きデジタル信号の各ビットに対応して設けられた複数の
定電圧源中、少なくとも、最上位ビットに対応して設け
られた定電圧源に、温度変化による電圧変化を補償する
電流補償回路が付設されているので、電圧加算方式のＤ
Ａコンバータにつき、温度変化に対するリニアリティの
安定性を確保することができる。なお、この温度変化に
対するリニアリティの安定性の確保は、例えば、ある基
準温度において電圧補償回路の補償分をゼロとし、他の
回路によって全ビットのリニアリティを合わせ、しかる
後、温度を変化させた場合のリニアリティのずれを電圧
補償回路の電圧補償温度係数を調節して補正することに
より行うことができる。
方式のＤＡコンバータにつき、アナログ信号に変換すべ
きデジタル信号の各ビットに対応して設けられた複数の
定電圧源中、少なくとも、最上位ビットに対応して設け
られた定電圧源に、温度変化による電圧変化を補償する
電流補償回路が付設されているので、電圧加算方式のＤ
Ａコンバータにつき、温度変化に対するリニアリティの
安定性を確保することができる。なお、この温度変化に
対するリニアリティの安定性の確保は、例えば、ある基
準温度において電圧補償回路の補償分をゼロとし、他の
回路によって全ビットのリニアリティを合わせ、しかる
後、温度を変化させた場合のリニアリティのずれを電圧
補償回路の電圧補償温度係数を調節して補正することに
より行うことができる。
【００２３】
【実施例】以下、図１〜図３を参照して、第１の発明の
一実施例及び第２の発明の１実施例につき、項を分けて
説明する。
一実施例及び第２の発明の１実施例につき、項を分けて
説明する。
【００２４】（１）第１の発明の一実施例（図１，図
２） 図１は、本発明中、第１の発明の一実施例の要部を示す
回路図であって、本実施例は、図６に示す従来例のＤＡ
コンバータを改良したものである。したがって、この図
１において、図６に対応する部分には同一符号を付し、
その重複説明は省略する。
２） 図１は、本発明中、第１の発明の一実施例の要部を示す
回路図であって、本実施例は、図６に示す従来例のＤＡ
コンバータを改良したものである。したがって、この図
１において、図６に対応する部分には同一符号を付し、
その重複説明は省略する。
【００２５】本実施例のＤＡコンバータは、後述する電
流補償回路２３を設け、その出力端子２４20〜２４13を
それぞれ抵抗１４20〜１４13の一端に接続し、その他に
ついては、図６の従来例と同様に構成したものである。
流補償回路２３を設け、その出力端子２４20〜２４13を
それぞれ抵抗１４20〜１４13の一端に接続し、その他に
ついては、図６の従来例と同様に構成したものである。
【００２６】この電流補償回路２３は、抵抗１４20〜１
４13に流れる電流、即ち、定電流出力部１20〜１13の出
力電流Ｉ20〜Ｉ13の温度変化による変化を補償するもの
であって、図２に示すように、リファレンス電圧発生回
路２５と、可変抵抗２６，２７と、抵抗２８〜３１と、
オペアンプ３２，３３と、可変抵抗３４20〜３４13と、
抵抗３５20〜３５13とを設けて構成されている。
４13に流れる電流、即ち、定電流出力部１20〜１13の出
力電流Ｉ20〜Ｉ13の温度変化による変化を補償するもの
であって、図２に示すように、リファレンス電圧発生回
路２５と、可変抵抗２６，２７と、抵抗２８〜３１と、
オペアンプ３２，３３と、可変抵抗３４20〜３４13と、
抵抗３５20〜３５13とを設けて構成されている。
【００２７】ここに、リファレンス電圧発生回路２５は
温度トランスジューサとしても使用できるように構成さ
れたリファレンス電圧発生回路（例えば、アナログ・デ
バイス［ANALOG DEVICES］社製 ADREF02 ）であって、
図中、３６は入力電圧ＶINが入力される電圧入力端子、
３７はリファレンス電圧ＶR が出力されるリファレンス
電圧出力端子、３８はリファレンス電圧ＶR を調整する
ための調整電圧が入力されるトリム端子、３９は温度に
比例した電圧が出力される温度比例電圧出力端子、４０
はベース電圧端子である。
温度トランスジューサとしても使用できるように構成さ
れたリファレンス電圧発生回路（例えば、アナログ・デ
バイス［ANALOG DEVICES］社製 ADREF02 ）であって、
図中、３６は入力電圧ＶINが入力される電圧入力端子、
３７はリファレンス電圧ＶR が出力されるリファレンス
電圧出力端子、３８はリファレンス電圧ＶR を調整する
ための調整電圧が入力されるトリム端子、３９は温度に
比例した電圧が出力される温度比例電圧出力端子、４０
はベース電圧端子である。
【００２８】尚、リファレンス電圧発生回路２５は、温
度感応素子２５１、オペアンプ２５２、抵抗２５３〜２
５８を有する。ベース電圧端子４０はベース電圧とし
て、前述の定電圧源１０が出力する定電圧Ｖ1 に設定さ
れる。
度感応素子２５１、オペアンプ２５２、抵抗２５３〜２
５８を有する。ベース電圧端子４０はベース電圧とし
て、前述の定電圧源１０が出力する定電圧Ｖ1 に設定さ
れる。
【００２９】本実施例においては、リファレンス電圧出
力端子３７は、可変抵抗２６の一方の固定接点に接続さ
れており、この可変抵抗２６は，その他方の固定接点は
定電圧Ｖ1 に設定され、その可動接点をトリム端子３８
に接続されている。また、リファレンス電圧出力端子３
７は、抵抗２８を介して、オペアンプ３２の反転入力端
子−に接続さている。このオペアンプ３２は、増幅器を
構成するものであって、その非反転入力端子＋をリファ
レンス電圧発生回路２５の温度比例電圧出力端子３９に
接続され、その出力端子を抵抗２９を介して反転入力端
子−に接続され、その反転入力端子−には可変抵抗２７
を介して定電圧Ｖ1 が与えられる。
力端子３７は、可変抵抗２６の一方の固定接点に接続さ
れており、この可変抵抗２６は，その他方の固定接点は
定電圧Ｖ1 に設定され、その可動接点をトリム端子３８
に接続されている。また、リファレンス電圧出力端子３
７は、抵抗２８を介して、オペアンプ３２の反転入力端
子−に接続さている。このオペアンプ３２は、増幅器を
構成するものであって、その非反転入力端子＋をリファ
レンス電圧発生回路２５の温度比例電圧出力端子３９に
接続され、その出力端子を抵抗２９を介して反転入力端
子−に接続され、その反転入力端子−には可変抵抗２７
を介して定電圧Ｖ1 が与えられる。
【００３０】また、このオペアンプ３２の出力端子は、
可変抵抗３４20〜３４13の一方の固定接点に接続される
と共に、抵抗３０を介してオペアンプ３３の反転入力端
子−に接続されている。このオペアンプ３３は、反転器
を構成するものであって、その非反転入力端子＋は定電
圧Ｖ1 に設定され、その出力端子を可変抵抗３４20〜３
４13の他方の固定接点に接続されると共に、抵抗３１を
介して反転入力端子−に接続されている。可変抵抗３４
20〜３４13は、補償すべき電流範囲を決定するものであ
って、その可動接点をそれぞれ抵抗３５20〜３５13、出
力端子２４20〜２４13を介して抵抗１４20〜１４13の一
端に接続されている。
可変抵抗３４20〜３４13の一方の固定接点に接続される
と共に、抵抗３０を介してオペアンプ３３の反転入力端
子−に接続されている。このオペアンプ３３は、反転器
を構成するものであって、その非反転入力端子＋は定電
圧Ｖ1 に設定され、その出力端子を可変抵抗３４20〜３
４13の他方の固定接点に接続されると共に、抵抗３１を
介して反転入力端子−に接続されている。可変抵抗３４
20〜３４13は、補償すべき電流範囲を決定するものであ
って、その可動接点をそれぞれ抵抗３５20〜３５13、出
力端子２４20〜２４13を介して抵抗１４20〜１４13の一
端に接続されている。
【００３１】かかる電流補償回路２３においては、オペ
アンプ３２の出力端子及びオペアンプ３３の出力端子
に、それぞれ絶対値を同一とし、かつ、温度変化に対応
してその電圧値が直線的に変化する正電圧＋ＶT 及び負
電圧−ＶT を得ることができる。したがって、可変抵抗
３４20〜３４13の可動接点を調整することによって抵抗
１４20〜１４13の一端にそれぞれ＋ＶT 〜−ＶT なる範
囲の任意の電圧を供給することができる。
アンプ３２の出力端子及びオペアンプ３３の出力端子
に、それぞれ絶対値を同一とし、かつ、温度変化に対応
してその電圧値が直線的に変化する正電圧＋ＶT 及び負
電圧−ＶT を得ることができる。したがって、可変抵抗
３４20〜３４13の可動接点を調整することによって抵抗
１４20〜１４13の一端にそれぞれ＋ＶT 〜−ＶT なる範
囲の任意の電圧を供給することができる。
【００３２】そこで、本実施例においては、次に述べる
ような調整を行う。
ような調整を行う。
【００３３】まず、ある基準温度において、可変抵抗２
６を調整してオペアンプ３２の反転入力端子−の入力電
圧はと非反転入力端子＋の入力電圧が等しくなるように
する（オフセット調整）。この場合、オペアンプ３２の
出力電圧＋ＶT は０［Ｖ］、したがって、おぺアンプ３
３の出力電圧−ＶT も０［Ｖ］となる。即ち、定電圧源
４２20に対する補償電圧を０［Ｖ］の状態とする。
６を調整してオペアンプ３２の反転入力端子−の入力電
圧はと非反転入力端子＋の入力電圧が等しくなるように
する（オフセット調整）。この場合、オペアンプ３２の
出力電圧＋ＶT は０［Ｖ］、したがって、おぺアンプ３
３の出力電圧−ＶT も０［Ｖ］となる。即ち、定電圧源
４２20に対する補償電圧を０［Ｖ］の状態とする。
【００３４】次に、この状態で図６の従来例の場合と同
様に、定電流出力部１20〜１13について、第１の定電圧
Ｖ1 の調整と、補正電圧ΔＶの調整とを行って、出力電
流Ｉ 20，Ｉ19，…，Ｉ13につき、２19×Ｉ0 ，２18×Ｉ
0 ，…，２12×Ｉ0 となるように較正し、基準温度にお
けるリニアリティを確保する。尚、可変抵抗器２７を調
整して＋ＶT と−ＶT のゲインを適当な値に設定する。
様に、定電流出力部１20〜１13について、第１の定電圧
Ｖ1 の調整と、補正電圧ΔＶの調整とを行って、出力電
流Ｉ 20，Ｉ19，…，Ｉ13につき、２19×Ｉ0 ，２18×Ｉ
0 ，…，２12×Ｉ0 となるように較正し、基準温度にお
けるリニアリティを確保する。尚、可変抵抗器２７を調
整して＋ＶT と−ＶT のゲインを適当な値に設定する。
【００３５】次に、温度を変えて、出力電流Ｉ20〜Ｉ13
の電流値を測定する。このときの電流値が基準温度の場
合の電流値と異なる場合には、可変抵抗３４20〜３４13
を調整して、出力電流Ｉ20〜Ｉ13の電流値を基準温度の
場合と同様にする。この操作は、複数の温度において行
うことが好適である。
の電流値を測定する。このときの電流値が基準温度の場
合の電流値と異なる場合には、可変抵抗３４20〜３４13
を調整して、出力電流Ｉ20〜Ｉ13の電流値を基準温度の
場合と同様にする。この操作は、複数の温度において行
うことが好適である。
【００３６】したがって本実施例によれば、電流加算方
式のＤＡコンバータにつき、温度変化に対するリニアリ
ティの安定性を確保し、高精度のアナログ信号を得るこ
とができる。
式のＤＡコンバータにつき、温度変化に対するリニアリ
ティの安定性を確保し、高精度のアナログ信号を得るこ
とができる。
【００３７】尚、上述の実施例においては、デジタル信
号Ｄ20〜Ｄ1 の各ビットに対応して２０個の定電流出力
部１20〜１1 を設けるように構成されたＤＡコンバータ
に本発明中、第１の発明を適用した場合につき述べた
が、第１の発明は、その他、上位ビットについては、各
ビットにつき複数の定電流出力部を設けるようにしたＤ
Ａコンバータにも適用することができる。
号Ｄ20〜Ｄ1 の各ビットに対応して２０個の定電流出力
部１20〜１1 を設けるように構成されたＤＡコンバータ
に本発明中、第１の発明を適用した場合につき述べた
が、第１の発明は、その他、上位ビットについては、各
ビットにつき複数の定電流出力部を設けるようにしたＤ
Ａコンバータにも適用することができる。
【００３８】また、上述の実施例においては、１個の電
流補償回路２３を設けた場合につき述べたが、定電流出
力部１20〜１13のそれぞれに電流補償回路２３を設ける
こともでき、この場合には、更に高精度の温度補償を行
い、更に高精度のアナログ信号を得ることができる。
流補償回路２３を設けた場合につき述べたが、定電流出
力部１20〜１13のそれぞれに電流補償回路２３を設ける
こともでき、この場合には、更に高精度の温度補償を行
い、更に高精度のアナログ信号を得ることができる。
【００３９】また、上述の実施例においては、定電流出
力部１20〜１13の出力電流Ｉ20〜Ｉ 13について温度補償
を行うようにした場合につき述べたが、全ての定電流出
力部１20〜１1 の出力電流Ｉ20〜Ｉ1 について温度補償
を行うようにしても良く、この場合には、更に精度の高
い温度補償を行い、更に高精度のアナログ信号をえるこ
とができる。
力部１20〜１13の出力電流Ｉ20〜Ｉ 13について温度補償
を行うようにした場合につき述べたが、全ての定電流出
力部１20〜１1 の出力電流Ｉ20〜Ｉ1 について温度補償
を行うようにしても良く、この場合には、更に精度の高
い温度補償を行い、更に高精度のアナログ信号をえるこ
とができる。
【００４０】（２）第２の発明の一実施例（図３） 図３は本発明中、第２の発明の一実施例の要部を示す回
路図であって、本実施例は２０ビット電圧加算方式のＤ
Ａコンバータの例である。なお、この図３において、図
２に対応する部分には同一符号を付し、その重複説明は
省略する。
路図であって、本実施例は２０ビット電圧加算方式のＤ
Ａコンバータの例である。なお、この図３において、図
２に対応する部分には同一符号を付し、その重複説明は
省略する。
【００４１】本実施例においては、２０ビットのデジタ
ル信号Ｄ20〜Ｄ1 （図では、Ｄ20，Ｄ19，Ｄ13，Ｄ12，
Ｄ1 のみ表示）に対応して２０個の切換スイッチ回路４
１20〜４１1 （図では、切換スイッチ回路４１20，４１
19，４１13，４１12，４１1のみ表示）及び定電圧源４
２20〜４２1 （図では、定電圧源４２20，４２19，４２
13，４２12，４２1 のみ表示）が設けられている。な
お、４３はアナログ信号出力端子である。
ル信号Ｄ20〜Ｄ1 （図では、Ｄ20，Ｄ19，Ｄ13，Ｄ12，
Ｄ1 のみ表示）に対応して２０個の切換スイッチ回路４
１20〜４１1 （図では、切換スイッチ回路４１20，４１
19，４１13，４１12，４１1のみ表示）及び定電圧源４
２20〜４２1 （図では、定電圧源４２20，４２19，４２
13，４２12，４２1 のみ表示）が設けられている。な
お、４３はアナログ信号出力端子である。
【００４２】ここに、切換スイッチ回路４１20〜４１1
は、それぞれデジタル信号Ｄ20〜Ｄ 1 によって制御さ
れ、デジタル信号Ｄ20〜Ｄ1 がハイレベル“Ｈ”のと
き、その可動接点４１ａ20〜４１ａ1 を一方の固定接点
４１ｂ20〜４１ｂ1 に接続され、デジタル信号Ｄ20〜Ｄ
1 がローレベル“Ｌ”のとき、その可動接点４１ａ20〜
４１ａ1 を他方の固定接点４１ｃ20〜４１ｃ1 に接続さ
れる。
は、それぞれデジタル信号Ｄ20〜Ｄ 1 によって制御さ
れ、デジタル信号Ｄ20〜Ｄ1 がハイレベル“Ｈ”のと
き、その可動接点４１ａ20〜４１ａ1 を一方の固定接点
４１ｂ20〜４１ｂ1 に接続され、デジタル信号Ｄ20〜Ｄ
1 がローレベル“Ｌ”のとき、その可動接点４１ａ20〜
４１ａ1 を他方の固定接点４１ｃ20〜４１ｃ1 に接続さ
れる。
【００４３】また、定電圧源４２20，４２19，…，４２
1 は、定電圧源４２1 の出力電圧をＥ0 とすると、その
出力電圧をそれぞれ２19×Ｅ0 ，２18×Ｅ0 ，…，Ｅ0
に調整できるように構成されている。
1 は、定電圧源４２1 の出力電圧をＥ0 とすると、その
出力電圧をそれぞれ２19×Ｅ0 ，２18×Ｅ0 ，…，Ｅ0
に調整できるように構成されている。
【００４４】また、本実施例においては、定電圧源４２
20〜４２13について、電圧補償回路４４20〜４４13（図
では、電圧補償回路４４20，４４19，４４13のみ表示
し、かつ、電圧補償回路４４20のみ回路構成を表示して
いる）が設けられている。これら電圧補償回路４４20〜
４４13は定電圧源４２20〜４２13の出力電圧の温度変化
による変化を補償するものである。
20〜４２13について、電圧補償回路４４20〜４４13（図
では、電圧補償回路４４20，４４19，４４13のみ表示
し、かつ、電圧補償回路４４20のみ回路構成を表示して
いる）が設けられている。これら電圧補償回路４４20〜
４４13は定電圧源４２20〜４２13の出力電圧の温度変化
による変化を補償するものである。
【００４５】ここに、電圧補償回路４４20は、リファレ
ンス電圧発生回路２５と、可変抵抗２６，２７と、抵抗
２８〜３１と、オペアンプ３２，３３と、可変抵抗４５
とを設けて構成されており、図２に示す電流補償回路２
３と比較して、オペアンプ３２の出力端子及びオペアン
プ３３の出力端子をそれぞれ可変抵抗４５の一方及び他
方の固定接点に接続し、その可動接点を出力端子４６に
接続させている点及びリファレンス電圧発生回路２５の
ベース電圧端子４０を出力端子４７に接続させている点
を除き、図２の電流補償回路２３と同様に構成されてい
る。そして、出力端子４６及び４７は、それぞれ切換ス
イッチ回路４１の一方の固定接点４１ｂ 20及び定電圧源
４２20の正電圧出力端子に接続されている。
ンス電圧発生回路２５と、可変抵抗２６，２７と、抵抗
２８〜３１と、オペアンプ３２，３３と、可変抵抗４５
とを設けて構成されており、図２に示す電流補償回路２
３と比較して、オペアンプ３２の出力端子及びオペアン
プ３３の出力端子をそれぞれ可変抵抗４５の一方及び他
方の固定接点に接続し、その可動接点を出力端子４６に
接続させている点及びリファレンス電圧発生回路２５の
ベース電圧端子４０を出力端子４７に接続させている点
を除き、図２の電流補償回路２３と同様に構成されてい
る。そして、出力端子４６及び４７は、それぞれ切換ス
イッチ回路４１の一方の固定接点４１ｂ 20及び定電圧源
４２20の正電圧出力端子に接続されている。
【００４６】かかる電圧補償回路４４20においてはオペ
アンプ３２の出力端子及びオペアンプ３３の出力端子
に、それぞれ絶対値を同一とし、かつ、温度変化に対応
して直線的に変化する正電圧＋ＶT 及び負電圧−ＶT を
得ることができる。したがって、可変抵抗４５の可動接
点を調整することによって出力端子４６，４７間に＋Ｖ
T 〜−ＶT の範囲の補償電圧を出力し、この補償電圧の
範囲において定電圧源４２20の出力電圧の温度変化によ
る変化を補償することができる。
アンプ３２の出力端子及びオペアンプ３３の出力端子
に、それぞれ絶対値を同一とし、かつ、温度変化に対応
して直線的に変化する正電圧＋ＶT 及び負電圧−ＶT を
得ることができる。したがって、可変抵抗４５の可動接
点を調整することによって出力端子４６，４７間に＋Ｖ
T 〜−ＶT の範囲の補償電圧を出力し、この補償電圧の
範囲において定電圧源４２20の出力電圧の温度変化によ
る変化を補償することができる。
【００４７】なお、電圧補償回路４４19〜４４13につい
ても同様に構成されており、＋ＶT〜−ＶT の範囲にお
いて、定電圧源４２19〜４２13の出力電圧の温度変化に
よる変化を補償することができる。
ても同様に構成されており、＋ＶT〜−ＶT の範囲にお
いて、定電圧源４２19〜４２13の出力電圧の温度変化に
よる変化を補償することができる。
【００４８】そこで、本実施例においては、次に述べる
ような調整を行う。
ような調整を行う。
【００４９】まず、ある基準温度において、可変抵抗２
６を調整してオペアンプ３２の反転入力端子−の入力電
圧と非反転入力端子＋の入力電圧が等しくなるようにす
る。この場合、オペアンプ３２の出力電圧＋ＶT は０
［Ｖ］、したがって、オペアンプ３３の出力電圧−ＶT
も０［Ｖ］となる。すなわち、定電圧源４２20に対する
補償電圧を０［Ｖ］の状態とする。
６を調整してオペアンプ３２の反転入力端子−の入力電
圧と非反転入力端子＋の入力電圧が等しくなるようにす
る。この場合、オペアンプ３２の出力電圧＋ＶT は０
［Ｖ］、したがって、オペアンプ３３の出力電圧−ＶT
も０［Ｖ］となる。すなわち、定電圧源４２20に対する
補償電圧を０［Ｖ］の状態とする。
【００５０】次に、この状態で、定電圧源４２20〜４２
13を調整して、その出力電圧がそれぞれ２19×Ｅ0 ，２
18×Ｅ0 ，…，２12×Ｅ0 となるように較正し、基準温
度におけるリニアリティを確保する。
13を調整して、その出力電圧がそれぞれ２19×Ｅ0 ，２
18×Ｅ0 ，…，２12×Ｅ0 となるように較正し、基準温
度におけるリニアリティを確保する。
【００５１】次に、温度を変えて、定電圧源４２20の電
圧値を測定する。このときの電圧値が基準温度の場合の
電圧値と異なる場合には、可変抵抗４５を調整して、出
力電圧を基準温度の場合と同様にする。この操作は、複
数の温度において行うことが好適である。この操作を定
電圧源４２19〜４２13についても行う。
圧値を測定する。このときの電圧値が基準温度の場合の
電圧値と異なる場合には、可変抵抗４５を調整して、出
力電圧を基準温度の場合と同様にする。この操作は、複
数の温度において行うことが好適である。この操作を定
電圧源４２19〜４２13についても行う。
【００５２】ここに、定電圧源４２20〜４２13の出力電
圧について、＋ＶT 〜−ＶT の範囲で温度補償を行うこ
とができる。
圧について、＋ＶT 〜−ＶT の範囲で温度補償を行うこ
とができる。
【００５３】したがって、本実施例によれば、電圧加算
方式のＤＡコンバータにつき、温度変化に対するリニア
リティの安定正を確保し、高精度のアナログ信号を得る
ことができる。
方式のＤＡコンバータにつき、温度変化に対するリニア
リティの安定正を確保し、高精度のアナログ信号を得る
ことができる。
【００５４】なお、上述の実施例においては、デジタル
信号Ｄ20〜Ｄ1 の各ビットに対応して２０個の定電圧源
４２20〜４２1 を設けるように構成されたＤＡコンバー
タに本発明中、第２の発明を適用した場合につき述べた
が、第２の発明は、その他、上位ビットについてはく、
各ビットにつき複数の定電圧源を設けるようにしたＤＡ
コンバータにも適用することができる。
信号Ｄ20〜Ｄ1 の各ビットに対応して２０個の定電圧源
４２20〜４２1 を設けるように構成されたＤＡコンバー
タに本発明中、第２の発明を適用した場合につき述べた
が、第２の発明は、その他、上位ビットについてはく、
各ビットにつき複数の定電圧源を設けるようにしたＤＡ
コンバータにも適用することができる。
【００５５】また、上述の実施例においては、上位ビッ
トの定電圧源４２20〜４２13の出力電圧について温度補
償を行うようにした場合につき述べたが、全ての定電圧
源４２20〜４２1 の出力電圧について温度補償を行うよ
うにしても良く、この場合には、更に精度の高い温度補
償を行い、更に高精度のアナログ信号を得ることができ
る。
トの定電圧源４２20〜４２13の出力電圧について温度補
償を行うようにした場合につき述べたが、全ての定電圧
源４２20〜４２1 の出力電圧について温度補償を行うよ
うにしても良く、この場合には、更に精度の高い温度補
償を行い、更に高精度のアナログ信号を得ることができ
る。
【００５６】（３）第１の発明の変形例（図４） 図４（Ａ）は第１の発明の一実施例の変形例を示す図で
ある。前述の可変抵抗器３４20〜３４13は信号処理回路
ＳＰＣ（図４（Ａ）ではディジタル信号Ｄ20に対して設
けられた信号処理回路５４20のみを示す）に置き換えら
れている。信号処理回路５４20は電圧＋ＶT と−ＶT を
受取り、図４（Ｂ）に示すように、温度Ｔの関数である
補償電圧を出力する。前述したように、電圧＋ＶT ，−
ＶT は温度変化に対してリニアに変形する。図４（Ｂ）
に示すように、補償電圧Ｖと温度Ｔとの関係は、リニア
ではなく、抵抗１４20の温度特性に対応している。例え
ば、信号処理回路５４20はリードオンメモリ（ＲＯＭ）
とアドレス回路を含む。アドレス回路は＋ＶT と−ＶT
に対応するアドレス信号を生成する。このアドレス信号
はＲＯＭに与えられ、対応する補償電圧が読み出され
る。
ある。前述の可変抵抗器３４20〜３４13は信号処理回路
ＳＰＣ（図４（Ａ）ではディジタル信号Ｄ20に対して設
けられた信号処理回路５４20のみを示す）に置き換えら
れている。信号処理回路５４20は電圧＋ＶT と−ＶT を
受取り、図４（Ｂ）に示すように、温度Ｔの関数である
補償電圧を出力する。前述したように、電圧＋ＶT ，−
ＶT は温度変化に対してリニアに変形する。図４（Ｂ）
に示すように、補償電圧Ｖと温度Ｔとの関係は、リニア
ではなく、抵抗１４20の温度特性に対応している。例え
ば、信号処理回路５４20はリードオンメモリ（ＲＯＭ）
とアドレス回路を含む。アドレス回路は＋ＶT と−ＶT
に対応するアドレス信号を生成する。このアドレス信号
はＲＯＭに与えられ、対応する補償電圧が読み出され
る。
【００５７】図５は第２の発明の一実施例の変形例を示
す図である。図３に示す抵抗４５は信号処理回路５５で
置き換えられている。この信号処理回路５５は＋ＶT と
−Ｖ T を受取り、対応する補償電圧を出力する。
す図である。図３に示す抵抗４５は信号処理回路５５で
置き換えられている。この信号処理回路５５は＋ＶT と
−Ｖ T を受取り、対応する補償電圧を出力する。
【００５８】
【発明の効果】本発明によれば、第１の発明及び第２の
発明につき、以下のような効果を得ることができる。
発明につき、以下のような効果を得ることができる。
【００５９】まず、第１の発明によれば、電流加算方式
のＤＡコンバータにつき、アナログ信号に変換すべきデ
ジタル信号の各ビット毎に設けられた複数の定電流源
中、少なくとも、最上位ビットに対応して設けられた定
電流源に、温度変化による電流変化を補償する電流補償
回路が付設されているので、電流加算方式のＤＡコンバ
ータにつき、温度変動に対するリニアリティの安定性を
確保し、高精度のアナログ信号を得ることができる。
のＤＡコンバータにつき、アナログ信号に変換すべきデ
ジタル信号の各ビット毎に設けられた複数の定電流源
中、少なくとも、最上位ビットに対応して設けられた定
電流源に、温度変化による電流変化を補償する電流補償
回路が付設されているので、電流加算方式のＤＡコンバ
ータにつき、温度変動に対するリニアリティの安定性を
確保し、高精度のアナログ信号を得ることができる。
【００６０】これに対して、第２の発明によれば、電圧
加算方式のＤＡコンバータにつき、アナログ信号に変換
すべきデジタル信号の各ビットに毎に設けられた複数の
定電圧源中、少なくとも最上位ビットに対応して設けら
れた定電圧源に、温度変化による電圧変化を補償する電
流補償回路が付設されているので、電圧加算方式のＤＡ
コンバータにつき、温度変動に対するリニアリティの安
定性を確保し、高精度のアナログ信号を得ることができ
る。
加算方式のＤＡコンバータにつき、アナログ信号に変換
すべきデジタル信号の各ビットに毎に設けられた複数の
定電圧源中、少なくとも最上位ビットに対応して設けら
れた定電圧源に、温度変化による電圧変化を補償する電
流補償回路が付設されているので、電圧加算方式のＤＡ
コンバータにつき、温度変動に対するリニアリティの安
定性を確保し、高精度のアナログ信号を得ることができ
る。
【図１】本発明中、第１の発明によるＤＡコンバータ
（電流加算方式のＤＡコンバータ）の一実施例の要部を
示す回路図である。
（電流加算方式のＤＡコンバータ）の一実施例の要部を
示す回路図である。
【図２】図に示す電流補償回路の詳細を示す回路図であ
る。
る。
【図３】本発明中、第２の発明によるＤＡコンバータ
（電圧加算方式のＤＡコンバータ）の一実施例の要部を
示す回路図である。
（電圧加算方式のＤＡコンバータ）の一実施例の要部を
示す回路図である。
【図４】第１の発明の一実施例の変形例の要部を示す図
である。
である。
【図５】第２の発明の一実施例の変形例の要部を示す図
である。
である。
【図６】従来のＤＡコンバータ（電流加算方式のＤＡコ
ンバータ）の一例の要部を示す回路図である。
ンバータ）の一例の要部を示す回路図である。
１20〜１1 定電流出力部 ３ 電流切換信号発生回路 １０，２０，２１ 定電圧（Ｖ1 ）源 １２，２２ 補正電圧源 １５ 出力回路部 １７ アナログ信号出力端子 １９ 定電圧（Ｖ2 ）源 ２３ 電流補償回路 ４１20〜４１1 切換スイッチ回路 ４２20〜４２1 定電圧源 ４３ アナログ信号出力端子 ４４20〜４４13 電圧補償回路 ５４20，５５ 信号処理回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢原 秀文 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (56)参考文献 特開 昭57−83924（ＪＰ，Ａ) 特開 昭58−5024（ＪＰ，Ａ) 特開 昭61−118026（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (4)
- 【請求項１】 アナログ信号に変換すべきデジタル信号
の各ビットに対応して設けられた複数の定電流源による
電流の加算によってデジタル・アナログ変換を行うデジ
タル・アナログ・コンバータにおいて、正の温度係数出力及び負の温度係数出力を持つ温度依存
出力回路を持ち、該正負温度係数出力の中間点からの出
力を調整して、該出力を当該定電流源の抵抗の一端に印
加することを特徴とするデジタル・アナログ・コンバー
タ。 - 【請求項２】 アナログ信号に変換すべきデジタル信号
の各ビットに対応して設けられた複数の定電流源による
電流の加算によってデジタル・アナログ変換を行うデジ
タル・アナログ・コンバータにおいて、 温度依存電圧出力回路を持ち、該温度依存電圧出力回路
から正の温度係数を持つ出力及び負の温度係数を持つ出
力を発生し、該正の温度係数を持つ出力と可変抵抗の両
端に印加し、該可変抵抗の中間点からの電圧出力を当該
定電流源の一端に印加することを特徴とするデジタル・
アナログ・コンバータ。 - 【請求項３】 アナログ信号に変換すべきデジタル信号
の各ビットに対応して設けられた複数の定電圧源による
電圧の加算によってデジタル・アナログ変換を行うデジ
タル・アナログ・コンバータにおいて、正の温度係数出力及び負の温度係数出力を持つ温度依存
出力回路を持ち、該正負温度係数出力の中間点からの出
力を調整して、該出力を当該電圧源に加算することを特
徴とするデジタル・アナログ・コンバータ。 - 【請求項４】 アナログ信号に変換すべきデジタル信号
の各ビットに対応して設けられた複数の定電圧源による
電圧の加算によってデジタル・アナログ変換を行うデジ
タル・アナログ・コンバータにおいて、 温度依存電圧出力回路を持ち、該温度依存電圧出力回路
から正の温度係数を持つ出力及び負の温度係数を持つ出
力を発生し、該正の温度係数を持つ出力と該負の温度係
数を持つ出力を可変抵抗の両端に印加し、該可変抵抗の
中間点からの電圧出力を当該定電圧源に加算することを
特徴とするデジタル・アナログ・コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03055152A JP3095022B2 (ja) | 1990-03-20 | 1991-03-19 | ディジタル・アナログ・コンバータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7068490 | 1990-03-20 | ||
| JP2-70684 | 1990-03-20 | ||
| JP03055152A JP3095022B2 (ja) | 1990-03-20 | 1991-03-19 | ディジタル・アナログ・コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147540A JPH07147540A (ja) | 1995-06-06 |
| JP3095022B2 true JP3095022B2 (ja) | 2000-10-03 |
Family
ID=26396014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03055152A Expired - Fee Related JP3095022B2 (ja) | 1990-03-20 | 1991-03-19 | ディジタル・アナログ・コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109658A (ja) * | 2010-11-15 | 2012-06-07 | Sony Corp | 固体撮像素子及び参照電圧の調整方法 |
-
1991
- 1991-03-19 JP JP03055152A patent/JP3095022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147540A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2690905B2 (ja) | 直並列形ａｄ変換器 | |
| KR940002137B1 (ko) | 온도변화에 의존하는 출력변화를 보상하는 회로를 갖는 d/a변환기. | |
| EP1388210B1 (en) | Self-trimming current source and method for switched current source dac | |
| US7268624B2 (en) | Differential amplifier offset voltage minimization independently from common mode voltage adjustment | |
| US5530444A (en) | Differential amplifiers which can form a residue amplifier in sub-ranging A/D converters | |
| US6369740B1 (en) | Programmable gain preamplifier coupled to an analog to digital converter | |
| US10830835B2 (en) | Sensors using digitally assisted 1/x analog gain compensation | |
| JPH0334711A (ja) | 高精度増幅器 | |
| WO2005033820A1 (en) | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry | |
| JP2008017354A (ja) | オフセット電圧補正回路 | |
| US7796060B2 (en) | Circuits and methods to minimize nonlinearity errors in interpolating circuits | |
| US9276597B1 (en) | Circuit and method for calibration of analog-to-digital converter | |
| US4591828A (en) | Digital-to-analog converter | |
| JPH11122048A (ja) | 定電流源回路とそれを用いたディジタル／アナログ変換回路 | |
| KR20050016227A (ko) | Ｄ/ａ 변환 회로를 사용하여 전압 트리밍하는 전압 생성회로 및 전압 생성 방법 | |
| JP5018570B2 (ja) | 線形補正回路及びセンサ装置 | |
| JP3095022B2 (ja) | ディジタル・アナログ・コンバータ | |
| JPH0755588A (ja) | 温度検出器 | |
| US7034735B1 (en) | Trim circuits and methodologies for data converters | |
| JP3435501B2 (ja) | 温度補償回路 | |
| CN109992898B (zh) | 一种具有温度补偿功能的对数流转压电路 | |
| US12021533B2 (en) | Circuit arrangement and method of forming the same | |
| US4002964A (en) | Temperature compensation technique | |
| JP4510987B2 (ja) | Ｄａ変換装置 | |
| JPS6041311A (ja) | 自動校正機能付増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |