JP3092603B2 - Semiconductor element mounting substrate or heat sink and method of manufacturing the same, and bonded body of the substrate or heat sink and semiconductor element - Google Patents
Semiconductor element mounting substrate or heat sink and method of manufacturing the same, and bonded body of the substrate or heat sink and semiconductor elementInfo
- Publication number
- JP3092603B2 JP3092603B2 JP10311684A JP31168498A JP3092603B2 JP 3092603 B2 JP3092603 B2 JP 3092603B2 JP 10311684 A JP10311684 A JP 10311684A JP 31168498 A JP31168498 A JP 31168498A JP 3092603 B2 JP3092603 B2 JP 3092603B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- semiconductor element
- substrate
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子実装基板
又は放熱板とその製造方法及び該基板又は放熱板と半導
体素子との接合体に係わり、特に、熱抵抗が低い窒化ア
ルミニウム（ＡｌＮ）製の半導体素子実装基板又は放熱
板とその製造方法、及び半導体素子実装基板又は放熱板
と半導体素子を高強度で接合可能にした接合体に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element mounting substrate or heat sink and a method of manufacturing the same, and a joined body of the substrate or heat sink and the semiconductor element. In particular, the present invention relates to aluminum nitride (AlN) having a low thermal resistance. The present invention relates to a semiconductor element mounting board or a heat sink and a method of manufacturing the same, and to a joined body that enables the semiconductor element mounting board or the heat sink and the semiconductor element to be joined with high strength.
【０００２】[0002]
【従来の技術】窒化アルミニウム（ＡｌＮ）基板は、セ
ラミックスの実装基板に広範に用いられているアルミナ
（Ａｌ2 Ｏ3 ）基板に比べて、熱伝導率が１０〜２０倍
程度大きく、熱膨張係数も半導体素子に近いため、半導
体素子を搭載する実装基板や放熱板として優れた特性を
有している。このため、特に、低熱抵抗が要求される高
出力素子用の基板や放熱板として使用されている。しか
し、メタライズ強度が小さかったり、接合体を形成した
時に接合体界面のボイド発生等により本来の高放熱性を
生かしきれていないという問題があった。2. Description of the Related Art An aluminum nitride (AlN) substrate has a thermal conductivity about 10 to 20 times larger than that of an alumina (Al 2 O 3 ) substrate widely used for a ceramic mounting substrate, and a thermal expansion coefficient. Since they are close to semiconductor elements, they have excellent characteristics as a mounting board or a heat sink on which the semiconductor elements are mounted. For this reason, it is particularly used as a substrate or a heat sink for a high-output element requiring low thermal resistance. However, there are problems that the metallization strength is low and the original high heat dissipation cannot be fully utilized due to the generation of voids at the interface of the joined body when the joined body is formed.
【０００３】図６は従来のＡｌＮ基板の素子接合用メタ
ライズの一例を示す断面図である。同図に示すように、
この素子接合用メタライズは、ＡｌＮ基板１上にチタン
（Ｔｉ）からなるスパッタ膜１０、白金（Ｐｔ）からな
るスパッタ膜１１及び金（Ａｕ）からなるスパッタ膜１
２が順次に積層された構成である。このような構造の接
合用メタライズ上に半導体素子等の部品が接合されるこ
とにより接合体が構成される。FIG. 6 is a cross-sectional view showing an example of a conventional metallization for element bonding of an AlN substrate. As shown in the figure,
The metallization for element bonding is performed by forming a sputtered film 10 made of titanium (Ti), a sputtered film 11 made of platinum (Pt), and a sputtered film 1 made of gold (Au) on an AlN substrate 1.
Reference numeral 2 denotes a configuration in which the layers are sequentially stacked. A joined body is formed by joining components such as semiconductor elements on the joining metallization having such a structure.
【０００４】図７は図６の従来のメタライズに金（Ａ
ｕ）−錫（Ｓｎ）系共晶半田１３により半導体素子９が
接合された状態を示す断面図である。この構造によれ
ば、Ａｕ−Ｓｎ系共晶半田１３による半導体素子９の接
合時にメタライズが剥がれることはない。しかし、Ａｕ
−Ｓｎ中にボイドが発生して熱抵抗が上昇してしまうこ
とがあった。FIG. 7 shows a conventional metallization shown in FIG.
FIG. 7 is a cross-sectional view showing a state where the semiconductor element 9 is joined by u) -tin (Sn) -based eutectic solder 13. According to this structure, the metallization does not peel off when the semiconductor element 9 is joined by the Au-Sn-based eutectic solder 13. But Au
In some cases, voids were generated during -Sn and the thermal resistance increased.
【０００５】また、図８に従来の他の接合体断面図を示
す。同図に示すように、この接合体は、ＡｌＮ基板１上
に形成された厚膜タングステン（Ｗ）メタライズ１４上
に、ニッケル（Ｎｉ）めっき膜層１５及びＡｕめっき膜
層１６を形成した後、Ａｕ−Ｓｎ系共晶半田１３により
半導体素子９が接合されたものである。この構造によれ
ば、メタライズ形成時及びＡｕ−Ｓｎ系共晶半田による
半導体素子接合時にメタライズが剥がれることはない。
しかし、基板の反りが大きくなってしまうという問題及
びメタライズ表面の凹凸が大きいという問題があり、こ
の凹凸に起因する半田中のボイド発生により、熱抵抗も
大きくなっていた。FIG. 8 is a sectional view of another conventional bonded body. As shown in the figure, this joined body is obtained by forming a nickel (Ni) plating film layer 15 and an Au plating film layer 16 on a thick tungsten (W) metallization 14 formed on an AlN substrate 1, The semiconductor element 9 is joined by an Au-Sn based eutectic solder 13. According to this structure, the metallization does not come off at the time of forming the metallization and at the time of bonding the semiconductor element with the Au-Sn eutectic solder.
However, there is a problem that the warpage of the substrate becomes large and a problem that the unevenness of the metallized surface is large, and a void is generated in the solder due to the unevenness, so that the thermal resistance is also increased.
【０００６】更に、図９は従来の他の接合体断面図を示
す。同図に示すように、この接合体は、ＡｌＮ基板１上
に銅（Ｃｕ）箔が直接接合されたメタライズ（ダイレク
トボンディングカッパー：ＤＢＣ）１７上に、Ｎｉめっ
き膜層１５およびＡｕめっき膜層１６を形成した後、Ａ
ｕ−Ｓｎ系共晶半田１３により半導体素子９が接合され
たものである。この構造によれば、Ｃｕメタライズは熱
伝導率が大きく厚みも大きいため、半導体素子で発生し
た熱をＣｕメタライズ内で広げることができる。しか
し、メタライズ形成時に発生する基板の反りが大きいと
いう問題があり、半導体素子接合時にさらに反りが増大
したり、メタライズ剥がれが生じてしまう問題があっ
た。FIG. 9 is a sectional view of another conventional joined body. As shown in the figure, the joined body is composed of a Ni plating film layer 15 and an Au plating film layer 16 on a metallized (direct bonding copper: DBC) 17 in which a copper (Cu) foil is directly joined on an AlN substrate 1. After forming
The semiconductor element 9 is joined by the u-Sn eutectic solder 13. According to this structure, the heat generated in the semiconductor element can be spread within the Cu metallization since the Cu metallization has a high thermal conductivity and a large thickness. However, there is a problem that the warpage of the substrate generated at the time of forming the metallization is large, and there is a problem that the warp further increases at the time of bonding the semiconductor element or the metallization peels off.
【０００７】また、特開平４−５１５８５号公報にはＡ
ｌＮ基板の表面に、チタン（Ｔｉ）、クロム（Ｃｒ）、
銀（Ａｇ）、ニオブ（Ｎｂ）から選択される何れか少な
くとも一種の金属によって形成される第１層と、前記第
１層上に、タングステン（Ｗ）、モリブデン（Ｍｏ）か
ら選択される何れか少なくとも一種の金属によって形成
される第２層と、前記第２層上に、Ｎｉ、Ａｕ、Ｃｕか
ら選択される何れか少なくとも一種の金属によって形成
される第３層とが順次積層形成されてなる導体回路を備
えているＡｌＮ配線基板が報告されている。メタライズ
の構造の例を図１０に示すが、Ｍｏ薄膜層により各層間
の拡散防止を図り、又、Ｎｉ薄膜層で導電性を向上する
と共にろう材との濡れ性を向上させている。Japanese Patent Application Laid-Open No. 4-51585 discloses A
On the surface of the 1N substrate, titanium (Ti), chromium (Cr),
A first layer formed of at least one kind of metal selected from silver (Ag) and niobium (Nb), and any one selected from tungsten (W) and molybdenum (Mo) on the first layer; A second layer formed of at least one kind of metal and a third layer formed of at least one kind of metal selected from Ni, Au, and Cu are sequentially laminated on the second layer. An AlN wiring board provided with a conductor circuit has been reported. FIG. 10 shows an example of the metallization structure. The Mo thin film layer prevents diffusion between layers, and the Ni thin film layer improves conductivity and wettability with a brazing material.
【０００８】また、特開平４−５１５８６号公報には前
記特開平４−５１５８５号公報の第２層上に、Ｃｕ、Ａ
ｇ、アルミニウム（Ａｌ）から選択される何れか少なく
とも一種の金属によって形成された第３層と、前記第３
層上に、前記第２層と同種の金属によって形成された第
４層と、前記第４層上に、Ｎｉ、Ａｕ、Ｃｕから選択さ
れる何れか少なくとも一種の金属によって形成された第
５層とが順次積層形成されてなる導体回路を備えている
ＡｌＮ配線基板が報告されている。メタライズの構造の
例を図１１に示すが、第２層と第４層のＭｏ薄膜による
各層間の拡散防止効果を得ると同時に第３層のＣｕ薄膜
と第５層のＮｉ薄膜により導電性確保している。In Japanese Patent Application Laid-Open No. 4-51586, Cu, A is added on the second layer of Japanese Patent Application Laid-Open No. 4-51585.
g, a third layer formed of at least one metal selected from aluminum (Al),
A fourth layer formed of the same metal as the second layer on the layer, and a fifth layer formed of at least one metal selected from Ni, Au, and Cu on the fourth layer An AlN wiring board provided with a conductor circuit formed by sequentially laminating the AlN wiring boards has been reported. FIG. 11 shows an example of the structure of the metallization. As shown in FIG. 11, the Mo thin films of the second and fourth layers have the effect of preventing diffusion between the layers, and the Cu thin film of the third layer and the Ni thin film of the fifth layer ensure conductivity. doing.
【０００９】また、特許第２５４４３９８号公報にはＡ
ｌＮセラミックスの所定の表面にＴｉ薄膜層を形成し、
その上にＷ、ＭｏあるいはＮｉの金属層を形成し、非酸
化性雰囲気中で８００℃未満の温度で低温加熱し、該薄
膜層と金属層とをエッチングにより選択的に除去してパ
ターニングを行った後、非酸化性雰囲気中において８５
０〜１０００℃の熱処理をして、該Ｔｉ薄膜層とＡｌＮ
セラミックスとの間に反応層を生成させるＡｌＮセラミ
ックスのメタライズ方法が報告されている。メタライズ
構成は、図１０に示したものと同一であるが、熱処理に
よりＡｌＮとメタライズの密着を強固にしている。Also, Japanese Patent No. 2544398 discloses A
forming a Ti thin film layer on a predetermined surface of 1N ceramics,
A metal layer of W, Mo or Ni is formed thereon, and is heated at a low temperature of less than 800 ° C. in a non-oxidizing atmosphere, and the thin film layer and the metal layer are selectively removed by etching to perform patterning. And then 85 in a non-oxidizing atmosphere.
A heat treatment at 0 to 1000 ° C. is performed to form the Ti thin film layer and AlN
There has been reported a metallization method of AlN ceramics for forming a reaction layer with the ceramics. The metallization structure is the same as that shown in FIG. 10, but the adhesion between AlN and metallization is strengthened by heat treatment.
【００１０】また、特許第２５７１０２６号公報にはＮ
ｉ3 Ｍｏ薄膜層を用いたガラスセラミック（ＧＣ）基板
用素子接合パッド及び接合体について報告されている。
メタライズの構造の例を図１２に示すが、Ｎｉ3 Ｍｏ薄
膜層の存在により素子接合時の応力を緩和する効果を得
ている。しかるに、上記図１０のメタライズ構造では、
Ｍｏの弾性率が大きいため、半導体素子等を接合する際
に発生するろう材の応力を基板へ伝達し易くなってしま
うという問題があり、素子接合時にメタライズ剥がれを
起こすことがあった。さらに、スパッタ等の薄膜工程で
Ｍｏを形成する場合、厚みが限定されてしまうためメタ
ライズ面内での熱の広がりが少なく、また、Ｍｏは比較
的熱伝導率が小さいという問題もあり、そのため、素子
接合した基板は、低い熱抵抗を得ることができなかっ
た。[0010] Also, Japanese Patent No. 2571026 discloses N
An element bonding pad and a bonded body for a glass ceramic (GC) substrate using an i 3 Mo thin film layer have been reported.
FIG. 12 shows an example of the metallization structure. The effect of relieving the stress at the time of element bonding is obtained by the presence of the Ni 3 Mo thin film layer. However, in the metallized structure of FIG.
Since Mo has a large elastic modulus, there is a problem that the stress of the brazing material generated when joining semiconductor elements or the like is easily transmitted to the substrate, and metallization peeling may occur at the time of element joining. Further, when Mo is formed by a thin film process such as sputtering, the thickness is limited, so that the heat spread within the metallized surface is small, and Mo has a problem that the thermal conductivity is relatively small. The substrate to which the elements were bonded could not obtain a low thermal resistance.
【００１１】また、図１１のメタライズ構造では、導電
性を確保するために形成している第３層と第５層の効果
によりメタライズ面内での熱伝導は良好になる。ただ
し、このメタライズ構造では熱膨張係数の大きい金属を
第３層と第５層に用いているため、残留応力が大きくメ
タライズ剥がれを生じやすいという欠点があった。一
方、図１２のＧＣ用メタライズでは、Ｎｉ3 Ｍｏ薄膜層
によりＡｕ−Ｃｕ系ろう材を介しての素子接合時の応力
を緩和する効果を得ているが、図１０の構造と同様にメ
タライズ面内での熱の伝導が十分ではなかった。また、
図１０、１１、１２いずれのメタライズ構造においても
半導体素子の接合に好適に用いられるＡｕ−Ｓｎ系半田
との濡れ性が悪いという問題があった。Further, in the metallized structure shown in FIG. 11, the heat conduction in the metallized plane is improved by the effect of the third and fifth layers formed to secure conductivity. However, in this metallized structure, since a metal having a large coefficient of thermal expansion is used for the third and fifth layers, there is a disadvantage that the residual stress is large and metallized peeling is likely to occur. On the other hand, in the metallization for GC in FIG. 12, the effect of relaxing the stress at the time of element bonding through the Au—Cu-based brazing material is obtained by the Ni 3 Mo thin film layer. The heat conduction inside was not enough. Also,
In any of the metallized structures shown in FIGS. 10, 11, and 12, there is a problem that the wettability with Au-Sn based solder which is preferably used for joining semiconductor elements is poor.
【００１２】また、従来のいずれのメタライズにおいて
もＡｕ−Ｓｎ系半田で半導体素子を接合した場合、基板
の表面粗さに起因してＡｕ−Ｓｎ中に発生したボイドの
ため、接合体の熱抵抗が上昇してしまう問題があった。
このように、上記した各従来の接合メタライズ構造及び
接合体では、ＡｌＮ基板と半導体素子の高強度な接合を
得ることが出来ず、又、熱抵抗が低い接合体を得ること
ができないという欠点があった。In addition, in any conventional metallization, when a semiconductor element is joined with Au-Sn based solder, the voids generated in Au-Sn due to the surface roughness of the substrate cause the thermal resistance of the joined body. There was a problem that rises.
As described above, in each of the above-mentioned conventional bonding metallized structures and bonding bodies, it is impossible to obtain a high-strength bonding between the AlN substrate and the semiconductor element, and it is not possible to obtain a bonding body having low thermal resistance. there were.
【００１３】[0013]
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、半導体素子を高強
度で接合することが可能で、しかも、放熱が良好なメタ
ライズを有するＡｌＮ製の半導体素子実装基板又は放熱
板とその製造方法及び該基板又は放熱板と半導体素子と
の接合体を提供するものである。SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular, to provide an AlN having a metallized structure capable of joining semiconductor elements with high strength and having good heat dissipation. And a method of manufacturing the same, and a joined body of the substrate or the heat sink and the semiconductor element.
【００１４】[0014]
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体素子実装基板又は放熱板の第１態様は、窒化アルミ
ニウム基板と、この基板上に形成される活性金属からな
る第１の薄膜層と、前記第１の薄膜層上に形成されたＮ
ｉ3 Ｍｏからなる第２の薄膜層と、前記第２の薄膜層上
に形成されたＣｕからなる第３の薄膜層と、前記第３の
薄膜層上に形成されたＮｉからなる第４の薄膜層と、前
記第４の薄膜層上に形成されたＡｕ薄膜層とを少なくと
も有することを特徴とするものであり、又、第２態様
は、前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層との間にＭｏ
薄膜層が形成されていることを特徴とするものであり、
又、第３態様は、前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層と
の間にＮｉ薄膜層が形成されていることを特徴とするも
のであり、又、第４態様は、前記第１の薄膜層とＮｉ3
Ｍｏ薄膜層との間にＭｏ薄膜層が形成されていて、且
つ、前記Ｎｉ3 Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄
膜層が形成されていることを特徴とするものであり、
又、第５態様は、前記活性金属はＴｉ、Ｃｒ及びＺｒの
うちの少なくとも一つの元素であることを特徴とするも
のである。SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, a first embodiment of the semiconductor element mounting substrate or the heat sink according to the present invention is an aluminum nitride substrate, a first thin film layer made of an active metal formed on the substrate, and a first thin film layer formed on the first thin film layer. N formed
a second thin film layer made of i 3 Mo, a third thin film layer made of Cu formed on the second thin film layer, and a fourth thin film made of Ni formed on the third thin film layer A thin film layer and at least an Au thin film layer formed on the fourth thin film layer, and the second embodiment is characterized in that the first thin film layer and the Ni 3 Mo thin film layer Mo between
Characterized in that a thin film layer is formed,
Further, a third aspect is characterized in that a Ni thin film layer is formed between the Ni 3 Mo thin film layer and the Cu thin film layer, and a fourth aspect is characterized in that the first thin film is formed. Layer and Ni 3
And Mo thin film layer is formed between the Mo thin film layer, and is characterized in that the Ni thin film layer is formed between the Ni 3 Mo thin film layer and the Cu thin film layer,
In a fifth aspect, the active metal is at least one element of Ti, Cr and Zr.
【００１５】又、本発明に係わる基板又は放熱板と半導
体素子との接合体の第１態様は、窒化アルミニウム基板
と、この基板上に形成される活性金属からなる第１の薄
膜層と、前記第１の薄膜層上に形成されたＮｉ3 Ｍｏか
らなる第２の薄膜層と、前記第２の薄膜層上に形成され
たＣｕからなる第３の薄膜層と、前記第３の薄膜層上に
形成されたＮｉからなる第４の薄膜層と、前記第４の薄
膜層上に形成されたＡｕ薄膜層とを少なくとも有する半
導体素子実装基板又は放熱板の前記Ａｕ薄膜層上に半田
又はろう材で半導体素子を接合せしめたことを特徴とす
るものであり、又、第２態様は、前記第１の薄膜層とＮ
ｉ3 Ｍｏ薄膜層との間にＭｏ薄膜層が形成されているこ
とを特徴とするものであり、又、第３態様は、前記Ｎｉ
3 Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成さ
れていることを特徴とするものであり、又、第４態様
は、前記第１の薄膜層とＮｉ3 Ｍｏ薄膜層との間にＭｏ
薄膜層が形成されていて、且つ、前記Ｎｉ3 Ｍｏ薄膜層
とＣｕ薄膜層との間にＮｉ薄膜層が形成されていること
を特徴とするものであり、又、第５態様は、前記活性金
属はＴｉ、Ｃｒ及びＺｒのうちの少なくとも一つの元素
であることを特徴とするものである。In a first aspect of the present invention, a bonded body of a substrate or a heat sink and a semiconductor element is an aluminum nitride substrate, a first thin film layer made of an active metal formed on the substrate, A second thin film layer made of Ni 3 Mo formed on the first thin film layer, a third thin film layer made of Cu formed on the second thin film layer, and a third thin film layer formed on the third thin film layer A solder or brazing material on the Au thin film layer of the semiconductor element mounting substrate or the heat sink having at least a fourth thin film layer composed of Ni formed on the fourth thin film layer and an Au thin film layer formed on the fourth thin film layer In a second aspect, the semiconductor element is bonded to the first thin film layer with N
An Mo thin film layer is formed between the Ni thin film layer and the i 3 Mo thin film layer.
A Ni thin film layer is formed between the 3 Mo thin film layer and the Cu thin film layer, and a fourth aspect is a method in which the first thin film layer and the Ni 3 Mo thin film layer are connected to each other. Mo in between
A thin film layer is formed, and a Ni thin film layer is formed between the Ni 3 Mo thin film layer and the Cu thin film layer. The metal is characterized by being at least one element of Ti, Cr and Zr.
【００１６】又、本発明に係わる半導体素子実装基板又
は放熱板の製造方法の態様は、窒化アルミニウム基板上
に活性金属からなる薄膜層をスパッタリングで形成する
工程と、前記活性金属からなる薄膜層上にＮｉ3 Ｍｏ薄
膜層を形成する工程と、前記Ｎｉ3 Ｍｏ薄膜層上にＣｕ
めっき層を形成する工程と、前記Ｃｕめっき層を研磨す
る工程と、前記Ｃｕめっき層上にＮｉめっき層を形成す
る工程と、前記Ｎｉめっき層上にＡｕめっき層を形成す
る工程とを含むことを特徴とするものである。Further, an embodiment of a method of manufacturing a semiconductor element mounting substrate or a heat sink according to the present invention includes a step of forming a thin film layer made of an active metal on an aluminum nitride substrate by sputtering, and a step of forming a thin film layer made of the active metal on the aluminum nitride substrate. forming a Ni 3 Mo thin film layer, Cu to the Ni 3 Mo thin film layer
Forming a plating layer, polishing the Cu plating layer, forming a Ni plating layer on the Cu plating layer, and forming an Au plating layer on the Ni plating layer. It is characterized by the following.
【００１７】このように構成した半導体素子実装基板又
は放熱板とその製造方法及び該基板又は放熱板と半導体
素子との接合体において、活性金属薄膜層はＡｌＮと金
属とを密着させるために必要であり、Ｃｕは高熱伝導率
を有するため熱をメタライズ全面に拡げる働きを有す
る。又、従来のものでは、ＡｌＮとＣｕの熱膨張率の差
からＣｕ薄膜形成時或いはメタライズへの部品接合時の
大きな残留応力によりメタライズ剥がれが生じていた。
しかし、本発明のＮｉ3 Ｍｏはこの応力を緩和する働き
を有している。また、Ｎｉ薄膜層は半田やろう材に対し
てのバリアメタルとして作用し、表層のＡｕ薄膜層には
Ｎｉ薄膜層の酸化防止及び半田やろう材との濡れ性を向
上させる作用を有している。In the semiconductor element mounting substrate or the heat sink and the method of manufacturing the same and the joined body of the substrate or the heat sink and the semiconductor element, the active metal thin film layer is necessary for bringing AlN and the metal into close contact with each other. Since Cu has a high thermal conductivity, it has a function of spreading heat over the entire surface of the metallized metal. Further, in the conventional device, metallization peeling has occurred due to a large residual stress at the time of forming a Cu thin film or bonding a component to metallization due to the difference in thermal expansion coefficient between AlN and Cu.
However, the Ni 3 Mo of the present invention has a function of relaxing this stress. Further, the Ni thin film layer acts as a barrier metal for solder and brazing material, and the Au thin film layer on the surface has an effect of preventing oxidation of the Ni thin film layer and improving wettability with solder and brazing material. I have.
【００１８】また、特に、Ｃｕ薄膜層をめっきで形成
し、該Ｃｕめっき層を研磨することにより、メタライズ
の平坦性を向上させることが可能となり、基板の凹凸を
そのまま反映するメタライズの凹凸が原因で発生する接
合体の半田やろう材中のボイドを防ぐことができるよう
になる。このボイド発生を抑制することにより、半導体
チップから基板への熱伝導効率が上昇し、半導体チップ
の放熱を良好にすることが可能になる。In particular, by forming a Cu thin film layer by plating and polishing the Cu plating layer, it is possible to improve the flatness of the metallization, and the unevenness of the metallization which reflects the unevenness of the substrate as it is is a cause. It is possible to prevent voids in the solder or brazing material of the joined body which are generated in the above. By suppressing the generation of voids, the efficiency of heat conduction from the semiconductor chip to the substrate increases, and the heat dissipation of the semiconductor chip can be improved.
【００１９】[0019]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面および表を参照して詳細に説明する。図１に本発
明の半導体素子実装基板又は半導体素子用放熱板の構造
を説明する断面図を示す。窒化アルミニウム基板上１に
形成した活性金属からなる第１の薄膜層２と、該第１の
薄膜層２上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層３と、該第２の薄膜層３上に形成されたＣｕからなる
第３の薄膜層４と、該第３の薄膜層４上に形成されたＮ
ｉからなる第４の薄膜層５と、該第４の薄膜層５上に形
成された最上層のＡｕ薄膜層６とを少なくとも有するこ
とを特徴としている。Next, embodiments of the present invention will be described in detail with reference to the drawings and tables. FIG. 1 is a sectional view illustrating the structure of a semiconductor element mounting substrate or a heat sink for a semiconductor element of the present invention. A first thin film layer 2 made of an active metal formed on an aluminum nitride substrate 1, a second thin film layer 3 made of Ni 3 Mo formed on the first thin film layer 2, and a second thin film A third thin film layer 4 made of Cu formed on the layer 3 and a N thin film formed on the third thin film layer 4;
It is characterized by having at least a fourth thin film layer 5 made of i and an uppermost Au thin film layer 6 formed on the fourth thin film layer 5.
【００２０】図２〜図４は、本発明の半導体素子実装基
板又は半導体素子用放熱板の他の構造を説明する図であ
る。図２の構造は、図１の半導体素子実装基板又は半導
体素子放熱板の活性金属薄膜層２とＮｉ3 Ｍｏ薄膜層３
との間にＭｏ薄膜層７を有することを特徴としている。FIGS. 2 to 4 are views for explaining other structures of the semiconductor element mounting board or the semiconductor element heat sink of the present invention. The structure shown in FIG. 2 is based on the active metal thin film layer 2 and the Ni 3 Mo thin film layer 3 of the semiconductor element mounting substrate or semiconductor element heat sink shown in FIG.
And a Mo thin film layer 7 between them.
【００２１】図３の構造は、図１の半導体素子実装基板
又は半導体素子放熱板のＮｉ3 Ｍｏ薄膜層３とＣｕ薄膜
層４との間にＮｉ薄膜層５１を有することを特徴として
いる。図４の構造は、図１の半導体素子実装基板又は半
導体素子放熱板の活性金属薄膜層２とＮｉ3 Ｍｏ薄膜層
３との間にＭｏ薄膜層７を有しており、且つ、Ｎｉ3Ｍ
ｏ薄膜層３とＣｕ薄膜層４との間にＮｉ薄膜層５１を有
することを特徴としている。The structure shown in FIG. 3 is characterized in that a Ni thin film layer 51 is provided between the Ni 3 Mo thin film layer 3 and the Cu thin film layer 4 of the semiconductor element mounting board or semiconductor element heat sink shown in FIG. Structure of FIG. 4 has a Mo thin film layer 7 between the active thin metal film layer 2 and the Ni 3 Mo thin film layer 3 of the semiconductor element mounting substrate or the semiconductor device heat sink 1, and, Ni 3 M
It is characterized by having a Ni thin film layer 51 between the o thin film layer 3 and the Cu thin film layer 4.
【００２２】図１〜図４の各構造において、活性金属か
らなる薄膜層２としては、Ｔｉ、Ｃｒ、Ｚｒ等のスパッ
タ膜が好適であるが、これらに限定はされない。Ｎｉ3
Ｍｏからなる薄膜層３はＭｏおよびＮｉスパッタ膜のア
ニールあるいはＭｏスパッタ膜およびＮｉめっき膜のア
ニールが好適であるが、これらに限定はされない。Ｃｕ
薄膜層４は、めっき膜又はスパッタ膜上のめっき膜が好
適であるが、これらに限定はされない。Ｎｉ薄膜層５、
５１は、めっき膜が好適であるが、これに限定はされな
い。Ａｕ薄膜層６は、めっき膜が好適であるが、これに
限定はされない。めっき膜を用いる場合、いずれの薄膜
も電解めっき、無電解めっきのいずれでも良い。また、
各薄膜層の厚みは、Ｔｉは０．０１〜０．１μｍ、Ｍｏ
は０．０１〜２μｍ、Ｎｉ3 Ｍｏは０．０１〜２μｍ、
Ｃｕは１０〜３０μｍ、Ｎｉは０．０１〜５μｍ、Ａｕ
は０．０１〜２μｍ、がそれぞれ好適であるが、これら
に限定はされない。In each of the structures shown in FIGS. 1 to 4, as the thin film layer 2 made of an active metal, a sputtered film of Ti, Cr, Zr or the like is suitable, but not limited to these. Ni 3
For the thin film layer 3 made of Mo, annealing of a Mo and Ni sputtered film or annealing of a Mo sputtered film and a Ni plating film is preferable, but not limited thereto. Cu
The thin film layer 4 is preferably a plating film or a plating film on a sputtered film, but is not limited thereto. Ni thin film layer 5,
51 is preferably a plating film, but is not limited thereto. The Au thin film layer 6 is preferably a plating film, but is not limited thereto. When a plating film is used, any thin film may be either electrolytic plating or electroless plating. Also,
The thickness of each thin film layer is 0.01 to 0.1 μm for Ti, Mo for
Is 0.01 to 2 μm, Ni 3 Mo is 0.01 to 2 μm,
Cu is 10 to 30 μm, Ni is 0.01 to 5 μm, Au
Is preferably 0.01 to 2 μm, respectively, but is not limited thereto.
【００２３】また、図１〜図４の各構造の製造工程にお
いて、Ｃｕ薄膜層４をめっきにより形成した後、研磨し
て平滑化させることは、Ａｕ−Ｓｎ系共晶合金等の半田
により半導体素子を接合する時に発生する半田中のボイ
ドを低下させるのに有効である。図５は、本発明による
接合体の構造を説明する断面図であり、図１の半導体素
子実装基板又は半導体素子用放熱板の最上層の一部分に
半導体素子９が接合されている状態を示している。図２
〜図４の半導体素子実装基板又は放熱板を用いた接合体
も基板部分が異なるだけで、図５と同様の構造となる。
これらの接合体についても半導体素子の種類、大きさ、
更に、半田又はろう材の種類や量は限定されるものでは
ない。また、半田又はろう材と基板のメタライズの間で
拡散が起こり、合金や金属間化合物が生成することもあ
り得る。In the manufacturing process of each structure shown in FIGS. 1 to 4, after the Cu thin film layer 4 is formed by plating and then polished and smoothed, it is necessary to use a semiconductor such as Au-Sn based eutectic alloy. This is effective in reducing voids in the solder generated when the elements are joined. FIG. 5 is a cross-sectional view illustrating the structure of the joined body according to the present invention, showing a state where the semiconductor element 9 is joined to a part of the uppermost layer of the semiconductor element mounting board or the semiconductor element heat sink of FIG. I have. FIG.
4 to FIG. 4 have the same structure as that of FIG. 5 except for the substrate portion.
The type, size,
Further, the type and amount of the solder or brazing material are not limited. In addition, diffusion may occur between the solder or brazing material and the metallization of the substrate, and an alloy or an intermetallic compound may be generated.
【００２４】[0024]
【実施例】以下に、本発明に係わる半導体素子実装基板
又は放熱板とその製造方法及び該基板又は放熱板と半導
体素子との接合体の具体例を図面を参照しながら詳細に
説明する。図１乃至図４は、本発明に係わる半導体素子
実装基板又は放熱板の具体例の構造を示す図であって、
図１乃至図４には、窒化アルミニウム基板１と、この基
板１上に形成される活性金属からなる第１の薄膜層２
と、前記第１の薄膜層２上に形成されたＮｉ3 Ｍｏから
なる第２の薄膜層３と、前記第２の薄膜層３上に形成さ
れたＣｕからなる第３の薄膜層４と、前記第３の薄膜層
４上に形成されたＮｉからなる第４の薄膜層５と、前記
第４の薄膜層５上に形成されたＡｕ薄膜層６とを少なく
とも有する半導体素子実装基板又は放熱板が示されてい
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a semiconductor device mounting board or heat sink according to the present invention; FIG. 1 to 4 are diagrams showing the structure of a specific example of a semiconductor element mounting board or a heat sink according to the present invention,
1 to 4 show an aluminum nitride substrate 1 and a first thin film layer 2 made of an active metal formed on the substrate 1.
A second thin film layer 3 made of Ni 3 Mo formed on the first thin film layer 2, a third thin film layer 4 made of Cu formed on the second thin film layer 3, A semiconductor element mounting substrate or a heat sink having at least a fourth thin film layer 5 made of Ni formed on the third thin film layer 4 and an Au thin film layer 6 formed on the fourth thin film layer 5 It is shown.
【００２５】図５は、本発明に係わる半導体素子実装基
板又は放熱板と半導体素子との接合体の具体例の構造を
示す図であって、図５には、窒化アルミニウム基板１
と、この基板１上に形成される活性金属からなる第１の
薄膜層２と、前記第１の薄膜層２上に形成されたＮｉ3
Ｍｏからなる第２の薄膜層３と、前記第２の薄膜層３上
に形成されたＣｕからなる第３の薄膜層４と、前記第３
の薄膜層４上に形成されたＮｉからなる第４の薄膜層５
と、前記第４の薄膜層５上に形成されたＡｕ薄膜層６と
を少なくとも有する半導体素子実装基板又は放熱板の前
記Ａｕ薄膜層６上に半田又はろう材８で半導体素子９を
接合せしめた接合体が示されている。FIG. 5 is a view showing a structure of a specific example of a semiconductor element mounting substrate or a joined body of a heat sink and a semiconductor element according to the present invention.
And a first thin film layer 2 made of an active metal formed on the substrate 1, and Ni 3 formed on the first thin film layer 2.
A second thin film layer 3 made of Mo; a third thin film layer 4 made of Cu formed on the second thin film layer 3;
Thin film layer 5 made of Ni formed on thin film layer 4 of FIG.
A semiconductor element 9 is joined with a solder or brazing material 8 on the Au thin layer 6 of a semiconductor element mounting substrate or a heat sink having at least an Au thin layer 6 formed on the fourth thin layer 5. The conjugate is shown.
【００２６】次に、本発明の実施例について説明する。
図１〜図４の構造の基板（それぞれ表１の実施例１〜４
に相当する）を作製し、ＧａＡｓ発熱素子を接合し、熱
抵抗を評価した。先ず、１４５Ｗ／ｍＫの熱伝導率を有
する厚み０．３ｍｍ、２インチ□のＡｌＮ基板にＴｉ、
Ｍｏの順に、それぞれ、０．０５μｍ、１μｍの厚みで
スパッタした。次に、Ｎｉを２．１μｍの厚みで無電解
めっきにより成膜後、窒素気流中８００℃で６０分間熱
処理し、Ｍｏ層およびＮｉ層を反応させ、Ｎｉ3 Ｍｏ金
属間化合物を形成した。Ｍｏ層およびＮｉ層の消失とＮ
ｉ3 Ｍｏ金属間化合物の生成は、Ｘ線回折により確認し
た。次に、Ｃｕ、Ｎｉ、Ａｕの順に、それぞれ、２０μ
ｍ、３μｍ、０．６μｍの厚みで電解めっきにより成膜
した。この基板を０．８ｍｍ□に切断後、厚み０．１ｍ
ｍ、横０．３ｍｍ、縦０．７ｍｍの裏面をＡｕめっきし
てあるＧａＡｓ発熱素子を前記した基板中央部にＡｕＳ
ｎ半田により接合した。この接合体の発熱素子−ＡｌＮ
基板裏面間の熱抵抗を測定したところ１１．８℃／Ｗの
良好な結果が得られた。また、Ｍｏ層とＮｉ層の厚みの
比が１：２．１と比べてＭｏが大きい場合は、同様の製
造工程で図２（実施例２）のメタライズ構成となり、Ｎ
ｉが大きい場合は図３（実施例３）のメタライズ構成と
なった。また、製造工程で窒素気流中８００℃の熱処理
時間５分では、図４の構造となった。結果は表１に示し
たが、いずれの熱抵抗もほぼ同じ値が得られた。Next, an embodiment of the present invention will be described.
Substrates having the structure of FIGS. 1 to 4 (Examples 1 to 4 in Table 1 respectively)
Was prepared, a GaAs heating element was joined, and the thermal resistance was evaluated. First, on a 0.3 mm thick, 2 inch square AlN substrate having a thermal conductivity of 145 W / mK, Ti,
Mo was sputtered in the order of Mo with a thickness of 0.05 μm and 1 μm, respectively. Next, after forming a film of Ni by electroless plating to a thickness of 2.1 μm, the film was heat-treated at 800 ° C. for 60 minutes in a nitrogen stream to cause the Mo layer and the Ni layer to react to form a Ni 3 Mo intermetallic compound. Disappearance of Mo layer and Ni layer and N
The formation of the i 3 Mo intermetallic compound was confirmed by X-ray diffraction. Next, in the order of Cu, Ni, and Au,
, 3 μm and 0.6 μm in thickness by electrolytic plating. After cutting this substrate into 0.8mm □, 0.1m thick
A GaAs heating element having Au, 0.3 mm in width and 0.7 mm in width and 0.7 mm in height is plated with AuS at the center of the substrate.
Bonded by n solder. Heating element of this joined body-AlN
When the thermal resistance between the back surfaces of the substrates was measured, a good result of 11.8 ° C./W was obtained. When Mo is larger than the thickness ratio of the Mo layer to the Ni layer of 1: 2.1, the metallized structure shown in FIG.
When i was large, the metallized configuration shown in FIG. 3 (Example 3) was obtained. In the manufacturing process, the structure shown in FIG. 4 was obtained after a heat treatment time of 800 ° C. in a nitrogen stream for 5 minutes. The results are shown in Table 1, and almost the same values were obtained for all the thermal resistances.
【００２７】また、Ｃｕ層の厚みを変化させた図１の基
板（実施例５〜８、比較例１）を用いた接合体の熱抵抗
も同様に評価し、表１に結果を示した。Ｃｕ層が無い場
合（比較例１）に比べて、Ｃｕ層を２０μｍ設けた場合
には、熱抵抗が１８％小さくなっていることがわかる。
このことから、Ｃｕ層により熱をメタライズ面内に拡げ
る効果が得られ、熱抵抗が低下していることが明らかで
ある。更に、Ｃｕ層形成後、研磨工程を追加して図１の
基板を作製し（実施例９）、接合体を製造した場合、熱
抵抗は１１．１℃／Ｗとなり、より良好な熱抵抗が得ら
れた。これは、研磨工程によりメタライズがより平滑化
され、接合時に発生するＡｕＳｎ半田中のボイド量が低
下したためと考えられる。比較のために従来例の図６に
示した基板をＴｉ、Ｐｔ、Ａｕの膜厚をそれぞれ、０．
０５μｍ、０．２μｍ、０．６μｍとしてスパッタによ
り作製し（比較例２）、同様の接合体を製造した場合、
熱抵抗は１６．７℃／Ｗであり、表１のＣｕ層無しの比
較例１と比較しても熱抵抗は大きくなっていた。このこ
とは、図６の従来のメタライズでは、膜厚が本発明と比
較して小さいものしか作製できないため、基板の凹凸を
反映した凹凸がメタライズ表面にも存在し、接合時にＡ
ｕＳｎ半田中にボイドを形成してしまうためと考えられ
る。本発明によれば、Ｎｉ3 Ｍｏ薄膜層が応力を吸収す
るために、従来のメタライズよりも膜厚を大きくするこ
とが可能となり、メタライズ表面の凹凸を小さくするこ
とが可能となり、低い熱抵抗を実現できたと考えられ
る。Further, the thermal resistance of the joined body using the substrate shown in FIG. 1 (Examples 5 to 8 and Comparative Example 1) in which the thickness of the Cu layer was changed was similarly evaluated, and the results are shown in Table 1. It can be seen that when the Cu layer is provided at 20 μm, the thermal resistance is reduced by 18% as compared with the case without the Cu layer (Comparative Example 1).
From this, it is clear that the effect of spreading the heat in the metallized plane is obtained by the Cu layer, and the thermal resistance is reduced. Further, after the Cu layer is formed, a polishing step is added to produce the substrate shown in FIG. 1 (Example 9), and when a joined body is manufactured, the thermal resistance becomes 11.1 ° C./W, and a better thermal resistance is obtained. Obtained. This is considered to be because the metallization was further smoothed by the polishing process, and the amount of voids in the AuSn solder generated at the time of bonding was reduced. For comparison, the thickness of Ti, Pt, and Au was set to 0.
When the same bonded body is manufactured by sputtering with a thickness of 05 μm, 0.2 μm, and 0.6 μm (Comparative Example 2),
The thermal resistance was 16.7 ° C./W, which was higher than that of Comparative Example 1 without the Cu layer shown in Table 1. This means that in the conventional metallization shown in FIG. 6, only a film having a smaller film thickness than that of the present invention can be manufactured. Therefore, unevenness reflecting the unevenness of the substrate also exists on the metallized surface.
It is considered that voids are formed in the uSn solder. According to the present invention, since the Ni 3 Mo thin film layer absorbs stress, it is possible to make the film thickness larger than that of the conventional metallization, it is possible to reduce the unevenness of the metallized surface, and to reduce the low thermal resistance. It is considered that this has been achieved.
【００２８】[0028]
【表１】 [Table 1]
【００２９】[0029]
【発明の効果】以上説明したように、本発明によれば、
ＡｌＮ基板上に活性金属からなる薄膜層と、Ｎｉ3 Ｍｏ
からなる薄膜層と、Ｃｕからなる薄膜層と、Ｎｉからな
る薄膜層と、Ａｕ薄膜層とを少なくとも形成させること
により、高強度で放熱性に優れた半導体素子実装基板又
は放熱板更に該基板又は放熱板と半導体素子との接合体
を得ることができる。As described above, according to the present invention,
A thin film layer made of an active metal on an AlN substrate and Ni 3 Mo
By forming at least a thin film layer made of, a thin film layer made of Cu, a thin film layer made of Ni, and an Au thin film layer, a semiconductor element mounting substrate or heat sink having high strength and excellent heat dissipation is further provided. A joined body of the heat sink and the semiconductor element can be obtained.
【００３０】また、本発明の半導体素子実装基板又は半
導体素子放熱板の製造方法によれば、Ｃｕ薄膜層形成後
に研磨工程を加えるだけで平滑性に優れたメタライズを
得ることが可能となり、結果として、半導体素子接合時
に発生する半田又はろう材中のボイドを低減することが
でき、低熱抵抗な半導体素子実装基板又は半導体素子放
熱板や接合体を得ることができる。Further, according to the method for manufacturing a semiconductor element mounting substrate or a semiconductor element heat sink of the present invention, it is possible to obtain a metallized layer having excellent smoothness only by adding a polishing step after forming a Cu thin film layer. In addition, voids in solder or brazing material generated at the time of joining semiconductor elements can be reduced, and a semiconductor element mounting board, a semiconductor element heat sink, or a joined body having low thermal resistance can be obtained.
【図１】本発明の実施例１の構造を説明する断面図であ
る。FIG. 1 is a cross-sectional view illustrating a structure according to a first embodiment of the present invention.
【図２】本発明の実施例２の構造を説明する断面図であ
る。FIG. 2 is a cross-sectional view illustrating a structure according to a second embodiment of the present invention.
【図３】本発明の実施例３の構造を説明する断面図であ
る。FIG. 3 is a cross-sectional view illustrating a structure according to a third embodiment of the present invention.
【図４】本発明の実施例４の構造を説明する断面図であ
る。FIG. 4 is a cross-sectional view illustrating a structure of a fourth embodiment of the present invention.
【図５】本発明の接合体の構造を説明する断面図であ
る。FIG. 5 is a cross-sectional view illustrating the structure of the joined body of the present invention.
【図６】従来のＡｌＮ基板の素子接合用メタライズの一
例を示す断面図である。FIG. 6 is a cross-sectional view showing an example of a conventional metallization for element bonding of an AlN substrate.
【図７】従来の接合体の一例の断面図である。FIG. 7 is a cross-sectional view of an example of a conventional joined body.
【図８】従来の接合体の他の例の断面図である。FIG. 8 is a cross-sectional view of another example of a conventional joined body.
【図９】従来の接合体の他の例の断面図である。FIG. 9 is a cross-sectional view of another example of a conventional joined body.
【図１０】従来のＡｌＮ基板の素子接合用メタライズの
一例を示す断面図である。FIG. 10 is a cross-sectional view showing one example of a conventional metallization for element bonding of an AlN substrate.
【図１１】従来のＡｌＮ基板の素子接合用メタライズの
一例を示す断面図である。FIG. 11 is a cross-sectional view showing an example of a conventional metallization for element bonding of an AlN substrate.
【図１２】従来のＡｌＮ基板の素子接合用メタライズの
一例を示す断面図である。FIG. 12 is a cross-sectional view showing an example of a conventional metallization for element bonding of an AlN substrate.
１ ＡｌＮ基板 ２ 活性金属薄膜層 ３ Ｎｉ3 Ｍｏ薄膜層 ４ Ｃｕ薄膜層 ５、５１ Ｎｉ薄膜層 ６ Ａｕ薄膜層 ７ Ｍｏ薄膜層 ８ 半田又はろう材 ９ 半導体素子 １０ Ｔｉスパッタ薄膜層 １１ Ｐｔスパッタ薄膜層 １２ Ａｕスパッタ薄膜層 １３ Ａｕ−Ｓｎ系共晶半田 １４ Ｗ厚膜層 １５ Ｎｉめっき膜層 １６ Ａｕめっき膜層 １７ ＤＢＣ層1 AlN substrate 2 active metal thin film layer 3 Ni 3 Mo thin film layer 4 Cu thin film layer 5 and 51 Ni thin film layer 6 Au thin film layer 7 Mo thin film layer 8 a solder or braze 9 semiconductor element 10 Ti sputtered film layer 11 Pt sputtered film layer 12 Au sputtered thin film layer 13 Au-Sn based eutectic solder 14 W thick film layer 15 Ni plating film layer 16 Au plating film layer 17 DBC layer
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/14 H01L 23/12 H01L 23/373 H05K 3/46 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/14 H01L 23/12 H01L 23/373 H05K 3/46
Claims (11)
形成される活性金属からなる第１の薄膜層と、前記第１
の薄膜層上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層と、前記第２の薄膜層上に形成されたＣｕからなる第
３の薄膜層と、前記第３の薄膜層上に形成されたＮｉか
らなる第４の薄膜層と、前記第４の薄膜層上に形成され
たＡｕ薄膜層とを少なくとも有することを特徴とする半
導体素子実装基板又は放熱板。An aluminum nitride substrate, a first thin film layer formed of an active metal formed on the aluminum nitride substrate,
A second thin film layer made of Ni 3 Mo formed on the thin film layer, a third thin film layer made of Cu formed on the second thin film layer, and a second thin film layer formed on the third thin film layer A semiconductor element mounting board or a heat sink, comprising at least a fourth thin film layer made of Ni and an Au thin film layer formed on the fourth thin film layer.
の間にＭｏ薄膜層が形成されていることを特徴とする請
求項１記載の半導体素子実装基板又は放熱板。2. The semiconductor element mounting board or the heat sink according to claim 1, wherein a Mo thin film layer is formed between the first thin film layer and the Ni 3 Mo thin film layer.
間にＮｉ薄膜層が形成されていることを特徴とする請求
項１記載の半導体素子実装基板又は放熱板。3. The semiconductor element mounting board or the heat sink according to claim 1, wherein a Ni thin film layer is formed between said Ni 3 Mo thin film layer and said Cu thin film layer.
の間にＭｏ薄膜層が形成されていて、且つ、前記Ｎｉ3
Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成され
ていることを特徴とする請求項１記載の半導体素子実装
基板又は放熱板。4. A Mo thin film layer is formed between the first thin film layer and the Ni 3 Mo thin film layer, and the Ni 3
The semiconductor element mounting substrate or the heat sink according to claim 1, wherein a Ni thin film layer is formed between the Mo thin film layer and the Cu thin film layer.
ちの少なくとも一つの元素であることを特徴とする請求
項１乃至４の何れかに記載の半導体素子実装基板又は放
熱板。5. The semiconductor element mounting board or the heat sink according to claim 1, wherein the active metal is at least one element of Ti, Cr and Zr.
形成される活性金属からなる第１の薄膜層と、前記第１
の薄膜層上に形成されたＮｉ3 Ｍｏからなる第２の薄膜
層と、前記第２の薄膜層上に形成されたＣｕからなる第
３の薄膜層と、前記第３の薄膜層上に形成されたＮｉか
らなる第４の薄膜層と、前記第４の薄膜層上に形成され
たＡｕ薄膜層とを少なくとも有する半導体素子実装基板
又は放熱板の前記Ａｕ薄膜層上に半田又はろう材で半導
体素子を接合せしめたことを特徴とする基板又は放熱板
と半導体素子との接合体。6. An aluminum nitride substrate, a first thin film layer formed on the substrate and made of an active metal,
A second thin film layer made of Ni 3 Mo formed on the thin film layer, a third thin film layer made of Cu formed on the second thin film layer, and a second thin film layer formed on the third thin film layer A semiconductor device mounted on the Au thin film layer of a semiconductor element mounting substrate or a heat sink having at least a fourth thin film layer made of Ni and an Au thin film layer formed on the fourth thin film layer, and a semiconductor made of solder or brazing material. A joined body of a substrate or a heat sink and a semiconductor element, wherein the elements are joined.
の間にＭｏ薄膜層が形成されていることを特徴とする請
求項６記載の基板又は放熱板と半導体素子との接合体。7. A joined body between a substrate or a heat sink and a semiconductor element according to claim 6, wherein a Mo thin film layer is formed between said first thin film layer and said Ni 3 Mo thin film layer. .
間にＮｉ薄膜層が形成されていることを特徴とする請求
項６記載の基板又は放熱板と半導体素子との接合体。8. A joined body between a substrate or a heat sink and a semiconductor element according to claim 6, wherein a Ni thin film layer is formed between said Ni 3 Mo thin film layer and said Cu thin film layer.
の間にＭｏ薄膜層が形成されていて、且つ、前記Ｎｉ3
Ｍｏ薄膜層とＣｕ薄膜層との間にＮｉ薄膜層が形成され
ていることを特徴とする請求項６記載の基板又は放熱板
と半導体素子との接合体。9. Mo thin film layer is formed between the first thin film layer and the Ni 3 Mo thin film layer, and the Ni 3
7. The joined body of a substrate or a heat sink and a semiconductor element according to claim 6, wherein a Ni thin film layer is formed between the Mo thin film layer and the Cu thin film layer.
うちの少なくとも一つの元素であることを特徴とする請
求項６乃至９の何れかに記載の基板又は放熱板と半導体
素子との接合体。10. The joined body of a substrate or a heat sink and a semiconductor element according to claim 6, wherein said active metal is at least one element of Ti, Cr and Zr. .
らなる薄膜層をスパッタリングで形成する工程と、前記
活性金属からなる薄膜層上にＮｉ3 Ｍｏ薄膜層を形成す
る工程と、前記Ｎｉ3 Ｍｏ薄膜層上にＣｕめっき層を形
成する工程と、前記Ｃｕめっき層を研磨する工程と、前
記Ｃｕめっき層上にＮｉめっき層を形成する工程と、前
記Ｎｉめっき層上にＡｕめっき層を形成する工程とを含
むことを特徴とする半導体素子実装基板又は放熱板の製
造方法。11. A step of forming a thin film layer made of an active metal on an aluminum nitride substrate by sputtering, a step of forming a Ni 3 Mo thin film layer on the thin film layer of the active metal, and a step of forming the Ni 3 Mo thin film layer. Forming a Cu plating layer thereon, polishing the Cu plating layer, forming a Ni plating layer on the Cu plating layer, and forming an Au plating layer on the Ni plating layer. A method for manufacturing a semiconductor element mounting substrate or a heat sink, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311684A JP3092603B2 (en) | 1998-11-02 | 1998-11-02 | Semiconductor element mounting substrate or heat sink and method of manufacturing the same, and bonded body of the substrate or heat sink and semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311684A JP3092603B2 (en) | 1998-11-02 | 1998-11-02 | Semiconductor element mounting substrate or heat sink and method of manufacturing the same, and bonded body of the substrate or heat sink and semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138320A JP2000138320A (en) | 2000-05-16 |
| JP3092603B2 true JP3092603B2 (en) | 2000-09-25 |
Family
ID=18020231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10311684A Expired - Fee Related JP3092603B2 (en) | 1998-11-02 | 1998-11-02 | Semiconductor element mounting substrate or heat sink and method of manufacturing the same, and bonded body of the substrate or heat sink and semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092603B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593081A (en) * | 2011-01-12 | 2012-07-18 | 英飞凌科技股份有限公司 | Semiconductor device including a heat spreader |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359459A (en) * | 2001-06-01 | 2002-12-13 | Nec Corp | Electronic component mounting method, printed wiring board, and mounting structure |
| JP5413707B2 (en) * | 2005-06-06 | 2014-02-12 | Ｄｏｗａエレクトロニクス株式会社 | Metal-ceramic composite substrate and manufacturing method thereof |
| JP4765099B2 (en) * | 2005-10-28 | 2011-09-07 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
| JP2007294899A (en) * | 2006-03-31 | 2007-11-08 | Dowa Electronics Materials Co Ltd | Solder layer, and electronic device bonding substrate and submount using same |
| WO2011140641A1 (en) * | 2010-05-11 | 2011-11-17 | Ye Hu | Packaging method of laser and nonlinear crystal and its application in diode pumped solid state lasers |
| JP2012109288A (en) * | 2010-10-20 | 2012-06-07 | Takamatsu Mekki:Kk | Wafer for led |
| CN103840043A (en) * | 2012-11-26 | 2014-06-04 | 株式会社高松电镀 | LED-used wafer and manufacturing method thereof |
| TWI638433B (en) * | 2017-10-24 | 2018-10-11 | 英屬維京群島商艾格生科技股份有限公司 | Element submount and manufacturing method thereof |
-
1998
- 1998-11-02 JP JP10311684A patent/JP3092603B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593081A (en) * | 2011-01-12 | 2012-07-18 | 英飞凌科技股份有限公司 | Semiconductor device including a heat spreader |
| CN102593081B (en) * | 2011-01-12 | 2016-01-20 | 英飞凌科技股份有限公司 | Comprise the semiconductor device of radiator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138320A (en) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664816B2 (en) | Ceramic circuit board, manufacturing method thereof and power module | |
| WO2016143557A1 (en) | Power semiconductor device | |
| JPH07202063A (en) | Ceramic circuit board | |
| JP3092603B2 (en) | Semiconductor element mounting substrate or heat sink and method of manufacturing the same, and bonded body of the substrate or heat sink and semiconductor element | |
| WO2017126344A1 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| JP2002043482A (en) | Member for electronic circuit, its manufacturing method and electronic component | |
| JP2002373960A (en) | Element bonding substrate and its forming method | |
| JP2003168770A (en) | Silicon nitride circuit board | |
| JPH08102570A (en) | Ceramic circuit board | |
| JP3192911B2 (en) | Ceramic circuit board | |
| JP4557398B2 (en) | Electronic element | |
| JP2606115B2 (en) | Element bonding pad for semiconductor mounting board | |
| JP3139523B2 (en) | Radiation fin | |
| JP2003092383A (en) | Power semiconductor device and its heat sink | |
| JP6819385B2 (en) | Manufacturing method of semiconductor devices | |
| JP3419642B2 (en) | Power module | |
| JPS61121489A (en) | Cu wiring sheet for manufacture of substrate | |
| JP2001284501A (en) | Heat dissipation | |
| JP3036291B2 (en) | Semiconductor device mounting structure | |
| JPH03218031A (en) | Semiconductor integrated circuit device and preform bonding material used in the same | |
| JP2555898B2 (en) | Method for metallizing diamond thin film and method for forming pattern | |
| JP3260512B2 (en) | Aluminum nitride circuit board | |
| JP2003124584A (en) | Ceramic circuit board | |
| JPH0529507A (en) | Board for semiconductor | |
| JP3015491B2 (en) | AlN substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |