JP3085311B2 - Ｆｉｆｏバッファ - Google Patents
ＦｉｆｏバッファInfo
- Publication number
- JP3085311B2 JP3085311B2 JP02136766A JP13676690A JP3085311B2 JP 3085311 B2 JP3085311 B2 JP 3085311B2 JP 02136766 A JP02136766 A JP 02136766A JP 13676690 A JP13676690 A JP 13676690A JP 3085311 B2 JP3085311 B2 JP 3085311B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- loop
- output
- input
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
- G06E1/00—Devices for processing exclusively digital data
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、信号処理における処理待ちの信号を蓄える
バッファや並列コンピュータあるいは交換機のインタコ
ネクションネットワークにおける衝突吸収用のバッファ
に関するものであり、特に高速・広帯域な光信号を処理
する光コンピュータ、光交換機に用いるバッファに関す
るものである。
バッファや並列コンピュータあるいは交換機のインタコ
ネクションネットワークにおける衝突吸収用のバッファ
に関するものであり、特に高速・広帯域な光信号を処理
する光コンピュータ、光交換機に用いるバッファに関す
るものである。
［従来の技術］ 従来、広帯域な光遅延線を用いた光メモリ、光バッフ
ァは、各遅延線メモリ間の信号遷移を制御する際、集中
的におこなっていた。例えば、TOPICAL MEETING ON PHO
TONIC SWITCHING（1987）で発表された「OPTIMIZING PH
OTONIC VARIABLE−INTEGER−DELAY CIRCUITS」に記述さ
れているバッファがある。このバッファは、データの遅
延時間を自由に制御するバッファとして考案されてはい
るが、FIFOバッファとして用いることも可能である。第
７図はその構成で、長さの異なる複数のループ（bm-1〜
b0）と外部から集中的に制御される複数の２×２の光ス
イッチを用いて、（2m−１）から０までの遅延を実現す
る。これをFIFOバッファとして動作させるには、全ての
ループを同じ長さとして、新たに来た信号を最も出力側
に近い空ループに蓄積し、前の信号が出力可能になった
ならば、各ループに蓄積されている全ての信号を前に進
めるように、２×２光スイッチを外部から集中的に制御
すればよい。
ァは、各遅延線メモリ間の信号遷移を制御する際、集中
的におこなっていた。例えば、TOPICAL MEETING ON PHO
TONIC SWITCHING（1987）で発表された「OPTIMIZING PH
OTONIC VARIABLE−INTEGER−DELAY CIRCUITS」に記述さ
れているバッファがある。このバッファは、データの遅
延時間を自由に制御するバッファとして考案されてはい
るが、FIFOバッファとして用いることも可能である。第
７図はその構成で、長さの異なる複数のループ（bm-1〜
b0）と外部から集中的に制御される複数の２×２の光ス
イッチを用いて、（2m−１）から０までの遅延を実現す
る。これをFIFOバッファとして動作させるには、全ての
ループを同じ長さとして、新たに来た信号を最も出力側
に近い空ループに蓄積し、前の信号が出力可能になった
ならば、各ループに蓄積されている全ての信号を前に進
めるように、２×２光スイッチを外部から集中的に制御
すればよい。
［発明が解決しようとする課題］ 上述したごとき、従来の技術から類推できるバッファ
では、信号状態の監視、信号遷移を集中的に制御しなけ
ればならないため、制御が複雑となり、高速性並びに拡
張性を損なってしまう。
では、信号状態の監視、信号遷移を集中的に制御しなけ
ればならないため、制御が複雑となり、高速性並びに拡
張性を損なってしまう。
本発明は、従来技術の欠点を克服し、集中制御や複雑
な制御を必要とせず、高速性かつ拡張性に優れたバッフ
ァの提供を目的とすることにある。
な制御を必要とせず、高速性かつ拡張性に優れたバッフ
ァの提供を目的とすることにある。
［課題を解決するための手段］ 第１の発明では、信号を蓄積する複数の遅延線と、該
遅延線を入出力とする複数の２×２スイッチと、信号を
入出力する信号入力手段及び信号出力手段と、該信号出
力手段への信号送出を制御する制御装置とを有してな
り、前記遅延線を用いて前記複数の２×２スイッチの各
間にループを形成して該ループを直列に接続するととも
に、第１段のループに接続される２×２スイッチに前記
信号入力手段を接続し、最終段のループに接続される２
×２スイッチに前記信号出力手段と前記制御装置とを接
続し、前記２×２スイッチは、それに接続されている入
力側及び出力側のループの信号の有無を検出し、前記出
力側のループに蓄積されている信号が有れば、前記入力
側のループに存在する信号を該入力側のループに蓄積す
るとともに、前記出力側のループに蓄積されている信号
を引き続いて該出力側のループに蓄積し、前記出力側の
ループに蓄積されている信号が無ければ、前記入力側の
ループに存在する信号を前記出力側のループへ移動する
ように切り換えを行い、前記最終段のループに接続され
た２×２スイッチは、前記最終段のループの信号の有無
を検出し、前記制御装置からの入力を受けて、前記信号
出力手段へ移動できる場合は前記最終段のループに蓄積
されている信号を前記信号出力手段へ移動させ、前記信
号出力手段へ移動できない場合は前記最終段のループに
蓄積されている信号を該最終段のループに蓄積するよう
に、切り換えを行うことを特徴としている。
遅延線を入出力とする複数の２×２スイッチと、信号を
入出力する信号入力手段及び信号出力手段と、該信号出
力手段への信号送出を制御する制御装置とを有してな
り、前記遅延線を用いて前記複数の２×２スイッチの各
間にループを形成して該ループを直列に接続するととも
に、第１段のループに接続される２×２スイッチに前記
信号入力手段を接続し、最終段のループに接続される２
×２スイッチに前記信号出力手段と前記制御装置とを接
続し、前記２×２スイッチは、それに接続されている入
力側及び出力側のループの信号の有無を検出し、前記出
力側のループに蓄積されている信号が有れば、前記入力
側のループに存在する信号を該入力側のループに蓄積す
るとともに、前記出力側のループに蓄積されている信号
を引き続いて該出力側のループに蓄積し、前記出力側の
ループに蓄積されている信号が無ければ、前記入力側の
ループに存在する信号を前記出力側のループへ移動する
ように切り換えを行い、前記最終段のループに接続され
た２×２スイッチは、前記最終段のループの信号の有無
を検出し、前記制御装置からの入力を受けて、前記信号
出力手段へ移動できる場合は前記最終段のループに蓄積
されている信号を前記信号出力手段へ移動させ、前記信
号出力手段へ移動できない場合は前記最終段のループに
蓄積されている信号を該最終段のループに蓄積するよう
に、切り換えを行うことを特徴としている。
第２の発明では、前記遅延線ループの代わりに、２枚
のミラーで構成されたFP（ファブリ・ペロ）型光共振器
を用い、２×２スイッチの代わりに、方向性可変透過型
ミラーを用いてなり、前記各ミラーは、入力側のFP共振
器に存在する信号を、出力側のFP共振器に蓄積されてい
る信号が有れば反射率が増大して信号をそのまま保存
し、無ければ透過率が増大して信号を次段へ移動するよ
うに、分散的に処理することを特徴としている。
のミラーで構成されたFP（ファブリ・ペロ）型光共振器
を用い、２×２スイッチの代わりに、方向性可変透過型
ミラーを用いてなり、前記各ミラーは、入力側のFP共振
器に存在する信号を、出力側のFP共振器に蓄積されてい
る信号が有れば反射率が増大して信号をそのまま保存
し、無ければ透過率が増大して信号を次段へ移動するよ
うに、分散的に処理することを特徴としている。
［作用］ 第１の発明では、２×２スイッチの各間に遅延線を用
いて形成されるループを直列に接続し、２×２スイッチ
を自身に接続されている入力側及び出力側のループの信
号の有無に応じて自動的に切り替えを行うセルフプロセ
ッシングなスイッチに構成したので、各スイッチが独立
に動作し、分散制御的にバッファリング動作を行うこと
ができる。
いて形成されるループを直列に接続し、２×２スイッチ
を自身に接続されている入力側及び出力側のループの信
号の有無に応じて自動的に切り替えを行うセルフプロセ
ッシングなスイッチに構成したので、各スイッチが独立
に動作し、分散制御的にバッファリング動作を行うこと
ができる。
第２の発明では、前記遅延線ループの代わりに、２枚
のミラーで構成されたFP（ファブリ・ペロ）型光共振器
を用い、前記２×２スイッチの代わりに、方向性可変透
過型ミラーを用いたセルフプロセッシングなスイッチに
より、各スイッチが独立に動作し、第１の発明と同様に
分散制御的にバッファリング動作を行うことができる。
のミラーで構成されたFP（ファブリ・ペロ）型光共振器
を用い、前記２×２スイッチの代わりに、方向性可変透
過型ミラーを用いたセルフプロセッシングなスイッチに
より、各スイッチが独立に動作し、第１の発明と同様に
分散制御的にバッファリング動作を行うことができる。
［実施例］ 第１図は、請求項の第１項に記載されている本発明の
実施例である。１−１は入力線、１−201〜１−204は遅
延量D1の遅延線、１−211〜１−214は遅延量D2の遅延
線、１−31〜１−35は２×２スイッチ、１−４は出力側
の状態により出力／待機を決定する制御装置、１−５は
出力線である。ここで、バッファ量は４である。
実施例である。１−１は入力線、１−201〜１−204は遅
延量D1の遅延線、１−211〜１−214は遅延量D2の遅延
線、１−31〜１−35は２×２スイッチ、１−４は出力側
の状態により出力／待機を決定する制御装置、１−５は
出力線である。ここで、バッファ量は４である。
第２図（ａ）〜第２図（ｃ）は２×２スイッチの動作
を示している。データの長さは固定長であり各スイッチ
において、２つのデータの先頭は常に揃った形で入力さ
れる。２つのデータが同時に入力されるのは、前方のバ
ッファ（前方のループ）にデータがある場合で、この場
合には、後から来たデータもバッファリングするため、
第２図（ａ）のように２×２スイッチをスルー（平行）
にする。前方のループにセルが蓄積されていない場合に
は、前方に進ませるため、第２図（ｂ）のようにスイッ
チをクロスにする。バッファにセルが蓄積されていて後
続からセルがこない場合には、同じバッファに蓄積する
ため、第２図（ｃ）のようにスイッチを制御する。スイ
ッチの動作を整理すると、２つのセルが入力される場合
にはスルー（平行）に、ひとつのセルしか入力されない
場合には、前方のバッファに進むように、下にスイッチ
ングすることになる。ただし、制御装置に接続されてい
るスイッチは、制御装置からの信号がある（出力できな
い）場合、最終ループに蓄積するようスルーになり、制
御信号が無い場合に最終ループのデータを出力するため
クロスとなる。実際には、制御装置からの信号は出力側
で、受け取らないため、最終ループからの信号が入力さ
れる１×２のスイッチを、制御装置が切り換えるという
形になる。
を示している。データの長さは固定長であり各スイッチ
において、２つのデータの先頭は常に揃った形で入力さ
れる。２つのデータが同時に入力されるのは、前方のバ
ッファ（前方のループ）にデータがある場合で、この場
合には、後から来たデータもバッファリングするため、
第２図（ａ）のように２×２スイッチをスルー（平行）
にする。前方のループにセルが蓄積されていない場合に
は、前方に進ませるため、第２図（ｂ）のようにスイッ
チをクロスにする。バッファにセルが蓄積されていて後
続からセルがこない場合には、同じバッファに蓄積する
ため、第２図（ｃ）のようにスイッチを制御する。スイ
ッチの動作を整理すると、２つのセルが入力される場合
にはスルー（平行）に、ひとつのセルしか入力されない
場合には、前方のバッファに進むように、下にスイッチ
ングすることになる。ただし、制御装置に接続されてい
るスイッチは、制御装置からの信号がある（出力できな
い）場合、最終ループに蓄積するようスルーになり、制
御信号が無い場合に最終ループのデータを出力するため
クロスとなる。実際には、制御装置からの信号は出力側
で、受け取らないため、最終ループからの信号が入力さ
れる１×２のスイッチを、制御装置が切り換えるという
形になる。
第３図（ａ）は、FIFOバッファとしての動作例を示し
ている。後からきたセルは、先に入力されたセルが蓄積
されているバッファの後ろのバッファまで自動的に進
み、自動的にバッファリングされる。先に入力されたセ
ルが出力されれば、その次のセルは自動的に前に進む。
制御装置（１−４）は出力側の状態を受けて出力できな
い場合は制御信号を出してセルをバッファリングさせ、
出力できる場合は制御信号を出さないで出力させる。
ている。後からきたセルは、先に入力されたセルが蓄積
されているバッファの後ろのバッファまで自動的に進
み、自動的にバッファリングされる。先に入力されたセ
ルが出力されれば、その次のセルは自動的に前に進む。
制御装置（１−４）は出力側の状態を受けて出力できな
い場合は制御信号を出してセルをバッファリングさせ、
出力できる場合は制御信号を出さないで出力させる。
詳細な動作例を第３図（ｂ）及び第３図（ｃ）を使っ
て説明する。第３図（ｃ）において、S1〜S3は２×２ス
イッチ、Ｃは制御装置である。また、スイッチの入出力
側に付された番号１、２は端子番号を表す。この第３図
（ｃ）ではバッファ量は２である。
て説明する。第３図（ｃ）において、S1〜S3は２×２ス
イッチ、Ｃは制御装置である。また、スイッチの入出力
側に付された番号１、２は端子番号を表す。この第３図
（ｃ）ではバッファ量は２である。
いま、第３図（ｂ）で示す如く、バッファへの入力デ
ータを「S1入力１」で示したように、１、２、３、４と
し、２と３の間は１データ分だけ間隔があいているとす
る。ここで、各入力データの間が少しあいている（時間
G2）のは、光スイッチはその状態が切り替わるにはある
程度時間が必要であり、この時間を含めて各スイッチで
２つの入力の先頭が揃うように考慮しているためであ
る。さて、出力側の状態のために、２データ分だけ待っ
てバッファから出力されるとしよう。出力線へ出力する
か、待たせるかの指示は、制御装置からの出力によって
行われる。第３図（ｂ）で「S3入力２」は制御装置から
の信号を表す。この場合FIFOの動作から、出力線に出力
されるデータは、３が廃棄されて、１、２、４が詰まっ
た形で出力される。第３図（ｂ）では「S3出力２」に示
されるように出力されている。
ータを「S1入力１」で示したように、１、２、３、４と
し、２と３の間は１データ分だけ間隔があいているとす
る。ここで、各入力データの間が少しあいている（時間
G2）のは、光スイッチはその状態が切り替わるにはある
程度時間が必要であり、この時間を含めて各スイッチで
２つの入力の先頭が揃うように考慮しているためであ
る。さて、出力側の状態のために、２データ分だけ待っ
てバッファから出力されるとしよう。出力線へ出力する
か、待たせるかの指示は、制御装置からの出力によって
行われる。第３図（ｂ）で「S3入力２」は制御装置から
の信号を表す。この場合FIFOの動作から、出力線に出力
されるデータは、３が廃棄されて、１、２、４が詰まっ
た形で出力される。第３図（ｂ）では「S3出力２」に示
されるように出力されている。
詳しく説明する。まず、データ１について説明する。
S1に入力されたデータ１は、前にデータが蓄えられてい
ないので、出力端子２に出力される。ここで、スイッチ
S1の切り替えに要する時間をG1とする。データ１はスイ
ッチS1から遅延量G1だけ遅れて出力される。ここで、各
データの間は少なくとも、G1時間は間隔をあけておくと
する（この時間をガードタイムという）。G1とG2の関係
は後述する。S1から出力されたデータ１は、遅延量D1の
遅延線を通ってスイッチS2に入力される。データ１はス
イッチS2の出力端子２からG1だけ遅れて出力され、遅延
量D1の遅延線を通ってスイッチS3に入力される。スイッ
チS3では、待機信号（S3入力２）が入力されているの
で、データ１は、遅延量D2の遅延線を通って再びスイッ
チS2に出力される。スイッチS2には、第３図（ｂ）のよ
うにデータ１と２が入力される。ここで、データ１と２
の間の間隔G2は、各スイッチでの先頭が揃うためには、
データ１の入力時間（3G1＋2D1＋D2）とデータ２の入力
時間（Ｌ＋G2＋G1＋D1）（ただし、Ｌはデータ長、G2≧
G1）が等しい、すなわち、D1＋D2＋2G1＝Ｌ＋G2を満た
す必要がある。たとえば、D1＋D2＝Ｌ（すなわち、遅延
線ループでの遅延量がデータ長に等しい）とすればG2＝
2G1となる。さて、先にも示したように、２つの入力が
ある場合には、スイッチS2はスルーとなるので、データ
１は出力端子２に、データ２は出力端子１に出力され
る。その後、データ１は、遅延線での遅延量（D1＋D2）
とスイッチでの遅延量2G1だけ遅れて、再再度スイッチS
2に入力される。データ２も同様の遅延量でスイッチS2
に入力される。先ほどと同様にデータ１は出力端子２
に、データ２は出力端子１に出力される。その後、デー
タ１は遅延量D1の遅延線を通ってスイッチS3に入力され
るが、制御装置からの信号がないので、S3の出力端子２
に出力、すなわち、出力線に出力される。データ２の方
はスイッチS1に再再度、入力された後、S2、S3を通って
出力される。データ３はスイッチS1でデータ２と同様に
入力されるので、S1の出力端子１に出力、すなわち、廃
棄される。データ４は各スイッチでほかのデータと同時
に入力されることはないので、順調に進んで、出力され
る。以上の結果、出力線には、データ１、２、４が詰ま
った形で出力され、FIFOの動作が実現できることがわか
る。
S1に入力されたデータ１は、前にデータが蓄えられてい
ないので、出力端子２に出力される。ここで、スイッチ
S1の切り替えに要する時間をG1とする。データ１はスイ
ッチS1から遅延量G1だけ遅れて出力される。ここで、各
データの間は少なくとも、G1時間は間隔をあけておくと
する（この時間をガードタイムという）。G1とG2の関係
は後述する。S1から出力されたデータ１は、遅延量D1の
遅延線を通ってスイッチS2に入力される。データ１はス
イッチS2の出力端子２からG1だけ遅れて出力され、遅延
量D1の遅延線を通ってスイッチS3に入力される。スイッ
チS3では、待機信号（S3入力２）が入力されているの
で、データ１は、遅延量D2の遅延線を通って再びスイッ
チS2に出力される。スイッチS2には、第３図（ｂ）のよ
うにデータ１と２が入力される。ここで、データ１と２
の間の間隔G2は、各スイッチでの先頭が揃うためには、
データ１の入力時間（3G1＋2D1＋D2）とデータ２の入力
時間（Ｌ＋G2＋G1＋D1）（ただし、Ｌはデータ長、G2≧
G1）が等しい、すなわち、D1＋D2＋2G1＝Ｌ＋G2を満た
す必要がある。たとえば、D1＋D2＝Ｌ（すなわち、遅延
線ループでの遅延量がデータ長に等しい）とすればG2＝
2G1となる。さて、先にも示したように、２つの入力が
ある場合には、スイッチS2はスルーとなるので、データ
１は出力端子２に、データ２は出力端子１に出力され
る。その後、データ１は、遅延線での遅延量（D1＋D2）
とスイッチでの遅延量2G1だけ遅れて、再再度スイッチS
2に入力される。データ２も同様の遅延量でスイッチS2
に入力される。先ほどと同様にデータ１は出力端子２
に、データ２は出力端子１に出力される。その後、デー
タ１は遅延量D1の遅延線を通ってスイッチS3に入力され
るが、制御装置からの信号がないので、S3の出力端子２
に出力、すなわち、出力線に出力される。データ２の方
はスイッチS1に再再度、入力された後、S2、S3を通って
出力される。データ３はスイッチS1でデータ２と同様に
入力されるので、S1の出力端子１に出力、すなわち、廃
棄される。データ４は各スイッチでほかのデータと同時
に入力されることはないので、順調に進んで、出力され
る。以上の結果、出力線には、データ１、２、４が詰ま
った形で出力され、FIFOの動作が実現できることがわか
る。
第４図は、第２図に示した２×２スイッチの具体的実
現例を示す。４−1,2は入力端、４−3,4は出力端、４−
５は１×２の光スイッチ、４−６は受光器、４−７は単
安定マルチバイブレーター、４−８は光分岐器、４−９
は光結合器、４−10,11は光遅延線を示している。４−
２から入力された信号は、４−8,11,9を通過しそのまま
４−４へ出力される。一方４−８で分岐されたモニタ信
号は、４−６で光電変換され、４−７の発振器を励振す
る。４−７の出力信号は１×２スイッチ４−５をクロス
状態からバー状態に変換（ON）する。そのため４−２と
同期して４−１から入力された信号は、遅延線４−10で
１×２スイッチの状態遷移を待って、スイッチを通過し
て４−３へ出力される。４−11の遅延線は、信号が４−
3,4−４から同期して出力するために用いている。バー
状態からクロス状態（OFF）へは４−７の持つ時定数の
後、自然に回復する。単安定マルチバイブレーターを用
いる理由は、まだループを回っているセルの通過時間の
間に１×２光スイッチがOFFにならないようにするため
である。
現例を示す。４−1,2は入力端、４−3,4は出力端、４−
５は１×２の光スイッチ、４−６は受光器、４−７は単
安定マルチバイブレーター、４−８は光分岐器、４−９
は光結合器、４−10,11は光遅延線を示している。４−
２から入力された信号は、４−8,11,9を通過しそのまま
４−４へ出力される。一方４−８で分岐されたモニタ信
号は、４−６で光電変換され、４−７の発振器を励振す
る。４−７の出力信号は１×２スイッチ４−５をクロス
状態からバー状態に変換（ON）する。そのため４−２と
同期して４−１から入力された信号は、遅延線４−10で
１×２スイッチの状態遷移を待って、スイッチを通過し
て４−３へ出力される。４−11の遅延線は、信号が４−
3,4−４から同期して出力するために用いている。バー
状態からクロス状態（OFF）へは４−７の持つ時定数の
後、自然に回復する。単安定マルチバイブレーターを用
いる理由は、まだループを回っているセルの通過時間の
間に１×２光スイッチがOFFにならないようにするため
である。
一方４−２から信号が入力されない場合は、４−５は
クロス状態（OFF）のままであり、４−１から入力され
た信号は４−４へ出力される。
クロス状態（OFF）のままであり、４−１から入力され
た信号は４−４へ出力される。
このことから、 ・４−1,2両方からの２入力の場合、４−１入力信号は
４−３へ、４−２入力信号は４−４へそれぞれ出力され
る（バー状態）。
４−３へ、４−２入力信号は４−４へそれぞれ出力され
る（バー状態）。
・４−１のみからの入力の場合、４−４へ出力される。
・４−２のみからの入力の場合、４−４へ出力される。
最終段の２×２光スイッチにおいては、４−2,6,7,8,
9,10,11を取り除き、制御装置からの信号を直接４−５
に入力する。４−１から入力する信号は、制御信号によ
るスイッチ４−５のON,OFFにより、４−３へ出力（ルー
プに保留）されるか、４−４へ出力（バッファ外へ出
力）されるかが決定される。
9,10,11を取り除き、制御装置からの信号を直接４−５
に入力する。４−１から入力する信号は、制御信号によ
るスイッチ４−５のON,OFFにより、４−３へ出力（ルー
プに保留）されるか、４−４へ出力（バッファ外へ出
力）されるかが決定される。
この実施例では、電気制御光スイッチを用いているた
め、スイッチの切り替えのために信号セル間のガードタ
イムを大きく取る必要があり、スループットに制限があ
るが、光制御光スイッチを用いて全光構成にする事によ
りスループットの向上が望める。また波長多重技術を用
いることにより、多重した分だけスループットが向上す
る。
め、スイッチの切り替えのために信号セル間のガードタ
イムを大きく取る必要があり、スループットに制限があ
るが、光制御光スイッチを用いて全光構成にする事によ
りスループットの向上が望める。また波長多重技術を用
いることにより、多重した分だけスループットが向上す
る。
また前述の実施例において、制御光を波長多重するこ
とも考えられる。予め入力する光信号には信号と同期し
て同じ長さの波長λ０で強度一定の光信号を１×２スイ
ッチの制御用に波長多重しておく。後段から入力され分
岐された信号光はフィルタによりλ０だけ出力され、受
光器で電気パルスを出力し光スイッチをバー状態（ON）
に遷移させる。スイッチの状態及び入出力の関係は前述
の実施例と同様である。
とも考えられる。予め入力する光信号には信号と同期し
て同じ長さの波長λ０で強度一定の光信号を１×２スイ
ッチの制御用に波長多重しておく。後段から入力され分
岐された信号光はフィルタによりλ０だけ出力され、受
光器で電気パルスを出力し光スイッチをバー状態（ON）
に遷移させる。スイッチの状態及び入出力の関係は前述
の実施例と同様である。
第５図は本発明の他の実施例を示している。５−１は
２×２の光スイッチ、５−２〜３は入力端、５−４〜５
は出力端、５−６〜７は光分岐器、５−８は波長λ０の
みを透過する光フィルタ、５−９はλ１のみを透過する
光フィルタ、５−10〜11は受光器、５−12は強度変調
器、５−13〜14は光遅延線、５−15〜23は接続用光ファ
イバ、５−24〜25は電気増幅器、５−26〜29は電気信号
路である。λ１はλ０と同じ波長を用いても良い。５−
１の２×２スイッチは通常はバー状態（OFF）で前段
（５−２）から入力された光信号は前段（５−４）へ出
力し、後段（５−３）から入力された光信号は後段（５
−５）へ出力する状態となっている。予め入力する光信
号には信号と同期して同じ長さのλ０及びλ１で強度一
定の光信号を制御用に波長多重しておく。前段からの入
力光信号は５−６の光分岐器で制御装置へのモニター光
を分岐された後５−８のフィルタでλ０のみ出力され
る。後段からの入力光信号は５−９フィルタでλ１のみ
出力される。λ０の制御光は通常はオン状態である強度
変調器を通して受光器５−11に入力され電気パルスを出
力し、５−25増幅器において５−１光スイッチをクロス
状態（ON）に遷移させるよう増幅される。λ１の制御光
は受光器５−10に入力され電気パルスを出力し５−24増
幅器で強度変調器をオフ状態にするよう増幅される。即
ち、前段からのみ光信号が入力されるとλ０出力により
５−１光スイッチはクロス状態に遷移して前段からの入
力は後段に出力される。ここで光スイッチは、電気パル
ス（λ０制御光）が途絶える時点、つまり光信号の終り
でバー状態に戻る。後段からのみ光信号が入力されると
λ０の出力がないので５−１光スイッチはバー状態のま
まで後段からの入力は後段に出力される。前段及び後段
から入力された場合、λ０制御光が強度変調器を通過し
ようとする際にλ１制御光によって強度変調器がオフ状
態にされるため５−１光スイッチはバー状態のままで、
前段からの入力は前段に出力し、後段からの入力は後段
に出力する。入力のないときは５−１光スイッチはバー
状態である。５−13〜14遅延線は制御系での処理遅延に
よる５−１光スイッチでの同期ずれを補償するものであ
る。
２×２の光スイッチ、５−２〜３は入力端、５−４〜５
は出力端、５−６〜７は光分岐器、５−８は波長λ０の
みを透過する光フィルタ、５−９はλ１のみを透過する
光フィルタ、５−10〜11は受光器、５−12は強度変調
器、５−13〜14は光遅延線、５−15〜23は接続用光ファ
イバ、５−24〜25は電気増幅器、５−26〜29は電気信号
路である。λ１はλ０と同じ波長を用いても良い。５−
１の２×２スイッチは通常はバー状態（OFF）で前段
（５−２）から入力された光信号は前段（５−４）へ出
力し、後段（５−３）から入力された光信号は後段（５
−５）へ出力する状態となっている。予め入力する光信
号には信号と同期して同じ長さのλ０及びλ１で強度一
定の光信号を制御用に波長多重しておく。前段からの入
力光信号は５−６の光分岐器で制御装置へのモニター光
を分岐された後５−８のフィルタでλ０のみ出力され
る。後段からの入力光信号は５−９フィルタでλ１のみ
出力される。λ０の制御光は通常はオン状態である強度
変調器を通して受光器５−11に入力され電気パルスを出
力し、５−25増幅器において５−１光スイッチをクロス
状態（ON）に遷移させるよう増幅される。λ１の制御光
は受光器５−10に入力され電気パルスを出力し５−24増
幅器で強度変調器をオフ状態にするよう増幅される。即
ち、前段からのみ光信号が入力されるとλ０出力により
５−１光スイッチはクロス状態に遷移して前段からの入
力は後段に出力される。ここで光スイッチは、電気パル
ス（λ０制御光）が途絶える時点、つまり光信号の終り
でバー状態に戻る。後段からのみ光信号が入力されると
λ０の出力がないので５−１光スイッチはバー状態のま
まで後段からの入力は後段に出力される。前段及び後段
から入力された場合、λ０制御光が強度変調器を通過し
ようとする際にλ１制御光によって強度変調器がオフ状
態にされるため５−１光スイッチはバー状態のままで、
前段からの入力は前段に出力し、後段からの入力は後段
に出力する。入力のないときは５−１光スイッチはバー
状態である。５−13〜14遅延線は制御系での処理遅延に
よる５−１光スイッチでの同期ずれを補償するものであ
る。
第４図の実施例では、分岐と合流の部分で損失が生ず
るが、第５図の本実施例は原理的にモニタ光分の損失の
みであり、損失の少ない構成である。
るが、第５図の本実施例は原理的にモニタ光分の損失の
みであり、損失の少ない構成である。
また、この特許に関して、信号の損失を補償するため
の増幅器を用いる構成も考えられる。また、遅延線ルー
プとして光導波路を用いる他、超伝導線を用いることも
考えられる。
の増幅器を用いる構成も考えられる。また、遅延線ルー
プとして光導波路を用いる他、超伝導線を用いることも
考えられる。
第６図は、請求項の第12項に記載されている本発明の
実施例である。６−1,2,3,4,5は方向性可変透過型ミラ
ー、６−６は入力手段、６−７は出力手段、６−８は制
御装置を示している。２つのミラーで構成されるFP共振
器は、セルがその間を往復する時間Ｌだけ遅れるように
なっている。
実施例である。６−1,2,3,4,5は方向性可変透過型ミラ
ー、６−６は入力手段、６−７は出力手段、６−８は制
御装置を示している。２つのミラーで構成されるFP共振
器は、セルがその間を往復する時間Ｌだけ遅れるように
なっている。
各ミラーにおいて、２つのセルはその先頭が常に揃っ
た形で入力される。２つのセルが同時に入力されるの
は、前方のバッファ（前方のFP共振器）にセルがある場
合で、この場合には後から来たセルもバッファリングす
るため、ミラーの両面の反射率が増加し２つのセルは各
々のFP共振器内にとどまっている。前方の共振器にセル
がたまっていない場合には、ミラーの進行方向の透過率
が増加し、後からきたセルを次段の共振器へ送る。共振
器にセルがたまっていて後続からセルがこない場合に
は、ミラーの逆方向の反射率が増加し、そのセルはその
まま保存される。ミラーの動作を整理すると、後方の共
振器のセルのみが入力される場合には透過率が増加し、
その他の場合には反射率が増加するように動作する。こ
の構成では全光化されているので、ガードタイムを短く
することができ、スループットの向上につながる。
た形で入力される。２つのセルが同時に入力されるの
は、前方のバッファ（前方のFP共振器）にセルがある場
合で、この場合には後から来たセルもバッファリングす
るため、ミラーの両面の反射率が増加し２つのセルは各
々のFP共振器内にとどまっている。前方の共振器にセル
がたまっていない場合には、ミラーの進行方向の透過率
が増加し、後からきたセルを次段の共振器へ送る。共振
器にセルがたまっていて後続からセルがこない場合に
は、ミラーの逆方向の反射率が増加し、そのセルはその
まま保存される。ミラーの動作を整理すると、後方の共
振器のセルのみが入力される場合には透過率が増加し、
その他の場合には反射率が増加するように動作する。こ
の構成では全光化されているので、ガードタイムを短く
することができ、スループットの向上につながる。
また、この特許に関し、FP共振器内に増幅器を挿入
し、共振器往復による信号の損失補償をおこなう構成も
考えられる。
し、共振器往復による信号の損失補償をおこなう構成も
考えられる。
［発明の効果］ 以上説明したように、本発明によれば、 各スイッチが分散的に制御を行うため、拡張性があ
り、大容量のバッファを構成することができる。
り、大容量のバッファを構成することができる。
スイッチの制御が簡単である。
超高速なバッファリング動作が可能である。
広帯域な光遅延線を用いているため、高速広帯域光信
号をそのままバッファでき、波長多重等の技術を用いる
ことにより高スループットが実現できるという効果が得
られる。
号をそのままバッファでき、波長多重等の技術を用いる
ことにより高スループットが実現できるという効果が得
られる。
第１図〜第６図は本発明の一実施例を示す図であって、
第１図は特許請求の範囲第１項に対応した図、第２図は
第１図における２×２スイッチの動作例を示す図、第３
図（ａ）〜第３図（ｃ）はFIFOバッファの動作例を示す
図、第４図及び第５図は第２図で示した２×２光スイッ
チの具体的実施例を示す図、第６図は特許請求の範囲第
２項に対応した図、第７図は従来の構成を示す図であ
る。 １−１……入力線（信号入力手段）、 １−201〜１−204……遅延線、 １−211〜１−214……遅延線、 １−31〜１−35……２×２スイッチ、 １−４……制御装置、 １−５……出力線（信号出力手段）、 ６−1,2,3,4,5……方向性可変透過型ミラー、 ６−６……入力手段（信号入力手段）、 ６−７……出力手段（信号出力手段） ６−８……制御装置。
第１図は特許請求の範囲第１項に対応した図、第２図は
第１図における２×２スイッチの動作例を示す図、第３
図（ａ）〜第３図（ｃ）はFIFOバッファの動作例を示す
図、第４図及び第５図は第２図で示した２×２光スイッ
チの具体的実施例を示す図、第６図は特許請求の範囲第
２項に対応した図、第７図は従来の構成を示す図であ
る。 １−１……入力線（信号入力手段）、 １−201〜１−204……遅延線、 １−211〜１−214……遅延線、 １−31〜１−35……２×２スイッチ、 １−４……制御装置、 １−５……出力線（信号出力手段）、 ６−1,2,3,4,5……方向性可変透過型ミラー、 ６−６……入力手段（信号入力手段）、 ６−７……出力手段（信号出力手段） ６−８……制御装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−95695（ＪＰ，Ａ) 特開 平３−70334（ＪＰ，Ａ) 特開 平１−256846（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 10/00 - 10/28 G02B 6/00 G02F 3/00 H04Q 3/52 101
Claims (2)
- 【請求項１】信号を蓄積する複数の遅延線と、該遅延線
を入出力とする複数の２×２スイッチと、信号を入出力
する信号入力手段及び信号出力手段と、該信号出力手段
への信号送信を制御する制御装置とを有してなり、 前記遅延線を用いて前記複数の２×２スイッチの各間に
ループを形成して該ループを直列に接続するとともに、
第１段のループに接続される２×２スイッチに前記信号
入力手段を接続し、最終段のループに接続される２×２
スイッチに前記信号出力手段と前記制御装置とを接続
し、 前記２×２スイッチは、それに接続されている入力側及
び出力側のループの信号の有無を検出し、前記出力側の
ループに蓄積されている信号が有れば、前記入力側のル
ープに存在する信号を該入力側のループに蓄積するとと
もに、前記出力側のループに蓄積されている信号を引き
続いて該出力側のループに蓄積し、前記出力側のループ
に蓄積されている信号が無ければ、前記入力側のループ
に存在する信号を前記出力側のループへ移動するように
切り換えを行い、 前記最終段のループに接続された２×２スイッチは、前
記最終段のループの信号の有無を検出し、前記制御装置
からの入力を受けて、前記信号出力手段へ移動できる場
合は前記最終段のループに蓄積されている信号を前記信
号出力手段へ移動させ、前記信号出力手段へ移動できな
い場合は前記最終段のループに蓄積されている信号を該
最終段のループに蓄積するように、切り換えを行うこと
を特徴とするFIFOバッファ。 - 【請求項２】前記遅延線ループの代わりに、２枚のミラ
ーで構成されたFP（ファブリ・ペロ）型光共振器を用
い、２×２スイッチの代わりに、方向性可変透過型ミラ
ーを用いてなり、 前記各ミラーは、入力側のFP共振器に存在する信号を、
出力側のFP共振器に蓄積されている信号が有れば反射率
が増大して信号をそのまま保存し、無ければ透過率が増
大して信号を次段へ移動するように、分散的に処理する
ことを特徴とする請求項１記載のFIFOバッファ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02136766A JP3085311B2 (ja) | 1990-05-25 | 1990-05-25 | Ｆｉｆｏバッファ |
| CA002043073A CA2043073C (en) | 1990-05-25 | 1991-05-23 | Fifo buffer |
| DE69122906T DE69122906T2 (de) | 1990-05-25 | 1991-05-24 | FIFO-Puffer |
| EP91401344A EP0458704B1 (en) | 1990-05-25 | 1991-05-24 | FIFO buffer |
| US07/705,387 US5287316A (en) | 1990-05-25 | 1991-05-24 | Optical FIFO buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02136766A JP3085311B2 (ja) | 1990-05-25 | 1990-05-25 | Ｆｉｆｏバッファ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0430132A JPH0430132A (ja) | 1992-02-03 |
| JP3085311B2 true JP3085311B2 (ja) | 2000-09-04 |
Family
ID=15183013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02136766A Expired - Fee Related JP3085311B2 (ja) | 1990-05-25 | 1990-05-25 | Ｆｉｆｏバッファ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5287316A (ja) |
| EP (1) | EP0458704B1 (ja) |
| JP (1) | JP3085311B2 (ja) |
| CA (1) | CA2043073C (ja) |
| DE (1) | DE69122906T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0639037B1 (en) * | 1993-07-14 | 2002-10-02 | Nippon Telegraph And Telephone Corporation | Photonic frequency division multiplexed FIFO buffer |
| US6917739B2 (en) | 2003-03-27 | 2005-07-12 | Agilent Technologies, Inc. | Optical cache memory |
| US7243177B1 (en) * | 2005-03-31 | 2007-07-10 | Emc Corporation | Method and system for throttling data packets in a data transmission system |
| US7609574B2 (en) * | 2005-09-28 | 2009-10-27 | Intel Corporation | Method, apparatus and system for global shared memory using serial optical memory |
| US7609575B2 (en) * | 2005-09-28 | 2009-10-27 | Intel Corporation | Method, apparatus and system for N-dimensional sparse memory using serial optical memory |
| WO2007056713A2 (en) * | 2005-11-04 | 2007-05-18 | The Trustees Of Columbia University In The City Of New York | An optical network |
| WO2008028125A2 (en) * | 2006-08-31 | 2008-03-06 | The Trustees Of Columbia University In The City Of New York | System and method for strong optical data |
| US8340517B2 (en) * | 2006-12-22 | 2012-12-25 | The Trustees Of Columbia University In The City Of New York | Systems and methods for on-chip data communication |
| US20080285971A1 (en) * | 2007-03-23 | 2008-11-20 | Odile Liboiron-Ladouceur | Switch for optical interconnection networks |
| US8036537B2 (en) * | 2007-06-13 | 2011-10-11 | International Business Machines Corporation | Optical pulse amplication apparatus and method |
| JP5862053B2 (ja) * | 2011-05-19 | 2016-02-16 | 富士通株式会社 | 光遅延装置、光回路および光遅延方法 |
| WO2015100636A1 (zh) * | 2013-12-31 | 2015-07-09 | 华为技术有限公司 | 一种环形光缓存器及光信号存入和读取方法 |
| WO2018167785A1 (en) * | 2017-03-13 | 2018-09-20 | Frumkin Ted Greg Lee | Loop memory cell |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479701A (en) * | 1981-12-01 | 1984-10-30 | Leland Stanford Junior University | Dual coupler fiber optic recirculating memory |
| ZA83892B (en) * | 1982-02-19 | 1983-11-30 | Int Computers Ltd | Data transmission systems |
| FR2552916B1 (fr) * | 1983-09-29 | 1988-06-10 | Thomas Alain | File d'attente asynchrone a empilement de registres |
| US4778239A (en) * | 1987-02-02 | 1988-10-18 | Litton Systems, Inc. | Feed-backward lattice architecture and method |
| US4914652A (en) * | 1988-08-01 | 1990-04-03 | Advanced Micro Devices, Inc. | Method for transfer of data between a media access controller and buffer memory in a token ring network |
| US5058060A (en) * | 1988-12-05 | 1991-10-15 | Gte Laboratories Incorporated | Optical memory cell |
| US5032010A (en) * | 1988-12-19 | 1991-07-16 | Gte Laboratories Incorporated | Optical serial-to-parallel converter |
| US4934777A (en) * | 1989-03-21 | 1990-06-19 | Pco, Inc. | Cascaded recirculating transmission line without bending loss limitations |
-
1990
- 1990-05-25 JP JP02136766A patent/JP3085311B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-23 CA CA002043073A patent/CA2043073C/en not_active Expired - Fee Related
- 1991-05-24 US US07/705,387 patent/US5287316A/en not_active Expired - Lifetime
- 1991-05-24 EP EP91401344A patent/EP0458704B1/en not_active Expired - Lifetime
- 1991-05-24 DE DE69122906T patent/DE69122906T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69122906T2 (de) | 1997-05-28 |
| US5287316A (en) | 1994-02-15 |
| DE69122906D1 (de) | 1996-12-05 |
| CA2043073A1 (en) | 1991-11-26 |
| EP0458704B1 (en) | 1996-10-30 |
| JPH0430132A (ja) | 1992-02-03 |
| EP0458704A1 (en) | 1991-11-27 |
| CA2043073C (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085311B2 (ja) | Ｆｉｆｏバッファ | |
| JP3036586B2 (ja) | Ａｔｍスイッチ | |
| JP3495989B2 (ja) | 光学的かつプログラミング可能な光ファイバ波長アッド／ドロップシステム | |
| EP0794684B1 (en) | Optical packet switching network | |
| EP0463634B1 (en) | Wavelength-time-space division switching system | |
| EP1467591B1 (en) | Optical switch | |
| JPH0636501B2 (ja) | 光信号自動交換システム | |
| AU657606B2 (en) | Multistage switching facility for optical signals | |
| US5371621A (en) | Self-routing multi-stage photonic interconnect | |
| CA2022503C (en) | Fast packet and frequency switch | |
| JPH0267525A (ja) | 光スイツチ装置及びスイツチ間伝送方法 | |
| US5959748A (en) | Method for operating a multistage NxN space division switching arrangement | |
| JPH08237266A (ja) | 光バッファメモリ | |
| JP2818526B2 (ja) | 光ａｔｍスイッチ | |
| JP2920790B2 (ja) | パケットスイッチ | |
| JP2003021851A (ja) | 光スイッチモジュール | |
| US6577425B1 (en) | Optical device for processing a sequence of bits | |
| JPH0823306A (ja) | 光ａｔｍ交換システム | |
| KR100298094B1 (ko) | 공간-파장 혼합형 광 atm 스위치 | |
| JPH09179151A (ja) | 方向切替型光増幅器と同増幅器を用いたバス型一芯光通信システム | |
| JP3051516B2 (ja) | 光ａｔｍスイッチ | |
| JP2596191B2 (ja) | 光ローカルエリアネットワークシステムの媒体アクセス方式とノード装置 | |
| JP3461674B2 (ja) | 光パケット集線装置 | |
| KR0153927B1 (ko) | 출력 재경합 공간/시간 혼합형 광 스위치 | |
| AU762271B2 (en) | Optical device for processing a sequence of bits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |