JP3084981B2 - Liquid crystal display device and method of manufacturing the same - Google Patents
Liquid crystal display device and method of manufacturing the sameInfo
- Publication number
- JP3084981B2 JP3084981B2 JP31221492A JP31221492A JP3084981B2 JP 3084981 B2 JP3084981 B2 JP 3084981B2 JP 31221492 A JP31221492 A JP 31221492A JP 31221492 A JP31221492 A JP 31221492A JP 3084981 B2 JP3084981 B2 JP 3084981B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- pixel electrode
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は表示装置、特にアクティ
ブマトリクス型の液晶表示装置及びその製造方法に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to an active matrix type liquid crystal display device and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、２枚の基板間に液晶を挟持し、少
なくとも一方の基板上にスイッチング素子を形成したア
クティブマトリクス液晶表示装置の一画素部分は、たと
えば図１、及び図１のＸ−Ｘ’間に於ける断面図である
図２に示す様な構成となっている。ガラス、石英、サフ
ァイア等の基板１１上に不純物を添加した多結晶シリコ
ン等のＮ+ シリコン薄膜からなるソース領域１２・ドレ
イン領域１３が形成されている。これらのソース領域１
２・ドレイン領域１３の上側に接して、この両者を結ぶ
様に多結晶シリコン等のシリコン薄膜からなるチャネル
領域１４が設けられている。これら全体をシリコン酸化
膜等の絶縁膜から成るゲート絶縁膜１５が被覆してお
り、この上に金属、透明導電膜等から成るゲート電極、
兼走査線１６が形成されている。この上に、シリコン酸
化膜等の絶縁膜から成る層間絶縁膜１７が被膜してお
り、コンタクト・ホール１８を介して、金属、透明導電
膜等から成る信号線１９、同じく画素電極２０がソース
領域１２・ドレイン領域１３に各々接続されている。こ
の時、画素電極２０は前段の走査線に重なっており、保
持容量を形成している。この様に画素電極と信号線は同
一平面上に形成するのが一般的である。2. Description of the Related Art Conventionally, one pixel portion of an active matrix liquid crystal display device in which a liquid crystal is sandwiched between two substrates and a switching element is formed on at least one substrate is, for example, shown in FIG. It has a configuration as shown in FIG. 2 which is a cross-sectional view between X ′. A source region 12 and a drain region 13 made of an N + silicon thin film made of doped polycrystalline silicon or the like are formed on a substrate 11 made of glass, quartz, sapphire or the like. These source areas 1
2. A channel region 14 made of a silicon thin film such as polycrystalline silicon is provided in contact with the upper side of the drain region 13 so as to connect the two. A gate insulating film 15 made of an insulating film such as a silicon oxide film covers the whole of them, and a gate electrode made of a metal, a transparent conductive film or the like is formed thereon.
A scanning line 16 is formed. An interlayer insulating film 17 made of an insulating film such as a silicon oxide film is coated thereon, and a signal line 19 made of a metal, a transparent conductive film or the like, and a pixel electrode 20 are also formed through a contact hole 18 in a source region. 12 and the drain region 13. At this time, the pixel electrode 20 overlaps the previous scanning line, forming a storage capacitor. As described above, the pixel electrode and the signal line are generally formed on the same plane.
【０００３】しかしこの場合、画素電極と信号線がショ
ートしない様に間隔をあけなければならず、開口率の低
下が問題となる。 その対策として、信号線を先に形成
し、その上に絶縁膜を堆積した後、画素電極を形成する
方法が提案されている。この方法を用いると、画素電極
を信号線上にまで延ばす事が出来るので、大幅な開口率
の向上が期待出来る。その一例を図３、及び図３のＸ−
Ｘ’間に於ける断面図である図４に示す。ガラス、石
英、サファイア等の基板３１上に不純物を添加した多結
晶シリコン等のＮ+ シリコン薄膜からなるソース領域３
２・ドレイン領域３３が形成されている。これらのソー
ス領域３２・ドレイン領域３３の上側に接して、この両
者を結ぶ様に多結晶シリコン等のシリコン薄膜からなる
チャネル領域３４が設けられている。これら全体をシリ
コン酸化膜等の絶縁膜から成るゲート絶縁膜３５が被覆
しており、この上に金属、透明導電膜等から成るゲート
電極、兼走査線３６が形成されている。この上に、シリ
コン酸化膜等の絶縁膜から成る層間絶縁膜３７が被膜し
ており、コンタクト・ホール３８を介して、金属、透明
導電膜等から成る信号線３９がソース領域３２と接続さ
れている。この上に、第二の層間絶縁膜４０が堆積さ
れ、第二のコンタクト・ホール４１を介して、画素電極
４２がドレイン領域３３と接続されている。この時、画
素電極２０は前段の走査線に重なって、保持容量を形成
すると共に、信号線上にも延びて開口率を向上させてい
る。信号線と画素電極を重ね合わせた場合、クロストー
クの発生が危惧されるが、信号線上に堆積する絶縁膜を
充分厚くする事で回避できる。その理由から、この絶縁
膜には、膜厚を厚くでき、また比較的誘電率の大きいポ
リイミドが用いられる。[0003] In this case, however, the pixel electrode and the signal line must be spaced apart from each other so as not to be short-circuited. As a countermeasure, a method has been proposed in which a signal line is formed first, an insulating film is deposited thereon, and then a pixel electrode is formed. When this method is used, the pixel electrode can be extended over the signal line, so that a significant improvement in aperture ratio can be expected. One example is shown in FIG. 3 and X- in FIG.
FIG. 4 is a sectional view taken along the line X ′. Source region 3 made of an N + silicon thin film such as polycrystalline silicon doped with impurities on a substrate 31 of glass, quartz, sapphire or the like.
2. A drain region 33 is formed. A channel region 34 made of a silicon thin film such as polycrystalline silicon is provided in contact with the upper side of the source region 32 and the drain region 33 so as to connect the two. A gate insulating film 35 made of an insulating film such as a silicon oxide film covers the whole of them, and a gate electrode made of a metal, a transparent conductive film or the like, and a scanning line 36 are formed thereon. On top of this, an interlayer insulating film 37 made of an insulating film such as a silicon oxide film is coated. I have. On this, a second interlayer insulating film 40 is deposited, and the pixel electrode 42 is connected to the drain region 33 via the second contact hole 41. At this time, the pixel electrode 20 overlaps the previous scanning line to form a storage capacitor and also extends over the signal line to improve the aperture ratio. When the signal line and the pixel electrode are overlapped with each other, crosstalk may occur, but this can be avoided by making the insulating film deposited on the signal line sufficiently thick. For this reason, a polyimide having a relatively large dielectric constant can be used for the insulating film.
【０００４】[0004]
【発明が解決しようとする課題】しかし、従来技術には
以下に述べるような課題があった。即ち、図４に見る如
く、信号線上に絶縁膜を堆積する事で、走査線上には第
一の絶縁膜と第二の絶縁膜が形成される。従って、画素
電極と前段の走査線間で形成される保持容量は極めて小
さいものになってしまう。特に、第二の絶縁膜としてポ
リイミドを用いた場合は顕著である。これに対し、図
５、及び図５のＸ−Ｘ’間に於ける断面図である図６に
示す様に、保持容量を得る為に透明導電膜からなる電極
５１を設ける等の提案も成されているが、工程が大幅に
増加するので必ずしも良い方法とは言えない。However, the prior art has the following problems. That is, as shown in FIG. 4, by depositing an insulating film on the signal line, a first insulating film and a second insulating film are formed on the scanning line. Therefore, the storage capacitance formed between the pixel electrode and the preceding scanning line becomes extremely small. This is particularly noticeable when polyimide is used as the second insulating film. On the other hand, as shown in FIG. 5 and FIG. 6 which is a cross-sectional view taken along line XX ′ of FIG. 5, there has been proposed a method of providing an electrode 51 made of a transparent conductive film in order to obtain a storage capacitor. However, this method is not necessarily a good method because the number of steps is greatly increased.
【０００５】本発明は以上の様な問題点を解決するもの
であり、その目的とするところは信号線を先に形成し、
その上に絶縁膜を堆積した後、画素電極を形成する構造
を採用したとしても、製造工程を大幅に増加させる事な
く充分な保持容量を形成する方法を提案する事である。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object thereof is to form a signal line first,
It is an object of the present invention to propose a method of forming a sufficient storage capacitor without significantly increasing the number of manufacturing steps, even if a structure in which a pixel electrode is formed after an insulating film is deposited thereon.
【０００６】[0006]
【課題を解決するための手段】本発明は、複数の走査線
と、複数の信号線と、前記各走査線と前記各信号線に接
続されたトランジスタと、前記トランジスタに接続され
た画素電極とを有する液晶表示装置において、基板にシ
リコンからなる薄膜トランジスタのソース・ドレイン
と、前記ソース・ドレイン上にゲート絶縁膜を介して配
置されたゲート電極と、前記ゲート電極上に配置された
第１絶縁膜と、前記第１絶縁膜のコンタクトホールを介
して前記ソースに接続されるように配置された信号線
と、前記信号線上に配置された第２絶縁膜と、前記第２
及び第１絶縁膜のコンタクトホールを介して前記ドレイ
ンに接続されるように配置された画素電極とを有し、前
記画素電極は隣接する走査線と重なって保持容量が形成
されてなり、前記走査線上には前記第２絶縁膜が除去さ
れてなることを特徴とする。本発明は、複数の走査線
と、複数の信号線と、前記各走査線と前記各信号線に接
続されたトランジスタと、前記トランジスタに接続され
た画素電極とを有し、前記画素電極は隣接する走査線と
重なって保持容量が形成されてなる液晶表示装置の製造
方法において、本発明は、基板に薄膜トランジスタのソ
ース・ドレインとなるシリコンを形成する工程と、前記
シリコン上にゲート絶縁膜を介してゲート電極を形成す
る工程と、前記ゲート電極上に第１絶縁膜を形成する工
程と、前記第１絶縁膜のコンタクトホールを介して前記
ソースに接続されるように信号線を形成する工程と、前
記信号線上に第２絶縁膜を形成する工程と、前記第２及
び第１絶縁膜のコンタクトホールを介して前記ドレイン
に接続されるように画素電極を形成する工程とを有し、
前記第２コンタクトホールを形成する際に、同時に前記
走査線上の前記第２絶縁膜を除去することを特徴とす
る。The present invention comprises a plurality of scanning lines, a plurality of signal lines, a transistor connected to each of the scanning lines and each of the signal lines, and a pixel electrode connected to the transistor. , A source / drain of a thin film transistor made of silicon on a substrate, a gate electrode disposed on the source / drain via a gate insulating film, and a first insulating film disposed on the gate electrode A signal line disposed so as to be connected to the source via a contact hole of the first insulating film; a second insulating film disposed on the signal line;
And a pixel electrode arranged to be connected to the drain via a contact hole of the first insulating film, wherein the pixel electrode overlaps an adjacent scanning line to form a storage capacitor, and The second insulating film is removed on the line. The present invention includes a plurality of scanning lines, a plurality of signal lines, a transistor connected to each of the scanning lines and each of the signal lines, and a pixel electrode connected to the transistor. In a method of manufacturing a liquid crystal display device in which a storage capacitor is formed so as to overlap with a scanning line to be formed, the present invention provides a method of forming silicon to be a source / drain of a thin film transistor on a substrate, Forming a gate electrode, forming a first insulating film on the gate electrode, and forming a signal line to be connected to the source through a contact hole of the first insulating film. Forming a second insulating film on the signal line; and forming a pixel electrode so as to be connected to the drain via a contact hole of the second and first insulating films. And,
When forming the second contact hole, the second insulating film on the scanning line is removed at the same time.
【０００７】[0007]
【作用】走査線上に形成された絶縁膜の一部をエッチン
グする事により、前段の走査線と画素電極間で形成され
る容量を大きくできる。これにより、開口率が大きく出
来ると共に、充分大きな保持容量が得られる事で、優れ
た画質の液晶表示装置の実現が可能となった。The capacitance formed between the previous scanning line and the pixel electrode can be increased by etching a part of the insulating film formed on the scanning line. As a result, the aperture ratio can be increased and a sufficiently large storage capacity can be obtained, so that a liquid crystal display device having excellent image quality can be realized.
【０００８】[0008]
（実施例１）図７は本発明の実施例を示す構造断面図で
ある。ガラス基板７０１上にＮ+ ポリシリコンからなる
ソース領域７０２・ドレイン領域７０３が形成され、こ
れらソース領域７０２・ドレイン領域７０３の上側に接
して、この両者を結ぶ様にポリシリコンからなるチャネ
ル領域７０４が設けられている。これら全体をシリコン
酸化膜から成るゲート絶縁膜７０５が被覆しており、こ
の上にゲート電極、兼走査線７０６が形成されている。(Embodiment 1) FIG. 7 is a structural sectional view showing an embodiment of the present invention. A source region 702 and a drain region 703 made of N + polysilicon are formed on a glass substrate 701, and a channel region 704 made of polysilicon is formed in contact with the upper side of the source region 702 and the drain region 703 so as to connect them. Is provided. The whole is covered with a gate insulating film 705 made of a silicon oxide film, on which a gate electrode and a scanning line 706 are formed.
【０００９】この上に、シリコン酸化膜から成る層間絶
縁膜７０７が被膜しており、コンタクト・ホール７０８
を介して、アルミニウムから成る信号線７０９がソース
領域７０２と接続されている。この上に、ポリイミド膜
７１０が堆積されており、第二のコンタクト・ホール７
１１を介して、画素電極７１２がドレイン領域７０３と
接続されている。同時に、画素電極７１２は前段の走査
線に重なって保持容量が形成されるが、この時走査線上
に形成されたポリイミド膜は予め除去されており、保持
容量を構成しているキャパシタ絶縁膜はシリコン酸化膜
から成る層間絶縁膜７０７のみであり、これに依って充
分大きな保持容量が得られる。On top of this, an interlayer insulating film 707 made of a silicon oxide film is coated, and a contact hole 708 is formed.
, A signal line 709 made of aluminum is connected to the source region 702. On this, a polyimide film 710 is deposited, and a second contact hole 7 is formed.
11, the pixel electrode 712 is connected to the drain region 703. At the same time, the pixel electrode 712 overlaps the previous scanning line to form a storage capacitor. At this time, the polyimide film formed on the scanning line is removed in advance, and the capacitor insulating film forming the storage capacitor is made of silicon. Only the interlayer insulating film 707 made of an oxide film is provided, whereby a sufficiently large storage capacity can be obtained.
【００１０】（実施例２）本発明は例えば図８の工程断
面図に示す方法により実現出来る。ガラス基板８０１上
に２０００Å程度のＮ+ ポリシリコンからなるソース領
域８０２・ドレイン領域８０３を形成し、これらソース
領域８０２・ドレイン領域８０３の上側に接して、この
両者を結ぶ様に２５０Å程度のポリシリコンからなるチ
ャネル領域８０４を設ける。これら全体を１２００Å程
度のシリコン酸化膜から成るゲート絶縁膜８０５で被覆
し、この上にクロム等からなるゲート電極、兼走査線８
０６を形成する（図８（ａ）参照）。(Embodiment 2) The present invention can be realized, for example, by the method shown in the process sectional view of FIG. A source region 802 and a drain region 803 of about 2000.degree. N.sup. + Polysilicon are formed on a glass substrate 801, and contact with the upper side of the source region 802 and the drain region 803 to form a polysilicon of about 250.degree. Is provided. The whole is covered with a gate insulating film 805 made of a silicon oxide film of about 1200 ° and a gate electrode made of chromium or the like and a scanning line 8 are formed thereon.
06 (see FIG. 8A).
【００１１】この上に、５０００Å程度のシリコン酸化
膜から成る層間絶縁膜８０７を堆積し、コンタクト・ホ
ール８０８を開口して、アルミニウムから成る信号線８
０９をソース領域８０２と接続する（図８（ｂ）参
照）。On this, an interlayer insulating film 807 made of a silicon oxide film of about 5000 ° is deposited, a contact hole 808 is opened, and a signal line 8 made of aluminum is formed.
09 is connected to the source region 802 (see FIG. 8B).
【００１２】この上に、１μｍ程度のポリイミド膜８１
０を堆積した後、レジストパターン８１１を形成する。
このレジストパターン８１１を用いてポリイミド膜８１
０のエッチングを行なうが、実際にはレジストパターン
８１１形成時の現像工程において、ポリイミド膜８１０
もエッチングされる（図８（ｃ）参照）。On this, a polyimide film 81 of about 1 μm is formed.
After depositing 0, a resist pattern 811 is formed.
Using this resist pattern 811, a polyimide film 81 is formed.
However, in the development step when the resist pattern 811 is formed, the polyimide film 810 is actually etched.
Is also etched (see FIG. 8C).
【００１３】次に再度レジストパターン８１２を形成
し、これをマスクにシリコン酸化膜から成る層間絶縁膜
８０７をエッチングして、第二のコンタクト・ホール８
１３を開口する（図８（ｄ）参照）。Next, a resist pattern 812 is formed again, and using this as a mask, an interlayer insulating film 807 made of a silicon oxide film is etched to form a second contact hole 8.
13 is opened (see FIG. 8D).
【００１４】最後に、画素電極８１４をドレイン領域８
０３と接続し、同時に、前段の走査線に重ねて保持容量
を形成する（図８（ｅ）参照）。Finally, the pixel electrode 814 is connected to the drain region 8
03, and at the same time, a storage capacitor is formed so as to overlap the previous scanning line (see FIG. 8E).
【００１５】（実施例３）本発明の他の実施例を図９の
工程断面図を用いて説明する。石英基板９０１上に１５
００Å程度のＰ+ ポリシリコンからなるソース領域９０
２・ドレイン領域９０３を形成し、これらソース領域９
０２・ドレイン領域９０３の上側に接して、この両者を
結ぶ様に５００Å程度のポリシリコンからなるチャネル
領域９０４を設ける。これら全体を１５００Å程度のシ
リコン酸化膜から成るゲート絶縁膜９０５で被覆し、こ
の上にタンタル等からなるゲート電極、兼走査線９０６
を形成する（図９（ａ）参照）。(Embodiment 3) Another embodiment of the present invention will be described with reference to the process sectional view of FIG. 15 on quartz substrate 901
Source region 90 of P + polysilicon of about 00 °
2. A drain region 903 is formed and these source regions 9
02. A channel region 904 made of polysilicon of about 500 ° is provided in contact with the upper side of the drain region 903 so as to connect the two. The whole is covered with a gate insulating film 905 made of a silicon oxide film of about 1500 ° and a gate electrode made of tantalum or the like and a scanning line 906 are formed thereon.
Is formed (see FIG. 9A).
【００１６】この上に、５０００Å程度のシリコン窒化
膜から成る層間絶縁膜９０７を堆積し、コンタクト・ホ
ール９０８を開口して、アルミニウムから成る信号線９
０９をソース領域９０２と接続する（図９（ｂ）参
照）。On this, an interlayer insulating film 907 made of a silicon nitride film of about 5000 ° is deposited, a contact hole 908 is opened, and a signal line 9 made of aluminum is formed.
09 is connected to the source region 902 (see FIG. 9B).
【００１７】この上に、５０００Å程度のシリコン酸化
膜から成る第二の層間絶縁膜９１０を堆積し、レジスト
パターン９１１を形成する。このレジストパターン９１
１を用いて、例えば弗酸溶液等により第二の層間絶縁膜
９１０のエッチングを行なう（図９（ｃ）参照）。On this, a second interlayer insulating film 910 made of a silicon oxide film of about 5000 ° is deposited to form a resist pattern 911. This resist pattern 91
Using 1, the second interlayer insulating film 910 is etched with, for example, a hydrofluoric acid solution or the like (see FIG. 9C).
【００１８】次に再度レジストパターン９１２を形成
し、これをマスクにシリコン窒化膜から成る層間絶縁膜
９０７をエッチングして、第二のコンタクト・ホール９
１３を開口する（図９（ｄ）参照）。Next, a resist pattern 912 is formed again, and using this as a mask, the interlayer insulating film 907 made of a silicon nitride film is etched to form a second contact hole 9.
13 is opened (see FIG. 9D).
【００１９】最後に、画素電極９１４をドレイン領域９
０３と接続し、同時に、前段の走査線に重ねて保持容量
を形成する（図９（ｅ）参照）。Finally, the pixel electrode 914 is connected to the drain region 9.
03, and at the same time, a storage capacitor is formed so as to overlap the previous scanning line (see FIG. 9E).
【００２０】（実施例４）本発明の他の実施例を図１０
の工程断面図を用いて説明する。ガラス基板１００１上
に膜厚４００Å程度のＮ+ポリシリコンからなるソース
領域１００２・ドレイン領域１００３と、同様に膜厚４
００Å程度のポリシリコンからなるチャネル領域１００
４を設ける。これら全体を１０００Å程度のシリコン酸
化膜から成るゲート絶縁膜１００５で被覆し、この上に
タンタル等からなるゲート電極、兼走査線１００６を形
成する（図１０（ａ）参照）。(Embodiment 4) FIG. 10 shows another embodiment of the present invention.
This will be described with reference to the process sectional views of FIG. A source region 1002 and a drain region 1003 made of N + polysilicon having a thickness of about 400 °
Channel region 100 made of polysilicon of about 00 °
4 is provided. These are entirely covered with a gate insulating film 1005 made of a silicon oxide film of about 1000 °, and a gate electrode made of tantalum or the like and a scanning line 1006 are formed thereon (see FIG. 10A).
【００２１】この上に、５０００Å程度のシリコン酸化
膜から成る層間絶縁膜１００７を堆積し、コンタクト・
ホール１００８を開口して、アルミニウムから成る信号
線１００９をソース領域１００２と接続する。また同時
にドレイン電極１０１０も形成する（図１０（ｂ）参
照）。On top of this, an interlayer insulating film 1007 made of a silicon oxide film of about 5000.degree.
A hole 1008 is opened, and a signal line 1009 made of aluminum is connected to the source region 1002. At the same time, a drain electrode 1010 is formed (see FIG. 10B).
【００２２】この上に、１μｍ程度のポリイミド膜１０
１１を堆積した後、レジストパターン１０１２を形成す
る。このレジストパターン１０１２を用いてポリイミド
膜１０１１のエッチングを行なうが、実際にはレジスト
パターン１０１２形成時の現像工程において、ポリイミ
ド膜１０１１もエッチングされる。こうして第二のコン
タクト・ホール１０１３の開口と走査線１００６上のポ
リイミド膜１０１１のエッチングが終了する（図１０
（ｃ）参照）。On top of this, a polyimide film 10 of about 1 μm
After depositing 11, a resist pattern 1012 is formed. The polyimide film 1011 is etched using the resist pattern 1012. In actuality, the polyimide film 1011 is also etched in a developing process when the resist pattern 1012 is formed. Thus, the etching of the polyimide film 1011 on the opening of the second contact hole 1013 and the scanning line 1006 is completed (FIG. 10).
(C)).
【００２３】最後に、画素電極１０１４をドレイン電極
１０１０と接続し、同時に、前段の走査線に重ねて保持
容量を形成する（図１０（ｄ）参照）。Finally, the pixel electrode 1014 is connected to the drain electrode 1010, and at the same time, a storage capacitor is formed so as to overlap the preceding scanning line (see FIG. 10D).
【００２４】[0024]
【発明の効果】本発明を用いる事により、開口率が大き
く出来ると共に、充分大きな保持容量が得られる事で、
優れた画質の液晶表示装置の実現が可能となった。According to the present invention, the aperture ratio can be increased, and a sufficiently large storage capacity can be obtained.
It has become possible to realize a liquid crystal display device with excellent image quality.
【図１】従来型のアクティブマトリクス液晶表示装置に
於ける一画素部分の例を表わす図。FIG. 1 is a diagram showing an example of one pixel portion in a conventional active matrix liquid crystal display device.
【図２】図１のＸ−Ｘ’間に於ける断面図。FIG. 2 is a sectional view taken along line X-X 'of FIG.
【図３】従来型のアクティブマトリクス液晶表示装置に
於ける一画素部分の他の例を表わす図。FIG. 3 is a diagram showing another example of one pixel portion in a conventional active matrix liquid crystal display device.
【図４】図３のＸ−Ｘ’間に於ける断面図。FIG. 4 is a sectional view taken along the line X-X ′ of FIG. 3;
【図５】従来型のアクティブマトリクス液晶表示装置に
於ける一画素部分の他の例を表わす図。FIG. 5 is a diagram showing another example of one pixel portion in a conventional active matrix liquid crystal display device.
【図６】図５のＸ−Ｘ’間に於ける断面図。FIG. 6 is a sectional view taken along the line X-X ′ in FIG. 5;
【図７】本発明の実施例を示す構造断面図。FIG. 7 is a structural sectional view showing an embodiment of the present invention.
【図８】本発明の実施例を実現する為の工程断面図。FIG. 8 is a process sectional view for realizing the embodiment of the present invention.
【図９】本発明を実現する為の他の実指例の工程断面
図。FIG. 9 is a process sectional view of another actual finger example for realizing the present invention.
【図１０】本発明を実現する為の他の実施例の工程断面
図。FIG. 10 is a process sectional view of another embodiment for realizing the present invention.
１１，３１，７０１，８０１，９０１，１００１・・・
基板 １２，３２，７０２，８０２，９０２，１００２・・・
ソース領域 １３，３３，７０３，８０３，９０３，１００３・・・
ドレイン領域 １４，３４，７０４，８０４，９０４，１００４・・・
チャネル領域 １５，３５，７０５，８０５，９０５，１００５・・・
ゲート絶縁膜 １６，３６，７０６，８０６，９０６，１００６・・・
ゲート電極及び走査線 １７，３７，７０７，８０７，９０７，１００７・・・
層間絶縁膜 １８，３８，７０８，８０８，９０８，１００８・・・
コンタクト・ホール １９，３９，７０９，８０９，９０９，１００９・・・
信号線 ７１０，８１０，１０１１・・・ポリイミド膜 ２０，４２，７１２，８１４，９１４，１０１４・・・
画素電極 ４０，９１０・・・第二の層間絶縁膜 ４１，７１１，８１３，９１３，１０１３・・・第二の
コンタクト・ホール ５１・・・透明導電膜からなる保持容量形成の為の電極 ８１１，８１２，９１１，９１２，１０１２・・・レジ
ストパターン １０１０・・・ドレイン電極11,31,701,801,901,1001 ...
Substrate 12, 32, 702, 802, 902, 1002 ...
Source regions 13, 33, 703, 803, 903, 1003,...
Drain regions 14, 34, 704, 804, 904, 1004 ...
Channel region 15, 35, 705, 805, 905, 1005 ...
Gate insulating film 16, 36, 706, 806, 906, 1006 ...
Gate electrode and scanning line 17, 37, 707, 807, 907, 1007 ...
Interlayer insulating film 18, 38, 708, 808, 908, 1008 ...
Contact holes 19, 39, 709, 809, 909, 1009 ...
Signal lines 710, 810, 1011 ... polyimide film 20, 42, 712, 814, 914, 1014 ...
Pixel electrodes 40, 910: second interlayer insulating film 41, 711, 813, 913, 1013: second contact hole 51: electrode 811 for forming a storage capacitor made of a transparent conductive film 812, 911, 912, 1012: resist pattern 1010: drain electrode
Claims (3)
各走査線と前記各信号線に接続されたトランジスタと、
前記トランジスタに接続された画素電極とを有する液晶
表示装置において、 基板にシリコンからなる薄膜トランジスタのソース・ド
レインと、前記ソース・ドレイン上にゲート絶縁膜を介
して配置されたゲート電極と、前記ゲート電極上に配置
された第１絶縁膜と、前記第１絶縁膜のコンタクトホー
ルを介して前記ソースに接続されるように配置された信
号線と、前記信号線上に配置された第２絶縁膜と、前記
第２及び第１絶縁膜のコンタクトホールを介して前記ド
レインに接続されるように配置された画素電極とを有
し、前記画素電極は隣接する走査線と重なって保持容量
が形成されてなり、前記走査線上には前記第２絶縁膜が
除去されてなることを特徴とする液晶表示装置。A plurality of scanning lines, a plurality of signal lines, a transistor connected to each of the scanning lines and each of the signal lines,
In a liquid crystal display device having a pixel electrode connected to the transistor, a source / drain of a thin film transistor made of silicon on a substrate, a gate electrode disposed on the source / drain via a gate insulating film, and the gate electrode A first insulating film disposed thereon, a signal line disposed so as to be connected to the source via a contact hole of the first insulating film, and a second insulating film disposed on the signal line; A pixel electrode disposed so as to be connected to the drain via contact holes of the second and first insulating films, wherein the pixel electrode overlaps an adjacent scanning line to form a storage capacitor. A liquid crystal display device, wherein the second insulating film is removed on the scanning lines.
ることを特徴とする請求項１に記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the second insulating film is made of a polyimide film.
各走査線と前記各信号線に接続されたトランジスタと、
前記トランジスタに接続された画素電極とを有し、前記
画素電極は隣接する走査線と重なって保持容量が形成さ
れてなる液晶表示装置の製造方法において、 基板に薄膜トランジスタのソース・ドレインとなるシリ
コンを形成する工程と、前記シリコン上にゲート絶縁膜
を介してゲート電極を形成する工程と、前記ゲート電極
上に第１絶縁膜を形成する工程と、前記第１絶縁膜のコ
ンタクトホールを介して前記ソースに接続されるように
信号線を形成する工程と、前記信号線上に第２絶縁膜を
形成する工程と、前記第２及び第１絶縁膜のコンタクト
ホールを介して前記ドレインに接続されるように画素電
極を形成する工程とを有し、前記第２コンタクトホール
を形成する際に、同時に前記走査線上の前記第２絶縁膜
を除去することを特徴とする液晶表示装置の製造方法。3. A plurality of scanning lines, a plurality of signal lines, a transistor connected to each of the scanning lines and each of the signal lines,
A pixel electrode connected to the transistor, wherein the pixel electrode overlaps an adjacent scanning line to form a storage capacitor. Forming, a step of forming a gate electrode on the silicon via a gate insulating film, a step of forming a first insulating film on the gate electrode, and forming the first insulating film through a contact hole of the first insulating film. Forming a signal line so as to be connected to the source, forming a second insulating film on the signal line, and connecting to the drain via contact holes in the second and first insulating films. Forming a second contact hole at the same time as forming the second contact hole. A method for manufacturing a liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31221492A JP3084981B2 (en) | 1992-11-20 | 1992-11-20 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31221492A JP3084981B2 (en) | 1992-11-20 | 1992-11-20 | Liquid crystal display device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06160902A JPH06160902A (en) | 1994-06-07 |
| JP3084981B2 true JP3084981B2 (en) | 2000-09-04 |
Family
ID=18026570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31221492A Expired - Lifetime JP3084981B2 (en) | 1992-11-20 | 1992-11-20 | Liquid crystal display device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084981B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001290172A (en) * | 1995-08-11 | 2001-10-19 | Sharp Corp | Liquid crystal display device |
| JP3541026B2 (en) * | 1995-08-11 | 2004-07-07 | シャープ株式会社 | Liquid crystal display device and active matrix substrate |
| JPH1010583A (en) * | 1996-04-22 | 1998-01-16 | Sharp Corp | Production of active matrix substrate and its active matrix substrate |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP3127894B2 (en) | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | Active matrix type liquid crystal display |
| CN101401030B (en) | 2006-03-15 | 2011-01-12 | 夏普株式会社 | Active matrix substrate, display device and television receiver |
| JP4628393B2 (en) * | 2007-04-24 | 2011-02-09 | 株式会社半導体エネルギー研究所 | Method for manufacturing active matrix liquid crystal display device |
| JP5044273B2 (en) * | 2007-04-27 | 2012-10-10 | 三菱電機株式会社 | Thin film transistor array substrate, manufacturing method thereof, and display device |
| JP5098682B2 (en) * | 2008-02-15 | 2012-12-12 | セイコーエプソン株式会社 | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
| JP5108121B2 (en) * | 2011-01-11 | 2012-12-26 | シャープ株式会社 | Filter holding device, filter cleaning device, and air conditioner |
| JP2011158923A (en) * | 2011-05-11 | 2011-08-18 | Semiconductor Energy Lab Co Ltd | Display device |
| KR20200139701A (en) * | 2018-03-30 | 2020-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
-
1992
- 1992-11-20 JP JP31221492A patent/JP3084981B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06160902A (en) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737049A (en) | Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor | |
| US5990998A (en) | Active matrix liquid crystal display and related method | |
| US6917393B2 (en) | Liquid crystal display device | |
| JP3084981B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH09218424A (en) | Liquid crystal display element of thin-film transistors and its production | |
| KR100308367B1 (en) | Active matrix substrate | |
| US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100386631B1 (en) | liquid crystal display and method for fabricating the same | |
| JP3127619B2 (en) | Active matrix substrate | |
| JPH04280231A (en) | Thin film transistor array substrate and manufacture thereof | |
| JPH0580650B2 (en) | ||
| JP3326832B2 (en) | Liquid crystal display | |
| JPH08213626A (en) | Thin film semiconductor device and its manufacture | |
| JPH0792491A (en) | Thin-film transistor substrate for active matrix display device | |
| JPH06130415A (en) | Manufacture of tft matrix | |
| JPH0812539B2 (en) | Display device and manufacturing method thereof | |
| JPH01234831A (en) | Thin film transistor with signal storage capacitor | |
| JPH0444251B2 (en) | ||
| JP3263894B2 (en) | Active matrix display device and method of manufacturing the same | |
| JP4075220B2 (en) | Display panel and manufacturing method thereof | |
| JP3011210B2 (en) | Active matrix substrate manufacturing method | |
| KR0175384B1 (en) | Method of producing thin film transistor for liquid crystal device | |
| JPH0553139A (en) | Thin-film transistor element array | |
| JPH04253031A (en) | Manufacture of liquid crystal display device | |
| KR940004243B1 (en) | Liquid crystal display devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |