JPH0444251B2 - - Google Patents
Info
- Publication number
- JPH0444251B2 JPH0444251B2 JP57009189A JP918982A JPH0444251B2 JP H0444251 B2 JPH0444251 B2 JP H0444251B2 JP 57009189 A JP57009189 A JP 57009189A JP 918982 A JP918982 A JP 918982A JP H0444251 B2 JPH0444251 B2 JP H0444251B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- liquid crystal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 49
- 239000010408 film Substances 0.000 claims description 45
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明はマトリツクス型液晶表示装置に関し、
より詳しくは、各絵素に薄膜トランジスタを付加
したマトリツクス型液晶表示装置の表示品位の改
良に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a matrix type liquid crystal display device.
More specifically, the present invention relates to improving the display quality of a matrix type liquid crystal display device in which a thin film transistor is added to each picture element.
一般に、各絵素にMOSトランジスタあるいは
薄膜トランジスタ（TFT）などのスイツチング
素子を付加することにより、液晶表示装置の高デ
ユーテイ化および高コントラスト表示化を達成す
ることができる。 Generally, by adding a switching element such as a MOS transistor or a thin film transistor (TFT) to each picture element, a high duty cycle and high contrast display of a liquid crystal display device can be achieved.
MOSトランジスタを各絵素に付加することは、
基板がシリコン（Si）に限られるために、液晶表
示装置の大面積表示が困難で基板も高価となり、
偏光フイルタを２枚使用する表示コントラストの
優れたTN−FEMには不適当であるのに対し、
ガラス基板上に薄膜トランジスタを形成した液晶
表示装置では、各絵素にMOSトランジスタを付
加する場合の上記のような制約がないため、注目
されている。 Adding a MOS transistor to each picture element is
Since the substrate is limited to silicon (Si), it is difficult to display a large area on a liquid crystal display device, and the substrate is also expensive.
While it is unsuitable for TN-FEM, which uses two polarizing filters and has excellent display contrast,
Liquid crystal display devices in which thin film transistors are formed on glass substrates are attracting attention because they do not have the above-mentioned restrictions when adding a MOS transistor to each picture element.
そこで、先ず、第１図の等価回路を参照して、
各絵素に薄膜トランジスタを付加したマトリツク
ス型液晶表示装置の動作原理を説明する。 Therefore, first, referring to the equivalent circuit in Figure 1,
The operating principle of a matrix type liquid crystal display device in which a thin film transistor is added to each picture element will be explained.
第１図に示すように、上記マトリツクス型液晶
表示装置の各絵素１０には、薄膜トランジスタ１
１と薄膜トランジスタ１２が夫々１個づつ付加さ
れており、薄膜コンデンサ１２と液晶の静電容量
１３とは並列に接続され、また、薄膜トランジス
タ１１と薄膜トランジスタ１２とは直列に接続さ
れている。 As shown in FIG. 1, each picture element 10 of the matrix type liquid crystal display device includes a thin film transistor 1.
1 and a thin film transistor 12 are added, the thin film capacitor 12 and the liquid crystal capacitance 13 are connected in parallel, and the thin film transistor 11 and the thin film transistor 12 are connected in series.
上記各絵素１０の表示は、薄膜トランジスタ１
１のゲート電極と接続した行電極１４に走査信号
を与え、上記薄膜トランジスタ１１のソース電極
と接続した列電極１５にデータ信号を与えること
により、薄膜コンデンサ１２の充放電を制御、即
ち、液晶に印加される電圧を制御して行われる。 The display of each picture element 10 above is a thin film transistor 1
By applying a scanning signal to the row electrode 14 connected to the gate electrode of the thin film transistor 11, and by applying a data signal to the column electrode 15 connected to the source electrode of the thin film transistor 11, charging and discharging of the thin film capacitor 12 is controlled, that is, the voltage is applied to the liquid crystal. This is done by controlling the applied voltage.
上記の如き動作原理を有するマトリツクス型液
晶表示装置としては、従来より、第２図に示すよ
うなものが一般に知られている。 As a matrix type liquid crystal display device having the above-mentioned operating principle, the one shown in FIG. 2 is generally known.
上記第２図において、２１は薄膜トランジス
タ、２２は薄膜トランジスタ１２の一方の電極で
あつて薄膜トランジスタ２１のドレイン電極およ
び表示電極を兼ねている。２４は薄膜トランジス
タ２１のゲート電極と接続した行電極、２５は上
記薄膜トランジスタのソース電極と接続した列電
極、２６は上記行電極２４と列電極２５を絶縁す
るための絶縁膜である。これら行電極２４と列電
極２５は、各絵素１０間に形成されている。 In FIG. 2, 21 is a thin film transistor, and 22 is one electrode of the thin film transistor 12, which also serves as the drain electrode and display electrode of the thin film transistor 21. 24 is a row electrode connected to the gate electrode of the thin film transistor 21; 25 is a column electrode connected to the source electrode of the thin film transistor; 26 is an insulating film for insulating the row electrode 24 and column electrode 25. These row electrodes 24 and column electrodes 25 are formed between each picture element 10.
上記のような従来のマトリツクス型液晶表示装
置で明るい表示画面を得ようとすれば、行電極２
４および列電極２５の材料として透明導電膜を使
用すればよい。 In order to obtain a bright display screen with the conventional matrix type liquid crystal display device as described above, the row electrode 2
4 and the column electrode 25 may be made of a transparent conductive film.
ところが、透明導電膜の面抵抗は、最良のもの
でも10Ω／口と金属と比べて大きく、行電極２４
および列電極２５での電圧降下のため、薄膜トラ
ンジスタの正常動作が望めない。例えば、10Ω／
口の透明導電膜を、絵素ピツチ1000μm、絵素寸
法970μmのマトリツクス型液晶表示装置に適用す
れば、行電極２４および列電極２５の形成のため
に残された領域は30μm未満となつて、例えば、
行電極２４および列電極２５の巾は10μmとなり、
このとき、11cm隔てた液晶表示装置の両端では、
約110KΩの抵抗値が生じることになり、100ライ
ン走査を1/60秒のフイールド周波数で行うと、薄
膜コンデンサ１２の静電容量CsがCs＝0.1nF／mm2
で、薄膜トランジスタ２１のオン抵抗が通常
100KΩであるから、この電圧降下は無視できな
いことになる。 However, the sheet resistance of the transparent conductive film is larger than that of metal by 10 ohms even if it is the best, and the sheet resistance of the row electrode 24 is large.
Also, due to the voltage drop at the column electrode 25, normal operation of the thin film transistor cannot be expected. For example, 10Ω/
If the transparent conductive film of the opening is applied to a matrix type liquid crystal display device with a pixel pitch of 1000 μm and a pixel size of 970 μm, the area left for forming the row electrodes 24 and column electrodes 25 will be less than 30 μm. for example,
The width of the row electrode 24 and column electrode 25 is 10 μm,
At this time, at both ends of the liquid crystal display device separated by 11 cm,
A resistance value of approximately 110KΩ will occur, and if 100 lines are scanned at a field frequency of 1/60 seconds, the capacitance Cs of the thin film capacitor 12 will be Cs=0.1nF/mm 2
So, the on-resistance of the thin film transistor 21 is normally
Since it is 100KΩ, this voltage drop cannot be ignored.
そこで、行電極２４および列電極２５として、
アルミニウム（Al）もしくは金（Au）等の金属
を使用すれば、上記の電圧降下の問題は解決する
が、このようなマトリツクス型液晶表示装置で
は、格子状にアルミニウム（Al）もしくは金
（Au）の金属配線がなされることになり、開口率
が低下し、表示画面が非常に暗いものとなつて表
示品位の著しい低下をもたらすことになる。 Therefore, as the row electrode 24 and column electrode 25,
The above voltage drop problem can be solved by using metals such as aluminum (Al) or gold (Au), but in such matrix-type liquid crystal display devices, aluminum (Al) or gold (Au) is metal wiring, the aperture ratio decreases, the display screen becomes very dark, and the display quality deteriorates significantly.
本発明は従来のマトリツクス型液晶表示装置に
おける上記事情に鑑みてなされたものであつて、
行電極および列電極を透明電極膜とするととも
に、積層配線技術を用いて行電極および列電極の
形成場所として表示電極の領域をも利用すること
により、行電極および列電極の巾を広くし、透明
導電膜の使用による電圧降下を改善するととも
に、明るい表示画面が得られるようにしたマトリ
ツクス型液晶表示装置を提供することを目的とし
ている。 The present invention has been made in view of the above-mentioned circumstances regarding conventional matrix type liquid crystal display devices, and includes:
The row electrodes and column electrodes are made of transparent electrode films, and the width of the row electrodes and column electrodes is increased by using the display electrode area as a formation site for the row electrodes and column electrodes using laminated wiring technology. The object of the present invention is to provide a matrix type liquid crystal display device which can improve the voltage drop caused by the use of a transparent conductive film and can provide a bright display screen.
本発明の実施例を、第３図ａおよび第３図ｂを
参照しながら説明する。 An embodiment of the invention will be described with reference to FIGS. 3a and 3b.
第３図ａおよび第３図ｂにおいて、３０はガラ
ス等の透明基板であつて、該透明基板３０には、
1500オングストローム（10Ω／口）の透明導電膜
を電子ビーム蒸着した後、該透明導電膜を巾
200μm、抜き巾800μmでフオトエツチングによ
り、ストライプ状にパターン化して、薄膜トラン
ジスタ３１の後述するゲート電極４１と接続され
る行電極３２を形成する。 In FIG. 3a and FIG. 3b, 30 is a transparent substrate such as glass, and the transparent substrate 30 includes:
After electron beam evaporation of a 1500 angstrom (10Ω/hole) transparent conductive film, the width of the transparent conductive film was
A row electrode 32 connected to a gate electrode 41 of the thin film transistor 31, which will be described later, is formed by photoetching to form a stripe pattern with a width of 200 μm and a width of 800 μm.
次に、絶縁膜（第１絶縁膜）３３としてSiO2
をCVD法により0.5μmないし3.0μm堆積した後、
薄膜トランジスタ３１の形成位置のα部分にスル
ーホールを開ける。 Next, as an insulating film (first insulating film) 33, SiO 2
After depositing 0.5μm to 3.0μm by CVD method,
A through hole is made at the α portion where the thin film transistor 31 is to be formed.
上記スルーホールの形成は、CF4プラズマで
SiO2をドライエツチングすることにより行う。 The above through holes are formed using CF4 plasma.
This is done by dry etching SiO 2 .
上記スルーホールの形成後、1500オングストロ
ーム（10Ω／口）の透明導電膜を透明基板３０に
電子ビーム蒸着し、該透明導電膜を巾200μm、抜
き巾800μmでフオトエツチングによりストライプ
状にパターン化して、薄膜トランジスタ３１の後
述するソース電極４４と接続される列電極３４を
形成する。 After forming the above-mentioned through holes, a transparent conductive film of 1500 angstroms (10 Ω/hole) was deposited on the transparent substrate 30 by electron beam evaporation, and the transparent conductive film was patterned into stripes by photoetching with a width of 200 μm and a cutout width of 800 μm. A column electrode 34 is formed to be connected to a source electrode 44 of the thin film transistor 31, which will be described later.
このとき、第３図ｂのβ部分、即ち、上記のス
ルーホールの周辺部分の透明導電膜も同時にエツ
チングする。 At this time, the transparent conductive film in the β portion of FIG. 3b, that is, the peripheral portion of the above-mentioned through hole, is also etched at the same time.
次に、CVD法により、SiO2膜（第２の絶縁膜）
３５を0.5μmないし3.0μm堆積し、CF4プラズマ
によりSiO2膜３５をドライエツチングして、第
３図ａに示すα部分および上記列電極３４のγ部
分に夫々スルーホールを形成する。 Next, by CVD method, SiO 2 film (second insulating film)
35 is deposited to a thickness of 0.5 μm to 3.0 μm, and the SiO 2 film 35 is dry etched using CF 4 plasma to form through holes in the α portion and the γ portion of the column electrode 34, respectively, as shown in FIG. 3A.
次に、1500オングストローム（10Ω／口）の透
明導電膜を電子ビーム蒸着し、第３図ａに示すβ
部分および上記α部分の周辺のδ部分の透明導電
膜をフオトエツチングにより取り除く。上記透明
導電膜は薄膜コンデンサ１２の一方の電極３６と
なる。 Next, a transparent conductive film of 1500 angstroms (10Ω/hole) was deposited by electron beam, and β
The transparent conductive film in the portion and the δ portion around the α portion is removed by photoetching. The transparent conductive film becomes one electrode 36 of the thin film capacitor 12.
上記薄膜コンデンサ１２の絶縁膜（第３の絶縁
膜）３７として、SiO2をCVD法により0.6μm堆
積した後、CF4プラズマでα部分およびγ部分の
SiO2をエツチングする。次に、透明導電膜を
1500オングストローム（10Ω／口）蒸着して、表
示電極のパターンにフオトエツチングし、上記薄
膜コンデンサ１２の他方の電極としても機能する
表示電極３８を形成する。本実施例では、表示電
極３８は一辺970μmの正方形内に形成され、隣接
する絵素１０とは30μmの隔りがある。 As the insulating film (third insulating film) 37 of the thin film capacitor 12, SiO 2 was deposited to a thickness of 0.6 μm by CVD, and then the α and γ parts were deposited using CF 4 plasma.
Etch SiO2 . Next, a transparent conductive film is
A thickness of 1500 angstroms (10 Ω/hole) is deposited and photoetched into the pattern of the display electrode to form the display electrode 38 which also functions as the other electrode of the thin film capacitor 12. In this embodiment, the display electrode 38 is formed within a square with a side of 970 μm, and is separated from adjacent picture elements 10 by 30 μm.
以上の操作により、行電極３２および列電極３
４および上記薄膜コンデンサ１２が形成される。 By the above operations, the row electrode 32 and the column electrode 3
4 and the thin film capacitor 12 described above are formed.
薄膜トランジスタ３１は、ゲート電極４１、ゲ
ート絶縁膜４２、半導体層４３、ソース電極４
４、ドレイン電極４５の順に形成する。 The thin film transistor 31 includes a gate electrode 41, a gate insulating film 42, a semiconductor layer 43, and a source electrode 4.
4. Drain electrode 45 is formed in this order.
先ず、ゲート電極４１として、アルミニウム
（Al）あるいはタンタル（Ta）を蒸着し、α部
分のスルーホールにより行電極３２と接続され
る。 First, aluminum (Al) or tantalum (Ta) is deposited as the gate electrode 41 and connected to the row electrode 32 through a through hole in the α portion.
次に、ゲート電極４１をホウ酸アンモニウム水
溶液中で陽極酸化し、Al2O3あるいはTa2O5のゲ
ート絶縁膜４２を形成する。ゲート絶縁膜４２は
200オングストロームないし10000オングストロー
ムの膜厚である。 Next, the gate electrode 41 is anodized in an aqueous ammonium borate solution to form a gate insulating film 42 of Al 2 O 3 or Ta 2 O 5 . The gate insulating film 42
The film thickness is between 200 angstroms and 10,000 angstroms.
上記ゲート絶縁膜４２の上には、半導体層４３
としてCdS、SiあるいはCdSeもしくはTeを30オ
ングストロームないし5000オングストローム蒸着
し、その後、ソース電極４４、ドレイン電極４５
として、アルミニウム（Al）、金（Au）もしく
はニツケル（Ni）を蒸着して薄膜トランジスタ
３１が構成される。 A semiconductor layer 43 is formed on the gate insulating film 42.
CdS, Si, CdSe or Te is deposited to a thickness of 30 angstroms to 5000 angstroms, and then a source electrode 44 and a drain electrode 45 are formed.
The thin film transistor 31 is constructed by depositing aluminum (Al), gold (Au), or nickel (Ni).
この時、上記ソース電極４４は、γ部分のスル
ーホールにより列電極３４と接続される。 At this time, the source electrode 44 is connected to the column electrode 34 through the through hole in the γ portion.
上記のようにして、薄膜トランジスタ３１の付
加された透明基板３０ともう一つの基板（図示せ
ず。）とを所定の距離を隔てて貼り合せ、液晶を
封入することにより、一つの液晶表示装置を形成
している。 As described above, by bonding the transparent substrate 30 to which the thin film transistor 31 is added and another substrate (not shown) at a predetermined distance and filling the liquid crystal, one liquid crystal display device can be constructed. is forming.
上記実施例では、絵素ピツチは1000μm、行電
極３２および列電極３４の巾は200μmであつた。 In the above embodiment, the pixel pitch was 1000 μm, and the widths of the row electrodes 32 and column electrodes 34 were 200 μm.
ところで、透明導電膜は10Ω／口であるから、
11cm隔てた両端では5.5KΩの抵抗となり、従来
の液晶表示装置の110KΩに比べて大きな改善が
なされ、通常の薄膜トランジスタ３１のオン抵抗
がおよそ100KΩであることから、充分に薄膜ト
ランジスタ３１を動作させることが確認された。 By the way, since the transparent conductive film is 10Ω/mouth,
At both ends separated by 11 cm, the resistance is 5.5KΩ, which is a great improvement compared to the 110KΩ of conventional liquid crystal display devices.Since the on-resistance of a normal thin film transistor 31 is approximately 100KΩ, it is possible to operate the thin film transistor 31 sufficiently. confirmed.
また、薄膜トランジスタ３１以外はすべて透明
であるから、透過光に対する開口率も高く、明る
い画面を得ることができる。 In addition, since everything except the thin film transistor 31 is transparent, the aperture ratio for transmitted light is high and a bright screen can be obtained.
上記実施例においては、第２図に示す従来のマ
トリツクス型液晶表示装置に比較して、行電極３
２と列電極３４間の容量が大きくなるが、例え
ば、絶縁膜３３の膜厚が2.0μmのとき、薄膜コン
デンサ１２の1/100の電気容量となり、薄膜トラ
ンジスタ３１をドライブする上で何ら問題のない
ことが分る。 In the above embodiment, compared to the conventional matrix type liquid crystal display device shown in FIG.
For example, when the thickness of the insulating film 33 is 2.0 μm, the capacitance between the thin film capacitor 12 and the column electrode 34 increases, but the capacitance becomes 1/100 of that of the thin film capacitor 12, and there is no problem in driving the thin film transistor 31. I understand.
上記実施例では、先ず、行電極３２を形成し、
次に列電極３４を形成したが、これとは逆に、列
電極３４を形成した後、行電極３２を形成するよ
うにしてもよい。 In the above embodiment, first, the row electrodes 32 are formed,
Next, the column electrodes 34 were formed, but conversely, the row electrodes 32 may be formed after the column electrodes 34 are formed.
また、行電極３２と列電極３４の巾も同じであ
る必要はなく、薄膜コンデンサ１２の容量値に比
べて、電極間のストレー容量が充分小さくなる条
件の下に、任意に変化させることができる。 Furthermore, the widths of the row electrodes 32 and the column electrodes 34 do not have to be the same, and can be arbitrarily changed as long as the stray capacitance between the electrodes is sufficiently small compared to the capacitance value of the thin film capacitor 12. .
さらに、行電極３２および列電極３４とを絶縁
している絶縁膜３３もSiO2に限定されるもので
はなく、Si3N4やその他の透明な金属酸化物、チ
ツ化物等を使用できることは言うまでもない。 Further, the insulating film 33 that insulates the row electrodes 32 and column electrodes 34 is not limited to SiO 2 , and it goes without saying that Si 3 N 4 or other transparent metal oxides, titanium oxides, etc. can be used. stomach.
以上、詳述したことからも明らかなように、本
発明は、マトリツクス型液晶表示装置の行電極お
よび列電極の形成場所として表示電極の領域も利
用するようにして透明導電膜により形成した行電
極および列電極の巾を広くするようにしたから、
各絵素間に行および列電極を形成する従来の液晶
表示装置の欠点、すなわち、金属配線することに
よる画面の暗さおよび透明導電膜を同一面内の絵
素間の配線に使用することによる電圧降下を小さ
くし、明るい、表示品位のすぐれた液晶表示装置
を提供することができる。 As is clear from the above detailed description, the present invention provides row electrodes formed of a transparent conductive film so as to utilize display electrode areas as formation locations for row electrodes and column electrodes of a matrix type liquid crystal display device. And since the width of the column electrodes was made wider,
The drawbacks of conventional liquid crystal display devices, which form row and column electrodes between each picture element, are the darkness of the screen due to metal wiring and the use of transparent conductive films for wiring between picture elements on the same plane. It is possible to provide a bright liquid crystal display device with reduced voltage drop and excellent display quality.
第１図は薄膜トランジスタを付加したマトリツ
クス型液晶表示装置の等価回路図、第２図は従来
のマトリツクス型液晶表示装置の平面図、第３図
ａは本発明に係るマトリツクス型液晶表示装置の
一実施例の平面図、第３図ｂは第３図ａの−
′線断面図である。
１２……薄膜コンデンサ、３０……透明基板、
３１……薄膜トランジスタ、３２……行電極、３
３……絶縁膜、３４……列電極、３５……SiO2
膜、３６……電極、３７……絶縁膜、３８……表
示電極、４１……ゲート電極、４２……ゲート絶
縁膜、４３……半導体層、４４……ソース電極、
４５……ドレイン電極。
FIG. 1 is an equivalent circuit diagram of a matrix-type liquid crystal display device to which thin film transistors are added, FIG. 2 is a plan view of a conventional matrix-type liquid crystal display device, and FIG. 3a is an implementation of a matrix-type liquid crystal display device according to the present invention. The plan view of the example, FIG. 3b is the − of FIG. 3a.
FIG. 12... Thin film capacitor, 30... Transparent substrate,
31... Thin film transistor, 32... Row electrode, 3
3... Insulating film, 34... Column electrode, 35... SiO 2
Film, 36... Electrode, 37... Insulating film, 38... Display electrode, 41... Gate electrode, 42... Gate insulating film, 43... Semiconductor layer, 44... Source electrode,
45...Drain electrode.
Claims (1)
明基板と、上記各絵素の表示電極の対向電極を有
するいま一つの透明基板との間に液晶層を挾持し
てなるマトリツクス型液晶表示装置において、 上記一つの透明基板上に形成されかつ上記薄膜
トランジスタのゲート電極に接続される透明電極
膜からなる行電極と、該行電極上を被覆する第１
の絶縁膜と、該第１の絶縁膜上に形成されかつ上
記薄膜トランジスタのソース電極に接続される透
明電極膜から成る列電極と、が順次積層されると
ともに、上記第１の絶縁膜及び上記列電極の上に
は第２の絶縁膜が堆積され、該第２の絶縁膜の上
に上記薄膜トランジスタのドレイン電極に接続さ
れる表示電極に対向してその間に静電容量を形成
するための薄膜コンデンサの電極が形成され、こ
れら電極を覆つて第２の絶縁膜の上に第３の絶縁
膜が形成され、この第３の絶縁膜の上に上記行電
極と列電極の交差部分に上記薄膜トランジスタが
形成されるとともに、上記薄膜トランジスタの形
成部分を残して上記表示電極が形成され、各薄膜
トランジスタはそのゲート電極およびソース電極
がスルーホールを通して上記行電極および列電極
夫々に接続されていることを特徴とするマトリツ
クス型液晶表示装置。 ２ 上記第１の絶縁膜がSiO2又はSi3N4から構成
される特許請求の範囲第１項記載のマトリツクス
型液晶表示装置。[Scope of Claims] 1. A matrix type in which a liquid crystal layer is sandwiched between one transparent substrate having a thin film transistor in each picture element and another transparent substrate having a counter electrode to the display electrode of each picture element. In the liquid crystal display device, a row electrode made of a transparent electrode film formed on the one transparent substrate and connected to the gate electrode of the thin film transistor, and a first row electrode covering the row electrode.
and a column electrode made of a transparent electrode film formed on the first insulating film and connected to the source electrode of the thin film transistor are sequentially laminated. A second insulating film is deposited on the electrode, and a thin film capacitor is provided on the second insulating film to face the display electrode connected to the drain electrode of the thin film transistor and form a capacitance therebetween. A third insulating film is formed on the second insulating film to cover these electrodes, and the thin film transistor is formed on the third insulating film at the intersection of the row electrode and the column electrode. At the same time, the display electrode is formed leaving a portion where the thin film transistor is formed, and each thin film transistor has its gate electrode and source electrode connected to the row electrode and column electrode, respectively, through a through hole. Matrix type liquid crystal display device. 2. The matrix type liquid crystal display device according to claim 1, wherein the first insulating film is made of SiO 2 or Si 3 N 4 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009189A JPS58125087A (en) | 1982-01-21 | 1982-01-21 | Matrix type liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009189A JPS58125087A (en) | 1982-01-21 | 1982-01-21 | Matrix type liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125087A JPS58125087A (en) | 1983-07-25 |
| JPH0444251B2 true JPH0444251B2 (en) | 1992-07-21 |
Family
ID=11713573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57009189A Granted JPS58125087A (en) | 1982-01-21 | 1982-01-21 | Matrix type liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125087A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365079A (en) * | 1982-04-30 | 1994-11-15 | Seiko Epson Corporation | Thin film transistor and display device including same |
| US5650637A (en) | 1982-04-30 | 1997-07-22 | Seiko Epson Corporation | Active matrix assembly |
| US5677547A (en) * | 1982-04-30 | 1997-10-14 | Seiko Epson Corporation | Thin film transistor and display device including same |
| JPS61184517A (en) * | 1985-02-12 | 1986-08-18 | Sharp Corp | Thin film element |
| JP3009438B2 (en) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | Liquid crystal display |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665176A (en) * | 1979-10-31 | 1981-06-02 | Canon Kk | Display device |
-
1982
- 1982-01-21 JP JP57009189A patent/JPS58125087A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665176A (en) * | 1979-10-31 | 1981-06-02 | Canon Kk | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125087A (en) | 1983-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (en) | Active matrix type liquid crystal display device | |
| US8068188B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH0814669B2 (en) | Matrix type display device | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US20080299712A1 (en) | Manufacturing method of a thin film transistor array panel | |
| JPH01217325A (en) | Liquid crystal display device | |
| JPH10319431A (en) | Thin film transistor array substrate | |
| JP2575052B2 (en) | Liquid crystal display device | |
| JP5046473B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| JP3084981B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH0580650B2 (en) | ||
| JPH04313729A (en) | Liquid crystal display device | |
| JPH0444251B2 (en) | ||
| JPH07113728B2 (en) | Active matrix substrate | |
| JPH04265945A (en) | Active matrix substrate | |
| JPH06281956A (en) | Active matrix wiring board | |
| KR20050070325A (en) | Lcd and method for manufacturing lcd | |
| JPH05216067A (en) | Thin-film transistor array | |
| JP3113480B2 (en) | Liquid crystal display | |
| KR101097675B1 (en) | Thin film transistor and fabricating method thereof | |
| JP3218308B2 (en) | Liquid crystal display | |
| JP2947299B2 (en) | Matrix display device | |
| JP3187004B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3498912B2 (en) | Active matrix substrate |