JP3263894B2 - Active matrix display device and method of manufacturing the same - Google Patents

Active matrix display device and method of manufacturing the same

Info

Publication number
JP3263894B2
JP3263894B2 JP4357895A JP4357895A JP3263894B2 JP 3263894 B2 JP3263894 B2 JP 3263894B2 JP 4357895 A JP4357895 A JP 4357895A JP 4357895 A JP4357895 A JP 4357895A JP 3263894 B2 JP3263894 B2 JP 3263894B2
Authority
JP
Japan
Prior art keywords
electrode
film
thin film
region
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4357895A
Other languages
Japanese (ja)
Other versions
JPH08211405A (en
Inventor
善郎 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4357895A priority Critical patent/JP3263894B2/en
Publication of JPH08211405A publication Critical patent/JPH08211405A/en
Application granted granted Critical
Publication of JP3263894B2 publication Critical patent/JP3263894B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
表示装置及びその製造方法に関する。詳しくは、画素電
極、薄膜トランジスタ、補助容量等が形成された駆動基
板の構造に関する。さらに詳しくは、補助容量の立体化
構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device and a method of manufacturing the same. Specifically, the present invention relates to a structure of a driving substrate on which a pixel electrode, a thin film transistor, an auxiliary capacitor, and the like are formed. More specifically, the present invention relates to a three-dimensional structure of an auxiliary capacitor.

【0002】[0002]

【従来の技術】図4は、従来のアクティブマトリクス型
表示装置の一般的な構成を示す模式的な部分断面図であ
る。図示する様に、アクティブマトリクス型表示装置は
駆動基板51と対向基板52と両者の間に保持された液
晶53等からなる電気光学物質とを備えている。駆動基
板51には画素電極54、これを駆動する薄膜トランジ
スタTFT及びこれに接続する補助容量Csとが集積形
成されている。薄膜トランジスタTFTは半導体薄膜5
5とその上に成膜されたゲート絶縁膜56とその上にパ
タニング形成されたゲート電極57とで構成されてい
る。一方、補助容量Csは半導体薄膜55からなる第1
電極とその上に成膜された誘電体膜58とその上にパタ
ニング形成された第2電極59とで構成されている。こ
れらTFT及びCsは第1層間絶縁膜60により覆われ
ている。その上には信号線61がパタニング形成されて
いる。信号線61は第2層間絶縁膜62で被覆され、そ
の上に前述した画素電極54がパタニング形成されてい
る。これに対し、対向基板52はブラックマスク63、
カラーフィルタ64、対向電極65等を備えている。
2. Description of the Related Art FIG. 4 is a schematic partial sectional view showing a general structure of a conventional active matrix type display device. As shown in the figure, the active matrix display device includes a driving substrate 51, a counter substrate 52, and an electro-optical material such as a liquid crystal 53 held between the driving substrate 51 and the counter substrate 52. On the driving substrate 51, a pixel electrode 54, a thin film transistor TFT for driving the pixel electrode 54, and an auxiliary capacitor Cs connected thereto are integrally formed. Thin film transistor TFT is a semiconductor thin film 5
5, a gate insulating film 56 formed thereon, and a gate electrode 57 formed thereon by patterning. On the other hand, the auxiliary capacitance Cs is the first capacitance of the semiconductor thin film 55.
It is composed of an electrode, a dielectric film 58 formed thereon, and a second electrode 59 formed thereon by patterning. These TFT and Cs are covered with the first interlayer insulating film 60. A signal line 61 is formed thereon by patterning. The signal line 61 is covered with a second interlayer insulating film 62, on which the above-described pixel electrode 54 is formed by patterning. On the other hand, the opposite substrate 52 has a black mask 63,
A color filter 64, a counter electrode 65, and the like are provided.

【0003】図5は、図4に示したアクティブマトリク
ス型表示装置の製造方法を示す工程図である。先ず工程
(A)で、石英ガラス等からなる駆動基板51の上に多
結晶シリコン等からなる半導体薄膜55を成膜し、アイ
ランド状にパタニングする。次に工程(B)で、酸化物
等を堆積し、ゲート絶縁膜56及び誘電体膜58を同時
に成膜する。さらに、低抵抗化されたポリシリコン等か
らなる導電膜を成膜し、所定の形状にパタニングしてゲ
ート電極57及び容量電極59を形成する。さらに、ゲ
ート電極57をマスクとして不純物をイオン注入し、半
導体薄膜55にドレイン領域D及びソース領域Sを設け
る。この様にして、薄膜トランジスタTFTと補助容量
Csが集積形成される。なお、TFTで液晶の交流駆動
を行なう場合には磁性反転に応じてドレイン領域Dとソ
ース領域Sが交互に入れ換わる。そこで図にはSの横に
(D)を付し、Dの横に(S)を念の為付してある。続
いて工程(C)に移り、TFT及びCsを第1層間絶縁
膜60で被覆する。その上に、信号線61をパタニング
形成する。信号線61は第1層間絶縁膜60に開口した
コンタクトホールを介してTFTのソース領域S(D)
に電気接続される。さらに工程(D)に移り、信号線6
1を第2層間絶縁膜62で被覆する。さらに、TFTの
ドレイン領域D(S)に連通するコンタクトホールを開
口する。最後に工程(E)で、第2層間絶縁膜62の上
にITO等の透明導電膜を成膜し、所定の形状にパタニ
ングして画素電極54に加工する。この後、図示しない
が所定の間隙を介して対向基板を接合し、該間隙に液晶
を封入すると、アクティブマトリクス型の液晶表示装置
が完成する。
FIG. 5 is a process chart showing a method of manufacturing the active matrix display device shown in FIG. First, in the step (A), a semiconductor thin film 55 made of polycrystalline silicon or the like is formed on a drive substrate 51 made of quartz glass or the like, and patterned in an island shape. Next, in a step (B), an oxide or the like is deposited, and a gate insulating film 56 and a dielectric film 58 are simultaneously formed. Further, a conductive film made of low-resistance polysilicon or the like is formed, and is patterned into a predetermined shape to form the gate electrode 57 and the capacitor electrode 59. Further, impurities are ion-implanted using the gate electrode 57 as a mask, and a drain region D and a source region S are provided in the semiconductor thin film 55. In this manner, the thin film transistor TFT and the auxiliary capacitance Cs are formed integrally. In the case where the liquid crystal is driven by AC using the TFT, the drain region D and the source region S are alternately switched according to the magnetic reversal. Therefore, in the figure, (D) is added beside S, and (S) is added beside D to make sure. Subsequently, the process proceeds to step (C), in which the TFT and Cs are covered with the first interlayer insulating film 60. A signal line 61 is formed thereon by patterning. The signal line 61 is connected to the source region S (D) of the TFT via a contact hole opened in the first interlayer insulating film 60.
Is electrically connected to Then, proceeding to the step (D), the signal line 6
1 is covered with a second interlayer insulating film 62. Further, a contact hole communicating with the drain region D (S) of the TFT is opened. Finally, in a step (E), a transparent conductive film such as ITO is formed on the second interlayer insulating film 62, and is patterned into a predetermined shape to be processed into the pixel electrode 54. Thereafter, although not shown, the opposing substrate is bonded via a predetermined gap, and liquid crystal is sealed in the gap, whereby an active matrix type liquid crystal display device is completed.

【0004】図6は、図4に示したアクティブマトリク
ス型液晶表示装置の等価回路を示す。互いに直交配列さ
れたm本のゲート線(G1,G2,…,Gm)とn本の
信号線(S1,S2,…,Sn)の交点にMOS−FE
T型の薄膜トランジスタ101、補助容量102、及び
画素を構成する液晶セル103が形成されている。この
液晶セル103は画素電極と対向電極との間に保持され
た液晶からなる。かかる構造を有するアクティブマトリ
クス型液晶表示装置は以下の様に駆動する。即ち、ゲー
ト線G1,G2,…,Gmには一水平期間毎に選択パル
スが順次印加される。1本のゲート線が選択されている
期間内に、サンプリングされた画像信号が信号線S1,
S2,…,Snに順次ホールドされ、薄膜トランジスタ
101を介して対応する画素に書き込まれる。画素に書
き込まれた画像信号は液晶セル103及び補助容量10
2によって一フィールド期間保持され、次のフィールド
で反対極性の画像信号に書き換えられる。これにより液
晶が交流駆動される。
FIG. 6 shows an equivalent circuit of the active matrix type liquid crystal display device shown in FIG. The MOS-FE is provided at the intersection of the m gate lines (G1, G2,..., Gm) and the n signal lines (S1, S2,.
A T-type thin film transistor 101, an auxiliary capacitor 102, and a liquid crystal cell 103 forming a pixel are formed. The liquid crystal cell 103 is composed of liquid crystal held between a pixel electrode and a counter electrode. The active matrix type liquid crystal display device having such a structure is driven as follows. That is, selection pulses are sequentially applied to the gate lines G1, G2,..., Gm every horizontal period. During a period in which one gate line is selected, a sampled image signal is supplied to the signal line S1,
S2,..., And Sn are sequentially held and written to corresponding pixels via the thin film transistor 101. The image signal written to the pixel is applied to the liquid crystal cell 103 and the storage capacitor 10.
2 is retained for one field period, and is rewritten to an image signal of the opposite polarity in the next field. Thus, the liquid crystal is AC driven.

【0005】[0005]

【発明が解決しようとする課題】個々の液晶セル103
が有する画素容量は大きいほど、画素電位の保持を確実
に行なう事ができるのでコントラストむらが生ぜず一定
の表示品質を確保できる。従って、画素電極面積が大き
い場合には特に補助容量を設ける必要はない。しかしな
がら、小型の表示装置において画素を高精細化あるいは
微細化した場合には、画素電極面積が顕著に小さくなる
ので、画素容量を補う為の補助容量が必要不可欠とな
る。
SUMMARY OF THE INVENTION Individual liquid crystal cells 103
The larger the pixel capacitance of the device, the more reliably the pixel potential can be held, and therefore, a certain display quality can be secured without causing contrast unevenness. Therefore, when the pixel electrode area is large, it is not necessary to provide an auxiliary capacitance. However, when a pixel is made finer or finer in a small display device, the pixel electrode area is significantly reduced, and an auxiliary capacitor for supplementing the pixel capacitance is indispensable.

【0006】一般に、画像信号の安定したサンプリング
ホールドを行なう為には、補助容量は画素容量の数倍程
度の大きさである事が要求される。この補助容量は図4
に示した様にMOS構造を有し基板平面上に形成され
る。必要な容量を確保する為には電極面積を大きくする
必要があり、画素を微細化した場合容量電極の占める割
合が高くなる為、開口率(表示面に占める画素面積の割
合)が低下する。特に、画素面積が極端に微細化された
場合には、補助容量の為に開口率が大幅に悪くなるとい
う欠点がある。
Generally, in order to perform stable sampling and holding of an image signal, it is required that the auxiliary capacitance be several times as large as the pixel capacitance. This auxiliary capacity is shown in FIG.
As shown in (1), it has a MOS structure and is formed on a substrate plane. In order to secure a necessary capacitance, it is necessary to increase the electrode area. When the pixel is miniaturized, the ratio of the capacitance electrode increases, so that the aperture ratio (the ratio of the pixel area to the display surface) decreases. In particular, when the pixel area is extremely miniaturized, there is a disadvantage that the aperture ratio is greatly deteriorated due to the auxiliary capacitance.

【0007】一般に、補助容量のキャパシタンスを増加
させる為には、誘電体膜の面積を大きくするか、あるい
は誘電体膜の厚みを薄くすれば良い。しかしながら、誘
電体膜の面積を大きくとると、必然的に補助容量の占有
面積が増大し開口率を悪化させる。即ち、補助容量の平
面積と開口率は反比例の関係にあり、実際のパタン設計
で両立化を図る事は困難である。そこで、従来から補助
容量の増大化を図る為、誘電体膜の厚みをできるだけ薄
くしている。あるいは、誘電率の高い材料を用いて誘電
体膜を形成している。しかしながら、これらの対策には
限界があり、必要な補助容量のキャパシタンスを確保す
る為開口率が犠牲になっていた。
Generally, in order to increase the capacitance of the auxiliary capacitance, the area of the dielectric film should be increased or the thickness of the dielectric film should be reduced. However, when the area of the dielectric film is increased, the area occupied by the auxiliary capacitance inevitably increases and the aperture ratio deteriorates. That is, the plane area of the auxiliary capacitor and the aperture ratio are in an inversely proportional relationship, and it is difficult to achieve compatibility in an actual pattern design. Therefore, in order to increase the auxiliary capacitance, the thickness of the dielectric film has been reduced as much as possible. Alternatively, the dielectric film is formed using a material having a high dielectric constant. However, these measures have limitations, and the aperture ratio is sacrificed in order to secure the necessary capacitance of the auxiliary capacitance.

【0008】容量アップの別のアプローチとして、例え
ば特開昭64−81262号公報には所謂トレンチ型の
補助容量を用いた従来例が示されている。図7に示す様
に、絶縁基板104の表面には溝あるいはトレンチ10
5が形成されている。トレンチ105の内壁には順に一
方の電極膜106、誘電体膜107、他方の電極膜10
8が積層されており、所謂トレンチ容量素子109を構
成する。トレンチ105の平面的な開口面積に比べて、
一対の電極膜106,108の有効面積が大きくなって
おり、素子寸法を大きくする事なく容量値のみを増加で
きる。従って、かかるトレンチ型容量素子109を用い
た場合には、表示面に占める割合を小さく抑える事がで
きるので、画素を微細化した場合にも所定の開口率を確
保できる。一方、薄膜トランジスタ110はプレーナ型
であり、半導体薄膜111の上に形成されている。半導
体薄膜111の上には2層のゲート絶縁膜112,11
3を介してゲート電極114が形成されていると共に、
層間絶縁膜115を介して画素電極116が薄膜トラン
ジスタ110のドレイン領域(ソース領域ともなる)に
電気接続している。又、薄膜トランジスタ110のソー
ス領域(ドレイン領域ともなる)には個々の信号線に接
続する配線電極117が設けられている。これらの積層
構造の最上部にはパシベーション膜118が被覆されて
いる。
As another approach for increasing the capacitance, for example, Japanese Patent Application Laid-Open No. 64-81262 discloses a conventional example using a so-called trench type auxiliary capacitance. As shown in FIG. 7, a groove or trench 10 is formed on the surface of the insulating substrate 104.
5 are formed. On the inner wall of the trench 105, one electrode film 106, the dielectric film 107, and the other electrode film 10
8 are stacked to form a so-called trench capacitance element 109. Compared to the planar opening area of the trench 105,
The effective area of the pair of electrode films 106 and 108 is increased, and only the capacitance value can be increased without increasing the element size. Therefore, when such a trench-type capacitance element 109 is used, the ratio occupying the display surface can be suppressed to a small value, so that a predetermined aperture ratio can be secured even when the pixel is miniaturized. On the other hand, the thin film transistor 110 is a planar type and is formed on the semiconductor thin film 111. Two layers of gate insulating films 112 and 11 are formed on the semiconductor thin film 111.
3, a gate electrode 114 is formed,
The pixel electrode 116 is electrically connected to the drain region (also referred to as a source region) of the thin film transistor 110 via the interlayer insulating film 115. In a source region (also referred to as a drain region) of the thin film transistor 110, a wiring electrode 117 connected to each signal line is provided. A passivation film 118 is coated on the top of these stacked structures.

【0009】トレンチ型の補助容量を用いるとある程度
開口率を犠牲にする事なく容量アップが図れる。しかし
ながら、トレンチ型の補助容量を形成する為には製造プ
ロセスが多段階に渡り複雑化し、図5に示した平面型補
助容量の製造プロセスに比べかなり不利となる。
The use of a trench-type auxiliary capacitor can increase the capacity without sacrificing the aperture ratio to some extent. However, the manufacturing process for forming the trench-type storage capacitor is complicated in many steps, and is considerably disadvantageous as compared with the manufacturing process of the planar storage capacitor shown in FIG.

【0010】[0010]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は製造プロセスを複雑化する事なく補
助容量の立体化を図り、容量アップと開口率の維持を両
立させる事を目的とする。かかる目的を達成する為に以
下の手段を講じた。即ち、本発明にかかるアクティブマ
トリクス型表示装置は基本的な構成として、少なくとも
画素電極、これを駆動する薄膜トランジスタ及びこれに
接続する補助容量が集積形成された駆動基板と、少なく
とも対向電極が形成された対向基板と、所定の間隙を介
して接合した両基板の間に保持される電気光学物質とを
備えている。前記薄膜トランジスタは、平面領域を有す
る半導体薄膜と、該平面領域の上面に成膜されたゲート
絶縁膜と、該ゲート絶縁膜の上にパタニング形成された
ゲート電極とで構成されている。これに対し、前記補助
容量は、該半導体薄膜の一部に設けた立体化領域からな
る第1電極と、該立体化領域の上面、側面及び下面に成
膜された誘電体膜と、該誘電体膜を介して該立体化領域
を内包する様に形成された第2電極とで構成されてい
る。好ましくは、前記ゲート絶縁膜と誘電体膜は同一層
に属する酸化膜又は窒化膜からなる。又、前記ゲート電
極及び第2電極は同一層に属する導体膜からなる。
SUMMARY OF THE INVENTION In view of the above-mentioned problems in the prior art, the present invention aims at achieving a three-dimensional auxiliary capacitor without complicating the manufacturing process, and achieving both an increase in the capacity and maintenance of the aperture ratio. Aim. The following measures were taken to achieve this purpose. That is, the active matrix display device according to the present invention has, as a basic configuration, at least a pixel electrode, a driving substrate on which a thin film transistor for driving the pixel electrode and an auxiliary capacitor connected thereto are integrally formed, and at least a counter electrode. An opto-substrate and an electro-optical material held between the two substrates joined via a predetermined gap are provided. The thin film transistor includes a semiconductor thin film having a plane region, a gate insulating film formed on the upper surface of the plane region, and a gate electrode formed on the gate insulating film by patterning. On the other hand, the storage capacitor includes a first electrode formed of a three-dimensional region provided in a part of the semiconductor thin film, a dielectric film formed on an upper surface, a side surface, and a lower surface of the three-dimensional region; And a second electrode formed so as to include the three-dimensional region via a body film. Preferably, the gate insulating film and the dielectric film are formed of an oxide film or a nitride film belonging to the same layer. Further, the gate electrode and the second electrode are made of a conductor film belonging to the same layer.

【0011】本発明にかかるアクティブマトリクス型表
示装置は以下の工程により製造される。先ず、一方の基
板上にテーパ形状の段差を有する下地膜を形成する。次
に、該下地膜の上に半導体薄膜を成膜し所定の形状にパ
タニングして平面領域及び段差を含む領域を設ける。続
いて、該段差を含む領域から下地膜をエッチング除去し
立体化領域を設ける。さらに、該平面領域の上面と該立
体化領域の上面、下面及び側面に渡って絶縁膜を形成す
る。この後、該絶縁膜を介して該平面領域の上にゲート
電極をパタニング形成して薄膜トランジスタを設けると
共に、該絶縁膜を介して該立体化領域を内包する様に電
極をパタニング形成して補助容量を設ける。続いて、該
薄膜トランジスタに接続して画素電極を形成する。最後
に、予め対向電極が形成された他方の基板を該一方の基
板に接合し、両者の間隙に電気光学物質を注入して、ア
クティブマトリクス型表示装置を完成させる。
An active matrix type display device according to the present invention is manufactured by the following steps. First, a base film having a tapered step is formed on one substrate. Next, a semiconductor thin film is formed on the base film and patterned into a predetermined shape to provide a plane region and a region including a step. Subsequently, the base film is etched away from the region including the step to provide a three-dimensional region. Further, an insulating film is formed over the upper surface of the planar region and the upper, lower, and side surfaces of the three-dimensional region. Thereafter, a thin film transistor is provided by patterning a gate electrode on the planar region through the insulating film, and an electrode is formed by patterning the electrode so as to include the three-dimensional region through the insulating film. Is provided. Subsequently, a pixel electrode is formed by connecting to the thin film transistor. Finally, the other substrate on which the counter electrode is formed in advance is bonded to the one substrate, and an electro-optical material is injected into a gap between the two to complete an active matrix display device.

【0012】[0012]

【作用】本発明によれば、薄膜トランジスタが半導体薄
膜の平面領域に形成される一方、補助容量は立体化領域
に形成されている。この立体化領域では、半導体薄膜が
通常の上面に加え、側面及び下面を有しており、これら
が連続している。従って、立体化領域における半導体薄
膜の表面積は平面領域に比べると大幅に増大している。
この立体化領域の上面、下面及び側面に連続して誘電体
膜を堆積する事により、補助容量のキャパシタンスが顕
著に大きくなる。さらに、この立体化領域を内包する様
に電極を設けるので、補助容量の占有面積は大きくなら
ない。この様にして、開口率を犠牲にする事なく補助容
量のキャパシタンスアップが図れる。又、立体化した補
助容量を形成する際、従来の様にトレンチを設ける必要
がなく製造プロセスは比較的単純であり、プロセス上の
負担も少なくて済む。
According to the present invention, the thin film transistor is formed in the planar region of the semiconductor thin film, while the auxiliary capacitance is formed in the three-dimensional region. In this three-dimensional region, the semiconductor thin film has a side surface and a lower surface in addition to a normal upper surface, and these are continuous. Therefore, the surface area of the semiconductor thin film in the three-dimensional region is significantly increased as compared with the planar region.
By successively depositing a dielectric film on the upper surface, the lower surface, and the side surfaces of the three-dimensional region, the capacitance of the auxiliary capacitance is significantly increased. Further, since the electrodes are provided so as to include the three-dimensional region, the area occupied by the auxiliary capacitance does not increase. In this way, the capacitance of the auxiliary capacitance can be increased without sacrificing the aperture ratio. Further, when forming a three-dimensional auxiliary capacitor, it is not necessary to provide a trench as in the prior art, the manufacturing process is relatively simple, and the load on the process can be reduced.

【0013】[0013]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるアクティブマト
リクス型表示装置の構造を示す部分断面図である。図示
する様に、本表示装置は駆動基板1と対向基板2とを備
えている。これらの基板1,2は所定の間隙を介して互
いに接合されており、該間隙には液晶3等の電気光学物
質が保持されている。駆動基板1には少なくとも画素電
極4、これを駆動する薄膜トランジスタTFT及びこれ
に接続する補助容量Csが集積形成されている。一方、
対向基板2には対向電極5が全面的に形成されている。
又、駆動基板1側に設けたTFT及びCsに整合して、
ブラックマスク6が形成されている。さらに、駆動基板
1側に形成された画素電極4と整合してRGB三原色の
カラーフィルタ7が設けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a partial sectional view showing the structure of an active matrix display device according to the present invention. As shown, the display device includes a driving substrate 1 and a counter substrate 2. These substrates 1 and 2 are joined to each other via a predetermined gap, and an electro-optical material such as a liquid crystal 3 is held in the gap. At least a pixel electrode 4, a thin film transistor TFT for driving the pixel electrode 4, and an auxiliary capacitance Cs connected to the pixel electrode 4 are integrally formed on the driving substrate 1. on the other hand,
A counter electrode 5 is entirely formed on the counter substrate 2.
Also, matching with the TFT and Cs provided on the driving substrate 1 side,
A black mask 6 is formed. Further, a color filter 7 of three primary colors of RGB is provided in alignment with the pixel electrode 4 formed on the drive substrate 1 side.

【0014】薄膜トランジスタTFTは、平面領域を有
する半導体薄膜8と、この平面領域の上面に形成された
ゲート絶縁膜9と、ゲート絶縁膜9の上にパタニング形
成されたゲート電極10とで構成されている。このTF
Tはゲート電極10の両側に入れ換わり可能なドレイン
領域Dとソース領域Sとを有している。ソース領域S
(D)には信号線11が電気接続する一方、ドレイン領
域D(S)には画素電極4が電気接続している。信号線
11は第1層間絶縁膜12の上にパタニング形成され、
画素電極4は第2層間絶縁膜13の上にパタニング形成
されている。
The thin film transistor TFT includes a semiconductor thin film 8 having a plane region, a gate insulating film 9 formed on the upper surface of the plane region, and a gate electrode 10 formed on the gate insulating film 9 by patterning. I have. This TF
T has a replaceable drain region D and a source region S on both sides of the gate electrode 10. Source area S
The signal line 11 is electrically connected to (D), while the pixel electrode 4 is electrically connected to the drain region D (S). The signal line 11 is patterned on the first interlayer insulating film 12,
The pixel electrode 4 is formed on the second interlayer insulating film 13 by patterning.

【0015】これに対し、補助容量Csは半導体薄膜8
の一部に設けた立体化領域からなる第1電極15と、こ
の立体化領域の上面U、側面W及び下面Lに成膜された
誘電体膜16と、この誘電体膜16を介して立体化領域
(第1電極15)を内包する様に形成された第2電極1
7とで構成されている。好ましくは、ゲート絶縁膜9と
誘電体膜16は同一層に属する酸化膜又は窒化膜からな
る。又、ゲート電極10及び第2電極17は同一層に属
する導体膜からなる。
On the other hand, the auxiliary capacitance Cs is the semiconductor thin film 8
, A first electrode 15 formed of a three-dimensional region provided in a part of the three-dimensional region, a dielectric film 16 formed on an upper surface U, a side surface W and a lower surface L of the three-dimensional region, and a three-dimensional Electrode 1 formed so as to include the activation region (first electrode 15)
7. Preferably, the gate insulating film 9 and the dielectric film 16 are made of an oxide film or a nitride film belonging to the same layer. Further, the gate electrode 10 and the second electrode 17 are made of a conductor film belonging to the same layer.

【0016】次に、図2及び図3の工程図を参照して、
図1に示したアクティブマトリクス型表示装置の製造方
法を詳細に説明する。先ず工程(A)で、一方の基板1
上にテーパ形状の段差を有する下地膜14を形成する。
具体的には、石英ガラス等からなる基板1上に化学気相
成長法(CVD)により酸化物からなる下地膜14を成
長させる。続いて、フォトリソグラフィ技術を用いて所
定のパタニングを行ない、さらに等方性エッチングを実
施して、テーパのついた下地膜14のパタンを形成す
る。
Next, referring to the process charts of FIGS. 2 and 3,
A method for manufacturing the active matrix display device shown in FIG. 1 will be described in detail. First, in step (A), one substrate 1
An underlying film 14 having a tapered step is formed thereon.
Specifically, a base film 14 made of an oxide is grown on the substrate 1 made of quartz glass or the like by a chemical vapor deposition method (CVD). Subsequently, predetermined patterning is performed by using a photolithography technique, and isotropic etching is further performed to form a tapered pattern of the base film 14.

【0017】次に工程(B)に進み、下地膜14の上に
半導体薄膜8を成膜し、所定の形状にパタニングして平
面領域及び段差を含む領域を設ける。具体的には、例え
ば低圧化学気相成長法(LP−CVD)を用い、ポリシ
リコンからなる半導体薄膜8を成膜する。続いて、フォ
トリソグラフィ技術を用いて例えばアイランド状にパタ
ニングする。
Next, proceeding to step (B), a semiconductor thin film 8 is formed on the base film 14, and is patterned into a predetermined shape to provide a plane region and a region including a step. Specifically, the semiconductor thin film 8 made of polysilicon is formed by using, for example, low pressure chemical vapor deposition (LP-CVD). Subsequently, patterning is performed, for example, in an island shape using a photolithography technique.

【0018】さらに工程(C)に移り、段差を含む領域
から下地膜14をエッチング除去し、立体化領域Xを設
ける。具体的には、ウェットエッチングもしくは選択比
の高いドライエッチングを用い、下地膜14のみ等方性
エッチングを実施する。等方性エッチングを行なう事に
より、半導体薄膜8の端部に沿って下地膜14が除去さ
れひさし状の立体化領域Xが得られる。
In the step (C), the underlying film 14 is removed by etching from the region including the step to provide a three-dimensional region X. Specifically, isotropic etching is performed only on the base film 14 using wet etching or dry etching with a high selectivity. By performing the isotropic etching, the base film 14 is removed along the edge of the semiconductor thin film 8 to obtain the eaves-shaped three-dimensional region X.

【0019】次に図3の工程(D)に移り、半導体薄膜
8の平面領域上面に絶縁膜9を形成する。同時に、立体
化領域Xの上面U、下面L及び側面Wに渡って連続的に
絶縁膜16を形成する。例えば、半導体薄膜8を選択的
に熱酸化処理する事で、絶縁膜9,16を同時に形成で
きる。あるいは、熱酸化膜に代えて窒化膜を形成しても
良い。この後、絶縁膜9を介して平面領域の上にゲート
電極10をパタニング形成して薄膜トランジスタTFT
を設ける。又、絶縁膜16を介して立体化領域Xを内包
する様に電極17をパタニング形成して補助容量Csを
設ける。具体的には、ステップカバレッジの高いLP−
CVD技術を用いてポリシリコン膜を成長させる。ステ
ップカバレッジが良い為、成膜されたポリシリコン膜は
立体化領域Xをひさし部の下方を含めて完全に埋める事
ができる。続いて、フォトリソグラフィ技術及びエッチ
ング技術を用い、このポリシリコン膜を所定の形状にパ
タニングしてゲート電極10及び容量電極17に加工す
る。この後、ゲート電極10をマスクとして不純物イオ
ンを注入し、半導体薄膜8にソース領域S及びドレイン
領域Dを設ける。この様にして、薄膜トランジスタTF
Tが完成する。又、補助容量Csも完成する。特に、補
助容量Csは立体化領域Xに設けられる為、上面Uのみ
ならず下面L及び側面Wにも絶縁膜(誘電体膜)16が
形成され、キャパシタンスが大幅にアップする。
Next, the process proceeds to the step (D) in FIG. 3, and an insulating film 9 is formed on the upper surface of the planar region of the semiconductor thin film 8. At the same time, the insulating film 16 is continuously formed over the upper surface U, the lower surface L, and the side surface W of the three-dimensional region X. For example, by selectively subjecting the semiconductor thin film 8 to thermal oxidation treatment, the insulating films 9 and 16 can be formed simultaneously. Alternatively, a nitride film may be formed instead of the thermal oxide film. Thereafter, a gate electrode 10 is formed in a pattern on the plane region via the insulating film 9 to form a thin film transistor TFT.
Is provided. In addition, an auxiliary capacitance Cs is provided by patterning the electrode 17 so as to include the three-dimensional region X via the insulating film 16. Specifically, LP- with high step coverage
A polysilicon film is grown using a CVD technique. Since the step coverage is good, the formed polysilicon film can completely fill the three-dimensional region X including the portion below the eaves portion. Subsequently, using a photolithography technique and an etching technique, the polysilicon film is patterned into a predetermined shape to be processed into the gate electrode 10 and the capacitor electrode 17. After that, impurity ions are implanted using the gate electrode 10 as a mask, and a source region S and a drain region D are provided in the semiconductor thin film 8. Thus, the thin film transistor TF
T is completed. Also, the auxiliary capacitance Cs is completed. In particular, since the auxiliary capacitance Cs is provided in the three-dimensional region X, the insulating film (dielectric film) 16 is formed not only on the upper surface U but also on the lower surface L and the side surface W, thereby greatly increasing the capacitance.

【0020】次に工程(E)で、薄膜トランジスタTF
T及び補助容量Csを被覆する様に、PSG等からなる
第1層間絶縁膜12を成膜する。さらに、フォトリソグ
ラフィ技術及びエッチング技術を用いてTFTのソース
領域Sに連通するコンタクトホールを第1層間絶縁膜1
2に開口する。さらに、スパッタリング技術を用いて金
属アルミニウム等を成膜し、再度フォトリソグラフィ技
術及びエッチング技術を用い所定の形状にパタニングし
て信号線11に加工する。
Next, in the step (E), the thin film transistor TF
A first interlayer insulating film 12 made of PSG or the like is formed so as to cover T and the storage capacitor Cs. Further, a contact hole communicating with the source region S of the TFT is formed in the first interlayer insulating film 1 using a photolithography technique and an etching technique.
Open to 2. Further, a film of metal aluminum or the like is formed using a sputtering technique, and is patterned into a predetermined shape again using a photolithography technique and an etching technique to be processed into the signal line 11.

【0021】最後に工程(F)を行ない、PSG等から
なる第2層間絶縁膜13を成膜し、信号線11を被覆す
る。続いて、フォトリソグラフィ技術及びエッチング技
術を用い第2層間絶縁膜13及び第1層間絶縁膜12を
貫通するコンタクトホールを開口し、TFTのドレイン
領域Dを露出させる。さらに、スパッタリング技術を用
いITO等の透明導電膜を成膜し、再びフォトリソグラ
フィ技術及びエッチング技術を用いてITO膜を所定の
形状にパタニングし、画素電極4に加工する。この後、
予め対向電極が形成された他方の基板を所定の間隙を介
して接合し、この間隙に液晶等の電気光学物質を注入す
る。以上により、アクティブマトリクス型の液晶表示装
置が完成する。
Finally, a step (F) is performed, a second interlayer insulating film 13 made of PSG or the like is formed, and the signal line 11 is covered. Subsequently, a contact hole penetrating the second interlayer insulating film 13 and the first interlayer insulating film 12 is opened by using a photolithography technique and an etching technique, and the drain region D of the TFT is exposed. Further, a transparent conductive film such as ITO is formed using a sputtering technique, and the ITO film is patterned into a predetermined shape again using a photolithography technique and an etching technique, and is processed into the pixel electrode 4. After this,
The other substrate on which the opposing electrode is formed in advance is joined via a predetermined gap, and an electro-optical material such as liquid crystal is injected into the gap. Thus, an active matrix liquid crystal display device is completed.

【0022】[0022]

【発明の効果】以上説明した様に、本発明によれば、半
導体薄膜に立体化領域を設け、その上面だけではなく側
面及び下面も利用して補助容量を形成している。この
為、補助容量の占有面積を増加する事なく、キャパシタ
ンスを増加させる事が可能である。従って、画素の開口
率を犠牲にする事なく十分な補助容量のキャパシタンス
を確保できる。本発明によれば、補助容量を水平方向ば
かりでなく垂直方向に立体的に形成する為、従来に比べ
補助容量の投影面積の縮小が可能である。又、立体化領
域に補助容量を形成する際、通常のエッチング技術や成
膜技術をそのまま適用できる為、製造プロセス上の負担
も少なくて済む。
As described above, according to the present invention, the three-dimensional region is provided in the semiconductor thin film, and the auxiliary capacitance is formed by using not only the upper surface but also the side surface and the lower surface. Therefore, it is possible to increase the capacitance without increasing the area occupied by the auxiliary capacitance. Therefore, a sufficient capacitance of the auxiliary capacitance can be secured without sacrificing the aperture ratio of the pixel. According to the present invention, since the auxiliary capacitance is formed not only in the horizontal direction but also in the vertical direction, the projected area of the auxiliary capacitance can be reduced as compared with the related art. In addition, when forming the auxiliary capacitor in the three-dimensional region, a normal etching technique or a film forming technique can be applied as it is, so that the load on the manufacturing process can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるアクティブマトリクス型表示装
置の基本的な構成を示す部分断面図である。
FIG. 1 is a partial cross-sectional view showing a basic configuration of an active matrix display device according to the present invention.

【図2】図1に示したアクティブマトリクス型表示装置
の製造方法を示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing the active matrix display device shown in FIG.

【図3】同じく製造方法を示す工程図である。FIG. 3 is a process drawing showing the same manufacturing method.

【図4】アクティブマトリクス型表示装置の従来例を示
す部分断面図である。
FIG. 4 is a partial cross-sectional view showing a conventional example of an active matrix display device.

【図5】図4に示した従来のアクティブマトリクス型表
示装置の製造方法を示す工程図である。
FIG. 5 is a process chart showing a method of manufacturing the conventional active matrix display device shown in FIG.

【図6】アクティブマトリクス型表示装置の一般的な等
価回路を示す回路図である。
FIG. 6 is a circuit diagram showing a general equivalent circuit of an active matrix display device.

【図7】従来のアクティブマトリクス型表示装置の他の
例を示す一部破断断面図である。
FIG. 7 is a partially cutaway sectional view showing another example of a conventional active matrix display device.

【符号の説明】[Explanation of symbols]

1 駆動基板 2 対向基板 3 液晶 4 画素電極 5 対向電極 8 半導体薄膜 9 ゲート絶縁膜 10 ゲート電極 14 下地膜 15 第1電極 16 誘電体膜 17 第2電極 X 立体化領域 U 上面 L 下面 W 側面 DESCRIPTION OF SYMBOLS 1 Driving substrate 2 Counter substrate 3 Liquid crystal 4 Pixel electrode 5 Counter electrode 8 Semiconductor thin film 9 Gate insulating film 10 Gate electrode 14 Base film 15 First electrode 16 Dielectric film 17 Second electrode X Three-dimensional region U Upper surface L Lower surface W Side surface

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも画素電極、これを駆動する薄
膜トランジスタ及びこれに接続する補助容量が集積形成
された駆動基板と、少なくとも対向電極が形成された対
向基板と、所定の間隙を介して接合した両基板の間に保
持される電気光学物質とを備えたアクティブマトリクス
型表示装置であって、 前記薄膜トランジスタは、平面領域を有する半導体薄膜
と、該平面領域の上面に成膜されたゲート絶縁膜と、該
ゲート絶縁膜の上にパタニング形成されたゲート電極と
で構成され、 前記補助容量は、該半導体薄膜の一部に設けた立体化領
域からなる第1電極と、該立体化領域の上面、側面及び
下面に成膜された誘電体膜と、該誘電体膜を介して該立
体化領域を内包する様に形成された第2電極とで構成さ
れている事を特徴とするアクティブマトリクス型表示装
置。
1. A drive substrate, on which at least a pixel electrode, a thin film transistor for driving the pixel electrode, and an auxiliary capacitor connected thereto are integrally formed, and a counter substrate, on which at least a counter electrode is formed, joined to each other via a predetermined gap. An active matrix display device including an electro-optical material held between substrates, wherein the thin film transistor has a semiconductor thin film having a planar region, a gate insulating film formed on an upper surface of the planar region, A gate electrode patterned on the gate insulating film, wherein the auxiliary capacitance includes a first electrode formed of a three-dimensional region provided in a part of the semiconductor thin film, and upper and side surfaces of the three-dimensional region And a dielectric film formed on the lower surface, and a second electrode formed so as to include the three-dimensional region via the dielectric film. Rikusu type display device.
【請求項2】 前記ゲート絶縁膜と誘電体膜は同一層に
属する酸化膜又は窒化膜からなる事を特徴とする請求項
1記載のアクティブマトリクス型表示装置。
2. The active matrix display device according to claim 1, wherein said gate insulating film and said dielectric film are formed of an oxide film or a nitride film belonging to the same layer.
【請求項3】 前記ゲート電極及び第2電極は同一層に
属する導体膜からなる事を特徴とする請求項1記載のア
クティブマトリクス型表示装置。
3. The active matrix display device according to claim 1, wherein said gate electrode and said second electrode are made of a conductor film belonging to the same layer.
【請求項4】 一方の基板上にテーパ形状の段差を有す
る下地膜を形成する工程と、 該下地膜の上に半導体薄膜を成膜し所定の形状にパタニ
ングして平面領域及び段差を含む領域を設ける工程と、 該段差を含む領域から下地膜をエッチング除去し、立体
化領域を設ける工程と、 該平面領域の上面と該立体化領域の上面、下面及び側面
に渡って絶縁膜を形成する工程と、 該絶縁膜を介して該平面領域の上にゲート電極をパタニ
ング形成して薄膜トランジスタを設けると共に該絶縁膜
を介して該立体化領域を内包する様に電極をパタニング
形成して補助容量を設ける工程と、 該薄膜トランジスタに接続して画素電極を形成する工程
と、 予め対向電極が形成された他方の基板を該一方の基板に
接合し、両者の間隙に電気光学物質を注入する工程とを
行なうアクティブマトリクス型表示装置の製造方法。
4. A step of forming a base film having a tapered step on one substrate, and forming a semiconductor thin film on the base film and patterning the semiconductor thin film into a predetermined shape to form a plane region and a region including a step. Providing a three-dimensional region by etching the base film from the region including the step; forming an insulating film over the upper surface of the planar region and the upper, lower, and side surfaces of the three-dimensional region. A step of forming a gate electrode on the planar region through the insulating film to form a thin film transistor, and forming an electrode so as to include the three-dimensional region through the insulating film to form an auxiliary capacitor. Providing, a step of connecting to the thin film transistor to form a pixel electrode, a step of bonding the other substrate on which the counter electrode is formed in advance to the one substrate, and injecting an electro-optical material into a gap between the two. Of manufacturing an active matrix display device that performs the following.
JP4357895A 1995-02-07 1995-02-07 Active matrix display device and method of manufacturing the same Expired - Lifetime JP3263894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4357895A JP3263894B2 (en) 1995-02-07 1995-02-07 Active matrix display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4357895A JP3263894B2 (en) 1995-02-07 1995-02-07 Active matrix display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08211405A JPH08211405A (en) 1996-08-20
JP3263894B2 true JP3263894B2 (en) 2002-03-11

Family

ID=12667649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4357895A Expired - Lifetime JP3263894B2 (en) 1995-02-07 1995-02-07 Active matrix display device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3263894B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461757B2 (en) 1999-06-15 2003-10-27 シャープ株式会社 Liquid crystal display
JP4655461B2 (en) * 2003-09-05 2011-03-23 セイコーエプソン株式会社 Manufacturing method of electro-optical device

Also Published As

Publication number Publication date
JPH08211405A (en) 1996-08-20

Similar Documents

Publication Publication Date Title
JP3464944B2 (en) Thin film transistor substrate, manufacturing method thereof and liquid crystal display device
JP3941032B2 (en) Thin film transistor liquid crystal display element having vertical thin film transistor
JP3070062B2 (en) Liquid crystal display device and method of manufacturing the same
KR0141774B1 (en) Liquid crystal display device and its manufacturing method
JP2001125134A (en) Active matrix substrate and method of producing the same
JP2940689B2 (en) Thin film transistor array of active matrix display device and method of manufacturing the same
JP3287038B2 (en) Liquid crystal display
JP3084981B2 (en) Liquid crystal display device and method of manufacturing the same
JPH07191348A (en) Manufacture of liquid crystal display device
JPH1048664A (en) Liquid crystal display device and its production
JP3463007B2 (en) Liquid crystal display
JP3263894B2 (en) Active matrix display device and method of manufacturing the same
JPH0635004A (en) Liquid crystal display device
JPH0792491A (en) Thin-film transistor substrate for active matrix display device
JPH08213626A (en) Thin film semiconductor device and its manufacture
JPH0675248A (en) Active matrix substrate
JPH06334185A (en) Thin film semiconductor device
JP3166256B2 (en) Liquid crystal display
KR100267995B1 (en) Lcd and its fabrication method
JPH0472769A (en) Thin film transistor
JP2661320B2 (en) Manufacturing method of liquid crystal display device
JPH0922024A (en) Liquid crystal display device
TW594345B (en) Liquid crystal display device with light shielding structure and method for forming the same
JPH06308531A (en) Liquid crystal display deice
KR100229620B1 (en) Manufacturing method of thin film transistor and thin film transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071228

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term